JP2010087085A - 電子部品内蔵基板及びその製造方法 - Google Patents

電子部品内蔵基板及びその製造方法 Download PDF

Info

Publication number
JP2010087085A
JP2010087085A JP2008252382A JP2008252382A JP2010087085A JP 2010087085 A JP2010087085 A JP 2010087085A JP 2008252382 A JP2008252382 A JP 2008252382A JP 2008252382 A JP2008252382 A JP 2008252382A JP 2010087085 A JP2010087085 A JP 2010087085A
Authority
JP
Japan
Prior art keywords
resin
substrate
electronic component
carbon nanotube
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008252382A
Other languages
English (en)
Inventor
Ichiro Yaginuma
一郎 八木沼
Toshiyuki Abe
敏之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2008252382A priority Critical patent/JP2010087085A/ja
Publication of JP2010087085A publication Critical patent/JP2010087085A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】製造時や動作中に生じ得る気化成分の応力による絶縁層や基板の変形等を防止でき、かつ、電子部品の動作周波数が高い場合でも、安定な動作を実現することができる電子部品内蔵基板及びその製造方法を提供する。
【解決手段】電子部品内蔵基板である半導体内蔵基板１は、両面ＣＣＬ１０の支持基体１１に設けられた導体層１２ａの上に樹脂層２０，２１が積層されており、その内部の導体層１２ａに対向する位置に、カーボンナノチューブシートＳ及び半導体装置３０がこの順に内蔵されたものである。樹脂層２１にはスルーホールＴ２が穿設されており、その内部にカーボンナノチューブシートＳの端部Ｓｔが露出している。また、スルーホールＴ２内には、樹脂層２０，２１よりも密度が小さい樹脂層２２が充填されており、カーボンナノチューブシートＳの端部Ｓｔと樹脂層２２とが接している。
【選択図】図３

Description

本発明は、電子部品が絶縁層内に設けられた電子部品内蔵基板及びその製造方法に関する。
近年、電子機器の更なる小型化、薄型化、高密度実装化が要求されており、電子機器に用いられるＩＣチップ（ベアチップ：ダイ（Die））等の半導体装置といった能動部品や、コンデンサ（キャパシタ）、インダクタ、サーミスタ、抵抗等の受動部品等の電子部品が実装された回路基板モジュールに対しても、同様に小型化や薄型化が熱望されている。このような小型化及び薄型化の要求に応えるべく、近時、樹脂等からなる複数の絶縁層が多層積層された基板の内部に電子部品を埋め込んだ高密度実装構造を有する半導体内蔵基板が提案されている。
かかる実装構造においては、電子部品の動作によって発生する熱を外部へ放散させて信頼性を確保するための放熱対策が必要であるところ、高密度化に対応すべく電子部品を狭い領域に搭載する必要があるため、発熱体である電子部品や、放熱板等の放熱手段を基板の外部へ露出させることができない。そうすると、半導体装置等の電子部品を内蔵するが故に、内部に熱がこもり易く、本質的に放熱に不利な構造を取らざるを得ない。そこで、例えば、基板内部の表層部位に電子部品を配置するとともに、基板内部の電子部品に金属製のベタ状の放熱板を備えた電子部品内蔵基板が知られている。
しかし、このような電子部品内蔵基板では、電子部品上に多層配線構造を形成する過程において、金属配線層等からの例えば脱ガスのためにリフローやアニールが行われ、その際に、放熱板と接着剤層及び絶縁層との線膨張係数の差異に起因して、熱応力によって放熱板の変形や剥離が生じるおそれがある。こうなると、放熱板と接着剤及び電子部品との接着性が低下してしまい、十分な放熱特性を実現できなくなってしまうとともに、製品の歩留まりや信頼性の低下が懸念される。また、近時、内蔵される電子部品の動作周波数は非常に高くなりつつあり、そのスイッチング動作で生じる多量の熱によって、放熱板の変形や剥離が、装置の動作中にも生じるおそれがある。
そこで、それらの問題を解決するべく、本出願人は、絶縁層の内部に配置された半導体装置に対向して設けられており、かつ、開口部を有する放熱部を備える半導体内蔵基板を提案している（特許文献１）。
特開２００８−９１４７１号公報
ところで、本発明者は、電子部品内蔵基板の実装構造に関して更に研究を重ねたところ、開口部を有する放熱部を備える特許文献１記載の半導体内蔵基板によれば、従来問題であった金属製の放熱板の変形や剥離を効果的に抑止できるものの、製造時のリフロー等による熱の印加によって、絶縁層等に含まれる水分が気化してガス状となり、その体積膨張による圧力が絶縁層の変形や剥離ひいては基板の変形を生じる場合があり得ることを見出した。このような気化成分の応力による絶縁層や基板の変形といった事象は、電子部品内蔵基板の薄型化が更に進み、各層の厚さが薄くなって基板の機械強度（構造強度）が脆弱になるほど、顕著になるものと予想される。
また、上述の如く、内蔵される電子部品の動作周波数の高周波化（例えば１０ＧＨｚ程度）が進むなか、放熱部に開口部を形成して例えばメッシュ状にした場合、その構造によってはメッシュ状の放熱部が高周波信号に対して負荷として働いてしまい、これにより電位が変動して回路動作が不安定となったり、放熱部のメッシュパターンの格子間距離によっては、高周波の励起共振によって不要な発振が生じてしまったりといった不都合が起こり得る。
そこで、本発明はかかる事情に鑑みてなされたものであり、製造時や動作中に生じ得る気化成分の応力による絶縁層や基板の変形・剥離を防止でき、かつ、電子部品の動作周波数が非常に高い場合でも、安定な動作を実現することができる信頼性の高い電子部品内蔵基板及びその製造方法を提供することを目的とする。
上記課題を解決するために、本発明による電子部品内蔵基板は、基体上に設けられた導体層と、その導体層上に設けられており、かつ、凹部が形成された第１の絶縁層と、その第１の絶縁層中に設けられた電子部品と、第１の絶縁層中に設けられたカーボンナノチューブ製部材とを備えており、そのカーボンナノチューブ製部材の少なくとも一部が、凹部の内部に露出しており、また、凹部内の密度が、絶縁層の密度よりも小さくされたものである。
なお、「樹脂層の密度」とは、樹脂層全体の平均密度を示し、また、「凹部内の密度」とは、凹部の内部において、カーボンナノチューブ製部材（の露出部）と接しているものの平均密度を示す。すなわち、凹部の内部においてカーボンナノチューブ製部材とある部材が接しており、かつ、凹部の内部に空隙がある場合の「凹部内の密度」とは、その空隙部分の体積を含めて算出した見かけの嵩密度ではなく、カーボンナノチューブ製部材と接している部材（もの）の実密度を示す。
一般に、電子部品内蔵基板では、その製造工程において、基体上に導体層の上に設けられた絶縁層に、導体層の形成に使用された処理水（例えば、導体層をパターニングするためのエッチング液やレジストの現像液の洗浄に用いられる水等）の一部が混入したり吸収されたりといった理由により、絶縁層が水分（湿分）を含む傾向にある。従来、このようにして絶縁層に含まれる水分は、電子部部品内蔵基板のその後の製造工程におけるリフロー等の加熱処理において気化し、その体積膨張によって絶縁層内で圧力が高まって絶縁層に応力が印加される。或いは、気化成分が絶縁層内を移動して他の層や部材（例えば、導体層や電子部品、絶縁層の上に形成され得る他の絶縁層や導体層等）との界面に達し、その界面部位にも応力が印加され得る。その結果、絶縁層の形状が変化したり、絶縁層と他の部材や他の層との界面で剥離が生じたりするおそれがある。
これに対し、本発明による電子部品内蔵基板では、第１の絶縁層内にカーボンナノチューブ製部材が設けられているので、熱によって第１の絶縁層内で気化した水分（水蒸気、水分子）は、第１の絶縁層中に残留又は絶縁層内を移動するよりも、カーボンナノチューブ製部材の内部の微細空間（空隙）を拡散移動していき、カーボンナノチューブ製部材の少なくとも一部が露出している凹部の内部に達する。このとき、凹部内の密度が、第１の絶縁層の密度よりも小さくされているので、凹部に達した気化成分は、第１の絶縁層よりも密度が小さいその凹部内に放散され易くなり、これにより、気化成分の圧力が、第１の絶縁層ではなく凹部の内部に印加され、従来の構造では第１の絶縁層やそれと他の部材や他の層との界面に印加され得る応力が十分に緩和される。
また、カーボンナノチューブ製部材は、熱の伝達特性（伝熱性能）にも優れているので、製造時に印加された高熱や電子部品の動作時に発せられる熱の少なくとも一部は、カーボンナノチューブ製部材を構成するカーボンナノチューブを通して凹部側へ伝達される。その熱は、凹部から、例えば基体を含む電子部品内蔵基板全体へさらに伝導していき、電子部品内蔵基板の外部へ放散されるので、電子部品内蔵基板の放熱性能が向上される。
さらに、カーボンナノチューブ製部材がこのように放熱部としても機能するので、例えば、導体層を他の放熱部として用いるときに、導体層への熱の流入量が軽減され、本出願人による特許文献１記載の放熱部とは異なり、開口を有しないベタ状のものにすることができる。よって、導体層が、高周波信号に対して負荷となることに起因して回路動作が不安定になったり、高周波の励起共振によって不要な発振が生じてしまったりといった不都合をより効果的に抑制することができる。
以上のようにしてカーボンナノチューブ製部材を介して気化成分や熱が伝達される凹部が設けられる部位（位置）としては、電子部品や他の配線構造との干渉を避けるとともに、気化成分及び熱の放散性を高める観点から、電子部品や他の配線構造が配置される領域外であることが好ましい。
より具体的には、電子部品とカーボンナノチューブ製部材が設けられる第１の絶縁層が、第１の樹脂で形成されており、凹部の内部において、カーボンナノチューブ製部材（の露出部分）と接するように設けられており、かつ、第１の樹脂よりも密度が小さい第２の樹脂で形成された第２の絶縁層を備える構成、換言すれば、凹部の内部の少なくとも一部に、カーボンナノチューブ製部材と接する第２の樹脂からなる第２の絶縁層が設けられてなる構成を例示することができる。
このようにすれば、カーボンナノチューブ製部材を構成するカーボンナノチューブの内部の微細空間を拡散移動して凹部に達した気化成分は、カーボンナノチューブ製部材の露出部分が接する第２の絶縁層内へ移動するので、この場合にも、従来の構造では第１の絶縁層やそれと他の層との界面に印加され得る応力が十分に緩和される。また、カーボンナノチューブの存在によって電子部品内蔵基板の機械強度（構造強度）が高められるばかりではなく、凹部の内部に、カーボンナノチューブ製部材に接するように第２の絶縁層が設けられ、その内部空間の少なくとも一部又は全部がその第２の絶縁層で充填されることにより、凹部の内部が樹脂等の部材で充填されていない場合に比して、電子部品内蔵基板の機械強度が更に向上される。
なお、凹部の内部は、樹脂等の部材が充填（中実）されておらず空隙（中空）とされている場合でも、カーボンナノチューブ製部材の露出部は、凹部の内部に充填されている空気等の気体成分に接しており、その気体成分の密度は、第１の絶縁層の密度よりも小さいので、カーボンナノチューブ製部材の内部を移動して伝達される気化成分は、その凹部内の空隙に放散され、第１の樹脂層等に印加される応力は十分に緩和される。
また、本発明による電子部品内蔵基板の製造方法は、本発明による電子部品内蔵基板を有効に製造するための方法であり、基体上に導体層を形成する工程と、導体層上に、電子部品及びカーボンナノチューブ製部材が埋め込まれた第１の絶縁層を形成する工程と、第１の絶縁層に凹部を形成し、かつ、その凹部内にカーボンナノチューブ製部材の少なくとも一部を露出させる工程とを含む。
さらには、第１の絶縁層を形成する工程においては、第１の絶縁層を第１の樹脂で形成し、凹部の内部において、カーボンナノチューブ製部材と接するように、第１の樹脂よりも密度が小さい第２の樹脂で形成された第２の絶縁層を形成する工程を含んでもよい。
本発明によれば、絶縁層内で気化した水分が、カーボンナノチューブ製部材によって第１の絶縁層に形成された凹部の内部に伝達され、その凹部内の密度が第１の絶縁層の密度よりも小さくされているので、凹部に達した気化成分が、第１の絶縁層内に滞留したり他の層との界面へ移動することが防止され、これにより、従来の構造では第１の絶縁層やそれと他の層との界面に印加され得る応力を十分に緩和することができる。
また、カーボンナノチューブ製部材が伝熱媒体として放熱部のように機能するので、放熱特性が向上され、その結果、放熱部として用い得る導体層を非開口のベタ状のパターンとすることができる。これにより、回路動作が不安定になったり、高周波の励起共振によって不要な発振が生じてしまったりといった不都合を抑止することができるとともに、外部からの高周波ノイズのシールド効果を高めることができる。そして、これらの結果、電子部品内蔵基板の製造時や動作中に生じ得る気化成分の応力による絶縁層や基板の変形・剥離を防止でき、かつ、電子部品の動作周波数が非常に高い場合でも、安定な動作が可能な信頼性の高い電子部品内蔵基板を実現することが可能となる。
以下、本発明の実施の形態について、図面を参照して説明する。なお、図面中、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。さらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
図１（Ａ）乃至図４（Ｂ）は、本発明による電子部品内蔵基板の一実施形態を製造している状態を示す工程図であり、各工程における概略断面を示す図である。本実施形態においては、まず、両面ＣＣＬ（Copper Clad Laminate）１０を用意する。両面ＣＣＬ１０は、支持基体１１（基体）の両面に、例えば箔状又は膜状の金属層１２，１３が設けられたものである。金属層１２，１３の材質としては、特に制限されず、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タングステン（Ｗ）等の金属が挙げられ、これらのなかでは、導電率やコストの観点から銅（Ｃｕ）が好ましい（以下、他の導体層、金属膜、配線層についても同様）。
また、支持基体１１としては、例えば樹脂絶縁層が挙げられ、それに用いられる樹脂材料としては、具体的には、例えば、ビニルベンジル樹脂、ポリビニルベンジルエーテル化合物樹脂、ビスマレイミドトリアジン樹脂（ＢＴレジン）、ポリフェニレエーテル（ポリフェニレンエーテルオキサイド）樹脂（ＰＰＥ，ＰＰＯ）、シアネートエステル樹脂、エポキシ＋活性エステル硬化樹脂、ポリフェニレンエーテル樹脂（ポリフェニレンオキサオド樹脂）、硬化性ポリオレフィン樹脂、ベンゾシクロブテン樹脂、ポリイミド樹脂、芳香族ポリエステル樹脂、芳香族液晶ポリエステル樹脂、ポリフェニレンサルファイド樹脂、ポリエーテルイミド樹脂、ポリアクリレート樹脂、ポリエーテルエーテルケトン樹脂、フッ素樹脂、エポキシ樹脂、フェノール樹脂又はベンゾオキサジン樹脂の単体、又は、これらの樹脂に、シリカ、タルク、炭酸カルシウム、炭酸マグネシウム、水酸化アルミニウム、水酸化マグネシウム、ホウ酸アルミウイスカ、チタン酸カリウム繊維、アルミナ、ガラスフレーク、ガラス繊維、窒化タンタル、窒化アルミニウム等を添加した材料、さらに、これらの樹脂に、マグネシウム、ケイ素、チタン、亜鉛、カルシウム、ストロンチウム、ジルコニウム、錫、ネオジウム、サマリウム、アルミニウム、ビスマス、鉛、ランタン、リチウム及びタンタルのうち少なくとも１種の金属を含む金属酸化物粉末を添加した材料、またさらには、これらの樹脂に、ガラス繊維、アラミド繊維等の樹脂繊維等を配合した材料、或いは、これらの樹脂をガラスクロス、アラミド繊維、不織布等に含浸させ材料、等を挙げることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。
次いで、この両面ＣＣＬ１０の一方面に形成された金属層１２に、例えば、レジストを塗布し、所定のマスクパターンを用いて露光・現像を行ってマスクを形成した後、所定の部位以外の部分をエッチング、アブレーション、ブラスト等によって除去することによりパターニングを行い、さらに、マスクを除去して導体層１２ａ，１２ｂを形成する（図１（Ａ）：ＣＣＬパターニング）。導体層１２ｂは、後述する半導体装置３０に対向する位置に設けられており、そのパターンは、特に制限されないが、開口等を有しないベタ状の層として形成されることが好ましい。
次に、その状態の両面ＣＣＬ１０における導体層１２ａ，１２ｂを覆うように、未硬化又は半硬化状態の樹脂層２０（第１の樹脂）を積層してＲＣＣ（Resin Coated Copper）構造を形成（ＲＣＣラミネーティング）した後、樹脂層２０上の導体層１２ａの上方位置にカーボンナノチューブシートＳ（カーボンナノチューブ製部材）を載置して、樹脂層２０を硬化させる（図１（Ｂ））。樹脂層２０の材料としては、上述した支持基体１１に用いることができる樹脂又は樹脂組成物と同様のものを適宜選択して用いることができる。ここで、図８は、カーボンナノチューブシートＳの構造の一例を模式的に示す平面図である。カーボンナノチューブシートＳは、カーボンナノチューブＣが、例えば図示の如く、縦横に複数の開口Ｋが画成されるように格子状に配列されたメッシュ状部材である。
続いて、カーボンナノチューブシートＳ上に、電子部品としての半導体装置３０を、その主面３０ａが図示上方を向いた状態（いわゆるフェースアップ）で載置する（図１（Ｃ）：チップマウンティング）。このように、半導体装置３０は、カーボンナノチューブシートＳを挟んで導体層１２ａに対向する位置に設けられる。ここで、半導体装置３０は、例えばベアチップ状態の半導体ＩＣチップ（ダイ）等の半導体部品であり、略矩形板状をなす主面３０ａに多数のランド電極（図示せず）及びバンプＢを有している。
この半導体装置３０のデバイスの種類としては、特に制限されず、例えば、ＣＰＵ（Central Processing Unit）やＤＳＰ（Digital Signal Processor）のように動作周波数が非常に高いデジタルＩＣ若しくは高周波増幅器やアンテナスイッチ、高周波発振回路といったアナログＩＣ等が挙げられる。また、バンプＢは、導電性突起物の一種であり、その種類は、特に制限されず、スタッドバンプ、プレートバンプ、メッキバンプ、ボールバンプ等の各種のバンプを例示できる。なお、図示においては、一部のバンプＢを示し、その他のバンプＢについては、図示を省略した。また、バンプＢに使用可能な金属としては、特に限定されず、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、クロム（Ｃｒ）、ニッケル・クロム合金、半田等が挙げられ、これらのなかでは、ランド電極との接合性が比較的高い観点から、銅（Ｃｕ）を用いることが好ましい。
次に、半導体装置３０及びカーボンナノチューブシートＳを覆うように、未硬化又は半硬化状態の樹脂層２１（第１の樹脂）を積層して硬化させ、半導体装置３０及びカーボンナノチューブシートＳを樹脂層２１中に内蔵する。これにより、半導体装置３０及びカーボンナノチューブシートＳが、樹脂層２０，２１から構成される第１の絶縁層中に埋め込まれた構造を得る。樹脂層２１の材料としては、上述した支持基体１１に用いることができる樹脂又は樹脂組成物と同様のものを適宜選択して用いることができる。
それから、この樹脂層２１の上面の一部に、金属膜４０を、めっき法（無電解めっき＋電解めっき）、気相成長法等のＣＶＤ法、蒸着やスパッタ等のＰＶＤ法等の公知の方法で成膜し、さらに、半導体装置３０のバンプＢ、及び導体層１２ｂの上方位置に開口を有するマスクを形成した後、エッチングやアブレーション等によって、マスク開口部の金属膜４０を除去してパターニングを行い、導体層４１を形成する。それから、さらに、所定のマスク形成とエッチング等を適宜実施し、バンプＢ接続用のビアホールＶｂ、及び、導体層１２ｂ接続用のスルーホールＴ１を穿設するとともに、カーボンナノチューブシートＳの図示向かって右側端部Ｓｔの位置に対応した部位に、スルーホールＴ２（凹部）を穿設して、その端部ＳｔをスルーホールＴ２内に露出させる（図２（Ａ）：ホール形成）。
次に、ビアホールＶｂ、及び、スルーホールＴ１の内部にめっきを施してめっき導体４２を形成し、導体層４１及びめっき導体４２を介して、半導体装置３０のバンプＢと導体層１２ｂとを接続する配線層４３を形成する（図２（Ｂ）：Ｃｕプレーティング）。それから、配線層４３上に所定のマスクを形成し、エッチング等により配線層４３のパターニングを行い、配線層４４ａ，４４ｂを形成する（図２（Ｃ））。
次いで、図２（Ｃ）に示す状態の基板におけるスルーホールＴ１，Ｔ２を埋め込むように、配線層４４ａ，４４ｂ上に、未硬化又は半硬化状態の樹脂層２２（第２の樹脂）を積層して硬化させた後、この樹脂層２２の上面全体に、金属膜５０を、めっき法（無電解めっき＋電解めっき）、気相成長法等のＣＶＤ法、蒸着やスパッタ等のＰＶＤ法等の公知の方法で成膜し、必要に応じて、全体を適宜の圧力と温度で加熱プレスする（図３（Ａ））。これにより、カーボンナノチューブシートＳの端部Ｓｔが樹脂層２２に接続される（接する）。
次に、金属膜５０が形成された面に、所定のマスク形成を行った後、金属膜５０の一部及び樹脂層２２の一部をエッチング等により除去し、配線層４４ａと金属膜５０とを接続するためのビアホールＶｄを穿設する（図３（Ｂ）：ホール形成）。この樹脂層２２（第２の絶縁層、第２の樹脂）の材料としては、半導体装置３０及びカーボンナノチューブシートＳが埋め込まれた樹脂層２０，２１の密度よりも小さい密度を有するものであれば、上述した支持基体１１に用いることができる樹脂又は樹脂組成物と同様のものを適宜選択して用いることができる。
また、金属膜５０が形成された面の反対面である支持基体１１の金属層１３が形成された面にも、所定のマスク形成を行った後、金属層１３の一部及び支持基体１１の一部をエッチング等により除去し、導体層１２ａ，１２ｂと金属層１３とをそれぞれ接続するためのビアホールＶｘ，Ｖｙを穿設する（図３（Ｂ）：ホール形成）。
次に、ビアホールＶｄ、及び、ビアホールＶｘ，Ｖｙの内部にめっきを施してめっき導体５１、及び、めっき導体１４，１５を形成する。これにより、めっき導体５１を介して、配線層４４ａと金属膜５０とを接続し、かつ、めっき導体１４，１５を介して、金属層１３、及び、導体層１２ａ，１２ｂを接続する（図３（Ｃ）：Ｃｕプレーティング）。
それから、金属膜５０及び金属層１３上に所定のマスクを形成し、エッチング等によりそれらの層のパターニングを行って図示上面側に配線層５２ａ，５２ｂ，５２ｃを形成し、図示下面側に配線層１６ａ，１６ｂ，１６ｃを形成する（図４（Ａ））。さらに、配線層５２ｂ，５２ｃ上にＮｉ／Ａｕ等の金属を成膜してランド６１，６１を形成し、基板の図示上面におけるそれらのランド６１，６１以外の部分をソルダーレジストＲで被覆する。また、配線層１６ａ，１６ｂ上にＮｉ／Ａｕ等の金属を成膜してランド６２，６２を形成し、基板の図示下面におけるそれらのランド６２，６２以外の部分をソルダーレジストＲで被覆することにより、本発明の電子部品内蔵基板の一実施形態である半導体内蔵基板１（ＳＥＳ：Semiconductor-Embedded Substrate）を得る。
このように構成された半導体内蔵基板１及びその製造方法においては、導体層１２ａ，１２ｂを形成する際に使用される処理水の一部が、その上に形成される樹脂層２０，２１に吸収され、樹脂層２０，２１が不可避的に水分を含み得る。このようにして樹脂層２０，２１に含まれる水分は、半導体内蔵基板１の製造工程におけるリフロー等の加熱処理において気化し、その樹脂層２０，２１中に留まったり樹脂層２０，２１内で移動した場合には、その体積膨張による圧力の増大によって、樹脂層２０，２１や、それらと半導体装置３０、導体層１２，１２ｂ、支持基体１１、配線層４４ａ，４４ｂ等との界面に応力が印加される可能性がある。
これに対し、半導体内蔵基板１によれば、樹脂層２１内にカーボンナノチューブシートＳが設けられているので、樹脂層２０，２１内で気化した水分は、そのカーボンナノチューブシートＳを構成するカーボンナノチューブＣの内部の微細空間（空隙）を拡散移動していき、カーボンナノチューブシートＳの端部Ｓｔが露出しているスルーホールＴ２の内部に達する。
そして、スルーホールＴ２の内部が、樹脂層２０，２１よりも密度が小さい樹脂層２２で充填されているので、スルーホールＴ２に達した気化成分は、樹脂層２０，２１に戻入することなく、より密度が小さい樹脂層２２内に放散されるので、かかる気化成分の圧力が樹脂層２２に印加されて言わば吸収される。これにより、従来の構造では樹脂層２０，２１やそれと他の部材や他の層との界面に印加され得る応力が十分に緩和されるので、樹脂層２０，２１の形状が変化したり、樹脂層２０，２１と半導体装置３０、導体層１２，１２ｂ、支持基体１１、配線層４４ａ，４４ｂ等との界面で剥離が生じたりといった不都合な事象を有効に防止することができる。
また、カーボンナノチューブシートＳは、伝熱性能が極めて高いので、製造時に印加された高熱や半導体装置３０の動作時に発せられる熱の少なくとも一部が、カーボンナノチューブシートＳを構成するカーボンナノチューブＣを通して端部Ｓｔ側へ伝達される。さらに、その熱はスルーホールＴ２を充填する樹脂層２２へ伝導され、樹脂層２２から半導体内蔵基板１の側壁、上壁、及び底壁側へ伝導されて半導体内蔵基板１の外部へ放散されるので、放熱特性を向上させることができる。
またさらに、このようにカーボンナノチューブシートＳが放熱部としても機能するので、導体層１２ａへの熱の流入量を軽減することができ、導体層１２ａと支持基体１１や樹脂層２０との熱膨張係数の差異に起因する導体層１２ａの変形や剥離の発生を抑制することができる。したがって、導体層１２ａを、開口を有しないベタ状のものにすることができ、これにより、導体層１２ａが、高周波信号に対して負荷となることに起因して回路動作が不安定になったり、高周波の励起共振によって不要な発振が生じてしまったりといったことを抑止することができ、また、外部からの高周波ノイズの混入に対するシールド性を高めることもできる。
さらにまた、樹脂層２０，２１内に、カーボンナノチューブシートＳが平面方向に延在するように配置されているので、半導体内蔵基板１の機械強度が高められるとともに、スルーホールＴ２の内部が樹脂層２２で充填されているので、スルーホールＴ２の内部に樹脂等が充填されていない場合に比して、半導体内蔵基板１の機械強度を更に向上させることができる。
図５乃至図７は、本発明による電子部品内蔵基板の他の実施形態の構造を示す概略断面図である。
図５に示す半導体内蔵基板２（電子部品内蔵基板）は、カーボンナノチューブシートＳに代えて、カーボンナノチューブシートＳ１を備えること以外は、図４（Ｂ）に示す半導体内蔵基板１と同様に構成されたものである。カーボンナノチューブシートＳ１は、半導体内蔵基板２における図示向かって右側の側面まで延在しており、スルーホールＴ２がカーボンナノチューブシートＳ１を貫通するように形成されている。これにより、スルーホールＴ２が貫通したカーボンナノチューブシートＳ１における開口の内縁の端部Ｓｔが、スルーホールＴ２内に露出し、スルーホールＴ２内に充填された樹脂層２２と接続されている。
このように構成された半導体内蔵基板２によれば、樹脂層２０，２１内で気化した水分は、カーボンナノチューブシートＳ１を構成するカーボンナノチューブＣの内部の微細空間を拡散移動していき、カーボンナノチューブシートＳ１の開口内縁の端部Ｓｔが露出しているスルーホールＴ２の内部に達するとともに、その気化成分の一部は、カーボンナノチューブシートＳ１を更に移動して半導体内蔵基板２の側面にも達し得る。
よって、気化成分は、スルーホールＴ２内部の樹脂層２２内に放散して吸収されるとともに、カーボンナノチューブシートＳ１の側端から半導体内蔵基板２の外部へも放出されるので、従来の構造では樹脂層２０，２１やそれと他の部材や他の層との界面に印加され得る応力が十分に緩和される。これにより、半導体内蔵基板２においても、樹脂層２０，２１の形状が変化したり、樹脂層２０，２１と半導体装置３０、導体層１２，１２ｂ、支持基体１１、配線層４４ａ，４４ｂ等との界面で剥離が生じたりする不都合を効果的に防止することができる。
図６に示す半導体内蔵基板３（電子部品内蔵基板）は、スルーホールＴ２が樹脂層２２で充填されていないこと以外は、図４（Ｂ）に示す半導体内蔵基板１と同様に構成されたものである。すなわち、スルーホールＴ２の内部に空隙Ｆ１が画成されるように、樹脂層２２が樹脂層２３で覆われている。この樹脂層２３は、樹脂層２２と同様に、その密度が樹脂層２０，２１の密度よりも小さいものから形成されていてもよく、樹脂層２０，２１と同じもの、或いは、樹脂層２０，２１よりも密度が大きいもので形成されていてもよい。また、このような構成により、カーボンナノチューブシートＳの端部Ｓｔが、スルーホールＴ２内の空隙Ｆ１内に充填された空気等の気体に接する構造が画成される。
このような構成を有する半導体内蔵基板３では、樹脂層２０，２１内で気化し、かつ、カーボンナノチューブシートＳを構成するカーボンナノチューブＣの内部の微細空間を拡散移動してスルーホールＴ２に到達した水分は、樹脂層２０，２１よりも密度が小さい気体が充填された空隙Ｆ１に放散される。よって、樹脂層２０，２１やそれと他の部材や他の層との界面に印加され得る応力が十分に緩和され、樹脂層２０，２１の形状変化や、樹脂層２０，２１と半導体装置３０、導体層１２ａ，１２ｂ、支持基体１１、配線層４４ａ，４４ｂ等との界面で剥離の発生を防止することができる。
図７に示す半導体内蔵基板４（電子部品内蔵基板）は、スルーホールＴ２の内部空間の一部において、空隙Ｆ２が画成されるように、カーボンナノチューブシートＳと接する部位に樹脂層２４（第２の絶縁層、第２の樹脂）が設けられていること以外は、図６に示す半導体内蔵基板３と同様に構成されたものである。樹脂層２４は、樹脂層２２と同様に、その密度が樹脂層２０，２１の密度よりも小さい樹脂から形成されている。
このような構成の半導体内蔵基板４においても、樹脂層２０，２１内で気化し、かつ、カーボンナノチューブシートＳを構成するカーボンナノチューブＣの内部の微細空間を拡散移動してスルーホールＴ２に到達した水分は、樹脂層２０，２１よりも密度が小さい樹脂層２４内に吸収されて散逸するので、樹脂層２０，２１やそれと他の部材や他の層との界面に印加され得る応力が十分に緩和され、樹脂層２０，２１の形状変化や、樹脂層２０，２１と半導体装置３０、導体層１２ａ，１２ｂ、支持基体１１、配線層４４ａ，４４ｂ等との界面で剥離の発生を有効に防止することができる。
なお、半導体内蔵基板２，３，４によって奏されるその他の作用効果については、半導体内蔵基板１によるものと同じであり、重複した説明を避けるため、ここでの説明は省略する。
また、上述したとおり、本発明は上記の各実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。例えば、カーボンナノチューブシートＳ，Ｓ１は、その端部Ｓｔといった少なくとも一部がスルーホールＴ２の内部に露出するような形状であれば、格子状のメッシュ状部材に制限されず、格子を有しない膜状であったり、矩形のシート状をなしていなくともよい。また、カーボンナノチューブシートＳ，Ｓ１と半導体装置３０との間に樹脂層が介在していてもよい。さらに、カーボンナノチューブシートＳ，Ｓ１と導体層１２ａ，１２ｂが接していても構わない。
またさらに、半導体装置３０を、フェースダウン（主面３０ａが図示下方を向いた状態）で設置してもよく、半導体内蔵基板１〜４の使用状態は、半導体装置３０が図示の如くフェースアップの状態で用いることに限定されず、フェースダウンの状態で用いてもよく、或いは、所定の角度傾けた状態で用いても構わない。さらにまた、半導体内蔵基板１〜４の多層構造は、図示の積層数に限られるものではなく、複数層の積層体であればよい。また、導体層１２ａは、非開口のベタ状ではなく、開口を有するパターンとしてもよいが、伝熱特性及びノイズ遮蔽性の観点からは、ベタ状であることが好ましい。
さらに、両面ＣＣＬ１０を用いずに、例えば、支持基体１１に金属層１３が形成された片面ＣＣＬを用い、その導体層１３が設けられた反対面に、金属膜４０と同様に、めっき法（無電解めっき＋電解めっき）、気相成長法等のＣＶＤ法、蒸着やスパッタ等のＰＶＤ法等の公知の成膜方法で、金属層１２を形成してもよく、金属層１３も同様に公知の成膜方法で形成してもよい。また、導体接続用のスルーホールＴ１の内部にカーボンナノチューブシートＳを延在させ、スルーホールＴ１の内部に露出したカーボンナノチューブシートＳの部位をめっき導体４２で覆わずに、スルーホールＴ１内に充填された樹脂層２２と接するように設けてもよく、この場合、カーボンナノチューブシートＳを伝達して移動する気化成分が、スルーホールＴ１内の樹脂層２２に吸収放散されるので、スルーホールＴ２を形成しなくてもよい。
加えて、電子部品内蔵基板に内蔵される電子部品は、半導体装置３０に限定されず、その他の能動部品や、コンデンサ、インダクタ、サーミスタ、抵抗、その他各種の能動部品（Ｌ，Ｃ，Ｒ単体のチップ部品、Ｌ，Ｃ，Ｒのアレイ、多層基板を用いたＬＣＲ複合チップ部品等）を用いてもよい。また、半導体装置３０はバンプレス構造であっても、つまりバンプＢを有していなくてもよい。すなわち、配線層４４ａ，４４ｂをバンプＢを介さずに、半導体装置３０のランド電極に直接接続してもよい。
以上説明した通り、本発明による電子部品内蔵基板及びその製造方法によれば、電子部品内蔵基板の製造時や動作中に生じ得る気化成分の応力による絶縁層や基板の変形・剥離を防止でき、かつ、電子部品の動作周波数が非常に高い場合でも、安定な動作が可能な信頼性の高い電子部品内蔵基板を実現することができるので、各種電子部品を内蔵するモジュール、機器、装置、システム、各種デバイス等、特に高性能化が要求されるものに広く且つ有効に利用することができる。
（Ａ）〜（Ｃ）は、本発明による電子部品内蔵基板の一実施形態を製造している状態を示す工程図である。 （Ａ）〜（Ｃ）は、本発明による電子部品内蔵基板の一実施形態を製造している状態を示す工程図である。 （Ａ）〜（Ｃ）は、本発明による電子部品内蔵基板の一実施形態を製造している状態を示す工程図である。 （Ａ）及び（Ｂ）は、本発明による電子部品内蔵基板の一実施形態を製造している状態を示す工程図であり、（Ｂ）は、その電子部品内蔵基板の構造を示す概略断面図でもある。 本発明による電子部品内蔵基板の他の実施形態の構造を示す概略断面図である。 本発明による電子部品内蔵基板の他の実施形態の構造を示す概略断面図である。 本発明による電子部品内蔵基板の他の実施形態の構造を示す概略断面図である。 カーボンナノチューブシートの構造の一例を模式的に示す平面図である。
符号の説明
１，２，３，４…半導体内蔵基板（電子部品内蔵基板）、１０…両面ＣＣＬ、１１…支持基体（基体）、１２，１３…金属層、１２ａ，１２ｂ…導体層、１４，１５…めっき導体、１６ａ，１６ｂ，１６ｃ…配線層、２０，２１…樹脂層（絶縁層、第１の樹脂）、２２，２４…樹脂層（第２の絶縁層、第２の樹脂）、２３…樹脂層、３０…半導体装置（電子部品）、３０ａ…主面、４０，５０…金属膜、４１…導体層、４２，５１…めっき導体、４３…配線層、４４ａ，４４ｂ…配線層、５２ａ，５２ｂ，５２ｃ…配線層、６１，６２…ランド、Ｂ…バンプ、Ｃ…カーボンナノチューブ、Ｆ１，Ｆ２…空隙、Ｋ…開口、Ｒ…ソルダーレジスト、Ｓ，Ｓ１…カーボンナノチューブシート（カーボンナノチューブ製部材）、Ｓｔ…端部、Ｔ１…スルーホール、Ｔ２…スルーホール（凹部）、Ｖｂ，Ｖｄ…ビアホール、Ｖｘ，Ｖｙ…ビアホール。

Claims (5)

  1. 基体上に設けられた導体層と、
    前記導体層上に設けられており、かつ、凹部が形成された第１の絶縁層と、
    前記第１の絶縁層中に設けられた電子部品と、
    前記第１の絶縁層中に設けられたカーボンナノチューブ製部材と、
    を備えており、
    前記カーボンナノチューブ製部材の少なくとも一部が、前記凹部の内部に露出しており、
    前記凹部内の密度が、前記第１の絶縁層の密度よりも小さくされている、
    電子部品内蔵基板。
  2. 前記第１の絶縁層が、第１の樹脂で形成されており、
    前記凹部の内部において、前記カーボンナノチューブ製部材と接するように設けられており、かつ、前記第１の樹脂よりも密度が小さい第２の樹脂で形成された第２の絶縁層を備える、
    請求項１記載の電子部品内蔵基板。
  3. 前記導体層は、前記電子部品の一の面に対向して配置された非開口のものである、
    請求項１又は２記載の電子部品内蔵基板。
  4. 基体上に導体層を形成する工程と、
    前記導体層上に、電子部品及びカーボンナノチューブ製部材が埋め込まれた第１の絶縁層を形成する工程と、
    前記第１の絶縁層に凹部を形成し、かつ、該凹部の内部に前記カーボンナノチューブ製部材の少なくとも一部を露出させる工程と、
    を含む電子部品内蔵基板の製造方法。
  5. 前記第１の絶縁層を形成する工程においては、該第１の絶縁層を第１の樹脂で形成し、
    前記凹部の内部において、前記カーボンナノチューブ製部材と接するように、前記第１の樹脂よりも密度が小さい第２の樹脂で形成された第２の絶縁層を形成する工程を含む、
    請求項４記載の電子部品内蔵基板の製造方法。
JP2008252382A 2008-09-30 2008-09-30 電子部品内蔵基板及びその製造方法 Withdrawn JP2010087085A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008252382A JP2010087085A (ja) 2008-09-30 2008-09-30 電子部品内蔵基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008252382A JP2010087085A (ja) 2008-09-30 2008-09-30 電子部品内蔵基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010087085A true JP2010087085A (ja) 2010-04-15

Family

ID=42250791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008252382A Withdrawn JP2010087085A (ja) 2008-09-30 2008-09-30 電子部品内蔵基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2010087085A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101776298B1 (ko) * 2010-05-28 2017-09-19 엘지이노텍 주식회사 매립형 인쇄회로기판 및 그 제조방법
US9793241B2 (en) 2015-11-30 2017-10-17 Ibiden Co., Ltd. Printed wiring board
JP2017224787A (ja) * 2016-06-17 2017-12-21 株式会社ジェイデバイス 半導体パッケージの製造方法
US10134693B2 (en) 2016-01-21 2018-11-20 Ibiden Co., Ltd. Printed wiring board
JP2021040061A (ja) * 2019-09-04 2021-03-11 Tdk株式会社 電子部品内蔵回路基板及びその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101776298B1 (ko) * 2010-05-28 2017-09-19 엘지이노텍 주식회사 매립형 인쇄회로기판 및 그 제조방법
US9793241B2 (en) 2015-11-30 2017-10-17 Ibiden Co., Ltd. Printed wiring board
US10134693B2 (en) 2016-01-21 2018-11-20 Ibiden Co., Ltd. Printed wiring board
JP2017224787A (ja) * 2016-06-17 2017-12-21 株式会社ジェイデバイス 半導体パッケージの製造方法
JP2021040061A (ja) * 2019-09-04 2021-03-11 Tdk株式会社 電子部品内蔵回路基板及びその製造方法

Similar Documents

Publication Publication Date Title
US9706639B2 (en) Circuit board and method of manufacturing the same
JP4277036B2 (ja) 半導体内蔵基板及びその製造方法
US8779299B2 (en) Electronic component-embeded board and method for manufacturing the same
US10056322B2 (en) Interposers, semiconductor devices, method for manufacturing interposers, and method for manufacturing semiconductor devices
US8704100B2 (en) Heat dissipating substrate and method of manufacturing the same
US20080041621A1 (en) Circuit board structure and method for fabricating the same
US20160029488A1 (en) Printed circuit board and method of manufacturing the same
US9674937B2 (en) Circuit board and method of manufacturing the same
US20070155057A1 (en) Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same
JP6221221B2 (ja) 電子部品内蔵基板及びその製造方法
JP2006339421A (ja) 配線基板および配線基板の製造方法
JP2014236188A (ja) 配線板及びその製造方法
JP2008198999A (ja) 電子素子内蔵印刷回路基板及びその製造方法
JP2009088469A (ja) 印刷回路基板及びその製造方法
JP2008085089A (ja) 樹脂配線基板および半導体装置
US20160293550A1 (en) Semiconductor packages and methods of forming the same
KR100992181B1 (ko) 패키지용 기판 및 그 제조방법
JP2010087085A (ja) 電子部品内蔵基板及びその製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
KR20130057314A (ko) 인쇄회로기판 및 인쇄회로기판 제조 방법
JP2004311598A (ja) 補強材付き基板、半導体素子と補強材と基板とからなる配線基板
KR20080025949A (ko) 전자소자 내장 인쇄회로기판 제조방법
TWI446843B (zh) 線路板及其製程
KR20190042840A (ko) 메탈 코어 인쇄회로기판 및 그 제조 방법
TWI361483B (en) Aluminum oxide-based substrate and method for manufacturing the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20111206