JP2004311598A - 補強材付き基板、半導体素子と補強材と基板とからなる配線基板 - Google Patents
補強材付き基板、半導体素子と補強材と基板とからなる配線基板 Download PDFInfo
- Publication number
- JP2004311598A JP2004311598A JP2003100787A JP2003100787A JP2004311598A JP 2004311598 A JP2004311598 A JP 2004311598A JP 2003100787 A JP2003100787 A JP 2003100787A JP 2003100787 A JP2003100787 A JP 2003100787A JP 2004311598 A JP2004311598 A JP 2004311598A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- main surface
- semiconductor element
- reinforcing material
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】歩留まり及び信頼性が高い、半導体素子と補強材と基板とからなる配線基板を提供すること。
【解決手段】本発明の配線基板１１は、半導体素子２１と補強材３１と基板４１とからなる。半導体素子２１は、素子第１主面２３、素子第２主面２４及び素子第２主面２４側に形成されたフリップチップ用接続端子２２を有する。半導体素子２１の熱膨張係数は５．０ｐｐｍ／℃未満かつ比誘電率が４未満である。樹脂基板４１は、基板第１主面４２及び基板第２主面４３を有する。樹脂基板４１における基板第１主面４２及び基板第２主面４３の少なくとも一方の側には、半導体素子２１がフリップチップ接続される。補強材３１は、樹脂基板４１の基板第１主面４２及び基板第２主面４３の少なくとも一方の表面に対して面接触状態で接合固定される。補強材３１は、樹脂基板４１よりも剛性の高い材料からなる。
【選択図】 図１
【解決手段】本発明の配線基板１１は、半導体素子２１と補強材３１と基板４１とからなる。半導体素子２１は、素子第１主面２３、素子第２主面２４及び素子第２主面２４側に形成されたフリップチップ用接続端子２２を有する。半導体素子２１の熱膨張係数は５．０ｐｐｍ／℃未満かつ比誘電率が４未満である。樹脂基板４１は、基板第１主面４２及び基板第２主面４３を有する。樹脂基板４１における基板第１主面４２及び基板第２主面４３の少なくとも一方の側には、半導体素子２１がフリップチップ接続される。補強材３１は、樹脂基板４１の基板第１主面４２及び基板第２主面４３の少なくとも一方の表面に対して面接触状態で接合固定される。補強材３１は、樹脂基板４１よりも剛性の高い材料からなる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、補強材付き基板、半導体素子と補強材と基板とからなる配線基板に関するものである。
【０００２】
【従来の技術】
パソコンや携帯電話のようなエレクトロニクス機器の普及は、ＩＴ革命として社会構造に大きな変革をもたらしつつある。この技術の核となるのが大規模半導体集積回路（ＬＳＩ）技術であり、かかるＬＳＩの動作周波数は演算速度の向上を達成するために益々上がる傾向にある。しかし、ＬＳＩの高周波数化を実現しようとする場合、金属配線間を層間にて絶縁している材料の誘電率が高いと、信号の遅延を来たしてしまう。このため、次世代のＬＳＩの開発においては、低誘電率絶縁膜の開発が重要課題の１つとされている。また、このような低誘電率絶縁膜を実現するための具体的手法として、現段階では、絶縁膜中にサブナノメートルからナノメートル領域の微小空隙を形成し、絶縁膜を多孔質組織化することが提唱されている。
【０００３】
なお、このような低誘電率ＬＳＩチップについても、通常と同様に、ＬＳＩ搭載用基板上にフリップチップ接続してなる配線基板（いわゆる半導体パッケージ）の状態で使用される（例えば、特許文献１参照）。なお、ＬＳＩチップは、一般に熱膨張係数が２．０ｐｐｍ／℃〜５．０ｐｐｍ／℃程度の半導体材料（例えばシリコン等）を用いて形成される。一方、ＬＳＩ搭載用基板については、それよりも熱膨張係数がかなり大きい樹脂材料等を用いて形成されることが多い。
【０００４】
【特許文献１】
特開２００２−２６５００号公報（図１）
【０００５】
【発明が解決しようとする課題】
ところで、低誘電率化を図るためにＬＳＩチップ表層の絶縁膜を多孔質組織化した場合、ＬＳＩチップの剛性の低下が避けられず、特に絶縁膜部分が脆くなる。しかし、はんだを用いてフリップチップ接続をする場合において、はんだが溶融温度から常温に冷却する際には、チップ材料と基板材料との熱膨張係数差に起因して、パッケージ全体をチップ搭載面側に反らそうとする熱応力が発生する。よって、かかる熱応力が作用して反りが生じる結果、脆い絶縁膜部分が破壊しやすくなる。また、絶縁膜部分の破壊に到らないような場合であっても、チップ接合部分にクラックが起こり、オープン不良などが生じやすくなるおそれもある。つまり、上記のような低誘電率のＬＳＩチップを用いて半導体パッケージを構成した場合、高い歩留まりや信頼性を実現できないという問題が生じる。
【０００６】
また最近では、少ない半導体材料を用いてより多くの演算回路を形成すべく、ＬＳＩチップを大型化（例えばチップ一辺の大きさが１０．０ｍｍ以上）かつ薄肉化（チップ厚みが１．０ｍｍ未満）する動向がある。この場合には、剛性が低下するにもかかわらず熱応力の影響を受けやすいチップ構造となるため、上記の問題がいっそう顕著になる。
【０００７】
本発明は上記の課題に鑑みてなされたものであり、その目的は、歩留まり及び信頼性が高い、半導体素子と補強材と基板とからなる配線基板を提供することにある。また、本発明の別の目的は、上記の優れた配線基板を実現するうえで好適な補強材付き基板を提供することにある。
【０００８】
【課題を解決するための手段、作用及び効果】
そして上記課題を解決するための手段としては、素子第１主面、素子第２主面及び前記素子第２主面側に形成されたフリップチップ用接続端子を有し、熱膨張係数が５．０ｐｐｍ／℃未満かつ比誘電率が４．０未満である半導体素子と、基板第１主面及び基板第２主面を有し、前記基板第１主面及び前記基板第２主面の少なくとも一方の側に前記半導体素子がフリップチップ接続される樹脂基板と、前記樹脂基板の前記基板第１主面及び前記基板第２主面の少なくとも一方の表面に対して面接触状態で接合固定され、前記樹脂基板よりも剛性の高い材料からなる補強材とを備えることを特徴とする、半導体素子と補強材と基板とからなる配線基板がある。
【０００９】
また、半導体素子と補強材と基板とからなる上記の配線基板を実現するうえで好適なものとしては、素子第１主面、素子第２主面及び前記素子第２主面側に形成されたフリップチップ用接続端子を有し、熱膨張係数が５．０ｐｐｍ／℃未満かつ比誘電率が４．０未満である半導体素子を搭載するための補強材付き基板において、基板第１主面及び基板第２主面を有し、前記基板第１主面及び前記基板第２主面の少なくとも一方の側に前記半導体素子がフリップチップ接続される樹脂基板と、前記樹脂基板の前記基板第１主面及び前記基板第２主面の少なくとも一方の表面に対して面接触状態で接合固定され、前記樹脂基板よりも剛性の高い材料からなる補強材とを備えることを特徴とする補強材付き基板がある。
【００１０】
従って、これらの発明によれば、樹脂基板に対して補強材を接合固定することにより、基板全体の厚さが増して樹脂基板の剛性が向上する。その結果、半導体素子との熱膨張係数差に起因する熱応力に樹脂基板が十分に耐えられるようになり、配線基板全体が半導体素子実装面側に反りにくくなる。それゆえ、半導体素子の反りに起因する絶縁膜部分の破壊が防止されるとともに、接合部分におけるクラックの発生も防止される。以上の結果、例えば低誘電率の半導体素子を用いた場合であっても、高歩留まり及び高信頼性の配線基板を実現することが可能となる。
【００１１】
しかも、補強材は樹脂基板に対して面接触状態で強固に接合固定されていて、いわば両者は一体化した状態となっている。ゆえに、補強材と樹脂基板との界面にある程度大きな熱応力が集中したとしても、その界面には剥離が起こりにくい。従って、樹脂基板に対して補強材に相当する部材を単に面接触させただけで接合固定していないものや、樹脂基板に対して補強材に相当する部材を接合固定しているが面接触状態ではないもの（実質的に点接触状態または線接触状態にすぎないもの）等は、除かれる。
【００１２】
上記配線基板を構成する半導体素子としては、素子第１主面、素子第２主面及び前記素子第２主面側に形成されたフリップチップ用接続端子を有し、熱膨張係数が５．０ｐｐｍ／℃未満かつ比誘電率が４未満であるものが使用される。フリップチップ用接続端子とは、面接続によって電気的な接続を図るための端子を指す。かかるフリップチップ用接続端子は、例えば線状や格子状（千鳥状も含む）に形成される。面接続とは、被接続物の平面上に線状や格子状（千鳥状も含む）にパッドあるいは端子を形成し、それら同士を接続する場合を指す。
【００１３】
半導体素子の熱膨張係数は、特に２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であることがよく、その例としては、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる半導体集積回路チップ（ＬＳＩチップ）などを挙げることができる。前記半導体素子の大きさ及び形状は特に限定されないが、少なくとも一辺が１０．０ｍｍ以上であることがよい。このような大型の半導体素子になると、発熱量が増大しやすく熱応力の影響も受けやすいため、本願発明の課題が発生しやすくなるからである。また、前記半導体素子の厚さは１．０ｍｍ未満、さらには０．５ｍｍ未満であることがよい。このような薄肉の半導体素子になると、剛性が弱くなって熱応力の影響を受けやすくなるため、本願発明の課題が発生しやすくなるからである。ここで「熱膨張係数」とは、厚み方向（Ｚ方向）に対して垂直な方向（ＸＹ方向）の熱膨張係数のことを意味し、０℃〜１００℃の間のＴＭＡ（熱機械分析装置）にて測定した値のことをいう。「ＴＭＡ」とは、熱機械的分析をいい、例えばＪＰＣＡ−ＢＵ０１に規定されるものをいう。
【００１４】
前記半導体素子は配線間を絶縁するための絶縁膜を少なくとも表層部に備えるとともに、その絶縁膜は例えば多孔質組織により構成されていてもよい。この場合、半導体素子の比誘電率、正確にいうと半導体素子表層の絶縁膜の比誘電率は、少なくとも酸化シリコンの比誘電率よりも低い値、具体的には４．０未満であることがよく、さらには１．１以上３．０未満であることがよりよく、特には１．１以上２．０未満であることが最もよい。その理由は、上記の構造を有する半導体素子の場合、多孔質組織化に伴って絶縁膜部分が脆弱化するため、本願発明の課題が発生しやすくなるからである。
【００１５】
上記配線基板、補強材付き基板を構成する樹脂基板としては、基板第１主面及び基板第２主面の少なくとも一方の側に前記半導体素子がフリップチップ接続されるものが使用される。なお、樹脂基板の熱膨張係数は、５．０ｐｐｍ／℃以上２０．０ｐｐｍ／℃未満程度である。
【００１６】
前記樹脂基板とは、樹脂を主材料として用いて絶縁層部分が構成されている樹脂基板のことを指し、コスト性、加工性、絶縁性、機械的強度などを考慮して適宜選択することができる。
【００１７】
樹脂基板を構成する樹脂の具体例としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料からなる基板を、樹脂基板として使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を、樹脂基板として使用してもよい。また、樹脂基板における内層には、コアとして金属板（メタルコア）が設けられていてもよい。かかる金属板を構成する金属の例としては、銅や銅合金、銅以外の金属単体や合金などがある。銅合金としては、アルミニウム青銅（Ｃｕ−Ａｌ系）、りん青銅（Ｃｕ−Ｐ系）、黄銅（Ｃｕ−Ｚｎ系）、キュプロニッケル（Ｃｕ−Ｎｉ系）などがある。銅以外の金属単体としては、アルミニウム、鉄、クロム、ニッケル、モリブテンなどがある。銅以外の合金としては、ステンレス（Ｆｅ−Ｃｒ系、Ｆｅ−Ｃｒ−Ｎｉ系などの鉄合金）、アンバー（Ｆｅ−Ｎｉ系合金、３６％Ｎｉ）、いわゆる４２アロイ（Ｆｅ−Ｎｉ系合金、４２％Ｎｉ）、いわゆる５０アロイ（Ｆｅ−Ｎｉ系合金、５０％Ｎｉ）、ニッケル合金（Ｎｉ−Ｐ系、Ｎｉ−Ｂ系、Ｎｉ−Ｃｕ−Ｐ系）、コバルト合金（Ｃｏ−Ｐ系、Ｃｏ−Ｂ系、Ｃｏ−Ｎｉ−Ｐ系）、スズ合金（Ｓｎ−Ｐｂ系、Ｓｎ−Ｐｂ−Ｐｄ系）などがある。また、樹脂基板は、特開２００２−２６５００号公報（図１）のように、コア基板（樹脂製）上に、絶縁層と配線層とを交互に形成した形態としてもよい。
【００１８】
前記樹脂基板は導体層を１層または複数層有する配線基板であることがよい。前記導体層は主として銅からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的にいうと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやＣＶＤ等の手法により薄膜を形成した後にエッチングを行うことで導体層を形成したり、導電性ペースト等の印刷により導体層を形成したりすることも可能である。
【００１９】
前記樹脂基板における基板第１主面、基板第２主面、あるいは基板第１主面及び基板第２主面の表面上には、半導体素子のフリップチップ接続を可能とするために、複数の面接続パッドが設けられていてもよい。さらに、それらの面接続パッド上には、はんだ等からなるバンプが形成されていてもよい。面接続パッドとは、電気的接続のための端子用パッドであって、面接続によって接続を行うものを指す。かかる面接続パッドは例えば線状や格子状（千鳥状も含む）に形成される。面接続パッドについても同様に、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。また、前記面接続パッドは基板第１主面上や基板第２主面上における任意の位置に配置可能であるが、通常はほぼ中央部に配置される。なお、半導体素子は同一面上に１つのみ搭載されてもよいほか２つ以上搭載されてもよく、それに併せて面接続パッドも１群または２群以上配置される。
【００２０】
樹脂基板における基板第１主面上や基板第２主面上には、上記半導体素子のほかに電子部品が実装されていてもよい。前記電子部品としては、例えば、裏面または側面に複数の端子を有するチップ部品（例えばチップトランジスタ、チップダイオード、チップ抵抗、チップコンデンサ、チップコイルなど）などがある。前記電子部品は能動部品であっても受動部品であってもよい。
【００２１】
樹脂基板における基板第２主面の表面上には、別の配線基板との接続を図るための複数の基板接続端子が取り付けられていてもよい。かかる基板接続端子の形状は特に限定されず任意に選択することができ、例えば、ボール状（バンプ状）やピン状などとすることができる。
【００２２】
上記配線基板、補強材付き基板を構成する補強材は、基板第１主面、基板第２主面あるいは基板第１主面及び基板第２主面の両方に対して、面接触状態で接合固定される。前記補強材はその内部に導通構造を有していないことが好ましい。また、前記補強材は単層構造であっても複数層構造であってもよいが、どちらかと言えば単層構造であることが好ましい。その理由は、単層構造であれば構造が比較的簡単となり製造も容易になるので、低コスト化を達成しやすくなるからである。また、単層構造であれば、内部に界面が存在しないため、たとえ大きな熱応力が作用したときでも、クラックの発生に至らないからである。
【００２３】
補強材の形状等は特に限定されず任意であるが、少なくとも、基板側の主面に対して面接触状態で接合固定されうる面（平面）を有していることがよい。従って、例えば、表面及び裏面を有する略板形状の補強材を用いることが、一般的には好ましい。
【００２４】
このような板状の補強材の外形寸法は特に限定されないが、強いて言えば半導体素子の外形寸法よりも大きく、かつ、樹脂基板の外形寸法よりも小さいまたはそれと同等であることがよい。また、補強材の厚さも特に限定されないが、強いて言えば半導体素子の厚さよりも厚いことがよい。その理由は、補強材の厚さがあまりに薄すぎると、樹脂基板全体の厚さを十分に増すことができず、樹脂基板の剛性の向上が達成されにくくなるからである。また、補強材の外形寸法があまりに小さすぎると、たとえ十分な厚さの補強材を用いたとしても、やはり樹脂基板の剛性の向上が達成されにくくなるからである。
【００２５】
前記補強材は少なくとも樹脂基板よりも剛性の高い材料からなることが好ましく、例えば樹脂基板よりもヤング率が高い材料からなることが好ましい。具体的には、補強材のヤング率は１００ＧＰａ以上、特には１４０ＧＰａ以上であることが好適である。その理由は、補強材自体に高い剛性が付与されていれば、それを接合固定することで樹脂基板に高い剛性を付与することができ、熱応力に対していっそう強くなるからである。また、高い剛性を有する補強材であれば、補強材の厚さを薄くしても樹脂基板に十分高い剛性を付与することができるため、配線基板全体の薄肉化を阻害しないからである。なお、樹脂基板よりもヤング率が高いという条件を満たすものであれば、補強材はセラミック製であっても金属製であってもよい。
【００２６】
また前記補強材は、高い剛性を有することに加えて、低い熱膨張係数を有することが好ましい。補強材の熱膨張係数は、少なくとも樹脂基板の熱膨張係数よりも低いことがよく、具体的には５．０ｐｐｍ／℃未満であること、特には３．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であることがよい。なお、上記の熱膨張係数の条件を満たしているものであれば、補強材はセラミック製であっても金属製であってもよい。
【００２７】
低熱膨張性及び高剛性を備える好適なセラミック材料としては、例えば、酸化物系、炭化物系、窒化物系のエンジニアリングセラミック材料を挙げることができる。酸化物系のエンジニアリングセラミック材料としては、例えば、アルミナ、シリカ、ベリリア、マグネシア等を挙げることができる。炭化物系のエンジニアリングセラミック材料としては、例えば、炭化珪素などを挙げることができる。窒化物系のエンジニアリングセラミック材料としては、窒化アルミニウム、窒化珪素等を挙げることができる。一方、低熱膨張性及び高剛性を備える好適な金属材料としては、例えば、アンバー（Ｆｅ−Ｎｉ系合金、３６％Ｎｉ）、いわゆる４２アロイ（Ｆｅ−Ｎｉ系合金、４２％Ｎｉ）、いわゆる５０アロイ（Ｆｅ−Ｎｉ系合金、５０％Ｎｉ）等といったＦｅ−Ｎｉ系合金、タングステン、モリブデンなどを挙げることができる。これらの中でも、コスト性や加工性等の観点から、Ｆｅ−Ｎｉ系合金を選択することがよい。
【００２８】
前記補強材は基板側に対して面接触状態で接合固定されるが、接合固定の手法は特に限定されることはなく、補強材を形成している材料の性質、形状等に合った周知の手法を採用することができる。例えば、補強材が金属板であるような場合には、ポリマを主成分とする接着剤等のような有機系接合材、はんだ等のように金属からなる無機系接合材を使用してそれを樹脂基板に接合固定することができる。補強材がセラミック板であるような場合においても、ポリマを主成分とする接着剤等のような有機系接合材、はんだ等のように金属からなる無機系接合材を使用してそれを樹脂基板に接合固定することができる。ただし、はんだ等を用いる場合には、樹脂基板側にはんだ濡れ性のよい部分（例えば金属層）を形成しておくことがよい。なお、このような金属層が不要であるという観点からすると、接着剤等のような有機系接合材を用いることが好ましいと言える。
【００２９】
基板第１主面に接合固定される補強材については、半導体素子の搭載箇所に対応した位置に抜き穴または凹部を形成しておくことがよい。このような構造があれば、半導体素子との干渉を回避できるので、例えば補強材接合固定工程後に半導体素子搭載工程を行うことも可能となる。つまり、製造する際の自由度が大きくなる。また、基板第２主面に接合固定される補強材については、各々の基板接続端子に対応する位置に開口部を形成しておくことがよい。このように複数の開口部を形成しておくと、基板接続端子が補強材から露出した状態となり、別の基板と接続する際に支障を来たさなくなる。また、例えば補強材接合固定工程後に端子取付工程を行うことも可能となる。つまり、製造する際の自由度が大きくなる。
【００３０】
上記のような配線基板は、例えば、前記樹脂基板の前記基板第１主面及び前記基板第２主面の少なくとも一方の表面に対して前記補強材を接合固定する補強材接合固定工程と、前記樹脂基板の前記基板第１主面及び前記基板第２主面の少なくとも一方の側に前記半導体素子をフリップチップ接続する半導体素子搭載工程と、を経て製造されることができる。
【００３１】
なお、補強材接合固定工程は半導体素子搭載工程の前後を問わず実施されることができるが、強いて言えば半導体素子搭載工程の前に実施されることがよい。即ち、半導体素子を搭載した状態で接着剤を塗布して補強材を圧着するような場合には、半導体素子自体や、半導体素子と樹脂基板との接続部分に曲げ応力が加わるおそれがある。これに対して、補強材の接合固定後に半導体素子を搭載すれば、半導体素子自体や、半導体素子と樹脂基板との接続部分に曲げ応力が加わる心配もなく、確実に歩留まりや信頼性を向上させることができる。
【００３２】
ここで、補強材は周知の手法により作製されることができる。例えば、セラミック製の補強材であれば、プレス成形法やシート成形法により作製されたグリーンシートを脱脂しかつ高温で焼成すること等により作製可能である。金属製の補強材であれば、金属板に対して必要に応じて抜き穴、凹部、開口部を加工形成することにより作製可能である。この場合の加工方法としては、エッチング等の化学的加工法でもよく、切削加工やパンチング加工等のような機械的加工でもよい。半導体素子についても周知の手法により作製されることができる。特に、低誘電率絶縁膜を有する半導体素子については、例えば、絶縁膜中にサブナノメートルからナノメートル領域の微小空隙を形成し、絶縁膜を多孔質組織化すること等により作製されることができる。具体的な手法の一例を挙げると、プラズマＣＶＤ法を用いて多孔質絶縁膜を形成する方法などがある。
【００３３】
補強材接合固定工程では、前記基板第１主面、前記基板第２主面、補強材の片側面のうちの少なくともいずれかに接着剤等を塗布しておき、補強材を樹脂基板に重ね合わせる。そして、接着剤を硬化させる処理（例えば加熱、光照射など）を行い、補強材を樹脂基板に強固に接合固定する。なお、前記接着剤としては、熱硬化性樹脂、感光性樹脂などを用いることができる。
【００３４】
半導体素子搭載工程では、はんだ等を用いて半導体素子をフリップチップ接続する。なおこの工程に先立って、樹脂基板の基板主面上にバンプを形成しておいてもよく、半導体素子の素子第２主面側のフリップチップ用接続端子上にバンプを形成してもよく、あるいは両方にバンプを形成しておいてもよい。そして、前記バンプが溶融する温度に加熱し、その溶融したバンプを介して半導体素子と樹脂基板とを接合する。なお、このようなバンプに依らない接合方法を採用することも許容される。
【００３５】
また、上記２つの工程のほかにも、前記樹脂基板の前記基板第１主面及び前記基板第２主面の少なくとも一方の表面上に基板接続端子を取り付ける端子取付工程と、前記半導体素子搭載工程後において前記半導体素子と前記樹脂基板との隙間にアンダーフィル材を充填形成する樹脂封止工程と、を行ってもよい。この場合、端子取付工程はどの段階で行われてもよいが、例えば同一面上に補強材が配置されるときには補強材接合固定工程後に行われることがよい。即ち、既に基板接続端子が立設した状態で補強材を接合固定しようとしても、基板接続端子が邪魔になりやすく、基板接続端子を変形させる原因にもなる。これに対して、基板接続端子のないほぼフラットな面に対して補強材を接合固定するようにすれば、かかる心配もなくなり、基板接続端子の変形も未然に防ぐことができるからである。また、前記樹脂封止工程は、基本的に半導体素子搭載工程後であれば、どの段階で行われてもよい。
【００３６】
【発明の実施の形態】
［第１の実施の形態］
【００３７】
以下、本発明を具体化した一実施形態を図１〜図３に基づき詳細に説明する。図１は、ＬＳＩチップ２１（半導体素子）と、スティフナ３１（補強材）と、樹脂基板４１とからなる半導体パッケージ１１（配線基板）を示す概略断面図である。図２は、半導体パッケージ１１の製造過程において、接合固定前のスティフナ３１及び樹脂基板４１を示す概略断面図である。図３は、同じく前記製造過程において、スティフナ付き樹脂基板５１（補強材付き基板）に、ＬＳＩチップ２１を実装するときの状態を示す概略断面図である。
【００３８】
図１に示されるように、本実施形態の半導体パッケージ１１は、上記のように、ＬＳＩチップ２１と、スティフナ３１と、樹脂基板４１とからなるＰＧＡ（ピングリッドアレイ）である。なお、半導体パッケージ１１の形態は、ＰＧＡのみに限定されず、例えばＢＧＡ（ボールグリッドアレイ）やＬＧＡ（ランドグリッドアレイ）等であってもよい。なお、かかる半導体パッケージ１１は、有機樹脂材料を主体として構成されるため、オーガニックパッケージとも呼ばれる。ＭＰＵとしての機能を有するＬＳＩチップ２１は、１０ｍｍ角かつ０．８ｍｍ厚の矩形平板状であって、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる。かかるＬＳＩチップ２１の下面２４（素子第２主面）の表層には図示しない回路部が形成されている。前記回路部は微細な銅配線とその銅配線を層間絶縁する絶縁膜とからなり、前記絶縁膜は比誘電率が２．０前後の多孔質組織からなる。なお、ＬＳＩチップ２１の下面２４において前記回路部の周囲には、複数のフリップチップ用接続端子２２が規則的に設けられている。
【００３９】
図１に示されるように、前記樹脂基板４１は、上面４２（基板第１主面）及び下面４３（基板第２主面）を有する矩形平板状の部材からなり、複数層の樹脂絶縁層４４と複数層の導体回路４５とを有する、いわゆる多層樹脂配線基板である。本実施形態の場合、具体的にはエポキシ樹脂をガラスクロスに含浸させてなる絶縁基材により樹脂絶縁層４４が形成され、銅箔または銅めっき層により導体回路４５が形成されている。かかる樹脂基板４１の熱膨張係数は、１３．０ｐｐｍ／℃以上１６．０ｐｐｍ／℃未満となっている。樹脂基板４１の上面４２（基板第１主面）には、ＬＳＩチップ２１側との電気的な接続を図るための複数の面接続パッド４６が格子状に形成されている。樹脂基板４１の下面４３（基板第２主面）には、図示しないマザーボード側との電気的な接続を図るための複数の面接続パッド４７が格子状に形成されている。なお、隣り合うマザーボード接続用の面接続パッド４７，４７間のピッチは、隣り合うＬＳＩチップ接続用の面接続パッド４６，４６間のピッチよりも広いピッチ（中心間距離）となっている。マザーボード接続用の面接続パッド４７上には、マザーボード側の凹所に嵌挿可能な端子ピン４９（基板接続端子）が取り付けられている。樹脂絶縁層４４にはビアホール導体４８が設けられていて、これらのビアホール導体４８を介して、異なる層の導体回路４５、面接続パッド４６、面接続パッド４７が相互に電気的に接続されている。また、樹脂基板４１の上面４２（基板第１主面）には、ＬＳＩチップ２１以外にもその他の電子部品（図示略）が実装されていてもよい。
【００４０】
複数の面接続パッド４６上には、はんだバンプ３５が設けられている。そして、これらのはんだバンプ３５を介して、ＬＳＩチップ２１のフリップチップ用接続端子２２と面接続パッド４６とが互いに接続されている。また、ＬＳＩチップ２１と樹脂基板４１との隙間には、熱硬化性樹脂からなるアンダーフィル材３６が充填形成されている。
【００４１】
図１に示されるように、本実施形態におけるスティフナ３１は、アンバー（Ｆｅ−Ｎｉ系合金、３６％Ｎｉ）からなる板状の部材である。スティフナ３１は単層構造をなしていて、ビア等の導通構造については特に備えていない。前記スティフナ３１は矩形状の抜き穴３８を有する矩形平板状（矩形リング状）であって、樹脂基板４１の外形形状及び寸法とほぼ等しくなっている。スティフナ３１の厚さは約２ｍｍに設定されている。なお、前記抜き穴３８はスティフナ３１の表面３２及び裏面３３を貫通しており、ＬＳＩチップ２１よりも若干大きな開口面積を有している。
【００４２】
アンバーからなるスティフナ３１の熱膨張係数は約１．２ｐｐｍ／℃、ヤング率は約１４２ＧＰａである。従って、このスティフナ３１の熱膨張係数は、樹脂基板４１の熱膨張係数よりも小さく、かつ、ＬＳＩチップ２１の熱膨張係数よりも大きな値となっている。即ち、本実施形態のスティフナ３１は、樹脂基板４１よりも低い熱膨張性を備えており、むしろＬＳＩチップ２１に近い熱膨張性を備えていると言える。また、本実施形態のスティフナ３１は少なくとも樹脂基板４１よりも高い剛性を備えている。
【００４３】
かかるスティフナ３１は、樹脂基板４１の上面４２（基板第１主面）の外周部（即ち、ＬＳＩチップ２１の実装エリアであるダイエリアを除く領域）に対して面接触した状態で配置され、かつ、接着剤３４を用いて前記上面４２に強固に接合固定されている。なお、この接着剤３４は熱硬化性樹脂からなるものである。
【００４４】
ここで、上記構造の半導体パッケージ１１を製造する手順について説明する。
【００４５】
まず、周知の導体回路形成技術を利用して樹脂基板４１を作製した後、その樹脂基板４１における複数の面接続パッド４６上に略半球状のはんだバンプ３５を形成しておく。はんだバンプ３５を形成する手法としては特に限定されず、印刷法やめっき法などの周知の手法を採用することができる。一方、周知の方法によってアンバーからなるスティフナ３１を作製しておく。具体的には、アンバー材に対するパンチング加工などを行って、外形形状を矩形状にするとともに、中央部に抜き穴３８を貫通形成しておく。
【００４６】
次に、樹脂基板４１の上面４２（基板第１主面）に接着剤３４を塗布し、その上にスティフナ３１を載置する（図２参照）。そして、接着剤３４を熱硬化させることにより、スティフナ３１を樹脂基板４１に対して接合固定する。その結果、図３に示すスティフナ付き樹脂基板５１（補強材付き基板）が完成する。
【００４７】
次に、スティフナ付き樹脂基板５１の上面４２（基板主面）上にＬＳＩチップ２１を載置する。このとき、ＬＳＩチップ２１側のフリップチップ用接続端子２２と、樹脂基板４１側の面接続パッド４６とを位置合わせするようにする。そして、２００℃前後の温度に加熱して各はんだバンプ３５をリフローすることにより、各フリップチップ用接続端子２２と各面接続パッド４６とを接合する。
【００４８】
この後、はんだ付けにより端子ピン４９の取り付けを行った後、ＬＳＩチップ２１と樹脂基板４１との隙間にアンダーフィル材３６である熱硬化性樹脂を充填しかつ熱硬化させる。その結果、図１に示す半導体パッケージ１１を得ることができる。
【００４９】
従って、本実施形態によれば以下の効果を得ることができる。
【００５０】
（１）樹脂基板４１に対してスティフナ３１を接合固定しているため、基板全体の厚さが増して樹脂基板４１の剛性が向上する。その結果、ＬＳＩチップ２１との熱膨張係数差に起因する熱応力に樹脂基板４１が十分に耐えられるようになり、半導体パッケージ１１全体がチップ実装面側に反りにくくなる。それゆえ、ＬＳＩチップ２１の反りに起因する絶縁膜部分の破壊が防止されるとともに、接合部分におけるクラックの発生も防止される。以上の結果、低誘電率のＬＳＩチップ２１を用いた本実施形態の場合であっても、高歩留まり及び高信頼性の半導体パッケージ１１を実現することが可能となる。しかも、補強材であるスティフナ３１は樹脂基板４１に対して面接触状態で強固に接合固定されていて、いわば両者は一体化した状態となっている。ゆえに、スティフナ３１と樹脂基板４１との界面にある程度大きな熱応力が集中したとしても、その界面には剥離が起こりにくい。
【００５１】
（２）本実施形態のアンバーからなるスティフナ３１は、高い剛性を有することに加えて低い熱膨張係数を有しており、ＬＳＩチップ２１との熱膨張係数が整合している。また、前記スティフナ３１は層構造を有しない比較的単純なものであるので、製造が容易で低コスト化に向いていることに加え、クラックが発生しにくいという利点がある。しかも、アンバー自体はそれほど高価な金属ではないので、低コスト化に有利である。
［第２の実施の形態］
【００５２】
以下、本発明を具体化した第２の実施形態を図４に基づき詳細に説明する。図４は、ＬＳＩチップ２１（半導体素子）と、スティフナ６１（補強材）と、樹脂基板４１とからなる本実施形態の半導体パッケージ１１（配線基板）を示す概略断面図である。なお、第１の実施形態と同じ構成については共通の部材番号を付す代わりに、その詳細な説明を省略する。
【００５３】
本実施形態のスティフナ６１は、第１実施形態のスティフナ３１とは異なり、樹脂基板４１の下面４３（基板第２主面）に接合固定されている。樹脂基板４１の下面４３には複数の端子ピン４９（基板接続端子）が取り付けられている。このため、前記スティフナ６１において各々の端子ピン４９に対応した位置には、表面６３及び裏面６２を貫通する複数の円形状のクリアランスホール６４（開口部）が形成されている。なお、クリアランスホール６４の直径は、少なくとも端子ピン４９の基端部の直径及び面接続パッド４の直径よりも大きくなるように設定されている。従って、複数の端子ピン４９は複数のクリアランスホール６４を介して外部に露出されている。スティフナ６１の厚さは、下面４３（基板第２主面）を基準とした端子ピン４９の突出高さよりも小さくなるように設定されている。従って、端子ピン４９の先端部はスティフナ６１の表面６３からも突出し、図示しないマザーボードに対して嵌挿可能な状態となっている。
【００５４】
そして、このような構造の半導体パッケージ１１であっても、基板全体がスティフナ６１によって補強されることから、第１実施形態と同様に歩留まり及び信頼性に優れたものとすることができる。
【００５５】
なお、本発明の実施形態は以下のように変更してもよい。
【００５６】
・第１及び第２実施形態では、ＬＳＩチップ２１（半導体素子）と端子ピン４９（基板接続端子）とを異なる面に配置した、いわゆるフェースアップタイプの半導体パッケージ１１を例示した。しかし、本発明はフェースアップタイプのみに限定されず、図５に示す別の実施形態のように、ＬＳＩチップ２１（半導体素子）と端子ピン４９（基板接続端子）とを同一面内に配置した、いわゆるフェースダウンタイプの半導体パッケージ１１として具体化することもできる。なお、図５におけるスティフナ７１は、表面６３及び裏面６２を貫通する抜き穴３８を略中央部に有し、表面６３及び裏面６２を貫通する複数のクリアランスホール６４をその抜き穴３８の周囲に有している。
【００５７】
・第１及び第２実施形態では樹脂基板４１の片側面のみにスティフナ３１，６１を接合固定していたが、図６に示す別の実施形態のようにスティフナ３１，６１を２枚用いてそれらを樹脂基板４１の上面４２及び下面４３の両方に接合固定してもよい。
【００５８】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００５９】
（１）前記半導体素子はその少なくとも表層に多孔質組織を有するとともに、その多孔質組織の比誘電率が４未満であることを特徴とする請求項１乃至４のいずれか１項に記載の補強材付き基板。
【００６０】
（２）前記半導体素子における少なくとも一辺は１０．０ｍｍ以上であることを特徴とする請求項１乃至４のいずれか１項に記載の補強材付き基板。
【００６１】
（３）前記半導体素子の厚さは１．０ｍｍ未満であることを特徴とする請求項１乃至４のいずれか１項に記載の補強材付き基板。
【００６２】
（４）前記半導体素子はその少なくとも表層に多孔質組織を有するとともに、その多孔質組織の比誘電率が４未満であり、前記半導体素子における少なくとも一辺は１０ｍｍ以上であり、前記半導体素子の厚さは１．０ｍｍ未満であることを特徴とする請求項１乃至４のいずれか１項に記載の補強材付き基板。
【００６３】
（５）素子第１主面、素子第２主面及び前記素子第２主面側に形成されたフリップチップ用接続端子を有し、熱膨張係数が５．０ｐｐｍ／℃未満であり、比誘電率が４未満の多孔質組織を有する半導体集積回路チップを搭載するための補強材付き基板において、基板第１主面及び基板第２主面を有し、前記基板第１主面及び前記基板第２主面の少なくとも一方の側に前記半導体集積回路チップがフリップチップ接続される樹脂基板と、前記樹脂基板の前記基板第１主面及び前記基板第２主面の少なくとも一方の表面に対して面接触状態で接合固定され、前記樹脂基板よりも剛性の高い鉄系の板材からなり、熱膨張係数が３．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満である補強材と、前記補強材を前記樹脂基板の前記基板第１主面及び前記基板第２主面の少なくとも一方の表面に対して面接触状態で接合固定する接着剤と、を備えることを特徴とする補強材付き基板。
【００６４】
（６）請求項５乃至８のいずれか１項に記載の配線基板の製造方法において、前記樹脂基板の前記基板第１主面及び前記基板第２主面の少なくとも一方の表面に対して前記補強材を接合固定する補強材接合固定工程と、前記補強材接合固定工程後に、前記樹脂基板の前記基板第１主面及び前記基板第２主面の少なくとも一方の側に前記半導体素子をフリップチップ接続する半導体素子搭載工程と、を含むことを特徴とする、半導体素子と補強材と基板とからなる配線基板の製造方法。
【図面の簡単な説明】
【図１】本発明を具体化した第１実施形態において、ＬＳＩチップ（半導体素子）と、スティフナ（補強材）と、樹脂基板とからなる半導体パッケージ（配線基板）を示す概略断面図。
【図２】第１実施形態の半導体パッケージ（配線基板）の製造過程において、接合固定前のスティフナ（補強材）及び樹脂基板を示す概略断面図。
【図３】同じく前記製造過程において、スティフナ付き樹脂基板（補強材付き基板）に、ＬＳＩチップ（半導体素子）を実装するときの状態を示す概略断面図。
【図４】本発明を具体化した第２実施形態において、ＬＳＩチップ（半導体素子）と、スティフナ（補強材）と、樹脂基板とからなる半導体パッケージ（配線基板）を示す概略断面図。
【図５】別の実施形態において、ＬＳＩチップ（半導体素子）と、スティフナ（補強材）と、樹脂基板とからなる半導体パッケージ（配線基板）を示す概略断面図。
【図６】別の実施形態において、ＬＳＩチップ（半導体素子）と、スティフナ（補強材）と、樹脂基板とからなる半導体パッケージ（配線基板）を示す概略断面図。
【符号の説明】
１１…半導体素子と補強材と基板とからなる配線基板としての半導体パッケージ
２１…半導体素子としてのＬＳＩチップ
２２…フリップチップ用接続端子
２３…素子第１主面としての上面
２４…素子第２主面としての下面
３１，６１，７１…補強材としてのスティフナ
３４…接着剤
４１…樹脂基板
４２…基板第１主面としての上面
４３…基板第２主面としての下面
４９…基板接続端子としての端子ピン
５１…補強材付き基板としてのスティフナ付き樹脂基板
６４…開口部としてのクリアランスホール
【発明の属する技術分野】
本発明は、補強材付き基板、半導体素子と補強材と基板とからなる配線基板に関するものである。
【０００２】
【従来の技術】
パソコンや携帯電話のようなエレクトロニクス機器の普及は、ＩＴ革命として社会構造に大きな変革をもたらしつつある。この技術の核となるのが大規模半導体集積回路（ＬＳＩ）技術であり、かかるＬＳＩの動作周波数は演算速度の向上を達成するために益々上がる傾向にある。しかし、ＬＳＩの高周波数化を実現しようとする場合、金属配線間を層間にて絶縁している材料の誘電率が高いと、信号の遅延を来たしてしまう。このため、次世代のＬＳＩの開発においては、低誘電率絶縁膜の開発が重要課題の１つとされている。また、このような低誘電率絶縁膜を実現するための具体的手法として、現段階では、絶縁膜中にサブナノメートルからナノメートル領域の微小空隙を形成し、絶縁膜を多孔質組織化することが提唱されている。
【０００３】
なお、このような低誘電率ＬＳＩチップについても、通常と同様に、ＬＳＩ搭載用基板上にフリップチップ接続してなる配線基板（いわゆる半導体パッケージ）の状態で使用される（例えば、特許文献１参照）。なお、ＬＳＩチップは、一般に熱膨張係数が２．０ｐｐｍ／℃〜５．０ｐｐｍ／℃程度の半導体材料（例えばシリコン等）を用いて形成される。一方、ＬＳＩ搭載用基板については、それよりも熱膨張係数がかなり大きい樹脂材料等を用いて形成されることが多い。
【０００４】
【特許文献１】
特開２００２−２６５００号公報（図１）
【０００５】
【発明が解決しようとする課題】
ところで、低誘電率化を図るためにＬＳＩチップ表層の絶縁膜を多孔質組織化した場合、ＬＳＩチップの剛性の低下が避けられず、特に絶縁膜部分が脆くなる。しかし、はんだを用いてフリップチップ接続をする場合において、はんだが溶融温度から常温に冷却する際には、チップ材料と基板材料との熱膨張係数差に起因して、パッケージ全体をチップ搭載面側に反らそうとする熱応力が発生する。よって、かかる熱応力が作用して反りが生じる結果、脆い絶縁膜部分が破壊しやすくなる。また、絶縁膜部分の破壊に到らないような場合であっても、チップ接合部分にクラックが起こり、オープン不良などが生じやすくなるおそれもある。つまり、上記のような低誘電率のＬＳＩチップを用いて半導体パッケージを構成した場合、高い歩留まりや信頼性を実現できないという問題が生じる。
【０００６】
また最近では、少ない半導体材料を用いてより多くの演算回路を形成すべく、ＬＳＩチップを大型化（例えばチップ一辺の大きさが１０．０ｍｍ以上）かつ薄肉化（チップ厚みが１．０ｍｍ未満）する動向がある。この場合には、剛性が低下するにもかかわらず熱応力の影響を受けやすいチップ構造となるため、上記の問題がいっそう顕著になる。
【０００７】
本発明は上記の課題に鑑みてなされたものであり、その目的は、歩留まり及び信頼性が高い、半導体素子と補強材と基板とからなる配線基板を提供することにある。また、本発明の別の目的は、上記の優れた配線基板を実現するうえで好適な補強材付き基板を提供することにある。
【０００８】
【課題を解決するための手段、作用及び効果】
そして上記課題を解決するための手段としては、素子第１主面、素子第２主面及び前記素子第２主面側に形成されたフリップチップ用接続端子を有し、熱膨張係数が５．０ｐｐｍ／℃未満かつ比誘電率が４．０未満である半導体素子と、基板第１主面及び基板第２主面を有し、前記基板第１主面及び前記基板第２主面の少なくとも一方の側に前記半導体素子がフリップチップ接続される樹脂基板と、前記樹脂基板の前記基板第１主面及び前記基板第２主面の少なくとも一方の表面に対して面接触状態で接合固定され、前記樹脂基板よりも剛性の高い材料からなる補強材とを備えることを特徴とする、半導体素子と補強材と基板とからなる配線基板がある。
【０００９】
また、半導体素子と補強材と基板とからなる上記の配線基板を実現するうえで好適なものとしては、素子第１主面、素子第２主面及び前記素子第２主面側に形成されたフリップチップ用接続端子を有し、熱膨張係数が５．０ｐｐｍ／℃未満かつ比誘電率が４．０未満である半導体素子を搭載するための補強材付き基板において、基板第１主面及び基板第２主面を有し、前記基板第１主面及び前記基板第２主面の少なくとも一方の側に前記半導体素子がフリップチップ接続される樹脂基板と、前記樹脂基板の前記基板第１主面及び前記基板第２主面の少なくとも一方の表面に対して面接触状態で接合固定され、前記樹脂基板よりも剛性の高い材料からなる補強材とを備えることを特徴とする補強材付き基板がある。
【００１０】
従って、これらの発明によれば、樹脂基板に対して補強材を接合固定することにより、基板全体の厚さが増して樹脂基板の剛性が向上する。その結果、半導体素子との熱膨張係数差に起因する熱応力に樹脂基板が十分に耐えられるようになり、配線基板全体が半導体素子実装面側に反りにくくなる。それゆえ、半導体素子の反りに起因する絶縁膜部分の破壊が防止されるとともに、接合部分におけるクラックの発生も防止される。以上の結果、例えば低誘電率の半導体素子を用いた場合であっても、高歩留まり及び高信頼性の配線基板を実現することが可能となる。
【００１１】
しかも、補強材は樹脂基板に対して面接触状態で強固に接合固定されていて、いわば両者は一体化した状態となっている。ゆえに、補強材と樹脂基板との界面にある程度大きな熱応力が集中したとしても、その界面には剥離が起こりにくい。従って、樹脂基板に対して補強材に相当する部材を単に面接触させただけで接合固定していないものや、樹脂基板に対して補強材に相当する部材を接合固定しているが面接触状態ではないもの（実質的に点接触状態または線接触状態にすぎないもの）等は、除かれる。
【００１２】
上記配線基板を構成する半導体素子としては、素子第１主面、素子第２主面及び前記素子第２主面側に形成されたフリップチップ用接続端子を有し、熱膨張係数が５．０ｐｐｍ／℃未満かつ比誘電率が４未満であるものが使用される。フリップチップ用接続端子とは、面接続によって電気的な接続を図るための端子を指す。かかるフリップチップ用接続端子は、例えば線状や格子状（千鳥状も含む）に形成される。面接続とは、被接続物の平面上に線状や格子状（千鳥状も含む）にパッドあるいは端子を形成し、それら同士を接続する場合を指す。
【００１３】
半導体素子の熱膨張係数は、特に２．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であることがよく、その例としては、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる半導体集積回路チップ（ＬＳＩチップ）などを挙げることができる。前記半導体素子の大きさ及び形状は特に限定されないが、少なくとも一辺が１０．０ｍｍ以上であることがよい。このような大型の半導体素子になると、発熱量が増大しやすく熱応力の影響も受けやすいため、本願発明の課題が発生しやすくなるからである。また、前記半導体素子の厚さは１．０ｍｍ未満、さらには０．５ｍｍ未満であることがよい。このような薄肉の半導体素子になると、剛性が弱くなって熱応力の影響を受けやすくなるため、本願発明の課題が発生しやすくなるからである。ここで「熱膨張係数」とは、厚み方向（Ｚ方向）に対して垂直な方向（ＸＹ方向）の熱膨張係数のことを意味し、０℃〜１００℃の間のＴＭＡ（熱機械分析装置）にて測定した値のことをいう。「ＴＭＡ」とは、熱機械的分析をいい、例えばＪＰＣＡ−ＢＵ０１に規定されるものをいう。
【００１４】
前記半導体素子は配線間を絶縁するための絶縁膜を少なくとも表層部に備えるとともに、その絶縁膜は例えば多孔質組織により構成されていてもよい。この場合、半導体素子の比誘電率、正確にいうと半導体素子表層の絶縁膜の比誘電率は、少なくとも酸化シリコンの比誘電率よりも低い値、具体的には４．０未満であることがよく、さらには１．１以上３．０未満であることがよりよく、特には１．１以上２．０未満であることが最もよい。その理由は、上記の構造を有する半導体素子の場合、多孔質組織化に伴って絶縁膜部分が脆弱化するため、本願発明の課題が発生しやすくなるからである。
【００１５】
上記配線基板、補強材付き基板を構成する樹脂基板としては、基板第１主面及び基板第２主面の少なくとも一方の側に前記半導体素子がフリップチップ接続されるものが使用される。なお、樹脂基板の熱膨張係数は、５．０ｐｐｍ／℃以上２０．０ｐｐｍ／℃未満程度である。
【００１６】
前記樹脂基板とは、樹脂を主材料として用いて絶縁層部分が構成されている樹脂基板のことを指し、コスト性、加工性、絶縁性、機械的強度などを考慮して適宜選択することができる。
【００１７】
樹脂基板を構成する樹脂の具体例としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）などがある。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料からなる基板を、樹脂基板として使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を、樹脂基板として使用してもよい。また、樹脂基板における内層には、コアとして金属板（メタルコア）が設けられていてもよい。かかる金属板を構成する金属の例としては、銅や銅合金、銅以外の金属単体や合金などがある。銅合金としては、アルミニウム青銅（Ｃｕ−Ａｌ系）、りん青銅（Ｃｕ−Ｐ系）、黄銅（Ｃｕ−Ｚｎ系）、キュプロニッケル（Ｃｕ−Ｎｉ系）などがある。銅以外の金属単体としては、アルミニウム、鉄、クロム、ニッケル、モリブテンなどがある。銅以外の合金としては、ステンレス（Ｆｅ−Ｃｒ系、Ｆｅ−Ｃｒ−Ｎｉ系などの鉄合金）、アンバー（Ｆｅ−Ｎｉ系合金、３６％Ｎｉ）、いわゆる４２アロイ（Ｆｅ−Ｎｉ系合金、４２％Ｎｉ）、いわゆる５０アロイ（Ｆｅ−Ｎｉ系合金、５０％Ｎｉ）、ニッケル合金（Ｎｉ−Ｐ系、Ｎｉ−Ｂ系、Ｎｉ−Ｃｕ−Ｐ系）、コバルト合金（Ｃｏ−Ｐ系、Ｃｏ−Ｂ系、Ｃｏ−Ｎｉ−Ｐ系）、スズ合金（Ｓｎ−Ｐｂ系、Ｓｎ−Ｐｂ−Ｐｄ系）などがある。また、樹脂基板は、特開２００２−２６５００号公報（図１）のように、コア基板（樹脂製）上に、絶縁層と配線層とを交互に形成した形態としてもよい。
【００１８】
前記樹脂基板は導体層を１層または複数層有する配線基板であることがよい。前記導体層は主として銅からなり、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。具体的にいうと、例えば、銅箔のエッチング、無電解銅めっきあるいは電解銅めっきなどの手法が適用される。なお、スパッタやＣＶＤ等の手法により薄膜を形成した後にエッチングを行うことで導体層を形成したり、導電性ペースト等の印刷により導体層を形成したりすることも可能である。
【００１９】
前記樹脂基板における基板第１主面、基板第２主面、あるいは基板第１主面及び基板第２主面の表面上には、半導体素子のフリップチップ接続を可能とするために、複数の面接続パッドが設けられていてもよい。さらに、それらの面接続パッド上には、はんだ等からなるバンプが形成されていてもよい。面接続パッドとは、電気的接続のための端子用パッドであって、面接続によって接続を行うものを指す。かかる面接続パッドは例えば線状や格子状（千鳥状も含む）に形成される。面接続パッドについても同様に、サブトラクティブ法、セミアディティブ法、フルアディティブ法などといった公知の手法によって形成される。また、前記面接続パッドは基板第１主面上や基板第２主面上における任意の位置に配置可能であるが、通常はほぼ中央部に配置される。なお、半導体素子は同一面上に１つのみ搭載されてもよいほか２つ以上搭載されてもよく、それに併せて面接続パッドも１群または２群以上配置される。
【００２０】
樹脂基板における基板第１主面上や基板第２主面上には、上記半導体素子のほかに電子部品が実装されていてもよい。前記電子部品としては、例えば、裏面または側面に複数の端子を有するチップ部品（例えばチップトランジスタ、チップダイオード、チップ抵抗、チップコンデンサ、チップコイルなど）などがある。前記電子部品は能動部品であっても受動部品であってもよい。
【００２１】
樹脂基板における基板第２主面の表面上には、別の配線基板との接続を図るための複数の基板接続端子が取り付けられていてもよい。かかる基板接続端子の形状は特に限定されず任意に選択することができ、例えば、ボール状（バンプ状）やピン状などとすることができる。
【００２２】
上記配線基板、補強材付き基板を構成する補強材は、基板第１主面、基板第２主面あるいは基板第１主面及び基板第２主面の両方に対して、面接触状態で接合固定される。前記補強材はその内部に導通構造を有していないことが好ましい。また、前記補強材は単層構造であっても複数層構造であってもよいが、どちらかと言えば単層構造であることが好ましい。その理由は、単層構造であれば構造が比較的簡単となり製造も容易になるので、低コスト化を達成しやすくなるからである。また、単層構造であれば、内部に界面が存在しないため、たとえ大きな熱応力が作用したときでも、クラックの発生に至らないからである。
【００２３】
補強材の形状等は特に限定されず任意であるが、少なくとも、基板側の主面に対して面接触状態で接合固定されうる面（平面）を有していることがよい。従って、例えば、表面及び裏面を有する略板形状の補強材を用いることが、一般的には好ましい。
【００２４】
このような板状の補強材の外形寸法は特に限定されないが、強いて言えば半導体素子の外形寸法よりも大きく、かつ、樹脂基板の外形寸法よりも小さいまたはそれと同等であることがよい。また、補強材の厚さも特に限定されないが、強いて言えば半導体素子の厚さよりも厚いことがよい。その理由は、補強材の厚さがあまりに薄すぎると、樹脂基板全体の厚さを十分に増すことができず、樹脂基板の剛性の向上が達成されにくくなるからである。また、補強材の外形寸法があまりに小さすぎると、たとえ十分な厚さの補強材を用いたとしても、やはり樹脂基板の剛性の向上が達成されにくくなるからである。
【００２５】
前記補強材は少なくとも樹脂基板よりも剛性の高い材料からなることが好ましく、例えば樹脂基板よりもヤング率が高い材料からなることが好ましい。具体的には、補強材のヤング率は１００ＧＰａ以上、特には１４０ＧＰａ以上であることが好適である。その理由は、補強材自体に高い剛性が付与されていれば、それを接合固定することで樹脂基板に高い剛性を付与することができ、熱応力に対していっそう強くなるからである。また、高い剛性を有する補強材であれば、補強材の厚さを薄くしても樹脂基板に十分高い剛性を付与することができるため、配線基板全体の薄肉化を阻害しないからである。なお、樹脂基板よりもヤング率が高いという条件を満たすものであれば、補強材はセラミック製であっても金属製であってもよい。
【００２６】
また前記補強材は、高い剛性を有することに加えて、低い熱膨張係数を有することが好ましい。補強材の熱膨張係数は、少なくとも樹脂基板の熱膨張係数よりも低いことがよく、具体的には５．０ｐｐｍ／℃未満であること、特には３．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であることがよい。なお、上記の熱膨張係数の条件を満たしているものであれば、補強材はセラミック製であっても金属製であってもよい。
【００２７】
低熱膨張性及び高剛性を備える好適なセラミック材料としては、例えば、酸化物系、炭化物系、窒化物系のエンジニアリングセラミック材料を挙げることができる。酸化物系のエンジニアリングセラミック材料としては、例えば、アルミナ、シリカ、ベリリア、マグネシア等を挙げることができる。炭化物系のエンジニアリングセラミック材料としては、例えば、炭化珪素などを挙げることができる。窒化物系のエンジニアリングセラミック材料としては、窒化アルミニウム、窒化珪素等を挙げることができる。一方、低熱膨張性及び高剛性を備える好適な金属材料としては、例えば、アンバー（Ｆｅ−Ｎｉ系合金、３６％Ｎｉ）、いわゆる４２アロイ（Ｆｅ−Ｎｉ系合金、４２％Ｎｉ）、いわゆる５０アロイ（Ｆｅ−Ｎｉ系合金、５０％Ｎｉ）等といったＦｅ−Ｎｉ系合金、タングステン、モリブデンなどを挙げることができる。これらの中でも、コスト性や加工性等の観点から、Ｆｅ−Ｎｉ系合金を選択することがよい。
【００２８】
前記補強材は基板側に対して面接触状態で接合固定されるが、接合固定の手法は特に限定されることはなく、補強材を形成している材料の性質、形状等に合った周知の手法を採用することができる。例えば、補強材が金属板であるような場合には、ポリマを主成分とする接着剤等のような有機系接合材、はんだ等のように金属からなる無機系接合材を使用してそれを樹脂基板に接合固定することができる。補強材がセラミック板であるような場合においても、ポリマを主成分とする接着剤等のような有機系接合材、はんだ等のように金属からなる無機系接合材を使用してそれを樹脂基板に接合固定することができる。ただし、はんだ等を用いる場合には、樹脂基板側にはんだ濡れ性のよい部分（例えば金属層）を形成しておくことがよい。なお、このような金属層が不要であるという観点からすると、接着剤等のような有機系接合材を用いることが好ましいと言える。
【００２９】
基板第１主面に接合固定される補強材については、半導体素子の搭載箇所に対応した位置に抜き穴または凹部を形成しておくことがよい。このような構造があれば、半導体素子との干渉を回避できるので、例えば補強材接合固定工程後に半導体素子搭載工程を行うことも可能となる。つまり、製造する際の自由度が大きくなる。また、基板第２主面に接合固定される補強材については、各々の基板接続端子に対応する位置に開口部を形成しておくことがよい。このように複数の開口部を形成しておくと、基板接続端子が補強材から露出した状態となり、別の基板と接続する際に支障を来たさなくなる。また、例えば補強材接合固定工程後に端子取付工程を行うことも可能となる。つまり、製造する際の自由度が大きくなる。
【００３０】
上記のような配線基板は、例えば、前記樹脂基板の前記基板第１主面及び前記基板第２主面の少なくとも一方の表面に対して前記補強材を接合固定する補強材接合固定工程と、前記樹脂基板の前記基板第１主面及び前記基板第２主面の少なくとも一方の側に前記半導体素子をフリップチップ接続する半導体素子搭載工程と、を経て製造されることができる。
【００３１】
なお、補強材接合固定工程は半導体素子搭載工程の前後を問わず実施されることができるが、強いて言えば半導体素子搭載工程の前に実施されることがよい。即ち、半導体素子を搭載した状態で接着剤を塗布して補強材を圧着するような場合には、半導体素子自体や、半導体素子と樹脂基板との接続部分に曲げ応力が加わるおそれがある。これに対して、補強材の接合固定後に半導体素子を搭載すれば、半導体素子自体や、半導体素子と樹脂基板との接続部分に曲げ応力が加わる心配もなく、確実に歩留まりや信頼性を向上させることができる。
【００３２】
ここで、補強材は周知の手法により作製されることができる。例えば、セラミック製の補強材であれば、プレス成形法やシート成形法により作製されたグリーンシートを脱脂しかつ高温で焼成すること等により作製可能である。金属製の補強材であれば、金属板に対して必要に応じて抜き穴、凹部、開口部を加工形成することにより作製可能である。この場合の加工方法としては、エッチング等の化学的加工法でもよく、切削加工やパンチング加工等のような機械的加工でもよい。半導体素子についても周知の手法により作製されることができる。特に、低誘電率絶縁膜を有する半導体素子については、例えば、絶縁膜中にサブナノメートルからナノメートル領域の微小空隙を形成し、絶縁膜を多孔質組織化すること等により作製されることができる。具体的な手法の一例を挙げると、プラズマＣＶＤ法を用いて多孔質絶縁膜を形成する方法などがある。
【００３３】
補強材接合固定工程では、前記基板第１主面、前記基板第２主面、補強材の片側面のうちの少なくともいずれかに接着剤等を塗布しておき、補強材を樹脂基板に重ね合わせる。そして、接着剤を硬化させる処理（例えば加熱、光照射など）を行い、補強材を樹脂基板に強固に接合固定する。なお、前記接着剤としては、熱硬化性樹脂、感光性樹脂などを用いることができる。
【００３４】
半導体素子搭載工程では、はんだ等を用いて半導体素子をフリップチップ接続する。なおこの工程に先立って、樹脂基板の基板主面上にバンプを形成しておいてもよく、半導体素子の素子第２主面側のフリップチップ用接続端子上にバンプを形成してもよく、あるいは両方にバンプを形成しておいてもよい。そして、前記バンプが溶融する温度に加熱し、その溶融したバンプを介して半導体素子と樹脂基板とを接合する。なお、このようなバンプに依らない接合方法を採用することも許容される。
【００３５】
また、上記２つの工程のほかにも、前記樹脂基板の前記基板第１主面及び前記基板第２主面の少なくとも一方の表面上に基板接続端子を取り付ける端子取付工程と、前記半導体素子搭載工程後において前記半導体素子と前記樹脂基板との隙間にアンダーフィル材を充填形成する樹脂封止工程と、を行ってもよい。この場合、端子取付工程はどの段階で行われてもよいが、例えば同一面上に補強材が配置されるときには補強材接合固定工程後に行われることがよい。即ち、既に基板接続端子が立設した状態で補強材を接合固定しようとしても、基板接続端子が邪魔になりやすく、基板接続端子を変形させる原因にもなる。これに対して、基板接続端子のないほぼフラットな面に対して補強材を接合固定するようにすれば、かかる心配もなくなり、基板接続端子の変形も未然に防ぐことができるからである。また、前記樹脂封止工程は、基本的に半導体素子搭載工程後であれば、どの段階で行われてもよい。
【００３６】
【発明の実施の形態】
［第１の実施の形態］
【００３７】
以下、本発明を具体化した一実施形態を図１〜図３に基づき詳細に説明する。図１は、ＬＳＩチップ２１（半導体素子）と、スティフナ３１（補強材）と、樹脂基板４１とからなる半導体パッケージ１１（配線基板）を示す概略断面図である。図２は、半導体パッケージ１１の製造過程において、接合固定前のスティフナ３１及び樹脂基板４１を示す概略断面図である。図３は、同じく前記製造過程において、スティフナ付き樹脂基板５１（補強材付き基板）に、ＬＳＩチップ２１を実装するときの状態を示す概略断面図である。
【００３８】
図１に示されるように、本実施形態の半導体パッケージ１１は、上記のように、ＬＳＩチップ２１と、スティフナ３１と、樹脂基板４１とからなるＰＧＡ（ピングリッドアレイ）である。なお、半導体パッケージ１１の形態は、ＰＧＡのみに限定されず、例えばＢＧＡ（ボールグリッドアレイ）やＬＧＡ（ランドグリッドアレイ）等であってもよい。なお、かかる半導体パッケージ１１は、有機樹脂材料を主体として構成されるため、オーガニックパッケージとも呼ばれる。ＭＰＵとしての機能を有するＬＳＩチップ２１は、１０ｍｍ角かつ０．８ｍｍ厚の矩形平板状であって、熱膨張係数が２．６ｐｐｍ／℃程度のシリコンからなる。かかるＬＳＩチップ２１の下面２４（素子第２主面）の表層には図示しない回路部が形成されている。前記回路部は微細な銅配線とその銅配線を層間絶縁する絶縁膜とからなり、前記絶縁膜は比誘電率が２．０前後の多孔質組織からなる。なお、ＬＳＩチップ２１の下面２４において前記回路部の周囲には、複数のフリップチップ用接続端子２２が規則的に設けられている。
【００３９】
図１に示されるように、前記樹脂基板４１は、上面４２（基板第１主面）及び下面４３（基板第２主面）を有する矩形平板状の部材からなり、複数層の樹脂絶縁層４４と複数層の導体回路４５とを有する、いわゆる多層樹脂配線基板である。本実施形態の場合、具体的にはエポキシ樹脂をガラスクロスに含浸させてなる絶縁基材により樹脂絶縁層４４が形成され、銅箔または銅めっき層により導体回路４５が形成されている。かかる樹脂基板４１の熱膨張係数は、１３．０ｐｐｍ／℃以上１６．０ｐｐｍ／℃未満となっている。樹脂基板４１の上面４２（基板第１主面）には、ＬＳＩチップ２１側との電気的な接続を図るための複数の面接続パッド４６が格子状に形成されている。樹脂基板４１の下面４３（基板第２主面）には、図示しないマザーボード側との電気的な接続を図るための複数の面接続パッド４７が格子状に形成されている。なお、隣り合うマザーボード接続用の面接続パッド４７，４７間のピッチは、隣り合うＬＳＩチップ接続用の面接続パッド４６，４６間のピッチよりも広いピッチ（中心間距離）となっている。マザーボード接続用の面接続パッド４７上には、マザーボード側の凹所に嵌挿可能な端子ピン４９（基板接続端子）が取り付けられている。樹脂絶縁層４４にはビアホール導体４８が設けられていて、これらのビアホール導体４８を介して、異なる層の導体回路４５、面接続パッド４６、面接続パッド４７が相互に電気的に接続されている。また、樹脂基板４１の上面４２（基板第１主面）には、ＬＳＩチップ２１以外にもその他の電子部品（図示略）が実装されていてもよい。
【００４０】
複数の面接続パッド４６上には、はんだバンプ３５が設けられている。そして、これらのはんだバンプ３５を介して、ＬＳＩチップ２１のフリップチップ用接続端子２２と面接続パッド４６とが互いに接続されている。また、ＬＳＩチップ２１と樹脂基板４１との隙間には、熱硬化性樹脂からなるアンダーフィル材３６が充填形成されている。
【００４１】
図１に示されるように、本実施形態におけるスティフナ３１は、アンバー（Ｆｅ−Ｎｉ系合金、３６％Ｎｉ）からなる板状の部材である。スティフナ３１は単層構造をなしていて、ビア等の導通構造については特に備えていない。前記スティフナ３１は矩形状の抜き穴３８を有する矩形平板状（矩形リング状）であって、樹脂基板４１の外形形状及び寸法とほぼ等しくなっている。スティフナ３１の厚さは約２ｍｍに設定されている。なお、前記抜き穴３８はスティフナ３１の表面３２及び裏面３３を貫通しており、ＬＳＩチップ２１よりも若干大きな開口面積を有している。
【００４２】
アンバーからなるスティフナ３１の熱膨張係数は約１．２ｐｐｍ／℃、ヤング率は約１４２ＧＰａである。従って、このスティフナ３１の熱膨張係数は、樹脂基板４１の熱膨張係数よりも小さく、かつ、ＬＳＩチップ２１の熱膨張係数よりも大きな値となっている。即ち、本実施形態のスティフナ３１は、樹脂基板４１よりも低い熱膨張性を備えており、むしろＬＳＩチップ２１に近い熱膨張性を備えていると言える。また、本実施形態のスティフナ３１は少なくとも樹脂基板４１よりも高い剛性を備えている。
【００４３】
かかるスティフナ３１は、樹脂基板４１の上面４２（基板第１主面）の外周部（即ち、ＬＳＩチップ２１の実装エリアであるダイエリアを除く領域）に対して面接触した状態で配置され、かつ、接着剤３４を用いて前記上面４２に強固に接合固定されている。なお、この接着剤３４は熱硬化性樹脂からなるものである。
【００４４】
ここで、上記構造の半導体パッケージ１１を製造する手順について説明する。
【００４５】
まず、周知の導体回路形成技術を利用して樹脂基板４１を作製した後、その樹脂基板４１における複数の面接続パッド４６上に略半球状のはんだバンプ３５を形成しておく。はんだバンプ３５を形成する手法としては特に限定されず、印刷法やめっき法などの周知の手法を採用することができる。一方、周知の方法によってアンバーからなるスティフナ３１を作製しておく。具体的には、アンバー材に対するパンチング加工などを行って、外形形状を矩形状にするとともに、中央部に抜き穴３８を貫通形成しておく。
【００４６】
次に、樹脂基板４１の上面４２（基板第１主面）に接着剤３４を塗布し、その上にスティフナ３１を載置する（図２参照）。そして、接着剤３４を熱硬化させることにより、スティフナ３１を樹脂基板４１に対して接合固定する。その結果、図３に示すスティフナ付き樹脂基板５１（補強材付き基板）が完成する。
【００４７】
次に、スティフナ付き樹脂基板５１の上面４２（基板主面）上にＬＳＩチップ２１を載置する。このとき、ＬＳＩチップ２１側のフリップチップ用接続端子２２と、樹脂基板４１側の面接続パッド４６とを位置合わせするようにする。そして、２００℃前後の温度に加熱して各はんだバンプ３５をリフローすることにより、各フリップチップ用接続端子２２と各面接続パッド４６とを接合する。
【００４８】
この後、はんだ付けにより端子ピン４９の取り付けを行った後、ＬＳＩチップ２１と樹脂基板４１との隙間にアンダーフィル材３６である熱硬化性樹脂を充填しかつ熱硬化させる。その結果、図１に示す半導体パッケージ１１を得ることができる。
【００４９】
従って、本実施形態によれば以下の効果を得ることができる。
【００５０】
（１）樹脂基板４１に対してスティフナ３１を接合固定しているため、基板全体の厚さが増して樹脂基板４１の剛性が向上する。その結果、ＬＳＩチップ２１との熱膨張係数差に起因する熱応力に樹脂基板４１が十分に耐えられるようになり、半導体パッケージ１１全体がチップ実装面側に反りにくくなる。それゆえ、ＬＳＩチップ２１の反りに起因する絶縁膜部分の破壊が防止されるとともに、接合部分におけるクラックの発生も防止される。以上の結果、低誘電率のＬＳＩチップ２１を用いた本実施形態の場合であっても、高歩留まり及び高信頼性の半導体パッケージ１１を実現することが可能となる。しかも、補強材であるスティフナ３１は樹脂基板４１に対して面接触状態で強固に接合固定されていて、いわば両者は一体化した状態となっている。ゆえに、スティフナ３１と樹脂基板４１との界面にある程度大きな熱応力が集中したとしても、その界面には剥離が起こりにくい。
【００５１】
（２）本実施形態のアンバーからなるスティフナ３１は、高い剛性を有することに加えて低い熱膨張係数を有しており、ＬＳＩチップ２１との熱膨張係数が整合している。また、前記スティフナ３１は層構造を有しない比較的単純なものであるので、製造が容易で低コスト化に向いていることに加え、クラックが発生しにくいという利点がある。しかも、アンバー自体はそれほど高価な金属ではないので、低コスト化に有利である。
［第２の実施の形態］
【００５２】
以下、本発明を具体化した第２の実施形態を図４に基づき詳細に説明する。図４は、ＬＳＩチップ２１（半導体素子）と、スティフナ６１（補強材）と、樹脂基板４１とからなる本実施形態の半導体パッケージ１１（配線基板）を示す概略断面図である。なお、第１の実施形態と同じ構成については共通の部材番号を付す代わりに、その詳細な説明を省略する。
【００５３】
本実施形態のスティフナ６１は、第１実施形態のスティフナ３１とは異なり、樹脂基板４１の下面４３（基板第２主面）に接合固定されている。樹脂基板４１の下面４３には複数の端子ピン４９（基板接続端子）が取り付けられている。このため、前記スティフナ６１において各々の端子ピン４９に対応した位置には、表面６３及び裏面６２を貫通する複数の円形状のクリアランスホール６４（開口部）が形成されている。なお、クリアランスホール６４の直径は、少なくとも端子ピン４９の基端部の直径及び面接続パッド４の直径よりも大きくなるように設定されている。従って、複数の端子ピン４９は複数のクリアランスホール６４を介して外部に露出されている。スティフナ６１の厚さは、下面４３（基板第２主面）を基準とした端子ピン４９の突出高さよりも小さくなるように設定されている。従って、端子ピン４９の先端部はスティフナ６１の表面６３からも突出し、図示しないマザーボードに対して嵌挿可能な状態となっている。
【００５４】
そして、このような構造の半導体パッケージ１１であっても、基板全体がスティフナ６１によって補強されることから、第１実施形態と同様に歩留まり及び信頼性に優れたものとすることができる。
【００５５】
なお、本発明の実施形態は以下のように変更してもよい。
【００５６】
・第１及び第２実施形態では、ＬＳＩチップ２１（半導体素子）と端子ピン４９（基板接続端子）とを異なる面に配置した、いわゆるフェースアップタイプの半導体パッケージ１１を例示した。しかし、本発明はフェースアップタイプのみに限定されず、図５に示す別の実施形態のように、ＬＳＩチップ２１（半導体素子）と端子ピン４９（基板接続端子）とを同一面内に配置した、いわゆるフェースダウンタイプの半導体パッケージ１１として具体化することもできる。なお、図５におけるスティフナ７１は、表面６３及び裏面６２を貫通する抜き穴３８を略中央部に有し、表面６３及び裏面６２を貫通する複数のクリアランスホール６４をその抜き穴３８の周囲に有している。
【００５７】
・第１及び第２実施形態では樹脂基板４１の片側面のみにスティフナ３１，６１を接合固定していたが、図６に示す別の実施形態のようにスティフナ３１，６１を２枚用いてそれらを樹脂基板４１の上面４２及び下面４３の両方に接合固定してもよい。
【００５８】
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００５９】
（１）前記半導体素子はその少なくとも表層に多孔質組織を有するとともに、その多孔質組織の比誘電率が４未満であることを特徴とする請求項１乃至４のいずれか１項に記載の補強材付き基板。
【００６０】
（２）前記半導体素子における少なくとも一辺は１０．０ｍｍ以上であることを特徴とする請求項１乃至４のいずれか１項に記載の補強材付き基板。
【００６１】
（３）前記半導体素子の厚さは１．０ｍｍ未満であることを特徴とする請求項１乃至４のいずれか１項に記載の補強材付き基板。
【００６２】
（４）前記半導体素子はその少なくとも表層に多孔質組織を有するとともに、その多孔質組織の比誘電率が４未満であり、前記半導体素子における少なくとも一辺は１０ｍｍ以上であり、前記半導体素子の厚さは１．０ｍｍ未満であることを特徴とする請求項１乃至４のいずれか１項に記載の補強材付き基板。
【００６３】
（５）素子第１主面、素子第２主面及び前記素子第２主面側に形成されたフリップチップ用接続端子を有し、熱膨張係数が５．０ｐｐｍ／℃未満であり、比誘電率が４未満の多孔質組織を有する半導体集積回路チップを搭載するための補強材付き基板において、基板第１主面及び基板第２主面を有し、前記基板第１主面及び前記基板第２主面の少なくとも一方の側に前記半導体集積回路チップがフリップチップ接続される樹脂基板と、前記樹脂基板の前記基板第１主面及び前記基板第２主面の少なくとも一方の表面に対して面接触状態で接合固定され、前記樹脂基板よりも剛性の高い鉄系の板材からなり、熱膨張係数が３．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満である補強材と、前記補強材を前記樹脂基板の前記基板第１主面及び前記基板第２主面の少なくとも一方の表面に対して面接触状態で接合固定する接着剤と、を備えることを特徴とする補強材付き基板。
【００６４】
（６）請求項５乃至８のいずれか１項に記載の配線基板の製造方法において、前記樹脂基板の前記基板第１主面及び前記基板第２主面の少なくとも一方の表面に対して前記補強材を接合固定する補強材接合固定工程と、前記補強材接合固定工程後に、前記樹脂基板の前記基板第１主面及び前記基板第２主面の少なくとも一方の側に前記半導体素子をフリップチップ接続する半導体素子搭載工程と、を含むことを特徴とする、半導体素子と補強材と基板とからなる配線基板の製造方法。
【図面の簡単な説明】
【図１】本発明を具体化した第１実施形態において、ＬＳＩチップ（半導体素子）と、スティフナ（補強材）と、樹脂基板とからなる半導体パッケージ（配線基板）を示す概略断面図。
【図２】第１実施形態の半導体パッケージ（配線基板）の製造過程において、接合固定前のスティフナ（補強材）及び樹脂基板を示す概略断面図。
【図３】同じく前記製造過程において、スティフナ付き樹脂基板（補強材付き基板）に、ＬＳＩチップ（半導体素子）を実装するときの状態を示す概略断面図。
【図４】本発明を具体化した第２実施形態において、ＬＳＩチップ（半導体素子）と、スティフナ（補強材）と、樹脂基板とからなる半導体パッケージ（配線基板）を示す概略断面図。
【図５】別の実施形態において、ＬＳＩチップ（半導体素子）と、スティフナ（補強材）と、樹脂基板とからなる半導体パッケージ（配線基板）を示す概略断面図。
【図６】別の実施形態において、ＬＳＩチップ（半導体素子）と、スティフナ（補強材）と、樹脂基板とからなる半導体パッケージ（配線基板）を示す概略断面図。
【符号の説明】
１１…半導体素子と補強材と基板とからなる配線基板としての半導体パッケージ
２１…半導体素子としてのＬＳＩチップ
２２…フリップチップ用接続端子
２３…素子第１主面としての上面
２４…素子第２主面としての下面
３１，６１，７１…補強材としてのスティフナ
３４…接着剤
４１…樹脂基板
４２…基板第１主面としての上面
４３…基板第２主面としての下面
４９…基板接続端子としての端子ピン
５１…補強材付き基板としてのスティフナ付き樹脂基板
６４…開口部としてのクリアランスホール
Claims (8)
- 素子第１主面、素子第２主面及び前記素子第２主面側に形成されたフリップチップ用接続端子を有し、熱膨張係数が５．０ｐｐｍ／℃未満かつ比誘電率が４．０未満である半導体素子を搭載するための補強材付き基板において、
基板第１主面及び基板第２主面を有し、前記基板第１主面及び前記基板第２主面の少なくとも一方の側に前記半導体素子がフリップチップ接続される樹脂基板と、
前記樹脂基板の前記基板第１主面及び前記基板第２主面の少なくとも一方の表面に対して面接触状態で接合固定され、前記樹脂基板よりも剛性の高い材料からなる補強材と
を備えることを特徴とする補強材付き基板。 - 前記樹脂基板の前記基板第１主面側に前記半導体素子が搭載され、前記樹脂基板の前記基板第２主面の表面上に複数の基板接続端子が形成され、前記基板第２主面に対して接合固定される前記補強材には前記複数の基板接続端子を露出させる複数の開口部が形成されていることを特徴とする請求項１に記載の補強材付き基板。
- 前記補強材の熱膨張係数は３．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であることを特徴とする請求項１または２に記載の補強材付き基板。
- 前記補強材は鉄系の高剛性材料からなる金属板であり、前記金属板は前記基板第１主面及び前記基板第２主面の少なくとも一方の表面に対して接着剤で接着されていることを特徴とする請求項１乃至３のいずれか１項に記載の補強材付き基板。
- 素子第１主面、素子第２主面及び前記素子第２主面側に形成されたフリップチップ用接続端子を有し、熱膨張係数が５．０ｐｐｍ／℃未満かつ比誘電率が４．０未満である半導体素子と、
基板第１主面及び基板第２主面を有し、前記基板第１主面及び前記基板第２主面の少なくとも一方の側に前記半導体素子がフリップチップ接続される樹脂基板と、
前記樹脂基板の前記基板第１主面及び前記基板第２主面の少なくとも一方の表面に対して面接触状態で接合固定され、前記樹脂基板よりも剛性の高い材料からなる補強材と
を備えることを特徴とする、半導体素子と補強材と基板とからなる配線基板。 - 前記樹脂基板の前記基板第１主面側に前記半導体素子が搭載され、前記樹脂基板の前記基板第２主面の表面上に複数の基板接続端子が形成され、前記基板第２主面に対して接合固定される前記補強材には前記複数の基板接続端子を露出させる複数の開口部が形成されていることを特徴とする請求項５に記載の半導体素子と補強材と基板とからなる配線基板。
- 前記補強材の熱膨張係数は３．０ｐｐｍ／℃以上５．０ｐｐｍ／℃未満であることを特徴とする請求項５または６に記載の半導体素子と補強材と基板とからなる配線基板。
- 前記補強材は鉄系の高剛性材料からなる金属板であり、前記金属板は前記基板第１主面及び前記基板第２主面の少なくとも一方の表面に対して接着剤で接着されていることを特徴とする請求項５乃至７のいずれか１項に記載の半導体素子と補強材と基板とからなる配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003100787A JP4194408B2 (ja) | 2003-04-03 | 2003-04-03 | 補強材付き基板、半導体素子と補強材と基板とからなる配線基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003100787A JP4194408B2 (ja) | 2003-04-03 | 2003-04-03 | 補強材付き基板、半導体素子と補強材と基板とからなる配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004311598A true JP2004311598A (ja) | 2004-11-04 |
| JP4194408B2 JP4194408B2 (ja) | 2008-12-10 |
Family
ID=33464805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003100787A Expired - Fee Related JP4194408B2 (ja) | 2003-04-03 | 2003-04-03 | 補強材付き基板、半導体素子と補強材と基板とからなる配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4194408B2 (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008010690A (ja) * | 2006-06-30 | 2008-01-17 | Fujitsu Ltd | スティフナ付き基板およびその製造方法 |
| JP2009032823A (ja) * | 2007-07-25 | 2009-02-12 | Tdk Corp | 電子部品内蔵基板及びその製造方法 |
| JP2009032824A (ja) * | 2007-07-25 | 2009-02-12 | Tdk Corp | 電子部品内蔵基板及びその製造方法 |
| JPWO2007037055A1 (ja) * | 2005-09-29 | 2009-04-02 | 日本電気株式会社 | 半導体パッケージ、基板、この半導体パッケージ又は基板を用いた電子機器、半導体パッケージの反り矯正方法 |
| JP2009260334A (ja) * | 2008-03-28 | 2009-11-05 | Ngk Spark Plug Co Ltd | 多層配線基板及びその製造方法 |
| JP2010080808A (ja) * | 2008-09-29 | 2010-04-08 | Ngk Spark Plug Co Ltd | 補強材付き配線基板の製造方法 |
| WO2012035972A1 (ja) * | 2010-09-17 | 2012-03-22 | 住友ベークライト株式会社 | 半導体パッケージおよび半導体装置 |
| JP2012104557A (ja) * | 2010-11-08 | 2012-05-31 | Ngk Spark Plug Co Ltd | 電子部品付き配線基板及びその製造方法 |
| JP2013102143A (ja) * | 2011-10-13 | 2013-05-23 | Sumitomo Bakelite Co Ltd | 半導体パッケージおよび半導体装置 |
| JP2013110339A (ja) * | 2011-11-24 | 2013-06-06 | Fujitsu Ltd | 半導体装置及び電子装置 |
| US8479385B2 (en) | 2010-09-24 | 2013-07-09 | Shinko Electric Industries Co., Ltd. | Method of producing wiring substrate |
| JPWO2012029526A1 (ja) * | 2010-08-30 | 2013-10-28 | 住友ベークライト株式会社 | 半導体パッケージおよび半導体装置 |
| JPWO2012029549A1 (ja) * | 2010-08-30 | 2013-10-28 | 住友ベークライト株式会社 | 半導体パッケージおよび半導体装置 |
| CN108242431A (zh) * | 2017-12-29 | 2018-07-03 | 通富微电子股份有限公司 | 一种封装基板和芯片封装体 |
| WO2023148840A1 (ja) * | 2022-02-02 | 2023-08-10 | キオクシア株式会社 | 半導体装置 |
| KR102677834B1 (ko) * | 2019-03-26 | 2024-06-21 | 삼성전자주식회사 | 반도체 패키지 |
-
2003
- 2003-04-03 JP JP2003100787A patent/JP4194408B2/ja not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007037055A1 (ja) * | 2005-09-29 | 2009-04-02 | 日本電気株式会社 | 半導体パッケージ、基板、この半導体パッケージ又は基板を用いた電子機器、半導体パッケージの反り矯正方法 |
| JP2008010690A (ja) * | 2006-06-30 | 2008-01-17 | Fujitsu Ltd | スティフナ付き基板およびその製造方法 |
| US8237059B2 (en) | 2007-07-25 | 2012-08-07 | Tdk Corporation | Electronic component-embedded board and method of manufacturing the same |
| JP2009032823A (ja) * | 2007-07-25 | 2009-02-12 | Tdk Corp | 電子部品内蔵基板及びその製造方法 |
| JP2009032824A (ja) * | 2007-07-25 | 2009-02-12 | Tdk Corp | 電子部品内蔵基板及びその製造方法 |
| JP4518113B2 (ja) * | 2007-07-25 | 2010-08-04 | Ｔｄｋ株式会社 | 電子部品内蔵基板及びその製造方法 |
| JP4518114B2 (ja) * | 2007-07-25 | 2010-08-04 | Ｔｄｋ株式会社 | 電子部品内蔵基板及びその製造方法 |
| JP2009260334A (ja) * | 2008-03-28 | 2009-11-05 | Ngk Spark Plug Co Ltd | 多層配線基板及びその製造方法 |
| JP2010080808A (ja) * | 2008-09-29 | 2010-04-08 | Ngk Spark Plug Co Ltd | 補強材付き配線基板の製造方法 |
| JPWO2012029526A1 (ja) * | 2010-08-30 | 2013-10-28 | 住友ベークライト株式会社 | 半導体パッケージおよび半導体装置 |
| JPWO2012029549A1 (ja) * | 2010-08-30 | 2013-10-28 | 住友ベークライト株式会社 | 半導体パッケージおよび半導体装置 |
| WO2012035972A1 (ja) * | 2010-09-17 | 2012-03-22 | 住友ベークライト株式会社 | 半導体パッケージおよび半導体装置 |
| JPWO2012035972A1 (ja) * | 2010-09-17 | 2014-02-03 | 住友ベークライト株式会社 | 半導体パッケージおよび半導体装置 |
| US8479385B2 (en) | 2010-09-24 | 2013-07-09 | Shinko Electric Industries Co., Ltd. | Method of producing wiring substrate |
| JP2012104557A (ja) * | 2010-11-08 | 2012-05-31 | Ngk Spark Plug Co Ltd | 電子部品付き配線基板及びその製造方法 |
| TWI461118B (zh) * | 2010-11-08 | 2014-11-11 | Ngk Spark Plug Co | 具有電子零件之配線基板及其製造方法 |
| JP2013102143A (ja) * | 2011-10-13 | 2013-05-23 | Sumitomo Bakelite Co Ltd | 半導体パッケージおよび半導体装置 |
| JP2013110339A (ja) * | 2011-11-24 | 2013-06-06 | Fujitsu Ltd | 半導体装置及び電子装置 |
| CN108242431A (zh) * | 2017-12-29 | 2018-07-03 | 通富微电子股份有限公司 | 一种封装基板和芯片封装体 |
| KR102677834B1 (ko) * | 2019-03-26 | 2024-06-21 | 삼성전자주식회사 | 반도체 패키지 |
| WO2023148840A1 (ja) * | 2022-02-02 | 2023-08-10 | キオクシア株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4194408B2 (ja) | 2008-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI436717B (zh) | 可內設功能元件之電路板及其製造方法 | |
| US8335084B2 (en) | Embedded actives and discrete passives in a cavity within build-up layers | |
| US6489685B2 (en) | Component built-in module and method of manufacturing the same | |
| EP1804562B1 (en) | Composite multilayer substrate and its manufacturing method | |
| JP5224845B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US20070262470A1 (en) | Module With Built-In Semiconductor And Method For Manufacturing The Module | |
| TW201021636A (en) | Wiring substrate with reinforcement | |
| JP2004356618A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法 | |
| JP2001257288A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| JP4194408B2 (ja) | 補強材付き基板、半導体素子と補強材と基板とからなる配線基板 | |
| JPWO2007069427A1 (ja) | 電子部品内蔵モジュールとその製造方法 | |
| JP2006128229A (ja) | 複合多層基板 | |
| JP2011151048A (ja) | 電子部品の製造方法および電子部品 | |
| JPH10335528A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
| KR101109287B1 (ko) | 전자부품 내장형 인쇄회로기판 및 그 제조방법 | |
| JP4786914B2 (ja) | 複合配線基板構造体 | |
| JP2007173862A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
| JP2004327940A (ja) | 配線基板及びその製造方法 | |
| JP2008098202A (ja) | 多層配線基板、多層配線基板構造体 | |
| JP2004071698A (ja) | 半導体パッケージ | |
| JP2004311597A (ja) | 補強材付き半導体素子、半導体素子と補強材と基板とからなる配線基板及びその製造方法 | |
| JP2006310543A (ja) | 配線基板及びその製造方法、半導体回路素子付き配線基板 | |
| US20040124541A1 (en) | Flip chip package | |
| JP2006237230A (ja) | 複合配線基板構造体及びその製造方法 | |
| TWI240368B (en) | Circuit carrier process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070717 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070913 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080922 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111003 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121003 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131003 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |