JP2007173862A - 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 - Google Patents
中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 Download PDFInfo
- Publication number
- JP2007173862A JP2007173862A JP2007059387A JP2007059387A JP2007173862A JP 2007173862 A JP2007173862 A JP 2007173862A JP 2007059387 A JP2007059387 A JP 2007059387A JP 2007059387 A JP2007059387 A JP 2007059387A JP 2007173862 A JP2007173862 A JP 2007173862A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- surface side
- substrate
- relay substrate
- relay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】接続信頼性に優れた中継基板、および半導体素子と中継基板と基板とからなる構造体を提供する。
【解決手段】本発明の構造体11は、半導体素子15と中継基板21と基板41とからなる。中継基板本体38の第1面32には半導体素子15が実装され、第2面33は基板41の表面上に実装される。中継基板本体38の第1面22側には複数の第1面側端子28が配置され、第2面23側には複数の第2面側端子29が配置される。第1面側端子28及び第2面側端子29は互いに導通構造30,31,32を介して導通している。半導体素子15と、中継基板21との間には、樹脂充填剤81が充填されている。また、基板41と、中継基板21との間には、樹脂充填剤82が充填されている。
【選択図】 図4
【解決手段】本発明の構造体11は、半導体素子15と中継基板21と基板41とからなる。中継基板本体38の第1面32には半導体素子15が実装され、第2面33は基板41の表面上に実装される。中継基板本体38の第1面22側には複数の第1面側端子28が配置され、第2面23側には複数の第2面側端子29が配置される。第1面側端子28及び第2面側端子29は互いに導通構造30,31,32を介して導通している。半導体素子15と、中継基板21との間には、樹脂充填剤81が充填されている。また、基板41と、中継基板21との間には、樹脂充填剤82が充填されている。
【選択図】 図4
Description
本発明は、中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体に関するものである。
近年、ICチップが実装された配線基板(ICチップ搭載基板やICパッケージ基板など)とマザーボード等のプリント基板とをじかに接続するのではなく、配線基板とマザーボード等のプリント基板との間にインターポーザと呼ばれる中継基板を介在させ、それらを互いに接続した構造体が各種知られている(例えば、特許文献1参照)。
また、この種の構造体に用いられるICチップは、一般に熱膨張係数が2.0ppm/℃〜5.0ppm/℃程度の半導体材料(例えばシリコン等)を用いて形成される。一方、中継基板や配線基板については、それよりも熱膨張係数がかなり大きい樹脂材料等を用いて形成されることが多い。
ただし、ICチップとICチップ搭載基板との間に中継基板を介在させる構造体については、現在知られていない。
ただし、ICチップとICチップ搭載基板との間に中継基板を介在させる構造体については、現在知られていない。
そこで本願発明者は、ICチップとICチップ搭載基板との間に中継基板を介在させた構造体を実現するために、中継基板の上面にICチップ実装用の上面側パッドを形成し、中継基板の下面にICチップ搭載基板と接続される下面側パッドを形成することを考えている。また、中継基板の厚さ方向に延びる複数の導体柱を設け、これら導体柱を介して上面側パッド群と下面側パッド群とを互いにダイレクトに接続して導通させることを考えている。さらに、必要に応じて上面側パッドや下面側パッドの上にはんだバンプを形成することも考えている。
最近、ICチップの高速化に伴い、ICチップを大型化してより多くの演算回路を形成しようとする動向がある。しかし、ICチップの処理能力が向上すると発熱量も増大することから、熱応力の影響も次第に大きくなる。また、ICチップをICチップ搭載基板やICパッケージ基板に実装する際には、一般にはんだが使用されるが、前記はんだが溶融温度から常温に冷却する際には、ICチップと、ICチップ搭載基板やICパッケージ基板との熱膨張係数差に起因して、実装部分に熱応力が発生する。
そして、大きな熱応力がICチップと中継基板との界面等に作用することで、ICチップ実装部分(接合部分)にクラック等が生じるおそれがある。それゆえ、ICチップと中継基板との間に高い接続信頼性を付与できなくなるという問題がある。特に、ICチップの一辺のうち、いずれかの大きさが10.0mmを超えると、特に大きな熱応力が作用し、クラック等が生じるおそれがある。また、ICチップの厚みが1.0mmよりも小さくなると、強度が弱まり、クラック等が生じるおそれがある。よって、これらの場合には、上記問題は顕著となる。
また、本願発明者が考えるICチップとICチップ搭載基板との間に中継基板を介在させた構造体に於いて、ICチップを、中継基板付きICチップ搭載基板や、中継基板付きICパッケージ基板にはんだ実装する際には、前記はんだが溶融温度から常温に冷却する際には、前記中継基板と、ICチップ搭載基板やICパッケージ基板との間にも熱応力が発生する。
そして、大きな熱応力が、中継基板と、ICチップ搭載基板またはICパッケージ基板との界面等に作用することで、中継基板と、ICチップ搭載基板またはICパッケージ基板との接合部分にクラック等が生じるおそれがある。それゆえ、中継基板とICチップ搭載基板またはICパッケージ基板との間に高い接続信頼性を付与できなくなるという問題がある
そこで本願発明者は、ICチップと、中継基板との接合部分にクラック等が生じるのを防止するために、前記ICチップと、前記中継基板との間に、樹脂充填剤を充填することを考えている。
また、本願発明者は、中継基板と、ICチップ搭載基板またはICパッケージ基板との接合部分にクラック等が生じるのを防止するために、前記中継基板と、ICチップ搭載基板またはICパッケージ基板との間に、樹脂充填剤を充填することも考えている。
また、本願発明者は、中継基板と、ICチップ搭載基板またはICパッケージ基板との接合部分にクラック等が生じるのを防止するために、前記中継基板と、ICチップ搭載基板またはICパッケージ基板との間に、樹脂充填剤を充填することも考えている。
しかし、ICチップと中継基板との接合部分に、樹脂充填剤を充填する際に、樹脂充填剤が、前記ICチップと、前記中継基板との間に完全に充填されず、空洞が発生する不具合が生じている。このように、樹脂充填剤に空洞が発生すると、ICチップと、中継基板との接合部分にクラック等が生じるのを完全に防止することが出来ない。
本発明は上記の課題に鑑みてなされたものであり、その目的は、接続信頼性に優れた、半導体素子と中継基板と基板とからなる構造体を提供することにある。また、本発明の別の目的は、上記の優れた構造体を実現するうえで好適な中継基板、半導体素子付き中継基板、中継基板付き基板を提供することにある。
そして、上記の課題を解決する手段としては、
無機絶縁材料からなり、且つ半導体素子が実装される側の第1面、および第2面を有する中継基板本体と、
上記第1面に配置された複数の第1面側端子を含む半導体実装領域と、を含み、
上記第1面の中心に対し、上記半導体素子実装領域の中心がずれている、
ことを特徴とする中継基板(請求項1)がある。
また、前記半導体素子実装領域の中心は、前記第1面の中心を通って当該第1面を形成する何れかの辺に平行な線上に位置し、且つ当該第1面の中心からずれている、中継基板(請求項2)も含まれる。
更に、絶縁材料からなり、且つ半導体素子が実装される側の第1面、および第2面を有する中継基板本体と、上記第1面に配置された複数の第1面側端子を含む半導体素子実装領域と、を含み、上記半導体実装領域の周辺に形成され、当該半導体実装領域を形成する4辺と対応する上記第1面を形成する4辺との間に形成される4つの平面のうち、実装される半導体素子と上記中継基板本体との間に充填される樹脂充填剤を塗布するための平面は、かかる平面に隣接する残りの3つの平面よりも広い、ことを特徴とする中継基板(請求項3,6)も含まれる。
また、前記第2面に複数の第2面側端子を配置し、かかる第2面側端子の位置およびこれと導通する前記第1面側端子の位置が、中継基板本体の厚さ方向と垂直方向に沿ってずれている、中継基板(請求項4)も含まれる。
加えて、前記第2面側端子の上に形成される第2面側はんだバンプのはんだ量は、前記第1面側端子の上に形成される第1面側はんだバンプのはんだ量よりも多い、中継基板(請求項5)も含まれる。
無機絶縁材料からなり、且つ半導体素子が実装される側の第1面、および第2面を有する中継基板本体と、
上記第1面に配置された複数の第1面側端子を含む半導体実装領域と、を含み、
上記第1面の中心に対し、上記半導体素子実装領域の中心がずれている、
ことを特徴とする中継基板(請求項1)がある。
また、前記半導体素子実装領域の中心は、前記第1面の中心を通って当該第1面を形成する何れかの辺に平行な線上に位置し、且つ当該第1面の中心からずれている、中継基板(請求項2)も含まれる。
更に、絶縁材料からなり、且つ半導体素子が実装される側の第1面、および第2面を有する中継基板本体と、上記第1面に配置された複数の第1面側端子を含む半導体素子実装領域と、を含み、上記半導体実装領域の周辺に形成され、当該半導体実装領域を形成する4辺と対応する上記第1面を形成する4辺との間に形成される4つの平面のうち、実装される半導体素子と上記中継基板本体との間に充填される樹脂充填剤を塗布するための平面は、かかる平面に隣接する残りの3つの平面よりも広い、ことを特徴とする中継基板(請求項3,6)も含まれる。
また、前記第2面に複数の第2面側端子を配置し、かかる第2面側端子の位置およびこれと導通する前記第1面側端子の位置が、中継基板本体の厚さ方向と垂直方向に沿ってずれている、中継基板(請求項4)も含まれる。
加えて、前記第2面側端子の上に形成される第2面側はんだバンプのはんだ量は、前記第1面側端子の上に形成される第1面側はんだバンプのはんだ量よりも多い、中継基板(請求項5)も含まれる。
前記解決手段によれば、中継基板本体の表面における中心よりもずれた位置に半導体実装領域の中心があるため、かかる領域と表面の大半の辺とは、略同一になるか、あるいは両者の間に幅の狭い平面が位置する。一方、半導体素子の中心から比較的離れた側の表面には、上記半導体実装領域との間に比較的広い平面(フリースペース)が形成される。このため、かかるフリースペース上に樹脂充填剤を一旦塗布してから、上記半導体実装領域における複数の第1面側端子の間およびその周辺に流し込む。これにより、上記領域に実装される半導体素子との間に、空洞のない樹脂充填剤を確実に充填することができる。
ここで、半導体素子実装領域とは、前記複数の第1面側端子のうち、最外周で囲まれる領域を示す。
また、実装される半導体素子と中継基板本体との間に充填される樹脂充填剤を塗布するための平面の幅を、かかる平面に隣接および対向する前記3辺の平面の幅よりも広くすることで、樹脂充填剤を塗布できるフリースペースを確保でき且つかかる樹脂充填剤が第1面の上記辺に沿って流れず、第1面側端子同士の間に容易に流動させることができる。
更に、中継基板本体の第1面と第2面との間で互いに導通する第1面側端子と第2面側端子とが、当該基板本体の平面方向にずれる構造とすることで、半導体素子の面接続端子と基板の面接続端子とがそれらの平面方向に沿ってずれて配置されていても、これらとの接続を確実に行える。
加えて、中継基板本体の第1面と第2面に位置する第1面側・第2面側端子の上に形成するはんだバンプのはんだ量を前記のように異ならしめることで、サイズやピッチの異なる面接続端子との接続も容易に行うことが可能となる。
ここで、半導体素子実装領域とは、前記複数の第1面側端子のうち、最外周で囲まれる領域を示す。
また、実装される半導体素子と中継基板本体との間に充填される樹脂充填剤を塗布するための平面の幅を、かかる平面に隣接および対向する前記3辺の平面の幅よりも広くすることで、樹脂充填剤を塗布できるフリースペースを確保でき且つかかる樹脂充填剤が第1面の上記辺に沿って流れず、第1面側端子同士の間に容易に流動させることができる。
更に、中継基板本体の第1面と第2面との間で互いに導通する第1面側端子と第2面側端子とが、当該基板本体の平面方向にずれる構造とすることで、半導体素子の面接続端子と基板の面接続端子とがそれらの平面方向に沿ってずれて配置されていても、これらとの接続を確実に行える。
加えて、中継基板本体の第1面と第2面に位置する第1面側・第2面側端子の上に形成するはんだバンプのはんだ量を前記のように異ならしめることで、サイズやピッチの異なる面接続端子との接続も容易に行うことが可能となる。
また、前記課題を解決する他の手段としては、
前記中継基板の何れかおよび面接続端子を有する半導体素子を備え、かつ、
前記中継基板は、前記半導体素子が実装される側の第1面、および第2面を有し、絶縁材料からなる略板形状の中継基板本体と、
前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造と、を備え、
前記半導体素子と、前記中継基板本体との間には、樹脂充填剤が充填されてなり、
前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、
前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一乃至4mm以下の範囲で短く、かつ、
前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、
前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ4mm以上短い
ことを特徴とする半導体素子付き中継基板(請求項7)がある。
前記中継基板の何れかおよび面接続端子を有する半導体素子を備え、かつ、
前記中継基板は、前記半導体素子が実装される側の第1面、および第2面を有し、絶縁材料からなる略板形状の中継基板本体と、
前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造と、を備え、
前記半導体素子と、前記中継基板本体との間には、樹脂充填剤が充填されてなり、
前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、
前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一乃至4mm以下の範囲で短く、かつ、
前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、
前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ4mm以上短い
ことを特徴とする半導体素子付き中継基板(請求項7)がある。
更に、上記の課題を解決する他の手段としては、
前記中継基板の何れかおよび面接続パッドを有する基板を備え、かつ、
前記中継基板は、前記半導体素子が実装される側の第1面、および前記基板の表面上に実装される側の第2面を有し、絶縁材料からなる略板形状の中継基板本体と、
前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造と、を備え、
前記基板と、前記中継基板本体との間には、樹脂充填剤が充填されてなり、
実装される予定の前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、
前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一乃至4mm以下の範囲で短く、かつ、
実装される予定の前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、
前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ4mm以上短い
ことを特徴とする中継基板付き基板(請求項8)がある。
前記中継基板の何れかおよび面接続パッドを有する基板を備え、かつ、
前記中継基板は、前記半導体素子が実装される側の第1面、および前記基板の表面上に実装される側の第2面を有し、絶縁材料からなる略板形状の中継基板本体と、
前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造と、を備え、
前記基板と、前記中継基板本体との間には、樹脂充填剤が充填されてなり、
実装される予定の前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、
前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一乃至4mm以下の範囲で短く、かつ、
実装される予定の前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、
前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ4mm以上短い
ことを特徴とする中継基板付き基板(請求項8)がある。
加えて、上記の課題を解決する他の手段としては、
前記中継基板の何れか、面接続端子を有する半導体素子、および面接続パッドを有する基板を備え、かつ、
前記中継基板は、前記半導体素子が実装される側の第1面、および前記基板の表面上に実装される側の第2面を有し、絶縁材料からなる略板形状の中継基板本体と、
前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造と、を備え、
前記半導体素子と、前記中継基板本体との間には、樹脂充填剤が充填され、
前記基板と、前記中継基板本体との間には、樹脂充填剤が充填されてなり、
前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、
前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一乃至4mm以下の範囲で短く、かつ、
前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、
前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ4mm以上短い
ことを特徴とする、半導体素子と中継基板と基板とからなる構造体(請求項9)がある。
前記中継基板の何れか、面接続端子を有する半導体素子、および面接続パッドを有する基板を備え、かつ、
前記中継基板は、前記半導体素子が実装される側の第1面、および前記基板の表面上に実装される側の第2面を有し、絶縁材料からなる略板形状の中継基板本体と、
前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造と、を備え、
前記半導体素子と、前記中継基板本体との間には、樹脂充填剤が充填され、
前記基板と、前記中継基板本体との間には、樹脂充填剤が充填されてなり、
前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、
前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一乃至4mm以下の範囲で短く、かつ、
前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、
前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ4mm以上短い
ことを特徴とする、半導体素子と中継基板と基板とからなる構造体(請求項9)がある。
上記解決手段に於いて、前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一乃至4mm以下の差で短いが、この略同一とは、400〜500μm程度の差を許容するものとする。
従って、これらの解決手段によると、前記半導体素子と、前記中継基板本体との間には、樹脂充填剤が充填されるか、または、前記基板と、前記中継基板本体との間には、樹脂充填剤が充填されるように構成されている。このため、半導体素子(例えば、ICチップ)と、基板(例えばICチップ搭載基板やICパッケージ基板等の配線基板)との間の実装部分における熱応力が緩和される。即ち、半導体素子と、中継基板本体(インターポーザ本体)との間または、基板(例えばICチップ搭載基板やICパッケージ基板等の配線基板)と、中継基板本体(インターポーザ本体)との間における熱応力が緩和される。ゆえに、接続信頼性に優れた、半導体素子と中継基板と基板とからなる構造体を提供することが可能となる。
さらに、これらの解決手段に於いては、前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一(0.4〜0.5mm程度の差)かまたは短く(4mm以下の差)、かつ、前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ短い(4mm以上の差)構成を有する。
ここで、前記半導体素子の平面視の大きさよりも、前記中継基板本体の平面視の大きさが大きい構成である場合、前記半導体素子と、前記中継基板本体との間に前記樹脂充填剤を充填する際に、中継基板本体表面(第1面)に、樹脂充填剤を塗布することが可能な平面(フリースペース)が確保される為、前記樹脂充填剤を一旦フリースペース上に塗布してから、半導体素子と中継基板本体との間に容易に充填することが可能である。
しかし、前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さが、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さよりもそれぞれ4mm以上短く、かつ、前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する他の二辺の長さが、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する他の二辺に対応する二辺の長さよりもそれぞれ4mm以上短い場合には、下記の問題点が生じる。つまり、半導体素子の四辺の周りの何れにも、平面視において中継基板本体の第1面の一部が幅2mm超で露出する場合には、下記の問題点が生じることがある。
即ち、上記の様に、半導体素子の四辺の周りの何れにも、樹脂充填剤を塗布することが可能な幅2mm超の平面(フリースペース)が確保される。このため、樹脂充填剤を半導体素子の四辺の周りのフリースペースに塗布して、ICチップと中継基板との接合部分に樹脂充填剤を充填する際に、塗布した樹脂充填剤が、前記ICチップと、前記中継基板との間に完全に充填されず、半導体素子の何れかの辺に沿って空洞が発生する不具合が生じてしまう。
この不具合は、半導体素子の四辺の周りのフリースペース上を、塗布した樹脂充填剤が半導体素子の周りを優先して回り込むように流れてしまい、結果として、半導体素子の四辺の周りを樹脂充填剤が取り囲んでしまうことに起因する。すると、半導体素子と、中継基板との間に、樹脂充填剤の空洞が発生してしまう。このように、樹脂充填剤に空洞が発生すると、ICチップと、中継基板との接合部分にクラック等が生じるのを完全に防止することが出来ない。
この不具合は、半導体素子の四辺の周りのフリースペース上を、塗布した樹脂充填剤が半導体素子の周りを優先して回り込むように流れてしまい、結果として、半導体素子の四辺の周りを樹脂充填剤が取り囲んでしまうことに起因する。すると、半導体素子と、中継基板との間に、樹脂充填剤の空洞が発生してしまう。このように、樹脂充填剤に空洞が発生すると、ICチップと、中継基板との接合部分にクラック等が生じるのを完全に防止することが出来ない。
上記の解決手段は、前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一乃至4mm以下の範囲(差)で短く、かつ、前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ4mm以上短い構成を有する。つまり、半導体素子の四辺の周りの全てに於いて、平面視で中継基板本体の第1面の一部がほとんど露出しない構成を有する。
即ち、上記の様に、半導体素子の四辺の周りの全てに於いて、樹脂充填剤を塗布することが可能な平面(フリースペース)が確保されることはなく、半導体素子の一部の辺の周りに於いてのみフリースペースが確保される。この為、塗布した樹脂充填剤が半導体素子の周りを回り込むように流れてしまうことがない。
よって、半導体素子の四辺の周りを樹脂充填剤が取り囲んでしまうことがなく、半導体素子と、中継基板との間に、樹脂充填剤の空洞の発生を確実に防止することができる。更に、ICチップと、中継基板との接合部分にクラック等が生じるのを防止することが可能となる。
よって、半導体素子の四辺の周りを樹脂充填剤が取り囲んでしまうことがなく、半導体素子と、中継基板との間に、樹脂充填剤の空洞の発生を確実に防止することができる。更に、ICチップと、中継基板との接合部分にクラック等が生じるのを防止することが可能となる。
上記の解決手段に於いて、より好ましくは、前記半導体素子の一辺のみの周りに於いて、平面視で前記中継基板本体の第1面の一部が露出する構成を有することが良い。半導体素子の四辺の周りを樹脂充填剤が取り囲むのを確実に防止して、半導体素子と、中継基板との間に、樹脂充填剤の空洞の発生をより確実に防止することができるからである。
上記の解決手段に於いて、より好ましくは、前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ4.4mm以上の範囲で短いことが良い。即ち、前記半導体素子の一辺のみの周りに於いて、平面視において、前記中継基板本体の第1面の一部が、前記半導体素子の一辺と垂直の方向に沿って例えば2.2mm以上の幅にて露出する構成を有することが良い。
更に、より好ましくは、前記半導体素子の厚さ方向と垂直方向の一辺の長さよりも、前記中継基板本体の辺のうち、上記半導体素子の一辺と対応する一辺が4.8mm以上の範囲で短いことがより好ましい。即ち、前記半導体素子の一辺のみの周りに於いて、平面視、前記中継基板本体の第1面の一部が、前記半導体素子の一辺と垂直の方向に沿って2.4mm以上の幅により露出する構成を有することが良い。
これらによると、前記フリーフリースペースが確実に確保される為、より容易に前記樹脂充填剤を充填することが可能であるからである。
但し、上記に於いて、更に、前記半導体素子の厚さ方向と垂直方向の一辺の長さよりも、前記中継基板本体の辺のうち、上記半導体素子の一辺と対応する一辺が6.0mm以下の範囲で大きいことが好ましい。即ち、更に、前記半導体素子の一辺のみの周りに於いて、平面視、前記中継基板本体の第1面の一部が、前記半導体素子の一辺と垂直の方向に沿って3.0mm以下の幅にて露出する構成を有することが良い。
前記半導体素子の厚さ方向と垂直方向の一辺の長さよりも、前記中継基板本体の辺のうち、上記半導体素子の一辺と対応する一辺が6.0mmより大きい場合、前記フリーフリースペースが必要以上に大き過ぎる為、中継基板本体自体が大型化してしまうと共に、焼成時に上記フリースペース側に反りを誘発し易くなるため好ましくない。
但し、上記に於いて、更に、前記半導体素子の厚さ方向と垂直方向の一辺の長さよりも、前記中継基板本体の辺のうち、上記半導体素子の一辺と対応する一辺が6.0mm以下の範囲で大きいことが好ましい。即ち、更に、前記半導体素子の一辺のみの周りに於いて、平面視、前記中継基板本体の第1面の一部が、前記半導体素子の一辺と垂直の方向に沿って3.0mm以下の幅にて露出する構成を有することが良い。
前記半導体素子の厚さ方向と垂直方向の一辺の長さよりも、前記中継基板本体の辺のうち、上記半導体素子の一辺と対応する一辺が6.0mmより大きい場合、前記フリーフリースペースが必要以上に大き過ぎる為、中継基板本体自体が大型化してしまうと共に、焼成時に上記フリースペース側に反りを誘発し易くなるため好ましくない。
さらに、これらの解決手段に於いては、無機絶縁材料からなる略板形状の中継基板本体を用いているため、半導体素子との熱膨張係数差が小さくなり、半導体素子に直接大きな熱応力が作用しなくなる。よって、たとえ半導体素子が大型で発熱量が多いものであったとしても、クラック等が起こりにくい。ゆえに、中継基板と半導体素子との間にも高い接続信頼性を付与することができる。
上記の解決手段を実現するうえで好適なものとしては、上記構成に加えて、面接続端子を有する半導体素子が実装される側の第1面、および第2面とを有し、絶縁材料からなる略板形状の中継基板本体と、前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造とを備え、隣接する第2面側端子の間の中心間距離が、隣接する第1面側端子の間の中心間距離よりも大きくなるように設定されていることを特徴とする中継基板を用いることが好適である。
さらに、面接続端子を有する半導体素子を備え、かつ、前記半導体素子が実装される側の第1面、および第2面とを有し、絶縁材料からなる略板形状の中継基板本体と、前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造とを備え、隣接する第2面側端子の間の中心間距離が、隣接する第1面側端子の間の中心間距離よりも大きくなるように設定されている中継基板を備えたことを特徴とする半導体素子付き中継基板、を用いることも好適である。
加えて、熱膨張係数が5.0ppm/℃以上であって面接続パッドを有する基板を備え、かつ、第1面と、前記基板の表面上に実装される側の第2面とを有し、絶縁材料からなる略板形状の中継基板本体と、前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造とを備え、隣接する第2面側端子の間の中心間距離が、隣接する第1面側端子の間の中心間距離よりも大きくなるように設定されている中継基板を備えたことを特徴とする中継基板付き基板、を用いることも好適である。
即ち、これらの好適な例によると、隣接する第2面側端子の間の中心間距離が、隣接する第1面側端子の間の中心間距離よりも大きくなるように設定されているため、第2面側端子上に例えばバンプを容易に形成すること等が可能となる。ゆえに、製造が比較的容易な中継基板とすることができる。またこの場合、第2面側端子に対応する面接続パッドの間の中心間距離も大きめに設定可能となるため、基板(例えば、ICチップ搭載基板やICパッケージ基板)側の面接続パッド上に例えばバンプを容易に形成すること等が可能となる。ゆえに、製造が比較的容易な基板とすることができる。また、基板の歩留まりが向上して不良品発生率が低下するため、低コスト化にも寄与する。
さらに、第2面側端子上及び面接続パッド上に所望の大きさのバンプが形成可能となる結果、中継基板と基板との間に高い接続信頼性を付与することができる。さらにこの構造体では、無機絶縁材料からなる略板形状の中継基板本体を用いているため、半導体素子との熱膨張係数差が小さくなり、半導体素子に直接大きな熱応力が作用しなくなる。よって、たとえ半導体素子が大型で発熱量が多いものであったとしても、クラック等が起こりにくい。ゆえに、中継基板と半導体素子との間にも高い接続信頼性を付与することができる。
上記の解決手段に於いて、前記半導体素子としては、熱膨張係数が2.0ppm/℃以上5.0ppm/℃未満であって面接続端子を有するものを使用することが好適である。かかる半導体素子の例としては、熱膨張係数が2.6ppm/℃程度のシリコンからなる半導体集積回路チップ(ICチップ)などを挙げることができる。前記面接続端子とは、電気的接続のための端子であって、面接続によって接続を行うものを指す。なお、面接続とは、被接続物の平面上に線状や格子状(千鳥状も含む)にパッドあるいは端子を形成し、それら同士を接続する場合を指す。なお、前記半導体素子の大きさ及び形状は特に限定されないが、少なくとも一辺が10.0mm以上であることがよい。このような大型の半導体素子になると、発熱量も増大しやすく熱応力の影響も次第に大きくなるため、本願発明の課題が発生しやすくなるからである。また、半導体素子の厚さは特に限定されないが、1.0mm以下であることがよい。半導体素子が1.0mm以下になると、半導体素子の強度が弱まってクラック等が生じるおそれがあり、それゆえ半導体素子と中継基板との間に高い接続信頼性を付与できない、という本願発明の課題が発生しやすくなるからである。
前記基板としては、例えば、熱膨張係数が5.0ppm/℃以上であって面接続パッドを有するものが使用される。前記基板としては、半導体素子やその他の電子部品などが実装される基板、特には半導体素子やその他の電子部品などが実装され、それらを電気的に接続する導体回路を備えた配線基板が挙げられる。熱膨張係数が5.0ppm/℃以上であるという条件を満たしていれば、基板の形成材料については特に限定されず、コスト性、加工性、絶縁性、機械的強度などを考慮して適宜選択することができる。前記基板としては、例えば、樹脂基板、セラミック基板、金属基板などが挙げられる。
前記樹脂基板の具体例としては、EP樹脂(エポキシ樹脂)基板、PI樹脂(ポリイミド樹脂)基板、BT樹脂(ビスマレイミド−トリアジン樹脂)基板、PPE樹脂(ポリフェニレンエーテル樹脂)基板などがあるが、これらに限ることはない。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。前記セラミック基板の具体例としては、例えば、アルミナ基板、ベリリア基板、ガラスセラミック基板、結晶化ガラス等の低温焼成材料からなる基板などがあるが、これらに限ることはない。前記金属基板の具体例としては、例えば、銅基板や銅合金基板、銅以外の金属単体からなる基板、銅以外の金属の合金からなる基板などがあるが、これらに限ることはない。
また、基板が有する面接続パッドとは、中継基板との電気的接続のための端子用パッドであって、面接続によって接続を行うものを指す。かかる面接続パッドは例えば線状や格子状(千鳥状も含む)に形成される。
前記中継基板は、無機絶縁材料からなる略板形状の中継基板本体を有している。中継基板本体の熱膨張係数は特に限定されないが、半導体素子及び基板の中間的な値であることが好ましく、具体的には2.0ppm/℃以上8.0ppm/℃未満であることがよい。その理由は、仮に中継基板本体の熱膨張係数が8.0ppm/℃を超えると、半導体素子との熱膨張係数差が十分に小さくならず、半導体素子に対する熱応力の影響を十分に低減できないからである。従って、例えば熱膨張係数が2.6ppm/℃程度のシリコン製ICチップを選択した場合には、熱膨張係数が3.0ppm/℃以上8.0ppm/℃未満の中継基板本体を用いることが好適であると言える。また、より好ましくは熱膨張係数が3.0ppm/℃以上5.0ppm/℃未満の中継基板本体を用いることが好適である。
ここで中継基板本体を構成する材料としては、セラミックに代表される無機材料が使用される。セラミックは概して樹脂材料よりも熱膨張係数が小さく、中継基板本体用の材料として好適だからである。また、セラミックは低熱膨張係数という特性以外にも好ましい特性を備えているからである。かかるセラミックの好適例としては、酸化物系の絶縁性エンジニアリングセラミック(例えばアルミナやベリリア等)や、非酸化物系の絶縁性エンジニアリングセラミック(例えば窒化アルミニウム、窒化珪素、窒化ほう素等に代表される窒化物系の絶縁性エンジニアリングセラミック)などがある。なお、中継基板本体に用いられるセラミックは、約1000℃以上の高温にて焼成されたものばかりでなく、約700℃〜800℃程度の比較的低温にて焼成されたセラミック(いわゆる低温焼成セラミック)であってもよい。前記低温焼成セラミックとしては、ホウケイ酸ガラス、アルミナやシリカなどを成分としたものがよく知られているが、これらに限ることはない。
ここで「熱膨張係数」とは、厚み方向(Z方向)に対して垂直な方向(XY方向)の熱膨張係数のことを意味し、0℃〜100℃の間のTMA(熱機械分析装置)にて測定した値のことをいう。「TMA」とは、熱機械的分析をいい、例えばJPCA−BU01に規定されるものをいう。ちなみに、アルミナの熱膨張係数は例えば7.6ppm/℃、窒化アルミニウムの熱膨張係数は4.4ppm/℃、窒化珪素の熱膨張係数は3.0ppm/℃、低温焼成セラミックの熱膨張係数は5.5ppm/℃である。
中継基板本体を構成する材料として選択されるセラミックは、上記のように絶縁性を有していることがよい。その理由は、絶縁性を有しない中継基板本体では、導体柱等の導通構造を形成する際にあらかじめ絶縁層を設ける必要があるが、絶縁性を有する中継基板本体ならばそれが不要になるからである。従って、中継基板の構造の複雑化や工数の増加を回避でき、ひいては構造体全体の低コスト化に貢献できるからである。
前記中継基板本体の厚さは特に限定されないが、強いて言えば0.1mm以上0.7mm以下であることが好ましく、特には0.1mm以上0.3mm以下であることがより好ましい。このような厚さ範囲内であると、構造体を構成したときに半導体素子接合部分に加わる熱応力が比較的小さくなり、中継基板本体自身の反りや、半導体素子との接合部分のクラックなどの防止に有利となる。
また中継基板本体は、上記のように低熱膨張性であるばかりでなく、高剛性であること(例えばヤング率や曲げ弾性率が高いこと)が好ましい。即ち、中継基板本体の剛性、具体的にいうとヤング率は、少なくとも半導体素子よりも高いことがよく、200GPa以上、特には300GPa以上であることがよい。その理由は、中継基板本体に高い剛性が付与されていれば、中継基板本体に大きな熱応力が加わったとしても、その熱応力に耐えることができるからである。従って、中継基板本体自身の反りや、半導体素子の接合部分のクラックなどを未然に防ぐことができるからである。なお、かかる条件を満たすセラミック材料としては、アルミナ(ヤング率=280GPa)、窒化アルミニウム(ヤング率=350GPa)、窒化珪素(ヤング率=300GPa)などがあるが、これらに限ることはない。
また、中継基板本体の剛性を示す別の指標である曲げ弾性率は、200MPa以上、特には300MPa以上であることがよい。その理由は、中継基板本体に高い剛性が付与されていれば、中継基板本体に大きな熱応力が加わったとしても、その熱応力に耐えることができるからである。従って、中継基板本体自身の反りや、半導体素子の接合部分のクラックなどを未然に防ぐことができるからである。なお、かかる条件を満たすセラミック材料としては、アルミナ(曲げ弾性率=350MPa)、窒化アルミニウム(曲げ弾性率=350MPa)、窒化珪素(曲げ弾性率=690MPa)、低温焼成セラミック(曲げ弾性率=200MPa)などがあるが、これらに限ることはない。
さらに前記中継基板本体は、上記のような低熱膨張性、高剛性であるばかりでなく、高放熱性であることがより好ましい。ここで「高放熱性」とは、少なくとも放熱性(例えば熱伝導率)が基板よりも高いことを意味する。その理由は、放熱性の高い中継基板本体を用いれば、半導体素子が発生した熱を速やかに伝達して放散することができるため、熱応力の緩和を図ることができるからである。従って、大きな熱応力が作用しなくなり、中継基板本体自身の反りや、半導体素子の接合部分のクラックなどを未然に防ぐことができるからである。なお、かかる条件を満たすセラミック材料としては、窒化アルミニウムなどがあるがこれに限ることはない。
前記中継基板本体の第1面側には複数の第1面側端子が配置される一方、第2面側には複数の第2面側端子が配置されている。
前記第1面側端子の数については特に限定されるべきではないが、通常は半導体素子が有する面接続端子の数に準じるようにして設定される。第1面側端子の大きさについても特に限定されるべきではないが、具体的には直径125μm以下、特には直径100μm以下であることがよい(ただし0μmは除く。)。かかる中心間距離があまりに大きすぎると、今後予想される半導体素子のファイン化に十分に対応できない可能性があるからである。また、隣接する前記第1面側端子間の中心間距離は250μm以下、さらには200μm以下、特には150μm以下であることがよい(ただし0μmは除く。)。その理由は、かかる中心間距離がこの程度まで微小化したときに、第2面側端子の形成が困難化する、という本発明の課題が発生しやすくなるからである。
また、複数の第2面側端子の数、大きさ等についても特に限定されるべきではないが、通常、第2面側端子の数は前記第1面側端子の数とほぼ同じだけ形成される。
前記中継基板本体には、第1面側端子及び第2面側端子を互いに導通させる導通構造が設けられている。前記導通構造は、中継基板厚さ方向に延びる複数の導体柱と、中継基板面方向に延びかつ前記導体柱と接続される複数の配線からなる配線群とによって構成される。前記配線群は、隣接する配線同士の間隔が広くなるファンアウト部を有していることが好ましい。ここで「隣接する配線同士の間隔が広くなる」とは、主として中継基板本体中央部から中継基板本体外周部に向かう複数の配線がある場合において、隣接する配線同士が中継基板面方向に離れる結果、それら配線同士の間隔が広くなることを意味する。なお、隣接する第2面側端子間の中心間距離が隣接する第1面側端子間の中心間距離よりも大きい構造は、ファンアウト部を有する配線群を設けることにより、比較的容易に実現することができる。
前記導体柱は、例えば中継基板本体に設けられた孔内に導電性金属を充填することにより形成可能である。かかる導体柱の一方の端面上には第1面側接続端子が配置されることがよく、他方の端面上には第2面側接続端子が配置されることがよい。前記導電性金属としては特に限定されないが、例えば銅、金、銀、白金、パラジウム、ニッケル、スズ、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される1種または2種以上の金属を挙げることができるが、これらに限ることはない。2種以上の金属からなる導電性金属としては、例えば、スズ及び鉛の合金であるはんだ等を挙げることができる。孔内に導電性金属を充填する具体的な手法としては、例えば、導電性金属を含む流動状材料(例えば導電性金属ペースト)を作製しそれを印刷充填する手法があるほか、導電性金属めっきを施す手法などがある。導体柱の直径は特に限定されるべきではないが、第1面側接続端子及び第2面側接続端子の直径よりも小さいことがよく、具体的には100μm以下であることが好ましく、80μm以下であることが特に好ましい(ただし0μmは除く。)。かかる導体柱が小径であると、中継基板本体の内部における導体柱の占有率が小さくなり、その分だけ中継基板本体の内部に配線を形成可能なスペースが増えるからである。
前記配線は、例えば中継基板本体に導電性金属からなる層を所定パターン状に形成したものが好適である。前記導電性金属としては特に限定されないが、例えば銅、金、銀、白金、パラジウム、ニッケル、スズ、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される1種または2種以上の金属を挙げることができるが、これらに限ることはない。2種以上の金属からなる導電性金属としては、例えば、スズ及び鉛の合金であるはんだ等を挙げることができる。配線を形成する具体的な手法としては、例えば、導電性金属を含む流動状材料(例えば導電性金属ペースト)を作製しそれを印刷する手法があるほか、導電性金属めっきを施す手法、導電性金属をスパッタする手法などがある。なお、配線形成用の導電性金属は、導体柱形成用の導電性金属と同種のものであってもよく、異種のものであってもよい。
ここで、隣接する配線同士の間隔が広くなるファンアウト部を有する配線群は、中継基板本体の表層または内層のいずれに配置されていてもよいが、とりわけ中継基板本体の内層に配置されていることが望ましい。中継基板本体の表層に配線群を配置した場合、はんだの付着等を避けるための保護構造(例えばソルダーレジスト)を形成する必要が生じ、構造の複雑化や高コスト化につながるおそれがある。これに対して、中継基板本体の内層に配線群を配置すれば、はんだの付着等を避けるための構造が不要になり、構造の複雑化や高コスト化を防止することができるからである。しかも、中継基板本体の表層(特に第1面側の表層)に配線群を配置した場合であって、第1面側接続端子が多端子化したり中心間距離が微小化したようなときには、配線の引き回しが困難になり、中継基板の製造が困難になってしまう。これに対して、中継基板本体の内層に配線群を配置すれば、第1面側接続端子の状態にあまり左右されることなく、配線の引き回しを比較的自由に行うことができる。よって、中継基板の製造が困難になりにくい。なお、上記のような構造の好適例としては、中継基板本体として、複数枚のセラミック絶縁材料を積層した構造のセラミック積層焼結体を挙げることができる。即ち、配線群をセラミック絶縁材料間に挟み込んだ構造であれば、かかるセラミック絶縁材料自体が配線群を保護する保護構造として機能するからである。
セラミック製の中継基板本体に対し、導電性金属ペースト等の導電性金属を含む材料を用いて導体柱及び配線群を形成する場合、同時焼成法を採用しても後焼成法を採用してもよい。同時焼成法とは、セラミックと導電性金属とを同時に焼結させる方法のことを指す。後焼成法とは、先にセラミックを焼結させた後に導電性金属の充填及び導電性金属の焼結を行う方法のことを指す。
同時焼成法を採用した中継基板の製造方法としては、複数の貫通孔を有するセラミック未焼結体を作製する未焼結体作製工程と、前記複数の貫通孔内に導電性金属を充填する金属充填工程と、前記セラミック未焼結体の表面に導電性金属からなる層を所定パターン状に形成する金属層形成工程と、前記セラミック未焼結体及び前記導電性金属を加熱して焼結させる同時焼成工程とを含むことを特徴とする中継基板の製造方法、が好適である。また、より好適な中継基板の製造方法としては、複数の貫通孔を有するセラミック未焼結体を作製する未焼結体作製工程と、前記複数の貫通孔内に導電性金属を充填する金属充填工程と、前記セラミック未焼結体の表面に導電性金属からなる層を所定パターン状に形成する金属層形成工程と、前記金属充填工程及び前記金属層形成工程を経た前記セラミック未焼結体を、前記導電性金属からなる層を内層に配置した状態で複数枚積層しかつ一体化して未焼結積層体を形成する積層工程と、前記セラミック未焼結体及び前記導電性金属を加熱して焼結させる同時焼成工程とを含むことを特徴とする中継基板の製造方法、がある。
一方、後焼成法を採用した中継基板の製造方法としては、複数の貫通孔を有するセラミック未焼結体を焼成して焼結体を作製する第1焼成工程と、前記焼結体における前記複数の貫通孔内に導電性金属を充填する金属充填工程と、前記焼結体の表面に前記導電性金属からなる層を所定パターン状に形成する金属層形成工程と、前記導電性金属を焼成する第2焼成工程と、前記金属充填工程、前記金属層形成工程及び前記第2焼成工程を経た前記焼結体を、前記導電性金属からなる層を内層に配置した状態で複数枚積層しかつ一体化して積層焼結体を形成する積層工程と、を含むことを特徴とする中継基板の製造方法、が好適である。
同時焼成法及び後焼成法のいずれを採用するかについては、中継基板を構成するセラミックの種類等に依存するが、どちらの焼成方法も可能であって低コスト化を優先したい場合には、同時焼成法を採用することが有利である。後焼成法に比べて同時焼成法のほうが一般に工数が少なくて済み、その分だけ効率よく生産することが可能であり、低コスト化にも確実に寄与するからである。なお、セラミックが高温焼成セラミックであってかつ同時焼成法を採用するような場合、導体柱を構成する導電性金属としては、タングステン、モリブデン、タンタル及びニオブから選択される少なくとも1つの高融点金属であることが好適である。即ち、1000℃を超える焼成時の高温に遭遇したとしても酸化したり蒸発したりすることもなく、好適な焼結体と化して貫通孔内に残留しうるからである。セラミックが低温焼成セラミックであってかつ同時焼成法を採用するような場合には、導体柱を構成する導電性金属はとりわけ高融点金属である必要はない。よってこの場合には、タングステン等よりも融点は低いが導電性に優れる金属(例えば銅、銀、金等)を選択することができる。
中継基板を構成するセラミックが、金属材料との同時焼成が不可能なセラミック(例えば窒化珪素など)であれば、必然的に後焼成法が採用されることになるが、その場合には、貫通孔の内壁面に何らかのメタライズ層が形成されることがよい。貫通孔の内壁面(即ちセラミック焼結体からなる面)と導電性金属との間にメタライズ層が存在せず、両者が直接接触していると、両者間に高い密着強度を付与することが困難になる場合がある。これに対して、貫通孔の内壁面と導電性金属との間にメタライズ層が介在していると、両者間に高い密着強度を付与しやすくなる。それゆえ、貫通孔の内壁面と導電性金属との界面にクラック等が起こりにくくなり、セラミックと金属との界面での信頼性向上を図ることができる。一方、金属材料との同時焼成が可能なセラミックを採用した場合においては、メタライズ層は必ずしも必要ではないので、形成されてもされなくてもよい。
第1面側接続端子及び第2面側接続端子の少なくとも一方の表面上には、はんだバンプ等の突起電極が形成されていることが好ましく、特には第1面側接続端子及び第2面側接続端子の両方にはんだバンプが形成されていることがより好ましい。その理由は、中継基板側にはんだバンプが突設されていると、面接続端子や面接続パッドとの接続を容易にかつ確実に行うことができるからである。前記はんだバンプは、例えば、公知のはんだ材料を印刷してリフローすることにより形成可能である。
以下、本発明を具体化した一実施形態を図1等に基づき詳細に説明する。図1は、インターポーザ(中継基板)21Aの平面図、図2は、図1中のX−X線に沿った視角における断面図、図3は、第1・第2面側端子28,29上にはんだバンプ26,27を形成した状態を示す概略図である。図4は、ICチップ(半導体素子)15と、インターポーザ(中継基板)21と、ICパッケージ基板としての配線基板(基板)41とからなる本実施形態の半導体パッケージ構造体(構造体)11を示す概略断面図である。図5はインターポーザ21を示す概略断面図であり、図6はインターポーザ21を示す部分拡大平面図である。図7は、ICチップ付きインターポーザ61(半導体素子付き中継基板)を示す概略断面図である。図8は、ICチップ付きインターポーザ61を配線基板41上に実装するときの状態を示す概略断面図である。図9は、図1のICチップ(半導体素子)15と、インターポーザ(中継基板)21とを平面視した部分平面図である。図10は、異なる形態のICチップ付きインターポーザを示す平面図、図11は、図10中のY−Y線に沿った視角における断面図である。
図1に示すように、中継基板21Aは、平面視が長方形のアルミナを主成分とする中継基板本体38と、その第1面(上面)22に格子状に配置された複数の第1面側端子28を含む平面視が正方形を呈する一辺が約10mmの半導体素子実装領域15Zと、を備えている。第1面側端子28は、例えばタングステン(W)からなる。
図示のように、半導体素子実装領域15Zの中心15sは、第1面22の中心22sよりも右側に若干ずれている。このため、第1面22の上下辺および右辺と上記半導体素子実装領域15Zとの間には、幅w(長さ)2mm以下の狭い平面が位置する一方、第1面22の左辺と上記領域15Zとの間には、後述する樹脂充填剤の塗布が容易に行える程度の例えば幅(長さL)5mmの比較的広い平面(フリースペースfs)が形成される。
即ち、図1に示すように、上記実装領域15Zの周辺に形成される4つの細長い平面のうち、第1面22の左辺と当該実装領域15Zとの間に位置する平面の幅(長さL)は、この平面に隣接および対向する第1面22の上・下辺および右辺と上記実装領域15Zとの間に位置する3つの平面の幅wよりも広い。換言すると、第1面22の左辺と上記実装領域15Zとの間に形成される樹脂充填剤を塗布するための比較的幅の広い平面(フリースペースfs)の幅(長さL)が、この平面に隣接および対向する残りの3つの平面の幅wよりも広い。
図示のように、半導体素子実装領域15Zの中心15sは、第1面22の中心22sよりも右側に若干ずれている。このため、第1面22の上下辺および右辺と上記半導体素子実装領域15Zとの間には、幅w(長さ)2mm以下の狭い平面が位置する一方、第1面22の左辺と上記領域15Zとの間には、後述する樹脂充填剤の塗布が容易に行える程度の例えば幅(長さL)5mmの比較的広い平面(フリースペースfs)が形成される。
即ち、図1に示すように、上記実装領域15Zの周辺に形成される4つの細長い平面のうち、第1面22の左辺と当該実装領域15Zとの間に位置する平面の幅(長さL)は、この平面に隣接および対向する第1面22の上・下辺および右辺と上記実装領域15Zとの間に位置する3つの平面の幅wよりも広い。換言すると、第1面22の左辺と上記実装領域15Zとの間に形成される樹脂充填剤を塗布するための比較的幅の広い平面(フリースペースfs)の幅(長さL)が、この平面に隣接および対向する残りの3つの平面の幅wよりも広い。
図2に示すように、中継基板本体38の第2面(下面)23にも前記第1面側端子28と同じで且つ同数の第2面側端子29が同様に配置され、これらの間には、ビア(貫通孔)が貫通し、これを貫通するタングステン(W)などからなる導通柱30が介在している。尚、第1面側・第2面側端子28,29および導通柱30の直径はそれぞれ約80μm、第1面側・第2面側端子28,29それぞれの中心間距離は約300μmである。
図3に示すように、第1面側・第2面側端子28,29の上には、ほぼ半球形状のはんだバンプ26,27が個別に突出して形成される。はんだバンプ26,27は、例えばSn−Cu系などの低融点合金からなり、相互のはんだ量は同じである。第1面側端子28上のはんだバンプ26には、後述するように、半導体素子15の面接続端子16が接続され、第2面側端子29上(図示で下側)のはんだバンプ27には、後述するように、配線基板41の面接続端子46が接続される。これらの接続部の周囲には、後述するように、樹脂充填剤81,82が空洞を形成することなく充填され、且つこれらの接続部を封着する。
尚、配線基板41の面接続端子46のサイズやピッチに応じて、はんだバンプ27のはんだ量を、はんだバンプ26のはんだ量よりも多くしても良い。
図3に示すように、第1面側・第2面側端子28,29の上には、ほぼ半球形状のはんだバンプ26,27が個別に突出して形成される。はんだバンプ26,27は、例えばSn−Cu系などの低融点合金からなり、相互のはんだ量は同じである。第1面側端子28上のはんだバンプ26には、後述するように、半導体素子15の面接続端子16が接続され、第2面側端子29上(図示で下側)のはんだバンプ27には、後述するように、配線基板41の面接続端子46が接続される。これらの接続部の周囲には、後述するように、樹脂充填剤81,82が空洞を形成することなく充填され、且つこれらの接続部を封着する。
尚、配線基板41の面接続端子46のサイズやピッチに応じて、はんだバンプ27のはんだ量を、はんだバンプ26のはんだ量よりも多くしても良い。
次に、前記と異なる形態の中継基板21を用いる本発明の構造体11について説明する。
図4に示されるように、本実施形態の半導体パッケージ構造体11は、ICチップ15と、インターポーザ21と、配線基板41とからなるLGA(ランドグリッドアレイ)構造である。なお、半導体パッケージ構造体11の形態は、LGAのみに限定されず、例えばBGA(ボールグリッドアレイ)やPGA(ピングリッドアレイ)構造等であってもよい。MPUとしての機能を有するICチップ15は、10mm角の矩形平板状であって、熱膨張係数が2.6ppm/℃程度のシリコンからなる。かかるICチップ15の下面側表層には、図示しない回路素子が形成されている。また、ICチップ15の下面側には、複数の面接続端子16が格子状に設けられている。隣接する複数の面接続端子16,16の中心間距離は、本実施形態では120μmに設定されている。更に、図4の左側に示すように、ICチップ15の左辺とインターポーザ21の左辺とは、平面視で略同一の位置にあるが、望ましくはインターポーザ21の左辺が0.2〜2.0mm突出するのが良い。
図4に示されるように、本実施形態の半導体パッケージ構造体11は、ICチップ15と、インターポーザ21と、配線基板41とからなるLGA(ランドグリッドアレイ)構造である。なお、半導体パッケージ構造体11の形態は、LGAのみに限定されず、例えばBGA(ボールグリッドアレイ)やPGA(ピングリッドアレイ)構造等であってもよい。MPUとしての機能を有するICチップ15は、10mm角の矩形平板状であって、熱膨張係数が2.6ppm/℃程度のシリコンからなる。かかるICチップ15の下面側表層には、図示しない回路素子が形成されている。また、ICチップ15の下面側には、複数の面接続端子16が格子状に設けられている。隣接する複数の面接続端子16,16の中心間距離は、本実施形態では120μmに設定されている。更に、図4の左側に示すように、ICチップ15の左辺とインターポーザ21の左辺とは、平面視で略同一の位置にあるが、望ましくはインターポーザ21の左辺が0.2〜2.0mm突出するのが良い。
ICチップ15(半導体素子)と、インターポーザ21(中継基板)との間には、樹脂充填剤81が充填されている。また、配線基板41(基板)と、インターポーザ21との間には、樹脂充填剤82が充填されている。
樹脂充填剤81、82は、それぞれエポキシ樹脂を主成分とし、シリカフィラーを分散させてなる複合樹脂材料からなる。このような材料として、例えば、信越化学社製SEMICOAT(品番5114)が用いられる。なお、樹脂充填剤81、82は、同一の材料を使用してもよいし、それぞれ異なる材料を使用してもよい。尚、樹脂充填剤81、82の熱膨張係数は、25.0ppm/℃以下の材料をそれぞれ使用することが、応力緩和の点で好ましい。このような材料として、例えば、ナミックス社製XS8437−23が用いられる。
樹脂充填剤81、82は、それぞれエポキシ樹脂を主成分とし、シリカフィラーを分散させてなる複合樹脂材料からなる。このような材料として、例えば、信越化学社製SEMICOAT(品番5114)が用いられる。なお、樹脂充填剤81、82は、同一の材料を使用してもよいし、それぞれ異なる材料を使用してもよい。尚、樹脂充填剤81、82の熱膨張係数は、25.0ppm/℃以下の材料をそれぞれ使用することが、応力緩和の点で好ましい。このような材料として、例えば、ナミックス社製XS8437−23が用いられる。
尚、樹脂充填剤81、82に、それぞれ異なる材料を使用する場合には、ICチップ15(半導体素子)と、インターポーザ21(中継基板)との間の樹脂充填剤81の熱膨張係数を、配線基板41(基板)と、インターポーザ21との間の樹脂充填剤82の熱膨張係数よりも小さくする方が、構造体全体に於ける応力緩和の点で好ましい。
ICチップ15の平面視の大きさ(10mm角)よりも、インターポーザ本体38(中継基板本体)の平面視の大きさが大きく設定されている。即ち、ICチップ15の厚さ方向と垂直方向の辺の長さ(10mm)よりも、インターポーザ本体38(中継基板本体)の厚さ方向と垂直方向の辺の長さ(上記ICチップの一辺と対応するインターポーザ本体38の一辺の長さ:15mm)が大きく設定されている。本実施例では、ICチップ15の厚さ方向と垂直方向の辺の長さ(10mm)から、インターポーザ本体38の厚さ方向と垂直方向の辺の長さ(15mm)を差し引いた長さ(図4および図10のL)が5mmに設定されている。即ち、図4,10に示すように、インターポーザ本体38の上面22の中心よりも左側にずれた位置に、ICチップ15の実装領域の中心が位置している。
ICチップ15の平面視の大きさよりも、インターポーザ本体38(中継基板本体)の平面視の大きさが大きいことにより、ICチップ15と、インターポーザ21との間に樹脂充填剤81を充填する際に、インターポーザ21表面(第1面)22の右辺寄りの位置に、樹脂充填剤81を塗布可能な幅(長さL)5mmの平面(長さLのフリースペース)が確保される為、容易に樹脂充填剤81を充填することが出来る。
また、ICチップ15の一部の辺(図4,10で右辺)の周りに於いてのみフリースペースが確保される。この為、塗布した樹脂充填剤81がICチップ15の周り(上記右辺を除く他の3辺側)を回り込むように流れてしまうことがない。
よって、ICチップ15の四辺の周りを樹脂充填剤81が取り囲んでしまうことがなく、ICチップ15と、インターポーザ本体38との間に、樹脂充填剤81の空洞の発生するのを確実に防止することができる。更に、ICチップ15と、インターポーザ21との接合部分にクラック等が生じるのを防止することが可能となる。
前記配線基板41は、上面42及び下面43を有する矩形平板状の部材からなり、複数層の樹脂絶縁層44と複数層の導体回路45とを有する、いわゆる多層配線基板(樹脂製ICパッケージ基板)である。本実施形態の場合、具体的にはエポキシ樹脂をガラスクロスに含浸させてなる絶縁基材により樹脂絶縁層44が形成され、銅箔または銅めっき層により導体回路45が形成されている。かかる配線基板41の熱膨張係数は、13.0ppm/℃以上16.0ppm/℃未満となっている。配線基板41の上面42には、インターポーザ21側との電気的な接続を図るための複数の面接続パッド46が格子状に形成されている。隣接する複数の面接続パッド46,46の中心間距離は、本実施形態では200μmに設定されている。各々の面接続パッド46の表面上には、突起電極である基板側はんだバンプ49が形成されている。配線基板41の下面43には、図示しないマザーボード側との電気的な接続を図るための複数の面接続パッド47が格子状に形成されている。なお、マザーボード接続用の面接続パッド47は、インターポーザ接続用の面接続パッド46よりも広い面積で広いピッチとなっている。樹脂絶縁層44にはビアホール導体48が設けられていて、これらのビアホール導体48を介して、異なる層の導体回路45、面接続パッド46、面接続パッド47が相互に電気的に接続されている。また、配線基板41の上面42には、図5に示すICチップ付きインターポーザ61以外にも、チップコンデンサ、半導体素子、その他の電子部品(いずれも図示略)が実装されている。
図4,図5等に示されるように、インターポーザ21は、上面22(第1面)及び下面23(第2面)を有する矩形平板形状のインターポーザ本体38(中継基板本体)を有している。インターポーザ本体38は、多層構造を有するアルミナ基板からなる。より詳細にいうと、本実施形態のインターポーザ本体38は、第1アルミナ絶縁層24と第2アルミナ絶縁層25とを積層した2層構造を有する厚さ0.3mmのアルミナ基板からなる。かかるアルミナ基板の熱膨張係数は約7.6ppm/℃、ヤング率は約280GPa、曲げ弾性率は約350MPaである。従って、インターポーザ本体38の熱膨張係数は、配線基板41の熱膨張係数よりも小さく、かつ、ICチップ15の熱膨張係数よりも大きな値となっている。即ち、本実施形態のインターポーザ21は、配線基板41よりも低い熱膨張性を備えていると言える。また、アルミナ基板のヤング率は、ICチップ15よりも高い(即ち190GPa以上である)ことから、本実施形態のインターポーザ21は高い剛性を備えている。なお、インターポーザ本体38を低温焼成セラミック基板としてもよい。
インターポーザ本体38を構成する第1アルミナ絶縁層24には、インターポーザ21の厚さ方向に延びる複数のビア(貫通孔)が格子状に形成されていて、それらビア内にはタングステン(W)からなる導体柱30が設けられている。インターポーザ本体38を構成する第2アルミナ絶縁層25にも、インターポーザ21の厚さ方向に延びる複数のビア(貫通孔)が形成されていて、それらビア内にはタングステンからなる導体柱31が設けられている。本実施形態の場合、導体柱30,31の直径はともに約80μmに設定されている。
上面22において各々の導体柱30の上端面がある位置には、第1面側端子である上面側パッド28が配置されている。上面側パッド28は円形状かつ直径120μmであって、隣接する上面側パッド28,28間の中心間距離36(図6参照)は約200μmに設定されている。一方、下面23において各々の導体柱31の下端面がある位置には、第2面側端子である下面側パッド29が配置されている。下面側パッド29は円形状かつ直径120μmであって、隣接する下面側パッド29,29間の中心間距離37(図6参照)は約300μmに設定されている。即ち、本実施形態では、隣接する下面側パッド29,29間の中心間距離37が、隣接する上面側パッド28,28間の中心間距離36よりも100μm程度大きくなるように設定されている。
各上面側パッド28の表面上には略半球状をした上面側はんだバンプ26が設けられている。これらの上面側はんだバンプ26は上面22から突出しており、ICチップ15側の面接続端子16に対して接続されている。各下面側パッド29の表面上には略半球状をした下面側はんだバンプ27が設けられている。これらの下面側はんだバンプ27は下面23から突出しており、配線基板41側の面接続パッド46に対し基板側はんだバンプ49を介して接続されている。
図4,図5,図6等に示されるように、インターポーザ本体38の内層、より詳細にいうと第1アルミナ絶縁層24と第2アルミナ絶縁層25との界面には、所定パターン状に形成された複数の配線32からなる配線群が配置されている。これらの配線32はタングステン(W)からなり、インターポーザ21の面方向に延びている。かかる配線群は、隣接する配線32同士の間隔が広くなるファンアウト部33を複数箇所に有している(図6参照)。
図4,図5,図7に示されるように、前記配線群は、インターポーザ本体38の中央部から外周部に向かう複数の配線32によって構成されている。配線32の一端は第1アルミナ絶縁層24に属する導体柱30の内端に接続され、配線32の他端は第2アルミナ絶縁層25に属する導体柱31の内端に接続されている。その結果、上面側パッド28〜導体柱30〜配線32〜導体柱31〜下面側パッド29という経路(またはこれと逆の経路)を経て電流が流れるようになっている。従って、このような構造の半導体パッケージ構造体11では、インターポーザ21の導体柱30,31及び配線32を介して、配線基板41側とICチップ15側とが電気的に接続される。ゆえに、インターポーザ21を介して、配線基板41−ICチップ15間で信号の入出力が行われるとともに、ICチップ15をMPUとして動作させるための電源が供給されるようになっている。なお、インターポーザ本体38を低温焼成セラミック基板とした場合には、導体柱30,31及び配線32は、導電性の高い銀(Ag)や銅(Cu)を用いて形成されることがよい。かかる導体柱30,31や配線32を有するインターポーザ21は、高速化に適したものとなる。
尚、本実施形態では、隣接する下面側パッド29,29間の中心間距離37が、隣接する上面側パッド28,28間の中心間距離36よりも大きくなるように設定されているが、これに限ることはない。例えば、隣接する下面側パッド29,29間の中心間距離37と、隣接する上面側パッド28,28間の中心間距離36とを同一の中心間距離(約200μm)としてもよい。この場合、配線32等の配線群は、省略してもよい。
ここで、上記構造の半導体パッケージ構造体11を製造する手順について説明する。
インターポーザ21は例えば下記の手順を経て作製される。まず、周知のセラミックグリーンシート形成技術によって、厚さ約0.15mmのアルミナグリーンシートを2枚作製する(未焼結体作製工程)。アルミナグリーンシートにおける所定位置には、格子状にビア(貫通孔)が透設される。ビア(貫通孔)の形成は、例えばドリリング加工、パンチング加工、レーザ加工によって行われる。ビア(貫通孔)の形成を、各アルミナグリーンシートの成形時に同時に行ってもよい。いずれにしても本実施形態では、未焼結体の段階で穴明け加工を行っているため、焼結体になった段階で穴明け加工を行う方法に比べて、比較的容易にかつ低コストで穴明けを行うことができる。
インターポーザ21は例えば下記の手順を経て作製される。まず、周知のセラミックグリーンシート形成技術によって、厚さ約0.15mmのアルミナグリーンシートを2枚作製する(未焼結体作製工程)。アルミナグリーンシートにおける所定位置には、格子状にビア(貫通孔)が透設される。ビア(貫通孔)の形成は、例えばドリリング加工、パンチング加工、レーザ加工によって行われる。ビア(貫通孔)の形成を、各アルミナグリーンシートの成形時に同時に行ってもよい。いずれにしても本実施形態では、未焼結体の段階で穴明け加工を行っているため、焼結体になった段階で穴明け加工を行う方法に比べて、比較的容易にかつ低コストで穴明けを行うことができる。
次に、スクリーン印刷装置などを使用して従来周知のタングステンペースト(導電性金属を含むペースト)を印刷し、ビア内にタングステンペーストを充填する(金属充填工程)。さらに、このような金属充填工程の後、さらにアルミナグリーンシートに対してタングステンペーストを印刷する(金属層形成工程)。その結果、一方のアルミナグリーンシートの表面に後に配線32となるペースト印刷層を所定パターン状に形成するとともに、裏面に後に下面側パッド29となるペースト印刷層を形成する。また、他方のアルミナグリーンシートの表面に、後に上面側パッド28となるペースト印刷層を形成する。
次に、上記2枚のアルミナグリーンシートを積層して厚さ方向にプレス圧を加えることにより、これらのアルミナグリーンシートを一体化して、アルミナグリーンシート積層体を形成する(積層工程)。このとき、後に配線32となるペースト印刷層を内層に配置するようにする。次に、アルミナグリーンシート積層体を焼成炉に移して千数百に加熱することにより、アルミナ及びペースト中のタングステンを同時に焼結させる(同時焼成工程)。さらに、上面側パッド28上及び下面側パッド29上に、公知のはんだ材料(例えばSn/Ag=96.5/3.5のはんだ材料など)を印刷した後、リフローを行う。その結果、上面側パッド28上に所定高さの上面側はんだバンプ26を形成するとともに、下面側パッド29上にそれよりも高さが大きい下面側はんだバンプ27を形成する(バンプ形成工程)。以上の結果、前記図1,5に示すインターポーザ21が得られる。
次に、完成したインターポーザ21の上面22にICチップ15を載置する。このとき、ICチップ15側の面接続端子16と、インターポーザ21側の上面側はんだバンプ26とを位置合わせするようにする。そして、加熱して各上面側はんだバンプ26をリフローすることにより、上面側はんだバンプ26と面接続端子16とを接合する。
次に、樹脂充填剤81を公知のディスペンサ(図示せず)により、インターポーザ21の上面22に塗布する。そして、インターポーザ21とICチップ15との間は、樹脂充填剤81により充填され、上面側はんだバンプ26は、樹脂充填材81により固定される。
この後、樹脂充填剤81は、約120℃の温度にて、硬化される。
その結果、図7に示すICチップ付きインターポーザ61が完成する。但し、図7、図8では、樹脂充填剤81を図示しない。
次に、樹脂充填剤81を公知のディスペンサ(図示せず)により、インターポーザ21の上面22に塗布する。そして、インターポーザ21とICチップ15との間は、樹脂充填剤81により充填され、上面側はんだバンプ26は、樹脂充填材81により固定される。
この後、樹脂充填剤81は、約120℃の温度にて、硬化される。
その結果、図7に示すICチップ付きインターポーザ61が完成する。但し、図7、図8では、樹脂充填剤81を図示しない。
次に、あらかじめ配線基板41を作製するとともに、面接続パッド46上に公知のはんだ材料を印刷してリフローすることにより、基板側はんだバンプ49を形成しておく。次に、インターポーザ21側の下面側はんだバンプ27と、面接続パッド46上の基板側はんだバンプ49とを位置合わせして(図8参照)、配線基板41上に前記ICチップ付きインターポーザ61を載置する。そして、下面側バンプ27と面接続パッド46とを接合する。
この後、樹脂充填剤82(図示せず)を公知のディスペンサ(図示しない)により、配線基板41の上面42に塗布する。そして、インターポーザ21と配線基板41との間は、樹脂充填剤82により充填され、下面側はんだバンプ27および基板側はんだバンプ49は、樹脂充填材82により固定される。
この後、樹脂充填剤82は、約120℃の温度にて、硬化される。
その結果、前記図4に示す半導体パッケージ構造体11が完成する。
この後、樹脂充填剤82は、約120℃の温度にて、硬化される。
その結果、前記図4に示す半導体パッケージ構造体11が完成する。
従って、本実施形態によれば以下の効果を得ることができる。
(1)ICチップ15(半導体素子)と、インターポーザ本体38(中継基板本体)との間には、樹脂充填剤81が充填されるか、または、配線基板41(基板)と、インターポーザ本体38(中継基板本体)との間には、樹脂充填剤82が充填されるように構成されているため、ICチップ15と、配線基板41(基板)との間の実装部分(即ち、ICチップ15と、インターポーザ本体38との間または、配線基板41と、インターポーザ本体38との間)における熱応力が緩和される。ゆえに、接続信頼性に優れた、半導体素子と中継基板と基板とからなる構造体を提供することが可能となる。また、上記の優れた構造体を実現するうえで好適な、半導体素子付き中継基板、中継基板付き基板を提供することが可能となる。
また、ICチップ15の四辺の周りの全てに於いて、樹脂充填剤81を塗布することが可能な平面(フリースペース)が確保されることはなく、ICチップ15の一部の辺の周りに於いてのみフリースペースが確保される。この為、塗布した樹脂充填剤81がICチップ15の周りを回り込むように流れてしまうことがない。
よって、ICチップ15の四辺の周りを樹脂充填剤81が取り囲んでしまうことがなく、ICチップ15と、中継基板21との間に、樹脂充填剤の空洞の発生を確実に防止することができる。更に、ICチップ15と、中継基板21との接合部分にクラック等が生じるのを防止することが可能となる。
(1)ICチップ15(半導体素子)と、インターポーザ本体38(中継基板本体)との間には、樹脂充填剤81が充填されるか、または、配線基板41(基板)と、インターポーザ本体38(中継基板本体)との間には、樹脂充填剤82が充填されるように構成されているため、ICチップ15と、配線基板41(基板)との間の実装部分(即ち、ICチップ15と、インターポーザ本体38との間または、配線基板41と、インターポーザ本体38との間)における熱応力が緩和される。ゆえに、接続信頼性に優れた、半導体素子と中継基板と基板とからなる構造体を提供することが可能となる。また、上記の優れた構造体を実現するうえで好適な、半導体素子付き中継基板、中継基板付き基板を提供することが可能となる。
また、ICチップ15の四辺の周りの全てに於いて、樹脂充填剤81を塗布することが可能な平面(フリースペース)が確保されることはなく、ICチップ15の一部の辺の周りに於いてのみフリースペースが確保される。この為、塗布した樹脂充填剤81がICチップ15の周りを回り込むように流れてしまうことがない。
よって、ICチップ15の四辺の周りを樹脂充填剤81が取り囲んでしまうことがなく、ICチップ15と、中継基板21との間に、樹脂充填剤の空洞の発生を確実に防止することができる。更に、ICチップ15と、中継基板21との接合部分にクラック等が生じるのを防止することが可能となる。
(2)この半導体パッケージ構造体11(構造体)では、隣接する下面側パッド29,29の間の中心間距離37が、隣接する上面側パッド28,28の間の中心間距離36よりも大きくなるように設定されている。そのため、下面側パッド29上に、はんだ量が多くて大きめの下面側はんだバンプ27を容易に形成することが可能となる。ゆえに、製造が比較的容易なインターポーザ21とすることができる。またこの場合には、下面側パッド29に対応する面接続パッド46の間の中心間距離も大きめに設定可能となる。よって、配線基板41側の面接続パッド46上に、はんだ量が多くて大きめの基板側はんだバンプ49を容易に形成することが可能となる。ゆえに、製造が比較的容易な配線基板41とすることができる。また、配線基板41の歩留まりが向上して不良品発生率が低下するため、半導体パッケージ構造体11の低コスト化を図ることができる。
さらに、下面側パッド29上及び面接続パッド46上に所望の大きさのはんだバンプ27,49が形成可能となる結果、インターポーザ21と配線基板41とがはんだを介して強固に接合されるようになる。よって、インターポーザ21と配線基板41との間に高い接続信頼性を付与することができる。
(3)この半導体パッケージ構造体11(構造体)は、アルミナからなる略板形状のインターポーザ本体38を用いて構成されている。よって、インターポーザ21とICチップ15との熱膨張係数の差が小さくなっている。それゆえ、ICチップ15に直接大きな熱応力が作用しなくなる。よって、たとえICチップ15が大型で発熱量が多いものであったとしても、ICチップ15とインターポーザ21との界面にクラック等が起こりにくい。ゆえに、チップ接合部分等に高い信頼性を付与することができ、接続信頼性や耐久性に優れた半導体パッケージ構造体11を実現することができる。しかも、アルミナは窒化珪素等に比べれば安価なセラミック材料であり、タングステンも一般的によく使用される導電性金属材料であることから、これらを組み合わせれば比較的安価なインターポーザ21、半導体パッケージ構造体11を実現することができる。
(4)本実施形態では、ペースト中に含まれるタングステンを焼結させる方法として同時焼成法を採用していることから、比較的工数が少なくて済み、その分だけインターポーザ21を効率よく低コストで生産することができる。
なお、本発明の実施形態は以下のように変更してもよい。
・例えば、上記実施形態の半導体パッケージ構造体11(構造体)は、次のようにして製造されてもよい。図9に示すように、まず、配線基板41の上面42にインターポーザ21をはんだ付け等により接合することで、インターポーザ付き配線基板71(中継基板付き基板)をあらかじめ作製する。
この後、樹脂充填剤82(図示せず)を公知のディスペンサ(図示せず)により、配線基板41の上面42に塗布する。そして、インターポーザ21と配線基板41との間は、樹脂充填剤82により充填され、下面側はんだバンプ27および基板側はんだバンプ49は、樹脂充填材82により固定される。
この後、樹脂充填剤82は、約120℃の温度にて、硬化される。
・例えば、上記実施形態の半導体パッケージ構造体11(構造体)は、次のようにして製造されてもよい。図9に示すように、まず、配線基板41の上面42にインターポーザ21をはんだ付け等により接合することで、インターポーザ付き配線基板71(中継基板付き基板)をあらかじめ作製する。
この後、樹脂充填剤82(図示せず)を公知のディスペンサ(図示せず)により、配線基板41の上面42に塗布する。そして、インターポーザ21と配線基板41との間は、樹脂充填剤82により充填され、下面側はんだバンプ27および基板側はんだバンプ49は、樹脂充填材82により固定される。
この後、樹脂充填剤82は、約120℃の温度にて、硬化される。
その後、このインターポーザ付き配線基板71の上面22にICチップ15を接合する。次に、樹脂充填剤81(図示せず)を公知のディスペンサ(図示せず)により、インターポーザ21の上面22に塗布する。そして、インターポーザ21とICチップ15との間は、樹脂充填剤81により充填され、上面側はんだバンプ26は、樹脂充填材81により固定される。
この後、樹脂充填剤81は、約120℃の温度にて、硬化される。
その結果、所望の半導体パッケージ構造体11とする(図4参照)。
この後、樹脂充填剤81は、約120℃の温度にて、硬化される。
その結果、所望の半導体パッケージ構造体11とする(図4参照)。
・上記実施形態の半導体パッケージ構造体11では、2層構造のインターポーザ本体38を用いてインターポーザ21を構成していたが、3層以上の多層構造のインターポーザ本体を用いてインターポーザ21を構成してもよい。逆に、多層構造ではなく単層構造のインターポーザ本体を用いてインターポーザ21を構成してもよい。
・上記実施形態では、インターポーザ本体38の内層のみに配線群を形成した態様であったが、これに限定されず、例えば内層及び上面22に配線群を形成した態様、内層及び下面23に配線群を形成した態様、内層、上面22及び下面23に配線群を形成した態様であってもよい。
図11,12は、前記と異なるのICチップ(半導体素子)15付きインターポーザ(中継基板)61Aを示す平面図とそのY−Y線に沿った視角における断面図とである。
図11,12に示すように、ICチップ15は、インターポーザ21Aの上面22の中心22sから右側にずれて中心15sを有する半導体素子実装領域15Z上に実装されている。即ち、図11に示すように、平面視にて一辺が10mmの正方形を呈するICチップ15の上・下辺および右辺とインターポーザ21Aの上面22の隣接する辺との間には、幅w2mm以下(例えば、1.3mmまたは1.5mm)のフリースペースfsの幅(L)よりも狭い幅wの平面が形成されると共に、ICチップ15の左辺と上記上面22の左辺との間には、長さLが約6mmのフリースペースfsが形成されている。
また、ICチップ15の面接続端子16は、前記同様に、インターポーザ21Aの上面22における前記実装領域15Z内に位置する第1面側端子28とはんだバンプ26を介して接続されている。
図11,12に示すように、ICチップ15は、インターポーザ21Aの上面22の中心22sから右側にずれて中心15sを有する半導体素子実装領域15Z上に実装されている。即ち、図11に示すように、平面視にて一辺が10mmの正方形を呈するICチップ15の上・下辺および右辺とインターポーザ21Aの上面22の隣接する辺との間には、幅w2mm以下(例えば、1.3mmまたは1.5mm)のフリースペースfsの幅(L)よりも狭い幅wの平面が形成されると共に、ICチップ15の左辺と上記上面22の左辺との間には、長さLが約6mmのフリースペースfsが形成されている。
また、ICチップ15の面接続端子16は、前記同様に、インターポーザ21Aの上面22における前記実装領域15Z内に位置する第1面側端子28とはんだバンプ26を介して接続されている。
前記インターポーザ21Aの上面22とICチップ15との間には、前記と同様の樹脂充填剤81が充填され、前記接続部を封着する。即ち、図示しないディスペンサからインターポーザ21Aの上面22におけるフリースペースfs上に樹脂充填剤81を塗布すると、かかる樹脂充填剤81はその流動性(粘性)により、上面22の各辺に沿いつつ半導体実装領域15Z側に流れる。この際、かかる領域15Zと上面22の上・下辺および右辺との幅wが2mm以下(例えば、1.3mmまたは1.5mm)の狭い平面であるため、樹脂充填剤81は、これらの平面を回り込みつつ、実装領域15Z内の第1面側端子28、はんだバンプ26、および面接続端子16の間に均一に進入した後、図12に示すような形状となって固化する。
この結果、図12に示すように、内部に空洞のない樹脂充填剤81により複数組の第1面側端子28、はんだバンプ26、および面接続端子16からなる接続部を封止されたICチップ15付きインターポーザ61Aを得ることができる。
更に、図13に示すように、上記ICチップ15付きインターポーザ61Aを、前記配線基板41の上面42に前記同様にして実装しても良い。即ち、インターポーザ21Aの下面23に位置する第2面側端子29と配線基板41の上面42に位置する面接続パッド46とを、はんだバンプ27を介して接続し、これらの周囲に樹脂充填剤82を充填することにより、図13に示すように、前記同様の半導体パッケージ構造体11Aを形成することもできる。
更に、図13に示すように、上記ICチップ15付きインターポーザ61Aを、前記配線基板41の上面42に前記同様にして実装しても良い。即ち、インターポーザ21Aの下面23に位置する第2面側端子29と配線基板41の上面42に位置する面接続パッド46とを、はんだバンプ27を介して接続し、これらの周囲に樹脂充填剤82を充填することにより、図13に示すように、前記同様の半導体パッケージ構造体11Aを形成することもできる。
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想の一部を以下に列挙する。
(1)前記複数の第1面側端子の表面上には第1面側バンプが形成され、前記複数の第2面側端子の表面上には第2面側バンプが形成されていることを特徴とする上記の中継基板。
(2)前記複数の第1面側端子の表面上には第1面側はんだバンプが形成され、前記複数の第2面側端子の表面上には、前記第1面側はんだバンプよりもはんだ量が多い第2面側はんだバンプが形成されていることを特徴とする上記の中継基板。
(3)前記配線群は前記中継基板本体の内層に配置されていることを特徴とする上記の中継基板。
(4)前記配線群は前記中継基板本体の内層にのみ配置されていることを特徴とする上記の中継基板。
(5)前記中継基板本体は、複数枚のセラミック絶縁材料を積層した構造のセラミック積層焼結体からなり、前記配線群は、前記セラミック積層焼結体の内層に配置されていることを特徴とする上記の中継基板。
(6)前記中継基板本体の厚さは0.1mm以上0.7mm以下であることを特徴とする上記の中継基板。
(7)前記中継基板本体の厚さは0.1mm以上0.3mm以下であることを特徴とする上記の中継基板。
(8)前記半導体素子における少なくとも一辺は10.0mm以上であることを特徴とする上記の中継基板。
(9)前記半導体素子の厚さは1.0mm以下であることを特徴とする上記の中継基板。
(9)前記半導体素子の厚さは1.0mm以下であることを特徴とする上記の中継基板。
(10)熱膨張係数が2.0ppm/℃以上5.0ppm/℃未満であって面接続端子を有する半導体素子が実装される第1面と、第2面とを有し、複数枚のセラミック絶縁材料を積層した構造のセラミック積層焼結体からなる略板形状の中継基板本体と、前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記複数の第1面側端子の表面上に形成された第1面側はんだバンプと、前記複数の第2面側端子の表面上に形成され、前記第1面側はんだバンプよりもはんだ量が多い第2面側はんだバンプと、前記中継基板本体に設けられ、中継基板厚さ方向に延びる複数の導体柱と、中継基板面方向に延びるようにして前記中継基板本体の内層に設けられかつ前記導体柱と接続される複数の配線からなり、隣接する配線同士の間隔が広くなるファンアウト部を有する配線群と、を備え、前記複数の導体柱及び前記配線群を介して、前記第1面側端子及び前記第2面側端子が互いに導通されるとともに、隣接する第2面側端子の間の中心間距離が、隣接する第1面側端子の間の中心間距離よりも大きくなるように設定されていることを特徴とする上記の中継基板。
(11)複数の貫通孔を有するセラミック未焼結体を作製する未焼結体作製工程と、前記複数の貫通孔内に導電性金属を充填する金属充填工程と、前記セラミック未焼結体の表面に導電性金属からなる層を所定パターン状に形成する金属層形成工程と、前記セラミック未焼結体及び前記導電性金属を加熱して焼結させる同時焼成工程とを含むことを特徴とする上記の中継基板の製造方法。
(12)複数の貫通孔を有するセラミック未焼結体を作製する未焼結体作製工程と、前記複数の貫通孔内に導電性金属を充填する金属充填工程と、前記セラミック未焼結体の表面に導電性金属からなる層を所定パターン状に形成する金属層形成工程と、前記金属充填工程及び前記金属層形成工程を経た前記セラミック未焼結体を、前記導電性金属からなる層を内層に配置した状態で複数枚積層しかつ一体化して未焼結積層体を形成する積層工程と、前記セラミック未焼結体及び前記導電性金属を加熱して焼結させる同時焼成工程とを含むことを特徴とする上記の中継基板の製造方法。
11,11A:半導体素子と中継基板と基板とからなる構造体としての半導体パッケージ構造体
15:半導体素子としてのICチップ
15Z:半導体素子実装領域
15s:上記領域の中心
16:面接続端子
21,21A:中継基板としてのインターポーザ
22:(中継基板本体の)第1面としての上面
22s:第1面の中心
23:(中継基板本体の)第2面としての下面
28:第1面側端子としての上面側パッド
29:第2面側端子としての下面側パッド
30,31:導通構造の一部である導体柱
32:導通構造の一部である配線
33:ファンアウト部
36:隣接する第1面側端子の間の中心間距離
37:隣接する第2面側端子の間の中心間距離
38:中継基板本体としてのインターポーザ本体
41:基板としての配線基板
46:面接続パッド
61,61A:半導体素子付き中継基板としてのICチップ付きインターポーザ
71:中継基板付き基板としてのインターポーザ付き配線基板
81:樹脂充填剤
82:樹脂充填剤
15:半導体素子としてのICチップ
15Z:半導体素子実装領域
15s:上記領域の中心
16:面接続端子
21,21A:中継基板としてのインターポーザ
22:(中継基板本体の)第1面としての上面
22s:第1面の中心
23:(中継基板本体の)第2面としての下面
28:第1面側端子としての上面側パッド
29:第2面側端子としての下面側パッド
30,31:導通構造の一部である導体柱
32:導通構造の一部である配線
33:ファンアウト部
36:隣接する第1面側端子の間の中心間距離
37:隣接する第2面側端子の間の中心間距離
38:中継基板本体としてのインターポーザ本体
41:基板としての配線基板
46:面接続パッド
61,61A:半導体素子付き中継基板としてのICチップ付きインターポーザ
71:中継基板付き基板としてのインターポーザ付き配線基板
81:樹脂充填剤
82:樹脂充填剤
Claims (9)
- 絶縁材料からなり、且つ半導体素子が実装される側の第1面、および第2面を有する中継基板本体と、
上記第1面に配置された複数の第1面側端子を含む半導体素子実装領域と、を含み、
上記第1面の中心に対し、上記半導体素子実装領域の中心がずれている、
ことを特徴とする中継基板。 - 前記半導体素子実装領域の中心は、前記第1面の中心を通って当該第1面を形成する何れかの辺に平行な線上に位置し、且つ当該第1面の中心からずれている、
ことを特徴とする請求項1に記載の中継基板。 - 前記半導体素子実装領域の周辺に形成され、当該半導体実装領域を形成する4辺と対応する前記第1面を形成する4辺との間に形成される4つの平面の幅のうち、実装される半導体素子と前記中継基板本体との間に充填される樹脂充填剤を塗布するための平面の幅は、かかる平面に隣接および対向する残りの3つの平面の幅よりも広い、
ことを特徴とする請求項2に記載の中継基板。 - 前記第2面に複数の第2面側端子を配置し、かかる第2面側端子の位置およびこれと導通する前記第1面側端子の位置が、中継基板本体の厚さ方向と垂直の方向に沿ってずれている、
ことを特徴とする請求項1乃至3の何れか一項に記載の中継基板。 - 前記第2面側端子の上に形成される第2面側はんだバンプのはんだ量は、前記第1面側端子の上に形成される第1面側はんだバンプのはんだ量よりも多い、
ことを特徴とする請求項4に記載の中継基板。 - 絶縁材料からなり、且つ半導体素子が実装される側の第1面、および第2面を有する中継基板本体と、
上記第1面に配置された複数の第1面側端子を含む半導体実装領域と、を含み、
上記半導体実装領域の周辺に形成され、当該半導体実装領域を形成する4辺と対応する上記第1面を形成する4辺との間に形成される4つの平面の幅のうち、実装される半導体素子と上記中継基板本体との間に充填される樹脂充填剤を塗布するための平面の幅は、かかる平面に隣接および対向する残りの3つの平面の幅よりも広い、
ことを特徴とする中継基板。 - 請求項1乃至5の何れかの中継基板および面接続端子を有する半導体素子を備え、かつ、
前記中継基板は、前記半導体素子が実装される側の第1面、および第2面を有し、絶縁材料からなる略板形状の中継基板本体と、
前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造と、を備え、
前記半導体素子と、前記中継基板本体との間には、樹脂充填剤が充填されてなり、
前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、
前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一乃至4mm以下の範囲で短く、かつ、
前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、
前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ4mm以上短い、
ことを特徴とする半導体素子付き中継基板。 - 請求項1乃至5の何れかの中継基板および面接続パッドを有する基板を備え、かつ、
前記中継基板は、前記半導体素子が実装される側の第1面、および前記基板の表面上に実装される側の第2面を有し、絶縁材料からなる略板形状の中継基板本体と、
前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造と、を備え、
前記基板と、前記中継基板本体との間には、樹脂充填剤が充填されてなり、
実装される予定の前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、
前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一乃至4mm以下の範囲で短く、かつ、
実装される予定の前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、
前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ4mm以上短い、
ことを特徴とする中継基板付き基板。 - 請求項1乃至5の何れかの中継基板、面接続端子を有する半導体素子、および面接続パッドを有する基板を備え、かつ、
前記中継基板は、前記半導体素子が実装される側の第1面、および前記基板の表面上に実装される側の第2面を有し、絶縁材料からなる略板形状の中継基板本体と、
前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造と、を備え、
前記半導体素子と、前記中継基板本体との間には、樹脂充填剤が充填され、
前記基板と、前記中継基板本体との間には、樹脂充填剤が充填されてなり、
前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、
前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一乃至4mm以下の範囲で短く、かつ、
前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、
前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ4mm以上短い、
ことを特徴とする、半導体素子と中継基板と基板とからなる構造体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007059387A JP2007173862A (ja) | 2003-06-24 | 2007-03-09 | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003179722 | 2003-06-24 | ||
JP2007059387A JP2007173862A (ja) | 2003-06-24 | 2007-03-09 | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004176439A Division JP2005039226A (ja) | 2003-06-24 | 2004-06-15 | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007173862A true JP2007173862A (ja) | 2007-07-05 |
Family
ID=38299906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007059387A Withdrawn JP2007173862A (ja) | 2003-06-24 | 2007-03-09 | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007173862A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009074823A (ja) * | 2007-09-19 | 2009-04-09 | Ngk Spark Plug Co Ltd | 電子部品検査装置用配線基板およびその製造方法 |
KR101549285B1 (ko) | 2008-06-12 | 2015-09-01 | 스미토모 베이클리트 컴퍼니 리미티드 | 반도체소자 탑재 기판 |
US9468100B2 (en) | 2012-01-27 | 2016-10-11 | Murata Manufacturing Co., Ltd. | Multilayer wiring substrate |
JP2018113414A (ja) * | 2017-01-13 | 2018-07-19 | 新光電気工業株式会社 | 半導体装置とその製造方法 |
-
2007
- 2007-03-09 JP JP2007059387A patent/JP2007173862A/ja not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009074823A (ja) * | 2007-09-19 | 2009-04-09 | Ngk Spark Plug Co Ltd | 電子部品検査装置用配線基板およびその製造方法 |
KR101549285B1 (ko) | 2008-06-12 | 2015-09-01 | 스미토모 베이클리트 컴퍼니 리미티드 | 반도체소자 탑재 기판 |
US9468100B2 (en) | 2012-01-27 | 2016-10-11 | Murata Manufacturing Co., Ltd. | Multilayer wiring substrate |
JP2018113414A (ja) * | 2017-01-13 | 2018-07-19 | 新光電気工業株式会社 | 半導体装置とその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7317165B2 (en) | Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate | |
JP4310467B2 (ja) | 複合多層基板及びその製造方法 | |
JP2004356618A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法 | |
JP2008085089A (ja) | 樹脂配線基板および半導体装置 | |
JP4509550B2 (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
US8487439B2 (en) | Laminated and sintered ceramic circuit board, and semiconductor package including the circuit board | |
JP2004311598A (ja) | 補強材付き基板、半導体素子と補強材と基板とからなる配線基板 | |
JP4752612B2 (ja) | 突起電極付き回路基板の製造方法 | |
JP2007173862A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP2012074505A (ja) | 半導体搭載装置用基板、半導体搭載装置 | |
JP2005039241A (ja) | 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP6464762B2 (ja) | 半導体パッケージ基板、および半導体パッケージと、半導体パッケージ基板の製造方法、および半導体パッケージの製造方法 | |
JP5174355B2 (ja) | 配線基板及びその製造方法と半導体装置 | |
JP2005039232A (ja) | 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP2005039226A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP2005039240A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP2005011908A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP2005191075A (ja) | 中継基板及びその製造方法、中継基板付き基板 | |
JP2005039231A (ja) | 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP2005217201A (ja) | 中継基板、中継基板付き基板 | |
JP2004356619A (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP5893975B2 (ja) | 積層焼結セラミック配線基板、及び当該配線基板を含む半導体パッケージ | |
TWI801446B (zh) | 印刷電路板 | |
JP2005039239A (ja) | 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 | |
JP4405253B2 (ja) | 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070518 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090402 |