JP2005039239A - 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 - Google Patents

半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 Download PDF

Info

Publication number
JP2005039239A
JP2005039239A JP2004185211A JP2004185211A JP2005039239A JP 2005039239 A JP2005039239 A JP 2005039239A JP 2004185211 A JP2004185211 A JP 2004185211A JP 2004185211 A JP2004185211 A JP 2004185211A JP 2005039239 A JP2005039239 A JP 2005039239A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
surface side
relay
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004185211A
Other languages
English (en)
Inventor
Kazuhiro Urashima
和浩 浦島
Hajime Saiki
一 斉木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2004185211A priority Critical patent/JP2005039239A/ja
Publication of JP2005039239A publication Critical patent/JP2005039239A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81192Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】半導体素子の接合部分に信頼性を付与でき、しかも比較的安価な半導体素子と中継基板と基板とからなる構造体を提供すること。
【解決手段】本発明の構造体11は、面接続端子16を有する半導体素子15と、中継基板21と、面接続パッド46を有する基板41とからなる。中継基板21を構成する中継基板本体38は、有機絶縁材料からなる略板形状の部材である。中継基板本体38の第1面22側には複数の第1面側端子28が配置され、第2面23側には複数の第2面側端子29が配置されている。中継基板本体38には、第1面側端子28及び第2面側端子29を互いに導通させる導通構造30,31が設けられている。また、中継基板本体38には、半導体素子15の面接続端子16と接続されないダミー端子91,92及びダミー導体柱100のうち、少なくとも一方が形成されている。
【選択図】 図1

Description

本発明は、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体に関するものである。
近年、ICチップが実装された配線基板(ICチップ搭載基板やICパッケージ基板など)とマザーボード等のプリント基板とをじかに接続するのではなく、配線基板とマザーボード等のプリント基板との間にインターポーザと呼ばれる中継基板を介在させ、それらを互いに接続した構造体が各種知られている(例えば、特許文献1参照)。
また、この種の構造体に用いられるICチップは、一般に熱膨張係数が2.0ppm/℃〜5.0ppm/℃程度の半導体材料(例えばシリコン等)を用いて形成される。一方、中継基板や配線基板については、それよりも熱膨張係数がかなり大きい樹脂材料等を用いて形成されることが多い。
ただし、ICチップとICチップ搭載基板との間に中継基板を介在させる構造体については、現在知られていない。
そこで本願発明者は、ICチップとICチップ搭載基板との間に中継基板を介在させた構造体を実現するために、中継基板の上面にICチップ実装用の上面側パッドを形成し、中継基板の下面にICチップ搭載基板と接続される下面側パッドを形成することを考えている。
また、中継基板の厚さ方向に延びる複数の導体柱を設け、これら導体柱を介して上面側パッド群と下面側パッド群とを互いにダイレクトに接続して導通させることを考えている。さらに、必要に応じて上面側パッドや下面側パッドの上にはんだバンプを形成することも考えている。
特開2000−208661号公報(図2(d)等)
最近、ICチップの高速化に伴い、ICチップを大型化してより多くの演算回路を形成しようとする動向がある。しかし、ICチップの処理能力が向上すると発熱量も増大することから、熱応力の影響も次第に大きくなる。また、ICチップをICチップ搭載基板やICパッケージ基板に実装する際には、一般にはんだが使用されるが、前記はんだが溶融温度から常温に冷却する際には、ICチップと、ICチップ搭載基板やICパッケージ基板との熱膨張係数差に起因して、実装部分に熱応力が発生する。
また、本願発明者が考えるICチップとICチップ搭載基板との間に中継基板を介在させた構造体において、ICチップを、中継基板付きICチップ搭載基板や、中継基板付きICパッケージ基板にはんだ実装する際には、前記はんだが溶融温度から常温に冷却するときに、前記中継基板と、ICチップ搭載基板やICパッケージ基板との間にも熱応力が発生する。
そして、大きな熱応力が、中継基板と、ICチップ搭載基板またはICパッケージ基板との界面等に作用することで、中継基板と、ICチップ搭載基板またはICパッケージ基板との接合部分にクラック等が生じるおそれがある。それゆえ、中継基板とICチップ搭載基板またはICパッケージ基板との間に高い接続信頼性を付与できなくなるという問題がある。
さらに、中継基板本体に変形がある場合、中継基板本体の上面または下面の平坦性が損なわれたり、中継基板全体に歪みが生じたりする。それゆえ、中継基板にICチップを正確に実装できなくなるか、ICチップ搭載基板またはICパッケージ基板に中継基板を正確に実装できなくなる。
また上記それぞれの実装の際に、中継基板本体に変形がある場合、ICチップと中継基板との接合部分や、中継基板とICチップ搭載基板またはICパッケージ基板との接合部分に異常な熱応力がかかり、クラック等が生じやすくなる。よって、中継基板本体には、極めて正確な寸法精度が要求される。
本発明は上記の課題に鑑みてなされたものであり、その目的は、接続信頼性に優れた、半導体素子と中継基板と基板とからなる構造体を提供することにある。また、本発明の別の目的は、上記の優れた構造体を実現するうえで好適な、半導体素子付き中継基板、中継基板付き基板を提供することにある。
そして、上記の課題を解決する手段としては、面接続端子を有する半導体素子を備え、かつ、前記半導体素子が実装される第1面と、第2面とを有し、有機絶縁材料からなる略板形状の中継基板本体と、前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造とを備え、前記中継基板本体には、前記半導体素子の面接続端子と接続されないダミー端子及びダミー導体柱のうち、少なくとも一方が形成されていることを特徴とする半導体素子付き中継基板がある。
また、上記の課題を解決する他の手段としては、面接続パッドを有する基板を備え、かつ、半導体素子が実装される予定の第1面と、前記基板の表面上に実装される第2面とを有し、有機絶縁材料からなる略板形状の中継基板本体と、前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造とを備え、前記中継基板本体には、前記半導体素子の面接続端子と接続されないダミー端子及びダミー導体柱のうち、少なくとも一方が形成されていることを特徴とする中継基板付き基板がある。
さらに、上記の課題を解決する他の手段としては、面接続端子を有する半導体素子を備え、面接続パッドを有する基板を備え、かつ、前記半導体素子が実装される第1面と、前記基板の表面上に実装される第2面とを有し、有機絶縁材料からなる略板形状の中継基板本体と、前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造とを備え、前記中継基板本体には、前記半導体素子の面接続端子と接続されないダミー端子及びダミー導体柱のうち、少なくとも一方が形成されていることを特徴とする、半導体素子と中継基板と基板とからなる構造体がある。
上記解決手段において、「前記中継基板本体には、前記半導体素子の面接続端子と接続されないダミー端子及びダミー導体柱のうち、少なくとも一方が形成されている」とは、ダミー端子が、半導体素子の面接続端子と、直接的または間接的に電気的接続がなされていないことや、ダミー導体柱が、半導体素子の面接続端子と、直接的または間接的に電気的接続がなされていないことを示す。
また、中継基板本体に形成されるダミー端子は、前記中継基板本体の第1面側に配置されるか、前記中継基板本体の第2面側に配置されるか、または、第1面及び第2面の両側に配置される。さらに、中継基板本体に設けられるダミー導体柱は、前記中継基板本体の第1面側から第2面側までを貫通する形態にて形成されるか、または、前記中継基板本体の内部のみに存在する形態にて形成される。
また、上記ダミー端子及びダミー導体柱のうち、少なくとも一方が形成されていればよく、上記ダミー端子及びダミー導体柱の両方が形成されていてもよい。ここで、中継基板本体をより確実に変形を防止する為には、上記ダミー端子及びダミー導体柱の両方が形成されている方が好ましい。さらに、前記ダミー端子と、ダミー導体柱とは、互いに接続していてもよい。
また、上記ICチップとICチップ搭載基板との間に中継基板を介在させた構造体において、ICチップよりも熱膨張係数がかなり大きい樹脂材料等を用いて形成される配線基板との熱膨張差の緩和の為に、前記中継基板には、ICチップと、配線基板との中間の熱膨張係数を有する材料を使用することが好ましい。
上記解決手段においては、前記中継基板本体には、前記半導体素子の面接続端子と接続されないダミー端子及びダミー導体柱のうち、少なくとも一方が形成されている。上記解決手段によると、ダミー端子及びダミー導体柱が有るため、中継基板本体の有機絶縁材料部分に、導体部分(金属部分)が均一に配置され、結果として有機絶縁材料部分が補強される。ゆえに、中継基板本体に変形が生じるのを効果的に防止することが可能となる。また、中継基板本体の第1面または第2面の平坦性が損なわれたり、中継基板全体に歪みが生じたりすることが防止される。それゆえ、中継基板にICチップを正確に実装できなくなるか、ICチップ搭載基板またはICパッケージ基板に中継基板を正確に実装できなくなることがない。また、概して有機絶縁材料はセラミック材料ほど高価ではないため、これを中継基板本体の形成材料として使用することで、低コスト化を達成しやすくなる。さらに、絶縁性を有する材料からなる中継基板本体であれば、導通構造の周囲に絶縁層を配置する必要がなく、構造の簡略化及び低コスト化を達成しやすくなる。
結果として、ICチップと中継基板との接合部分や、中継基板とICチップ搭載基板またはICパッケージ基板との接合部分に異常な熱応力がかかることがなく、これらの接合部分にクラック等が生じにくくなる。以上より、接続信頼性に優れた、半導体素子と中継基板と基板とからなる構造体を提供することが可能となる。また、上記の優れた構造体を実現するうえで好適な、半導体素子付き中継基板、中継基板付き基板を提供することが可能となる。
なお、ダミー端子及びダミー導体柱は、中継基板本体の有機絶縁材料部分における任意の位置に配置されることができる。例えば、第1面内に半導体素子実装領域がある場合、ダミー端子及びダミー導体柱は、半導体素子実装領域の内側に存在していてもよく、半導体素子実装領域の外側(即ち中継基板本体の外周部付近)に存在していてもよい。なお、導通構造の配置に疎密があるような場合については、ダミー端子及びダミー導体柱は、導通構造が疎に配置された部分に優先的に配置されることが望ましい。即ち、導通構造が密に配置された部分は剛性が相対的に高くて中継基板本体に変形が生じにくいが、導通構造が疎に配置された部分は相対的に剛性が低くて中継基板本体に変形が生じやすいからである。よって、後者の部分の剛性を高めるうえで、ダミー端子及びダミー導体柱を設ける意義があるからである。なお、前記導通構造の例としては、中継基板厚さ方向に延びる導体柱を挙げることができる。導通構造は、中継基板厚さ方向に延びる1つの導体柱により構成されていてもよく、中継基板厚さ方向に延びる2つ以上の導体柱により構成されていてもよい。また、上記解決手段におけるダミー導体柱は、導体柱と同じ構造であってもよく、異なる構造であってもよい。
さらに、上記の課題を解決する別の手段としては、熱膨張係数が2.0ppm/℃以上5.0ppm/℃未満であって面接続端子を有する半導体素子が実装される第1面と、第2面とを有し、1枚の樹脂絶縁材料からなる構造または複数枚の樹脂絶縁材料を積層した構造の略板形状の中継基板本体と、前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記複数の第1面側端子の表面上に形成された第1面側はんだバンプと、前記複数の第2面側端子の表面上に形成された第2面側はんだバンプと、前記中継基板本体に設けられ、中継基板厚さ方向に延びる複数の導体柱とを備え、前記中継基板本体には、前記半導体素子の面接続端子と接続されないダミー導体柱及びダミー端子のうち、少なくとも一方が形成されていることを特徴とする中継基板としても良い。
また、前記ICチップと、前記中継基板との接合部分にクラック等が生じるのを防止するために、前記ICチップと前記中継基板との間に、樹脂充填剤を充填することが好ましい。
さらに、前記中継基板と、ICチップ搭載基板またはICパッケージ基板との接合部分にクラック等が生じるのを防止するために、前記中継基板と前記配線基板との間に、樹脂充填剤を充填することが好ましい。
上記の解決手段を実現するうえで好適な手段としては、前記半導体素子の平面視の大きさよりも、前記中継基板本体の平面視の大きさが大きいことが好ましい。即ち、半導体素子及び中継基板本体がいずれも略矩形状であるような場合(即ちいずれも四辺を有する形状であるような場合)には、前記半導体素子の厚さ方向と垂直方向の辺の長さよりも、前記中継基板本体の厚さ方向と垂直方向の辺の長さが大きいことが好ましい。
ここでは、前記半導体素子の厚さ方向と垂直方向の少なくとも一辺の長さよりも、前記中継基板本体の厚さ方向と垂直方向の辺の長さのうち、対応する一辺の長さが大きければよい。例えば、中継基板本体の対向する二辺は、対応する半導体素子の二辺の長さと同じであって、中継基板本体の残りの対向する二辺のみの長さが、対応する半導体素子の二辺の長さよりもそれぞれ大きくてもよい。
前記半導体素子の平面視の大きさよりも、前記中継基板本体の平面視の大きさが大きいことにより、前記半導体素子と前記中継基板本体との隙間に前記樹脂充填剤を充填する際に、中継基板本体表面(第1面)に、樹脂充填剤を塗布する平面(フリースペース)が確保される為、容易に前記樹脂充填剤を充填することが可能であるからである。つまり、フリースペース上に樹脂充填剤を塗布した場合、たとえ塗布の仕方が多少ラフであったとしても、いわゆる毛細管現象によって樹脂充填剤が隙間に自然に吸い込まれ、隙間のほぼ全域に行き渡るためである。しかも、平面的なフリースペース上には隙間を埋めるのに十分な量の樹脂充填剤を供給することができるからである。
上記中継基板本体表面(第1面)に、樹脂充填剤を塗布する平面(フリースペース)がある場合、前記フリースペースには、特に、前記中継基板本体のダミー端子及びダミー導体柱のうち、少なくとも一方が形成されていることが好ましい。かかるフリースペースは先に述べたとおり導通構造が疎に配置された部分であると言えるが、この構成によれば、中継基板本体に上記のようなフリースペースが有る場合であっても、中継基板本体に変形が生じることを効果的に防止することが可能となる。
より好ましくは、前記半導体素子の厚さ方向と垂直方向の一辺の長さよりも、前記中継基板本体の辺のうち、上記半導体素子の一辺と対応する一辺が1.0mm以上の範囲で大きいことが好ましい。
さらに、より好ましくは、前記半導体素子の厚さ方向と垂直方向の一辺の長さよりも、前記中継基板本体の辺のうち、上記半導体素子の一辺と対応する一辺が2.0mm以上の範囲で大きいことがより好ましい。これらによると、前記フリースペースが確実に確保される為、より容易に前記樹脂充填剤を充填することが可能であるからである。
但し、上記において、さらに、前記半導体素子の厚さ方向と垂直方向の一辺の長さよりも、前記中継基板本体の辺のうち、上記半導体素子の一辺と対応する一辺が5.0mm以下の範囲で大きいことが好ましい。前記半導体素子の厚さ方向と垂直方向の一辺の長さよりも、前記中継基板本体の辺のうち、上記半導体素子の一辺と対応する一辺が5.0mmより大きい場合、前記フリースペースが必要以上に大きすぎる為、中継基板本体自体が大型化してしまうため好ましくない。
従って、上記によると、前記半導体素子と、前記中継基板本体との間には、樹脂充填剤が充填されるか、または、前記基板と、前記中継基板本体との間には、樹脂充填剤が充填されるように構成されている。
このため、半導体素子(例えば、ICチップ)と、基板(例えばICチップ搭載基板やICパッケージ基板等の配線基板)との間の実装部分における熱応力が緩和される。即ち、半導体素子と、中継基板本体(インターポーザ本体)との間または、基板(例えばICチップ搭載基板やICパッケージ基板等の配線基板)と、中継基板本体(インターポーザ本体)との間における熱応力が緩和される。ゆえに、接続信頼性に優れた、半導体素子と中継基板と基板とからなる構造体を提供することが可能となる。
さらに、上記においては、前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一であり、かつ、前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ長い構成を有することが好ましい。
ここで、前記半導体素子の平面視の大きさよりも、前記中継基板本体の平面視の大きさが大きい構成である場合、前記半導体素子と、前記中継基板本体との間に前記樹脂充填剤を充填する際に、中継基板本体表面(第1面)に、樹脂充填剤を塗布することが可能な平面(フリースペース)が確保される為、容易に前記樹脂充填剤を充填することが可能である。
しかし、前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さが、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さよりもそれぞれ長く、かつ、前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する他の二辺の長さが、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する他の二辺に対応する二辺の長さよりもそれぞれ長い場合には、下記の問題点が生じる。つまり、半導体素子の四辺の周りの何れにも、平面視、中継基板本体の第1面の一部が露出する場合には、下記の問題点が生じることがある。
即ち、上記の様に、半導体素子の四辺の周りの何れにも、樹脂充填剤を塗布することが可能な平面(フリースペース)が確保される場合、樹脂充填剤を半導体素子の四辺の周りのフリースペースに塗布して、ICチップと中継基板との接合部分に樹脂充填剤を充填する際に、塗布した樹脂充填剤が、前記ICチップと、前記中継基板との間に完全に充填されず、空洞が発生する不具合が生じてしまう可能性がある。
この不具合は、半導体素子の四辺の周りのフリースペース上を、塗布した樹脂充填剤が半導体素子の周りを回り込むように流れてしまい、結果として、半導体素子の四辺の周りを樹脂充填剤が取り囲んでしまうことに起因する。すると、半導体素子と、中継基板との間に、樹脂充填剤の空洞が発生してしまう。このように、樹脂充填剤に空洞が発生すると、ICチップと、中継基板との接合部分にクラック等が生じるのを完全に防止することが出来ない。
上記の解決手段は、前記半導体素子の厚さ方向と垂直方向の辺のうち、対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の対向する二辺に対応する二辺の長さとそれぞれ略同一であり、かつ、前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ長い構成を有することが好ましい。つまり、半導体素子の四辺の周りの全てにおいて、平面視で中継基板本体の第1面の一部が露出することはない構成を有することが好ましい。
即ち、上記の様に、半導体素子の四辺の周りの全てにおいて、樹脂充填剤を塗布することが可能な平面(フリースペース)が確保されることはなく、半導体素子の一部の辺の周りにおいてのみフリースペースが確保される。この為、塗布した樹脂充填剤が半導体素子の周りを回り込むように流れてしまうことがない。
よって、半導体素子の四辺の周りを樹脂充填剤が取り囲んでしまうことがなく、半導体素子と、中継基板との間に、樹脂充填剤の空洞の発生を確実に防止することができる。さらに、ICチップと、中継基板との接合部分にクラック等が生じるのを防止することが可能となる。
上記の解決手段において、より好ましくは、前記半導体素子の一辺のみの周りにおいて、平面視で前記中継基板本体の第1面の一部が露出する構成を有することが良い。半導体素子の四辺の周りを樹脂充填剤が取り囲むのを確実に防止して、半導体素子と、中継基板との間に、樹脂充填剤の空洞の発生をより確実に防止することができるからである。
上記の解決手段において、より好ましくは、前記半導体素子の厚さ方向と垂直方向の辺のうち、他の対向する二辺の長さは、前記中継基板本体の厚さ方向と垂直方向の辺のうち、前記半導体素子の他の対向する二辺に対応する二辺の長さよりもそれぞれ1.0mm以上の範囲で長いことが良い。即ち、前記半導体素子の一辺のみの周りにおいて、平面視で前記中継基板本体の第1面の一部が、前記半導体素子の一辺と垂直の方向に1.0mm以上の幅にて露出する構成を有することが良い。
さらに、より好ましくは、前記半導体素子の厚さ方向と垂直方向の一辺の長さよりも、前記中継基板本体の辺のうち、上記半導体素子の一辺と対応する一辺が2.0mm以上の範囲で大きいことがより好ましい。即ち、前記半導体素子の一辺のみの周りにおいて、平面視、前記中継基板本体の第1面の一部が、前記半導体素子の一辺と垂直の方向に2.0mm以上の幅にて露出する構成を有することが良い。
これらによると、前記フリースペースが確実に確保される為、より容易に前記樹脂充填剤を充填することが可能であるからである。
但し、上記において、さらに、前記半導体素子の厚さ方向と垂直方向の一辺の長さよりも、前記中継基板本体の辺のうち、上記半導体素子の一辺と対応する一辺が5.0mm以下の範囲で大きいことが好ましい。即ち、さらに、前記半導体素子の一辺のみの周りにおいて、平面視で、前記中継基板本体の第1面の一部が、前記半導体素子の一辺と垂直の方向に5.0mm以下の幅にて露出する構成を有することが良い。
前記半導体素子の厚さ方向と垂直方向の一辺の長さよりも、前記中継基板本体の辺のうち、上記半導体素子の一辺と対応する一辺が5.0mmより大きい場合、前記フリースペースが必要以上に大き過ぎる為、中継基板本体自体が大型化してしまうため好ましくない。
上記の解決手段を実現するうえで好適なものとしては、上記構成に加えて、面接続端子を有する半導体素子が実装される第1面と、第2面とを有し、有機絶縁材料からなる略板形状の中継基板本体と、前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造とを備え、隣接する第2面側端子の間の中心間距離が、隣接する第1面側端子の間の中心間距離よりも大きくなるように設定されていることを特徴とする中継基板を用いることが好適である。
さらに、面接続端子を有する半導体素子を備え、かつ、前記半導体素子が実装される第1面と、第2面とを有し、有機絶縁材料からなる略板形状の中継基板本体と、前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造とを備え、隣接する第2面側端子の間の中心間距離が、隣接する第1面側端子の間の中心間距離よりも大きくなるように設定されている中継基板を備えたことを特徴とする半導体素子付き中継基板、を用いることも好適である。
加えて、熱膨張係数が5.0ppm/℃以上であって面接続パッドを有する基板を備え、かつ、第1面と、前記基板の表面上に実装される第2面とを有し、有機絶縁材料からなる略板形状の中継基板本体と、前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造とを備え、隣接する第2面側端子の間の中心間距離が、隣接する第1面側端子の間の中心間距離よりも大きくなるように設定されている中継基板を備えたことを特徴とする中継基板付き基板、を用いることも好適である。
即ち、これらの好適な例によると、隣接する第2面側端子の間の中心間距離が、隣接する第1面側端子の間の中心間距離よりも大きくなるように設定されているため、第2面側端子上に例えばバンプを容易に形成すること等が可能となる。ゆえに、製造が比較的容易な中継基板とすることができる。またこの場合、第2面側端子に対応する面接続パッドの間の中心間距離も大きめに設定可能となるため、基板(例えば、ICチップ搭載基板やICパッケージ基板)側の面接続パッド上に例えばバンプを容易に形成すること等が可能となる。ゆえに、製造が比較的容易な基板とすることができる。また、基板の歩留まりが向上して不良品発生率が低下するため、低コスト化にも寄与する。
さらに、第2面側端子上及び面接続パッド上に所望の大きさのバンプが形成可能となる結果、中継基板と基板との間に高い接続信頼性を付与することができる。また、概して有機絶縁材料はセラミック材料ほど高価ではないため、これを中継基板本体の形成材料として使用することで、低コスト化を達成しやすくなる。さらに、絶縁性を有する材料からなる中継基板本体であれば、導通構造の周囲に絶縁層を配置する必要がなく、構造の簡略化及び低コスト化を達成しやすくなる。
上記の解決手段において、前記半導体素子としては、熱膨張係数が2.0ppm/℃以上5.0ppm/℃未満であって面接続端子を有するものを使用することが好適である。かかる半導体素子の例としては、熱膨張係数が2.6ppm/℃程度のシリコンからなる半導体集積回路チップ(ICチップ)などを挙げることができる。前記面接続端子とは、電気的接続のための端子であって、面接続によって接続を行うものを指す。なお、面接続とは、被接続物の平面上に線状や格子状(千鳥状も含む)にパッドあるいは端子を形成し、それら同士を接続する場合を指す。なお、前記半導体素子の大きさ及び形状は特に限定されないが、少なくとも一辺が10.0mm以上であることがよい。このような大型の半導体素子になると、発熱量も増大しやすく熱応力の影響も次第に大きくなるため、本願発明の課題が発生しやすくなるからである。また、半導体素子の厚さは特に限定されないが、1.0mm以下であることがよい。半導体素子の厚みが1.0mm以下になると、半導体素子の強度が弱まってクラック等が生じるおそれがあり、それゆえ半導体素子と中継基板との間に高い接続信頼性を付与できない、という本願発明の課題が発生しやすくなるからである。
前記基板としては、例えば、熱膨張係数が5.0ppm/℃以上であって面接続パッドを有するものが使用される。前記基板としては、半導体素子やその他の電子部品などが実装される基板、特には半導体素子やその他の電子部品などが実装され、それらを電気的に接続する導体回路を備えた配線基板が挙げられる。熱膨張係数が5.0ppm/℃以上であるという条件を満たしていれば、基板の形成材料については特に限定されず、コスト性、加工性、絶縁性、機械的強度などを考慮して適宜選択することができる。前記基板としては、例えば、樹脂基板、セラミック基板、金属基板などが挙げられる。
前記樹脂基板の具体例としては、EP樹脂(エポキシ樹脂)基板、PI樹脂(ポリイミド樹脂)基板、BT樹脂(ビスマレイミド−トリアジン樹脂)基板、PPE樹脂(ポリフェニレンエーテル樹脂)基板などがあるが、これらに限ることはない。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)やポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質PTFE等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。前記セラミック基板の具体例としては、例えば、アルミナ基板、ベリリア基板、ガラスセラミック基板、結晶化ガラス等の低温焼成材料からなる基板などがあるが、これらに限ることはない。前記金属基板の具体例としては、例えば、銅基板や銅合金基板、銅以外の金属単体からなる基板、銅以外の金属の合金からなる基板などがあるが、これらに限ることはない。
また、基板が有する面接続パッドとは、中継基板との電気的接続のための端子用パッドであって、面接続によって接続を行うものを指す。かかる面接続パッドは例えば線状や格子状(千鳥状も含む)に形成される。
前記中継基板は、有機絶縁材料からなる略板形状の中継基板本体を有している。中継基板本体の殆どの部分は、樹脂等に代表される有機絶縁材料からなる。有機絶縁材料に選択されうる樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、エポキシ・ポリフェノール樹脂、ポリフェニルエーテル樹脂、マレイミド樹脂、尿素樹脂、シアナート樹脂等といった熱硬化性樹脂や、アクリル樹脂、シリコーン樹脂、ポリアミド樹脂、ポリイミド樹脂、ウレタン樹脂、ポリエステル樹脂等といった熱可塑性樹脂などを挙げることができる。このほかにも、例えば、シリコーン系エラストマー、フッ素系エラストマー、オレフィン系エラストマー、スチレン系エラストマー、ウレタン系エラストマー、ポリアミド系エラストマー等といったエラストマー系材料の選択も可能である。あるいは、シリコーンゴム、フッ素ゴム、エチレンアクリルゴム等といったゴム系材料の選択も可能である。
ここに列挙した樹脂材料等には、少量であれば無機物が含まれていてもよい。その具体例としては、シリカ等のようなセラミックフィラーや、ガラスフィラーなどが挙げられる。フィラーは粒状でも繊維状でもよい。ただし、中継基板本体における樹脂絶縁材料の含有量は、重量比で70%以上、好ましくは80%以上、さらに好ましくは95%以上であることがよい。樹脂材料中に無機物を含む材料の具体例としては、エポキシ樹脂中にガラスフィラーまたはガラスクロスを含むガラスエポキシ樹脂がある。なお、中継基板本体に使用される樹脂には、硬化剤、難燃剤、可塑剤などが少量含まれていてもよい。
前記中継基板本体を構成する樹脂材料のヤング率は特に限定されるべきではないが、強いて言えば25GPa以下(ただし、0GPaは除く。)であることが好ましい。その理由は、ヤング率が25GPaを超える樹脂材料からなる中継基板本体であれば、熱応力の影響を軽減する効果を期待できるからである。なお、樹脂材料のヤング率は、0.01GPa以上1GPa以下(即ち10MPa以上1000MPa以下)がさらに好ましく、0.01GPa以上0.3GPa以下(即ち10MPa以上300MPa以下)が特に好ましい。ヤング率が0.3GPa以下であると十分な応力軽減効果を得ることができる。上記のような低ヤング率の樹脂材料の好適例としては、シリコーン系エラストマー等のエラストマー系材料や、シリコーンゴム、フッ素ゴム等といったゴム系材料や、エポキシ樹脂、フェノール樹脂、エポキシ・ポリフェノール樹脂、シリコーン樹脂、ポリアミド樹脂、ポリイミド樹脂、ポリエステル樹脂等の材料を挙げることができる。
ここで「ヤング率」とは、例えばJIS R 1602に規定する弾性率試験方法による測定値をいい、より具体的には超音波パルス法による測定値をいう。超音波パルス法では、超音波パルスが試験片を伝播するときの速度に基づいて動的弾性率を測定する。
中継基板本体を構成する樹脂絶縁材料は、上記のように低ヤング率であることに加えて、低熱膨張性であることが好ましい。例えば、前記基板が熱膨張係数10.0ppm/℃以上30.0ppm/℃以下の樹脂基板である場合、中継基板本体を構成する樹脂絶縁材料の熱膨張係数は5.0ppm/℃以上20.0ppm/℃以下、特には5.0ppm/℃以上10.0ppm/℃以下であることがよい。その理由は、中継基板本体の熱膨張係数が5.0ppm/℃未満であると、半導体素子との熱膨張係数差が小さくなる一方、樹脂基板との熱膨張係数差が大きくなる。よって、中継基板と樹脂基板との接合部分に大きな応力が作用するようになり、好ましくないからである。逆に、中継基板本体の熱膨張係数が20.0ppm/℃を超えると、樹脂基板との熱膨張係数差が小さくなる一方、半導体素子との熱膨張係数差が大きくなる。よって、中継基板と半導体素子との接合部分に大きな応力が作用するようになり、好ましくないからである。
中継基板本体の厚さは、特に限定されないが、強いて言えば0.3mm以上1.0mm以下であることが好ましく、さらには0.3mm以上0.7mm以下であることがより好ましい。厚さが0.3mm未満であると、中継基板本体の介在による効果、即ち応力軽減効果が十分に得られない可能性があるからである。また、厚さが1.0mmを超えると、構造体全体の厚さが増すばかりでなく、小径の導通構造の形成が困難になり製造コストが高くつくおそれがあるからである。
導体柱の直径は特に限定されるべきではないが、第1面側接続端子及び第2面側接続端子の直径よりも小さいことがよく、具体的には100μm以下であることが好ましく、80μm以下であることが特に好ましい(ただし0μmは除く。)。かかる導体柱が小径であると、中継基板本体の内部における導体柱の占有率が小さくなり、その分だけ中継基板本体の内部に配線を形成可能なスペースが増えるからである。
前記中継基板本体の第1面側には複数の第1面側端子が配置される一方、第2面側には複数の第2面側端子が配置されている。
前記第1面側端子の数については特に限定されるべきではないが、通常は半導体素子が有する面接続端子の数に準じるようにして設定される。第1面側端子の大きさについても特に限定されるべきではないが、具体的には直径125μm以下、特には直径100μm以下であることがよい(ただし0μmは除く。)。かかる中心間距離があまりに大きすぎると、今後予想される半導体素子のファイン化に十分に対応できない可能性があるからである。また、隣接する前記第1面側端子間の中心間距離は250μm以下、さらには200μm以下、特には150μm以下であることがよい(ただし0μmは除く。)。その理由は、かかる中心間距離がこの程度まで微小化したときに、第2面側端子の形成が困難化する、という課題が発生しやすくなるからである。
また、複数の第2面側端子の数、大きさ等についても特に限定されるべきではないが、通常、第2面側端子の数は前記第1面側端子の数とほぼ同じだけ形成される。なお、ダミー端子の大きさや形状は、第1面側端子や第2面側端子の大きさや形状と同じであってもよく、異なっていてもよい。また、ダミー端子は、第1面側端子や第2面側端子の形成時に併せて形成されてもよく、この場合には工数減につながり、低コスト化が図りやすくなる。
前記中継基板本体には、第1面側端子及び第2面側端子を互いに導通させる導通構造が設けられている。前記導通構造は、中継基板厚さ方向に延びる複数の導体柱と、中継基板面方向に延びかつ前記導体柱と接続される複数の配線からなる配線群とによって構成され、前記配線群は、隣接する配線同士の間隔が広くなるファンアウト部を有していることが好ましい。ここで「隣接する配線同士の間隔が広くなる」とは、主として中継基板本体中央部から中継基板本体外周部に向かう複数の配線がある場合において、隣接する配線同士が中継基板面方向に離れる結果、それら配線同士の間隔が広くなることを意味する。なお、隣接する第2面側端子間の中心間距離が隣接する第1面側端子間の中心間距離よりも大きい構造は、ファンアウト部を有する配線群を設けることにより、比較的容易に実現することができる。
前記導体柱は、例えば中継基板本体に設けられた孔内に導電性金属を充填することにより形成可能である。かかる導体柱の一方の端面上には第1面側接続端子が配置されることがよく、他方の端面上には第2面側接続端子が配置されることがよい。前記導電性金属としては特に限定されないが、例えば銅、金、銀、白金、パラジウム、ニッケル、スズ、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される1種または2種以上の金属を挙げることができるが、これらに限ることはない。2種以上の金属からなる導電性金属としては、例えば、スズ及び鉛の合金であるはんだ等を挙げることができる。2種以上の金属からなる導電性金属として、鉛フリーのはんだ(例えば、Sn−Ag系はんだ、Sn−Ag−Cu系はんだ、Sn−Ag−Bi系はんだ、Sn−Ag−Bi−Cu系はんだ、Sn−Zn系はんだ、Sn−Zn−Bi系はんだ等)を用いても勿論よい。複数の孔内に導電性金属を充填する具体的な手法としては、例えば、導電性金属を含む非固形状材料(例えば導電性金属ペースト)を作製しそれを印刷充填する手法があるほか、導電性金属めっきを施す手法などがある。また、非固形状の材料、具体的には金属塊や金属柱などを孔内に埋め込むという手法を採用してもよい。なお、導電性金属の充填によって導体柱を形成する場合、内部に空洞が生じないように孔をほぼ完全に埋めることが好ましい。その理由は、導体柱の低抵抗化を図るとともに、導体柱自体の強度を高めるためである。もっとも、前記導体柱は、必ずしも孔全体に導体を充填した中実状構造でなくてもよく、孔の内壁面にのみ導体を設けた中空状構造(例えばめっきスルーホールのような構造)であってもよい。
導体柱の直径は特に限定されるべきではないが、第1面側接続端子及び第2面側接続端子の直径よりも小さいことがよく、具体的には100μm以下であることが好ましく、80μm以下であることが特に好ましい(ただし0μmは除く。)。かかる導体柱が小径であると、中継基板本体の内部における導体柱の占有率が小さくなり、その分だけ中継基板本体の内部に配線を形成可能なスペースが増えるからである。
前記配線は、例えば中継基板本体に導電性金属からなる層を所定パターン状に形成したものが好適である。前記導電性金属としては特に限定されないが、例えば銅、金、銀、白金、パラジウム、ニッケル、スズ、鉛、チタン、タングステン、モリブデン、タンタル、ニオブなどから選択される1種または2種以上の金属を挙げることができるが、これらに限ることはない。2種以上の金属からなる導電性金属としては、例えば、スズ及び鉛の合金であるはんだ等を挙げることができる。配線を形成する具体的な手法としては、例えば、導電性金属を含む非固形状材料(例えば導電性金属ペースト)を作製しそれを印刷する手法があるほか、導電性金属めっきを施す手法、導電性金属をスパッタする手法などがある。なお、配線形成用の導電性金属は、導体柱形成用の導電性金属と同種のものであってもよく、異種のものであってもよい。
ここで、隣接する配線同士の間隔が広くなるファンアウト部を有する配線群は、中継基板本体の表層または内層のいずれに配置されていてもよいが、とりわけ中継基板本体の内層に配置されていることが望ましい。中継基板本体の表層に配線群を配置した場合、はんだの付着等を避けるための保護構造(例えばソルダーレジスト)を形成する必要が生じ、構造の複雑化や高コスト化につながるおそれがある。これに対して、中継基板本体の内層に配線群を配置すれば、はんだの付着等を避けるための構造が不要になり、構造の複雑化や高コスト化を防止することができるからである。しかも、中継基板本体の表層(特に第1面側の表層)に配線群を配置した場合であって、第1面側接続端子が多端子化したり中心間距離が微小化したようなときには、配線の引き回しが困難になり、中継基板の製造が困難になってしまう。これに対して、中継基板本体の内層に配線群を配置すれば、第1面側接続端子の状態にあまり左右されることなく、配線の引き回しを比較的自由に行うことができる。よって、中継基板の製造が困難になりにくい。
上記解決手段における樹脂充填剤としては、例えば、エポキシ樹脂、ビスマレイミドトリアジン樹脂、フェノール樹脂、ポリフェニルエーテル樹脂等といった熱硬化性樹脂が選択可能である。これらの熱硬化性樹脂には光硬化性が付与されていてもよい。また、樹脂充填剤として、ポリアミド樹脂、シリコーン樹脂、ウレタン樹脂、アクリル樹脂、ポリエステル樹脂等といった熱可塑性樹脂を選択してもよい。前記樹脂中には、熱膨張係数の調整等のために無機または有機のフィラーが含まれていてもよい。半導体素子と中継基板本体との隙間を埋める樹脂充填剤については、半導体素子の熱膨張係数及び中継基板本体の熱膨張係数の中間となるような熱膨張係数値に調整されることが好ましい。基板と中継基板本体との隙間を埋める樹脂充填剤については、基板の熱膨張係数及び中継基板本体の熱膨張係数の中間となるような熱膨張係数値に調整されることが好ましい。
樹脂充填剤の厚さは中継基板本体の厚さよりも薄いことがよく、具体的には中継基板本体の厚さの1/2以下であることがよい。その理由は、樹脂充填剤の厚さが中継基板本体の厚さに匹敵する程度になると、樹脂充填剤の影響が大きくなるため、高弾性樹脂材料からなる中継基板本体による応力軽減効果を十分に得られなくなるおそれがあるからである。もっとも、樹脂充填剤の厚さは、基本的には、その樹脂充填剤により埋められる隙間の大きさに依存し、具体的には0.05mm〜0.3mm程度となる。
導体柱における少なくとも一方の端面上、とりわけ半導体素子が実装されるべき第1面側端面上には、接続時の便宜を図るためにはんだ層が形成されていてもよい。前記はんだ層としては第1面から突出するように形成されたはんだバンプが好適である。このようなはんだバンプがあると、バンプレスの半導体素子の実装が可能となって好都合だからである。勿論、はんだ層は複数の導体柱における両方の端面上に形成されていても構わない。前記はんだ層の形成に使用されるはんだは特に限定されず、用途に応じて任意に選択することができる。なお、はんだを用いて導体柱を形成した場合、その導体柱の一部を第1面または第2面から突出させてはんだバンプとしてもよい。
以下、本発明を具体化した一実施形態を図1等に基づき詳細に説明する。図1は、ICチップ(半導体素子)15と、インターポーザ(中継基板)21と、ICパッケージ基板としての配線基板(基板)41とからなる本実施形態の半導体パッケージ構造体(構造体)11を示す概略断面図である。図2はインターポーザ21を示す概略断面図であり、図3はインターポーザ21を示す部分拡大平面図である。図4は、ICチップ付きインターポーザ61(半導体素子付き中継基板)を示す概略断面図である。図5は、ICチップ付きインターポーザ61を配線基板41上に実装するときの状態を示す概略断面図である。図7は、図1の、ICチップ(半導体素子)15と、インターポーザ(中継基板)21とを平面視した部分平面図である。
図1に示されるように、本実施形態の半導体パッケージ構造体11は、上記のように、ICチップ15と、インターポーザ21と、配線基板41とからなるLGA(ランドグリッドアレイ)構造である。なお、半導体パッケージ構造体11の形態は、LGAのみに限定されず、例えばBGA(ボールグリッドアレイ)やPGA(ピングリッドアレイ)構造等であってもよい。MPUとしての機能を有するICチップ15は、10mm角の矩形平板状であって、熱膨張係数が2.6ppm/℃程度のシリコンからなる。かかるICチップ15の下面側表層には、図示しない回路素子が形成されている。また、ICチップ15の下面側には、複数の面接続端子16が格子状に設けられている。隣接する複数の面接続端子16,16の中心間距離は、本実施形態では120μmに設定されている。
ICチップ15(半導体素子)と、インターポーザ21(中継基板)との間には、樹脂充填剤81が充填されている。また、配線基板41(基板)と、インターポーザ21との間には、樹脂充填剤82が充填されている。
樹脂充填剤81,82は、それぞれエポキシ樹脂を主成分とし、シリカフィラーを分散させてなる複合樹脂材料の硬化体からなる。このような材料として、例えば、信越化学社製SEMICOAT(品番5114)が用いられる。なお、樹脂充填剤81,82は、同一の材料を使用して形成されてもよいし、それぞれ異なる材料を使用して形成されてもよい。なお、樹脂充填剤81,82の熱膨張係数は、それぞれ25.0ppm/℃以下であることが、応力緩和の点で好ましい。このような材料として、例えば、ナミックス社製XS8437−23が用いられる。
なお、樹脂充填剤81,82を、それぞれ異なる材料を使用して形成する場合には、ICチップ15(半導体素子)とインターポーザ21(中継基板)との間の樹脂充填剤81の熱膨張係数を、配線基板41(基板)とインターポーザ21との間の樹脂充填剤82の熱膨張係数よりも小さくすることがよい。この構成は、構造体全体における応力緩和の点で好ましい。
本実施形態では、ICチップ15の平面視の大きさよりも、インターポーザ本体38(中継基板本体)の平面視の大きさのほうが大きい。これにより、ICチップ15と、インターポーザ21との間に樹脂充填剤81を充填する際に、インターポーザ21表面(第1面)に、樹脂充填剤81を塗布する平面(長さLのフリースペース)が確保される。そのため、容易に樹脂充填剤81を充填することが出来る。また、ICチップ15の一部の辺の周りにおいてのみフリースペースが確保される。この為、塗布した樹脂充填剤81がICチップ15の周りを回り込むように流れてしまうことがない。
よって、ICチップ15の四辺の周りを樹脂充填剤81が取り囲んでしまうことがなく、ICチップ15と、インターポーザ本体38との間に、樹脂充填剤81の空洞の発生するのを確実に防止することができる。さらに、ICチップ15と、インターポーザ21との接合部分にクラック等が生じるのを防止することが可能となる。
上記のインターポーザ本体38の前記フリースペースにおいて、インターポーザ21の各表面(第1面22、第2面23)には、前記ICチップ15の面接続端子16とは接続されないダミー端子(第1面側ダミー端子91、第2面側ダミー端子92)がそれぞれ形成されている。また、インターポーザ本体38には、前記ICチップ15の面接続端子16とは接続されないダミー導体柱100が形成されている。前記ダミー端子91,92と、ダミー導体柱100とは、互いに接続されている。なお、インターポーザ本体38に設けられたダミー導体柱100は、インターポーザ本体38の上面22(第1面)側から下面23(第2面)側までを貫通する形態にて形成される。
また、本実施形態によると、ダミー端子及びダミー導体柱の両方が形成されているが、これに限ることはなく、ダミー端子(第1面側ダミー端子91、第2面側ダミー端子92)及びダミー導体柱100のうち、少なくとも一方が形成されていてもよい。
前記配線基板41は、上面42及び下面43を有する矩形平板状の部材からなり、複数層の樹脂絶縁層44と複数層の導体回路45とを有する、いわゆる多層配線基板(樹脂製ICパッケージ基板)である。本実施形態の場合、具体的にはエポキシ樹脂をガラスクロスに含浸させてなる絶縁基材により樹脂絶縁層44が形成され、銅箔または銅めっき層により導体回路45が形成されている。かかる配線基板41の熱膨張係数は、13.0ppm/℃以上16.0ppm/℃未満となっている。配線基板41の上面42には、インターポーザ21側との電気的な接続を図るための複数の面接続パッド46が格子状に形成されている。隣接する複数の面接続パッド46,46の中心間距離は、本実施形態では200μmに設定されている。各々の面接続パッド46の表面上には、突起電極である基板側はんだバンプ49が形成されている。配線基板41の下面43には、図示しないマザーボード側との電気的な接続を図るための複数の面接続パッド47が格子状に形成されている。なお、マザーボード接続用の面接続パッド47は、インターポーザ接続用の面接続パッド46よりも広い面積で広いピッチとなっている。樹脂絶縁層44にはビアホール導体48が設けられていて、これらのビアホール導体48を介して、異なる層の導体回路45、面接続パッド46、面接続パッド47が相互に電気的に接続されている。また、配線基板41の上面42には、図5に示すICチップ付きインターポーザ61以外にも、チップコンデンサ、半導体素子、その他の電子部品(いずれも図示略)が実装されている。
図1,図2等に示されるように、本実施形態のインターポーザ21は、ICチップ側インターポーザと呼ばれるべきものであって、上面22(第1面)及び下面23(第2面)を有する矩形平板形状のインターポーザ本体38(中継基板本体)を有している。そして、このインターポーザ本体38は、エポキシ樹脂からなる第1絶縁層24とエポキシ樹脂からなる第2絶縁層25とを積層した2層構造を有する厚さ0.3mm程度の樹脂製基板である。かかる樹脂製基板の熱膨張係数は約10ppm/℃、ヤング率は約0.06GPaである。
従って、インターポーザ本体38の熱膨張係数は、配線基板41の熱膨張係数よりも小さく、かつ、ICチップ15の熱膨張係数よりも大きな値となっている。即ち、本実施形態のインターポーザ21は、配線基板41よりも低い熱膨張性を備えている。また、ICチップ15のヤング率が190GPa程度であるのに対し、インターポーザ本体38のヤング率はそれよりも相当低くなっている。即ち、本実施形態のインターポーザ21は、極めて低い剛性を備えている。
インターポーザ本体38を構成する第1絶縁層24には、インターポーザ21の厚さ方向に延びる複数のビア(貫通孔)が格子状に形成されていて、それらビア内には銅めっきからなる導体柱30が設けられている。インターポーザ本体38を構成する第2絶縁層25にも、インターポーザ21の厚さ方向に延びる複数のビア(貫通孔)が形成されていて、それらビア内には銅めっきからなる導体柱31が設けられている。本実施形態の場合、導体柱30,31の直径はともに約80μmに設定されている。
上面22において各々の導体柱30の上端面がある位置には、第1面側端子である上面側パッド28が配置されている。上面側パッド28は円形状かつ直径120μmであって、隣接する上面側パッド28,28間の中心間距離36(図3参照)は約200μmに設定されている。一方、下面23において各々の導体柱31の下端面がある位置には、第2面側端子である下面側パッド29が配置されている。下面側パッド29は円形状かつ直径120μmであって、隣接する下面側パッド29,29間の中心間距離37(図3参照)は約300μmに設定されている。即ち、本実施形態では、隣接する下面側パッド29,29間の中心間距離37が、隣接する上面側パッド28,28間の中心間距離36よりも100μm程度大きくなるように設定されている。
各上面側パッド28の表面上には略半球状をした上面側はんだバンプ26が設けられている。これらの上面側はんだバンプ26は上面22から突出しており、ICチップ15側の面接続端子16に対して接続されている。各下面側パッド29の表面上には略半球状をした下面側はんだバンプ27が設けられている。これらの下面側はんだバンプ27は下面23から突出しており、配線基板41側の面接続パッド46に対し基板側はんだバンプ49を介して接続されている。
図1,図2,図3等に示されるように、インターポーザ本体38の内層、より詳細にいうと第1絶縁層24と第2絶縁層25との界面には、所定パターン状に形成された複数の配線32からなる配線群が配置されている。これらの配線32は銅めっきからなり、インターポーザ21の面方向に延びている。かかる配線群は、隣接する配線32同士の間隔が広くなるファンアウト部33を複数箇所に有している(図3参照)。
図1,図2,図4に示されるように、前記配線群は、インターポーザ本体38の中央部から外周部に向かう複数の配線32によって構成されている。配線32の一端は第1絶縁層24に属する導体柱30の内端に接続され、配線32の他端は第2絶縁層25に属する導体柱31の内端に接続されている。その結果、上面側パッド28〜導体柱30〜配線32〜導体柱31〜下面側パッド29という経路(またはこれと逆の経路)を経て電流が流れるようになっている。従って、このような構造の半導体パッケージ構造体11では、インターポーザ21の導体柱30,31及び配線32を介して、配線基板41側とICチップ15側とが電気的に接続される。ゆえに、インターポーザ21を介して、配線基板41−ICチップ15間で信号の入出力が行われるとともに、ICチップ15をMPUとして動作させるための電源が供給されるようになっている。
なお、本実施形態では、隣接する下面側パッド29,29間の中心間距離37が、隣接する上面側パッド28,28間の中心間距離36よりも大きくなるように設定されているが、これに限ることはない。例えば、隣接する下面側パッド29,29間の中心間距離37と、隣接する上面側パッド28,28間の中心間距離36とを同一(約200μm)にしてもよい。この場合、配線32等の配線群を省略してもよい。
ここで、上記構造の半導体パッケージ構造体11を製造する手順について説明する。
インターポーザ21は例えば下記の要領で作製される。まず、出発材料である銅張積層板を2枚用意する。これらの銅張積層板は、矩形状をなすエポキシ樹脂板の両面に銅箔を貼着したものである。次に、このような銅張積層板に対し、例えば炭酸ガスレーザーを用いたレーザー加工等を行って、銅張積層板の表裏を貫通する多数のビアを形成する。勿論、レーザー加工以外の穴あけ方法、例えばドリル加工等により、ビアの形成を行っても構わない。このとき、後に第1絶縁層24となる銅張積層板については、各導体柱30の形成位置及び各ダミー導体柱100の形成位置に対応してビアが形成される。後に第2絶縁層25となる銅張積層板については、各導体柱31の形成位置及び各ダミー導体柱100の形成位置に対応してビアが形成される。
次に、前記銅張積層板の全面に対してパネルめっきを施し、各ビアの内部を銅めっきで埋めることにより、導体柱30,31やダミー導体柱100を形成する。なお、このようなビアめっきを行うことで、銅箔の表面全体にも銅めっきが析出する。次に、表裏両面の銅めっき上に図示しないめっきレジストを形成し、この状態で銅めっき及び銅箔における不要部分をエッチング除去する。その結果、後に第1絶縁層24となる銅張積層板については、上面側パッド28及び第1面側ダミー端子91がそれぞれ形成される。また、後に第2絶縁層25となる銅張積層板については、下面側パッド29、配線32及び第2面側ダミー端子92がそれぞれ形成される。続いて、これら2枚の銅張積層板をプリプレグ等を介して積層して一体化することにより、2層構造のインターポーザ21とする(図2参照)。さらに、上面側パッド28上及び下面側パッド29上に、公知のはんだ材料(例えばSn/Ag=96.5/3.5のはんだ材料など)を印刷した後、リフローを行う。その結果、上面側パッド28上に所定高さの上面側はんだバンプ26を形成するとともに、下面側パッド29上にそれよりも高さが大きい下面側はんだバンプ27を形成する。
次に、インターポーザ21の上面22にICチップ15を載置する。このとき、ICチップ15側の面接続端子16と、インターポーザ21側の上面側はんだバンプ26とを位置合わせするようにする。そして、加熱して各上面側はんだバンプ26をリフローすることにより、上面側はんだバンプ26と面接続端子16とを接合する。
次に、樹脂充填剤81を公知のディスペンサ(図示せず)により、インターポーザ21におけるフリースペースの上面22に塗布し、インターポーザ21とICチップ15との隙間に樹脂充填剤81を充填する。この後、樹脂充填剤81を約120℃の温度で硬化させる。その結果、上面側はんだバンプ26が樹脂充填剤81の硬化体により固定され、かつ、上記隙間が前記硬化体により完全に埋められて封止される。その結果、図4に示すICチップ付きインターポーザ61が完成する(図4,図5では、樹脂充填剤81は省略)。
次に、あらかじめ配線基板41を作製するとともに、面接続パッド46上に公知のはんだ材料を印刷してリフローすることにより、基板側はんだバンプ49を形成しておく。次に、インターポーザ21側の下面側はんだバンプ27と、面接続パッド46上の基板側はんだバンプ49とを位置合わせして(図5参照)、配線基板41上に前記ICチップ付きインターポーザ61を載置する。そして、下面側バンプ27と面接続パッド46とを接合する。
この後、樹脂充填剤82(図示しない)を公知のディスペンサ(図示しない)により、配線基板41の上面42に塗布し、インターポーザ21と配線基板41との隙間に樹脂充填剤82を充填する。この後、樹脂充填剤82を約120℃の温度で硬化させる。その結果、下面側はんだバンプ27及び基板側はんだバンプ49が樹脂充填剤82の硬化体により固定され、かつ、上記隙間が前記硬化体により完全に埋められて封止される。その結果、図1に示す半導体パッケージ構造体11が完成する。
従って、本実施形態によれば以下の効果を得ることができる。
(1)ICチップ15(半導体素子)とインターポーザ本体38(中継基板本体)との間には樹脂充填剤81が充填され、配線基板41(基板)とインターポーザ本体38(中継基板本体)との間には樹脂充填剤82が充填されるように構成されている。そのため、ICチップ15と配線基板41(基板)との間の実装部分(即ち、ICチップ15とインターポーザ本体38との間、配線基板41とインターポーザ本体38との間)における熱応力が緩和される。
さらに、ダミー端子(第1面側ダミー端子91、第2面側ダミー端子92)及びダミー導体柱100が有るため、インターポーザ本体38の無機絶縁材料部分に、導体部分(金属部分)が均一に配置され、結果として有機絶縁材料部分が補強される。ゆえに、インターポーザ本体38に変形が生じるのを効果的に防止することが可能となる。また、インターポーザ本体38の上面(第1面22)または下面(第2面23)の平坦性が損なわれたり、インターポーザ21全体に歪みが生じたりすることが防止される。よって、インターポーザ21にICチップ15を正確に実装できなくなることもなく、配線基板41にインターポーザ21を正確に実装できなくなることもない。
ゆえに、接続信頼性に優れた、半導体素子と中継基板と基板とからなる構造体を提供することが可能となる。また、上記の優れた構造体を実現するうえで好適な、半導体素子付き中継基板、中継基板付き基板を提供することが可能となる。
(2)この半導体パッケージ構造体11(構造体)では、隣接する下面側パッド29,29の間の中心間距離37が、隣接する上面側パッド28,28の間の中心間距離36よりも大きくなるように設定されている。そのため、下面側パッド29上に、はんだ量が多くて大きめの下面側はんだバンプ27を容易に形成することが可能となる。ゆえに、製造が比較的容易なインターポーザ21とすることができる。またこの場合には、下面側パッド29に対応する面接続パッド46の間の中心間距離も大きめに設定可能となる。よって、配線基板41側の面接続パッド46上に、はんだ量が多くて大きめの基板側はんだバンプ49を容易に形成することが可能となる。ゆえに、製造が比較的容易な配線基板41とすることができる。また、配線基板41の歩留まりが向上して不良品発生率が低下するため、半導体パッケージ構造体11の低コスト化を図ることができる。
(3)さらに、下面側パッド29上及び面接続パッド46上に所望の大きさのはんだバンプ27,49が形成可能となる結果、インターポーザ21と配線基板41とがはんだを介して強固に接合されるようになる。よって、インターポーザ21と配線基板41との間に高い接続信頼性を付与することができる。
(4)本実施形態のインターポーザ21は、ヤング率が約0.06GPaであって、極めて低い剛性のインターポーザ本体38を使用して構成されている。そのため、樹脂製の配線基板41がXY方向に熱膨張または熱収縮したときでもインターポーザ21がそれに追従して弾性的にひずむ(変形する)ことができる。よって、熱膨張係数差に起因して発生する応力の影響が軽減される。しかも、このインターポーザ本体38は低熱膨張性という好ましい性質も備えている。ゆえに、インターポーザ21と他部品(即ち配線基板41やICチップ15)との接合部分ICチップ15自身にクラックが発生しにくくなる。その結果、信頼性に優れた半導体パッケージ構造体11を得ることができる。
(5)また、概して有機絶縁材料の代表例である樹脂材料は、セラミック材料ほど高価ではない。そのため、これをインターポーザ本体38の形成材料として使用すれば、比較的安価なインターポーザ21を実現することができ、ひいては半導体パッケージ構造体11の低コスト化を容易に達成することが可能となる。勿論、本実施形態では配線基板41についても樹脂製であり、このことは半導体パッケージ構造体11の低コスト化に確実に貢献している。
(6)しかも、本実施形態のインターポーザ本体38は好適な絶縁性を有するエポキシ樹脂を材料として用いているので、導体柱30,31との絶縁を図るための絶縁層を特に必要としない。よって、構造の簡略化及び低コスト化を達成することができる。
なお、本発明の実施形態は以下のように変更してもよい。
・例えば、上記実施形態の半導体パッケージ構造体11(構造体)は、次のようにして製造されてもよい。図6に示すように、まず、配線基板41の上面42にインターポーザ21をはんだ付け等により接合することで、インターポーザ付き配線基板71(中継基板付き基板)をあらかじめ作製する。
この後、インターポーザ21と配線基板41との隙間に樹脂充填剤82を充填し、樹脂充填剤82を約120℃の温度で硬化させる。その結果、下面側はんだバンプ27及び基板側はんだバンプ49が樹脂充填剤82の硬化体により固定され、かつ、上記隙間が前記硬化体により完全に埋められて封止される。次に、このインターポーザ付き配線基板71の上面22にICチップ15を接合する。そして、インターポーザ21におけるフリースペースの上面22に塗布し、インターポーザ21とICチップ15との隙間に樹脂充填剤81を充填し、樹脂充填剤81を約120℃の温度で硬化させる。その結果、上面側はんだバンプ26が樹脂充填剤81の硬化体により固定され、かつ、上記隙間が前記硬化体により完全に埋められて封止される。その結果、所望の半導体パッケージ構造体11とする(図1参照)。
・上記実施形態の半導体パッケージ構造体11では、2層構造のインターポーザ本体38を用いてインターポーザ21を構成していたが、3層以上の多層構造のインターポーザ本体を用いてインターポーザ21を構成してもよい。逆に、多層構造ではなく単層構造のインターポーザ本体を用いてインターポーザ21を構成してもよい。
・上記実施形態では、インターポーザ本体38の内層のみに配線群を形成した態様であったが、これに限定されず、例えば内層及び上面22に配線群を形成した態様、内層及び下面23に配線群を形成した態様、内層、上面22及び下面23に配線群を形成した態様であってもよい。
次に、特許請求の範囲に記載された技術的思想のほかに、前述した実施形態によって把握される技術的思想の一部を以下に列挙する。
(1)前記複数の第1面側端子の表面上には第1面側バンプが形成され、前記複数の第2面側端子の表面上には第2面側バンプが形成されていることを特徴とする上記の中継基板。
(2)前記複数の第1面側端子の表面上には第1面側はんだバンプが形成され、前記複数の第2面側端子の表面上には、前記第1面側はんだバンプよりもはんだ量が多い第2面側はんだバンプが形成されていることを特徴とする上記の中継基板。
(3)前記配線群は前記中継基板本体の内層に配置されていることを特徴とする上記の中継基板。
(4)前記配線群は前記中継基板本体の内層にのみ配置されていることを特徴とする上記の中継基板。
(5)前記中継基板本体は、複数枚の樹脂絶縁材料を積層した構造の樹脂積層体からなり、前記配線群は、前記樹脂積層体の内層に配置されていることを特徴とする上記の中継基板。
(6)前記中継基板本体の厚さは0.3mm以上1.0mm以下であることを特徴とする上記の中継基板。
(7)前記中継基板本体の厚さは0.3mm以上0.7mm以下であることを特徴とする上記の中継基板。
(8)前記半導体素子における少なくとも一辺は10.0mm以上であることを特徴とする上記の中継基板。
(9)前記半導体素子の厚さは1.0mm以下であることを特徴とする上記の中継基板。
(10)熱膨張係数が2.0ppm/℃以上5.0ppm/℃未満であって面接続端子を有する半導体素子が実装される第1面と、第2面とを有し、複数枚の有機絶縁材料を積層した構造の略板形状の中継基板本体と、前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記複数の第1面側端子の表面上に形成された第1面側はんだバンプと、前記複数の第2面側端子の表面上に形成され、前記第1面側はんだバンプよりもはんだ量が多い第2面側はんだバンプと、前記中継基板本体に設けられ、中継基板厚さ方向に延びる複数の導体柱と、中継基板面方向に延びるようにして前記中継基板本体の内層に設けられかつ前記導体柱と接続される複数の配線からなり、隣接する配線同士の間隔が広くなるファンアウト部を有する配線群と、を備え、前記複数の導体柱及び前記配線群を介して、前記第1面側端子及び前記第2面側端子が互いに導通されるとともに、隣接する第2面側端子の間の中心間距離が、隣接する第1面側端子の間の中心間距離よりも大きくなるように設定されていることを特徴とする上記の中継基板。
(11)前記中継基板本体のヤング率は0.01GPa以上0.3GPa以下であることを特徴とする上記の中継基板。
ICチップ(半導体素子)と、インターポーザ(中継基板)と、配線基板(基板)とからなる実施形態の半導体パッケージ構造体(構造体)を示す概略断面図。 本実施形態の半導体パッケージ構造体を構成するインターポーザ(中継基板)を示す概略断面図。 実施形態のインターポーザ(中継基板)を示す部分拡大平面図。 本実施形態の半導体パッケージ構造体を構成するICチップ付きインターポーザ(半導体素子付き中継基板)を示す概略断面図。 本実施形態のICチップ付きインターポーザを配線基板上に実装するときの状態を示す概略断面図である。 別の実施形態において、ICチップをインターポーザ付き配線基板(中継基板付き基板)上に実装するときの状態を示す概略断面図。 本実施形態の図1の、ICチップと、インターポーザとを部分的に平面視した状態を示す部分平面図である。
符号の説明
11:半導体素子と中継基板と基板とからなる構造体としての半導体パッケージ構造体
15:半導体素子としてのICチップ
16:面接続端子
21:中継基板としてのインターポーザ
22:(中継基板本体の)第1面としての上面
23:(中継基板本体の)第2面としての下面
28:第1面側端子としての上面側パッド
29:第2面側端子としての下面側パッド
30,31:導通構造の一部である導体柱
32:導通構造の一部である配線
33:ファンアウト部
36:隣接する第1面側端子の間の中心間距離
37:隣接する第2面側端子の間の中心間距離
38:中継基板本体としてのインターポーザ本体
41:基板としての配線基板
46:面接続パッド
61:半導体素子付き中継基板としてのICチップ付きインターポーザ
71:中継基板付き基板としてのインターポーザ付き配線基板
81:樹脂充填剤
82:樹脂充填剤
91:第1面側ダミー端子
92:第2面側ダミー端子
100:ダミー導体柱

Claims (3)

  1. 面接続端子を有する半導体素子を備え、かつ、
    前記半導体素子が実装される第1面と、第2面とを有し、有機絶縁材料からなる略板形状の中継基板本体と、
    前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造とを備え、
    前記中継基板本体には、前記半導体素子の面接続端子と接続されないダミー端子及びダミー導体柱のうち、少なくとも一方が形成されている
    ことを特徴とする半導体素子付き中継基板。
  2. 面接続パッドを有する基板を備え、かつ、
    半導体素子が実装される予定の第1面と、前記基板の表面上に実装される第2面とを有し、有機絶縁材料からなる略板形状の中継基板本体と、
    前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造とを備え、
    前記中継基板本体には、前記半導体素子の面接続端子と接続されないダミー端子及びダミー導体柱のうち、少なくとも一方が形成されている
    ことを特徴とする中継基板付き基板。
  3. 面接続端子を有する半導体素子を備え、
    面接続パッドを有する基板を備え、かつ、
    前記半導体素子が実装される第1面と、前記基板の表面上に実装される第2面とを有し、有機絶縁材料からなる略板形状の中継基板本体と、
    前記第1面側に配置された複数の第1面側端子と、前記第2面側に配置された複数の第2面側端子と、前記中継基板本体に設けられ、前記第1面側端子及び前記第2面側端子を互いに導通させる導通構造とを備え、
    前記中継基板本体には、前記半導体素子の面接続端子と接続されないダミー端子及びダミー導体柱のうち、少なくとも一方が形成されている
    ことを特徴とする、半導体素子と中継基板と基板とからなる構造体。
JP2004185211A 2003-06-24 2004-06-23 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体 Pending JP2005039239A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004185211A JP2005039239A (ja) 2003-06-24 2004-06-23 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003179384 2003-06-24
JP2004185211A JP2005039239A (ja) 2003-06-24 2004-06-23 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体

Publications (1)

Publication Number Publication Date
JP2005039239A true JP2005039239A (ja) 2005-02-10

Family

ID=34220180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004185211A Pending JP2005039239A (ja) 2003-06-24 2004-06-23 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体

Country Status (1)

Country Link
JP (1) JP2005039239A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007142033A1 (ja) * 2006-06-02 2007-12-13 Murata Manufacturing Co., Ltd. 多層セラミック電子部品およびその製造方法
US11658131B2 (en) 2020-06-08 2023-05-23 Samsung Electronics Co., Ltd. Semiconductor package with dummy pattern not electrically connected to circuit pattern

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007142033A1 (ja) * 2006-06-02 2007-12-13 Murata Manufacturing Co., Ltd. 多層セラミック電子部品およびその製造方法
JP4862893B2 (ja) * 2006-06-02 2012-01-25 株式会社村田製作所 多層セラミック電子部品およびその製造方法
US8371026B2 (en) 2006-06-02 2013-02-12 Murata Manufacturing Co., Ltd. Method for manufacturing multilayer ceramic electronic device
US11658131B2 (en) 2020-06-08 2023-05-23 Samsung Electronics Co., Ltd. Semiconductor package with dummy pattern not electrically connected to circuit pattern

Similar Documents

Publication Publication Date Title
US7679176B2 (en) Semiconductor device and electronic control unit using the same
US7024764B2 (en) Method of making an electronic package
JP5224845B2 (ja) 半導体装置の製造方法及び半導体装置
JP5517960B2 (ja) 半田付け連結ピン、前記半田付け連結ピンを利用した半導体パッケージ基板及び半導体チップの実装方法
JP2004356618A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
US20130215586A1 (en) Wiring substrate
JP2004304159A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP4945919B2 (ja) Bga型多層回路配線板
JP2005150730A (ja) 配線性が高いマイクロビア基板
US6791035B2 (en) Interposer to couple a microelectronic device package to a circuit board
JP2005216696A (ja) 中継基板、中継基板付き基板
JP2005039241A (ja) 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2005243761A (ja) 中継基板、中継基板付き樹脂製基板
JP2007173862A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2005039240A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP4786914B2 (ja) 複合配線基板構造体
JP4065264B2 (ja) 中継基板付き基板及びその製造方法
JP2005039239A (ja) 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP4172238B2 (ja) 電子部品の実装構造
JP2005217201A (ja) 中継基板、中継基板付き基板
JP2008277691A (ja) 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法
JP2004304181A (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP3988629B2 (ja) 電子装置
JP2005039232A (ja) 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP3938017B2 (ja) 電子装置