WO2007142033A1 - 多層セラミック電子部品およびその製造方法 - Google Patents

多層セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
WO2007142033A1
WO2007142033A1 PCT/JP2007/060523 JP2007060523W WO2007142033A1 WO 2007142033 A1 WO2007142033 A1 WO 2007142033A1 JP 2007060523 W JP2007060523 W JP 2007060523W WO 2007142033 A1 WO2007142033 A1 WO 2007142033A1
Authority
WO
WIPO (PCT)
Prior art keywords
electronic component
multilayer ceramic
pedestal
resin
pedestal portion
Prior art date
Application number
PCT/JP2007/060523
Other languages
English (en)
French (fr)
Inventor
Masato Nomiya
Norio Sakai
Mitsuyoshi Nishide
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to JP2008520488A priority Critical patent/JP4862893B2/ja
Priority to CN2007800201314A priority patent/CN101467246B/zh
Priority to EP07743957A priority patent/EP2026379B1/en
Publication of WO2007142033A1 publication Critical patent/WO2007142033A1/ja
Priority to US12/267,705 priority patent/US8371026B2/en
Priority to US13/734,266 priority patent/US9226400B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0116—Porous, e.g. foam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Definitions

  • the present invention relates to an electronic component and a manufacturing method thereof, and more particularly to a multilayer ceramic electronic component in which a surface mount electronic component is mounted on a multilayer ceramic body and a manufacturing method thereof.
  • MCM multi-chip module
  • VLSI and ULSI are mounted on a ceramic substrate.
  • ceramic multilayer substrates with three-dimensionally arranged wiring conductors are widely used in order to increase the mounting density of LSIs and to ensure electrical connection between LSIs.
  • This ceramic multilayer substrate is formed by laminating a plurality of ceramic layers, and is provided with wiring conductors for circuit configuration on the surface or inside thereof.
  • mobile communication terminals such as devices
  • the demand for high-functional and high-density mounting has become strict, and further miniaturization is required.
  • the demand for impact resistance of products using ceramic multilayer substrates is increasing due to their applications.
  • a semiconductor element 53 is formed on a conductor pattern 52 formed on a substrate 51 using via electrodes or printed electrodes.
  • a thermosetting resin 55 is filled between the substrate 51 and the semiconductor element 53 as an impact relaxation layer.
  • Such a mounting method or mounting structure is effective in improving impact resistance, and can contribute to improvement in impact resistance of a product using a ceramic multilayer substrate.
  • conductor patterns That is, it is necessary to further reduce the area of the surface electrode.
  • thermosetting resin (impact mitigating layer) 55 becomes thin, and even with a ceramic multilayer substrate equipped with a mounting structure as in Patent Document 1, a situation occurs in which the impact resistance is insufficient. Yes.
  • an electrode 62 formed on the back surface of a semiconductor element 61 is flush with a tip portion formed of a conductive adhesive.
  • a multilayer wiring board 64 having a plurality of protruding electrodes 63 whose levels are adjusted to the surface the electrode 62 of the semiconductor element 61 and the tip of the protruding electrode 63 are electrically bonded, and the semiconductor
  • a mounting structure semiconductor device in which a gap between the element 61 and the multilayer wiring board 64 is filled with a shrinkable insulating resin layer 65 (Patent Document 2).
  • Patent Document 1 Japanese Utility Model Publication No. 4 99834
  • Patent Document 2 Japanese Patent Laid-Open No. 11-26631
  • the present invention solves the above-described problem, and is a multilayer ceramic capable of mounting a high-density and high-accuracy component with no leakage of underfill resin for fixing surface-mounted electronic components. It is an object of the present invention to provide a method for manufacturing an electronic component, and a highly reliable multilayer ceramic electronic component manufactured by the manufacturing method and excellent in impact resistance and miniaturization compatibility.
  • a method for producing a multilayer ceramic electronic component according to claim 1 of the present application comprises:
  • a method for producing a multilayer ceramic electronic component comprising a surface mount electronic component mounted on a first main surface of a multilayer ceramic body,
  • the multilayer ceramic body has a second conductor pattern that is disposed in at least a partial region of the first main surface of the multilayer ceramic body, is mainly composed of a non-metallic inorganic powder, and is connected to the surface-mounted electronic component.
  • a pedestal for mounting the surface mount electronic component having a resin introduction portion located outside a vertical projection region of the mount electronic component;
  • a step of producing an unfired multilayer ceramic body with a pedestal portion comprising:
  • the manufacturing method of the multilayer ceramic electronic component of claim 2 is the configuration of the invention of claim 1.
  • the pedestal portion mainly composed of the nonmetallic powder is formed of a porous ceramic molded body.
  • the green direction of the unsintered ceramic base layer and the non-sintered ceramic base layer is formed by laminating a shrinkage suppression layer for suppressing the shrinkage of the ceramic.
  • the pedestal portion is the second conductor pattern, and one end face is the pedestal.
  • a via-hole conductor exposed on the surface of the portion, and the surface-mount type electronic component is mounted on one end face of the via-hole conductor exposed on the surface via a conductive bonding material.
  • the second conductor pattern of the pedestal portion is mounted on the pedestal portion.
  • the surface-mount type electronic component is connected to the first conductor pattern of the multilayer ceramic body.
  • the method for manufacturing a multilayer ceramic electronic component according to claim 6 is characterized in that, in the configuration of the invention according to any one of claims 1 to 5, the surface mount electronic component is a semiconductor element. .
  • the pedestal portion is provided with a common grease introduction portion for each of the surface mount electronic components, and filled with the grease from the common grease introduction portion, thereby the pedestal portion, and the pedestal portion and a plurality of A resin is filled between the surface-mounted electronic components.
  • the pedestal portion of the first main surface of the multilayer ceramic body is provided.
  • a surface-mount type electronic component other than the surface-mount type electronic component mounted on the pedestal portion is also mounted in a region that is not provided.
  • the unfired multilayer ceramic body is formed on the first main surface side.
  • An unsintered multilayer ceramic body having a structure in which a shrinkage suppression layer is disposed is formed.
  • the region of the pedestal portion excluding the resin introduction portion is the pedestal. It is characterized in that it is located inside the vertical projection region of the surface mount electronic component mounted on the seat.
  • the method for manufacturing a multilayer ceramic electronic component of claim 11 is characterized in that, in the configuration of any one of claims 1 to 10, the thickness of the pedestal portion is 15 to 150 m. .
  • the unsintered ceramic base layer includes a low-temperature sintered ceramic as a main component.
  • the non-metallic inorganic powder constituting the pedestal portion is the unsintered ceramic. It is a ceramic powder that does not substantially sinter at the sintering temperature of the ceramic constituting the base material layer.
  • a multilayer ceramic electronic component comprising a surface mount electronic component mounted on the first main surface of a multilayer ceramic body
  • a second conductor pattern that is disposed in a partial region of the first main surface of the multilayer ceramic body includes a non-metallic inorganic powder as a main component, and is connected to the surface-mount electronic component.
  • a resin introduction portion located outside the vertical projection region of the surface mount electronic component A pedestal for mounting the surface mount electronic component,
  • the surface mount electronic part mounted on the pedestal part via the second conductor pattern
  • At least the pedestal part mainly composed of the non-metallic inorganic powder is filled with rosin.
  • the multilayer ceramic electronic component of claim 15 is the structure of the invention of claim 14, wherein the pedestal portion mainly comprises the non-metallic inorganic powder, and the pedestal portion and the surface-mounted electronic device. Between the parts, the resin having the same composition filled through the resin introduction part is filled.
  • the surface mount electronic component is connected to the multilayer via the second conductor pattern of the pedestal portion. It is characterized in that it is electrically connected to the first conductor pattern of the ceramic body.
  • a method for producing a multilayer ceramic electronic component according to claim 1 of the present invention includes a non-fired multilayer ceramic body in which an unsintered ceramic base material layer is laminated and a predetermined first conductor pattern is disposed;
  • the multilayer ceramic body is disposed in at least a partial region of the first main surface, has a non-metallic inorganic powder as a main component, and has a second conductor pattern for connecting surface-mounted electronic components,
  • An unsintered multilayer ceramic body with a pedestal portion including a pedestal portion having a resin introduction portion located outside the vertical projection region of the surface mount electronic component is formed, and after firing this, the pedestal portion
  • the surface mount type electronic components are mounted on the pedestal, and between the pedestal and between the pedestal and the surface mount type electronic components, the oil introduction part force is filled with grease.
  • a structure in which an aggregate of metal inorganic powder is impregnated with rosin and the pedestal can be securely fixed to the first main surface of the multilayer ceramic body by means of grease, and the pedestal is excellent in bonding strength to the multilayer ceramic body with high mechanical strength. Multi-layer ceramic electronic components can be obtained.
  • the pedestal portion is formed from the vertical projection region of the surface mount electronic component. Since it has a grease introduction part located outside, for example, by simply supplying the grease to the grease introduction part of the pedestal part from above, the pedestal part, specifically the pedestal part, is constituted by capillary action. It becomes possible to easily and reliably fill the gap between the non-metallic inorganic powder and the gap between the pedestal portion and the surface mount electronic component.
  • the pedestal is an aggregate of non-metallic inorganic powder, and the resin filled through the resin introduction part is securely held in the pedestal and the gap between the pedestal and the surface mount electronic component.
  • the resin filled through the resin introduction part is securely held in the pedestal and the gap between the pedestal and the surface mount electronic component.
  • it is possible to suppress the adverse effect on the surrounding area due to the outflow of the fat, which does not cause the fat to flow out to the surroundings.
  • the region force in which the pedestal portion is disposed is also suppressed from flowing out of the resin in the surrounding region or in a region adjacent to the region occupied by the surface mount electronic component mounted on the pedestal portion.
  • the resin filled between the surface mount electronic component and the pedestal portion functions as a bonding layer for bonding the surface mount electronic component and the pedestal portion, and also functions as a shock absorbing layer. Therefore, it is possible to improve the impact resistance while securely fixing the surface mount electronic component to the pedestal.
  • the high-density and high-precision mounting of the surface-mounting electronic component without the outflow of the underfill resin for fixing the surface-mounting electronic component has been performed.
  • Highly efficient multilayer ceramic electronic components can be manufactured efficiently.
  • examples of the surface mount electronic component mounted on the pedestal include a transistor, an IC, and an LSI, but the structure of the multilayer ceramic electronic component of the present invention is high.
  • Narrow gap in density IZO terminals are suitable for the mounting structure of surface-mounted electronic components that have many in the same plane.
  • BGA Bit Grid Array
  • the pedestal part is provided with such a resin introduction part.
  • the vertical projection region of the surface mount electronic component The pedestal as well as the pedestal and the surface-mount-type electronics are controlled and prevented from flowing out to the periphery of the pedestal by simply supplying an upward force to the sorbent introduction located on the outside. It is possible to fill with grease between parts, and it is possible to simplify the manufacturing equipment, simplify the manufacturing process, ease of mounting surface-mount electronic components, and adaptability to high-density mounting. From the above, it is clear that the present invention is significant.
  • the base portion mainly composed of the nonmetallic powder is formed of a porous ceramic molded body.
  • the porous pedestal 11 due to capillary action, the semiconductor element 13 and the pedestal 11 are selectively penetrated and infiltrated. It is possible to efficiently suppress the flow to the outside.
  • the unfired multilayer ceramic body is converted into a green ceramic base material layer.
  • a shrinkage suppression layer laminated structure in the firing process, the shrinkage in the direction orthogonal to the lamination direction of the multilayer ceramic body (the plane direction of the unsintered ceramic base layer) is suppressed.
  • the second conductor pattern of the pedestal portion is formed on one side end surface of the pedestal.
  • the via-hole conductor (columnar shape) disposed so that one end face is exposed on the surface of the pedestal portion.
  • a conductive material such as solder on the one end surface of the electrode
  • the surface mount type electronic components can be bonded via the adhesive bonding material, so that the surface mount type electronic components can be securely bonded to the multilayer ceramic body via the pedestal.
  • the surface mount electronic component and the thin plate electrode of the substrate form a direct electrical connection, it is possible to realize superior impact resistance.
  • the pedestal suppresses the impact from being transmitted to the joint between the surface mount electronic component and the conductive joint material, thereby preventing a greater impact.
  • the surface-mounted electronic part is formed by the second conductor pattern of the pedestal part. If the product is connected to the first conductor pattern of the multilayer ceramic body, it is possible to perform the mechanical and electrical connection of the surface mount electronic components at the same time. This simplification can be realized.
  • the multilayer ceramic electronic component according to the present invention is suitable for bare chip mounting of BGA connection type semiconductor elements having a large number of narrow gap IZO terminals in almost the same plane and high density.
  • the method for manufacturing multilayer ceramic electronic components according to claim 6 for example, when mounting a large BGA connection type semiconductor element such as an IC or LSI with a bare chip, high-density and high-precision mounting is possible. It is particularly meaningful.
  • the pedestal portion is common to each surface mount electronic component.
  • the resin introduction part is provided and the resin is filled from the common resin introduction part, it becomes possible to efficiently mount and fix a plurality of surface mount type electronic components on the pedestal part. Can be made more effective.
  • the pedestal portion on the first main surface of the multilayer ceramic body is provided. Provided If other surface-mounted electronic components are also mounted in the unexposed areas, it is possible to efficiently manufacture small, high-performance multilayer ceramic electronic components with higher component mounting density.
  • pedestals such as chip capacitors, chip resistors, chip thermistors, and chip inductors Compared to surface-mounted electronic components placed on the part, passive devices have fewer IZO terminals.
  • the unfired multilayer ceramic body in the configuration according to any one of claims 4 to 8, as the unfired multilayer ceramic body, the first main surface side In the case where an unfired multilayer ceramic body having a structure in which a shrinkage suppression layer is provided is formed, the shrinkage in the planar direction of the multilayer ceramic body in the firing process is more reliably suppressed and prevented, It becomes possible to obtain a multilayer ceramic body having a high mechanical strength, and it is possible to efficiently manufacture a multilayer ceramic electronic component having a good dimensional accuracy and high reliability.
  • the shrinkage suppression layer when the shrinkage suppression layer is also provided on the first main surface which is the surface of the multilayer ceramic body, the compression stress is generated by the ceramic layer on the shrinkage suppression layer. A tensile stress for non-shrinkage is generated from the shrinkage suppression layer for the ceramic layer.
  • the strength of the ceramic substrate is greater when a compressive stress is applied to the surface of the ceramic substrate. Therefore, from the viewpoint of improving the strength of the multilayer ceramic body, it is preferable that the shrinkage suppression layer is also located on the first main surface side which is the surface of the multilayer ceramic body.
  • the region of the pedestal portion excluding the resin introduction portion is a pedestal. If the surface is mounted on the inner side of the vertical projection area of the surface-mounted electronic component mounted on the surface, the area of the multilayer ceramic body where the pedestal is not provided, that is, other surface mounting It is possible to expand the area where mold-type electronic components can be mounted, and to obtain a small, high-density and highly reliable multilayer ceramic electronic component on which more surface mount-type electronic components are mounted. Is possible.
  • the thickness of the pedestal is in the range of 15 to 150 / ⁇ ⁇ .
  • the thickness of the pedestal portion is less than 15 m, the impact force during dropping or the like tends to concentrate on the joint between the pedestal portion and the ceramic body. If the impact property becomes insufficient and the thickness of the pedestal portion exceeds 150 m, it is difficult to sufficiently fill the pedestal portion with the resin. Therefore, the thickness of the pedestal is preferably in the range of 15 to 150 m.
  • the unsintered ceramic base layer is formed of a low-temperature sintered ceramic.
  • the shrinkage-suppressing layer is a shrinkage-suppressing layer mainly composed of a hard-sintering ceramic that does not substantially sinter at the sintering temperature of the low-temperature sintered ceramic.
  • the ceramic base material layer may be used as the nonmetallic inorganic powder constituting the pedestal.
  • the pedestal and the multilayer ceramic body can be fired simultaneously. And positional deviation can be suppressed.
  • the aggregate of ceramic powder that has not been substantially fired in the firing step has voids to such an extent that the aggregate (the structure that forms the skeleton of the pedestal) does not collapse, Thus, the resin can be easily infiltrated, and the present invention can be made more effective.
  • the multilayer ceramic electronic component of claim 14 is disposed in a multilayer ceramic element body having a predetermined first conductor pattern and a partial region of the first main surface of the multilayer ceramic element body.
  • conductor For mounting surface-mountable electronic components mainly composed of non-metallic inorganic powder, which has a pattern and a resin-introduced portion located outside the vertical projection area of the surface-mountable electronic components. Since it has a base part and a surface mount type electronic component mounted on the base part via the second conductor pattern, and at least the base part has a structure filled with grease, the surface mount type The pedestal on which the electronic components are mounted is firmly fixed to the multilayer ceramic body by grease.
  • the oil introduction part located outside the vertical projection area of the surface mount electronic component is arranged, the oil flows out around the pedestal only by filling the oil with the upward force. While preventing this, it becomes possible to easily and reliably fill the non-metallic inorganic powder constituting the pedestal portion with the resin.
  • the pedestal portion that has a structure filled with resin and is fixed to at least the first main surface of the multilayer ceramic body by the resin, for example, 1 Heat-treat the green ceramic molded body placed on the main surface to volatilize the binder component contained in the sheet, and sinter the main part or part of it, or substantially sinter it! /
  • a multilayer ceramic element is obtained by impregnating and curing a resin in an aggregate of ceramic powder that is a non-metallic inorganic powder in a porous state that maintains a predetermined shape, that is, a porous ceramic molded body.
  • Examples thereof include a pedestal portion fixed to the first main surface of the body by at least a resin.
  • the same resin as the resin filled in the pedestal part may be filled as an underfill resin in the gap between the surface mount electronic component and the pedestal part.
  • the resin necessary for filling the pedestal part from the resin introduction part of the pedestal part and the surface mount type Fill the gap between the electronic component and the base
  • the grease can be filled into the pedestal and the gap between the surface mount electronic component and the pedestal in a single operation.
  • a high-resin layer having affinity with the resin constituting the pedestal part is surface-mounted. It can be formed between the electronic component and the pedestal, and a highly reliable multilayer ceramic electronic component having excellent impact resistance can be provided.
  • the surface mount electronic component is formed of the multilayer ceramic element body by the second conductor pattern of the pedestal portion.
  • FIG. 1 is a diagram showing a configuration of a multilayer ceramic electronic component (multilayer ceramic substrate) that is useful in an embodiment of the present invention.
  • FIG. 2 (a) is an exploded perspective view showing the main part of the multilayer ceramic electronic component of FIG. 1 (arrangement of the pedestal on the multilayer ceramic body), and (b) is a semiconductor element on the pedestal. It is a perspective view which shows the mounted state.
  • FIG. 3 is a diagram showing one step in a method for producing a multilayer ceramic electronic component that is relevant to an embodiment of the present invention.
  • FIG. 4 is a diagram showing another process of the method for manufacturing a multilayer ceramic electronic component that is relevant to the embodiment of the present invention.
  • FIG. 5 is a view showing still another process of the method for manufacturing a multilayer ceramic electronic component that is relevant to the embodiment of the present invention.
  • FIG. 6 is a diagram showing still another process of the method for manufacturing a multilayer ceramic electronic component according to the embodiment of the present invention.
  • FIG. 7 Still another method of manufacturing a multilayer ceramic electronic component according to an embodiment of the present invention.
  • FIG. 8 is a view showing still another process of the method for manufacturing a multilayer ceramic electronic component according to the embodiment of the present invention.
  • FIG. 9 (a) to (e) are diagrams for explaining a method of forming a pedestal part constituting the multilayer ceramic electronic component of the example.
  • FIG. 10 is a view showing a multilayer ceramic electronic component according to Comparative Example 1 for comparing the characteristics of the multilayer ceramic electronic component of the example of the present invention.
  • FIG. 11 is a view showing a multilayer ceramic electronic component according to Comparative Example 2 for comparing the characteristics of the multilayer ceramic electronic component of the example of the present invention.
  • FIG. 12 is a diagram schematically showing a sample prepared for investigating the impact resistance of a multilayer ceramic electronic component manufactured by the method of manufacturing a multilayer ceramic electronic component according to an embodiment of the present invention.
  • FIGS. 13 (a) and 13 (b) are views showing a modified example of the structure of the pedestal part constituting the multilayer ceramic electronic component of the present invention.
  • FIG. 14 is a view showing another modified example of the structure of the pedestal portion constituting the multilayer ceramic electronic component of the present invention.
  • FIG. 15 is a view showing a modification of the arrangement of the surface mount type electronic component on the pedestal portion in the multilayer ceramic electronic component of the present invention, (a) is a front sectional view, and (b) is a plan view. It is.
  • FIG. 16 is a view showing another modification of the arrangement of the surface-mount type electronic component on the pedestal portion in the multilayer ceramic electronic component of the present invention.
  • FIG. 17 is a view showing still another modified example of the arrangement of the surface mount type electronic component on the pedestal portion in the multilayer ceramic electronic component of the present invention.
  • FIG. 18 is a diagram showing a conventional method for mounting a semiconductor device or the like.
  • FIG. 19 is a diagram showing another conventional semiconductor element mounting structure.
  • FIG. 1 is a cross-sectional view showing the overall structure of a multilayer ceramic electronic component which is a multilayer ceramic electronic component that works in one embodiment of the present invention.
  • FIG. 2 (a) is an exploded perspective view showing the main part of the multilayer ceramic electronic component of FIG. 1 (arrangement of the pedestal on the multilayer ceramic body), and (b) is a semiconductor element on the pedestal. It is a perspective view which shows the state which mounted
  • FIGS. 2 (a) and 2 (b) only the multilayer ceramic body, the pedestal part, and the semiconductor element are shown, and other components are omitted.
  • the multilayer ceramic electronic component A of Example 1 includes a first ceramic layer 1 which is a ceramic substrate layer, and a first ceramic layer 1 A second ceramic layer 2 that is laminated so as to be in contact with the main surface of the ceramic layer and is a shrinkage suppression layer disposed to suppress shrinkage in the planar direction of the ceramic base material layer in the firing step; A multilayer ceramic body 4 having an in-plane conductor 3 which is a conductor pattern formed between the ceramic layer 1 and the second ceramic layer 2.
  • the outer conductor 5 and the terminal electrode 6 are formed on the surface of the multilayer ceramic body 4, and the via-hole conductor 7 is formed so as to penetrate the first ceramic layer 1 and / or the second ceramic layer 2. Is formed. Then, the inner in-plane conductors 3 arranged in different layers, or the inner in-plane conductor 3 and the outer conductor 5 or the terminal electrode 6 are electrically connected to each other via the via-hole conductor 7 as necessary. Connected to!
  • the multilayer ceramic electronic component A of Example 1 includes an upper surface (first main surface) of the multilayer ceramic body 4 including the first and second ceramic layers 1 and 2 and the inner in-plane conductor 3.
  • 14 is a pedestal 11 having a material force including non-metallic inorganic powder 21 and resin 22 in a partial region, that is, in this Example 1, the aggregate of non-metallic inorganic powder 21 is the first main component by resin 22.
  • the pedestal 11 is fixed to the surface 14, and the pedestal 11 has one end face (upper end face) 17a on the pedestal.
  • Pedestal part via hole that is exposed on the upper surface side of the part 11 and the other end face 17b is connected to the inner in-plane conductor 3 via the via hole conductor 7 disposed in the multilayer shellac element body 4 Conductor 17 is provided.
  • Example 1 the inner in-plane conductor 3, the outer conductor 5, the via-hole conductor 7 and the like disposed in the multilayer ceramic body 4 constitute the first conductor pattern in the present invention, and the pedestal The pedestal portion via-hole conductor 17 disposed in the portion constitutes the second conductor pattern in the present invention.
  • the pedestal portion via-hole conductor 17 disposed on the pedestal portion 11 preferably has a diameter in the range of 30 to 120 / ⁇ ⁇ .
  • a semiconductor element 13 is disposed as a surface-mount electronic component, and the semiconductor element 13 is attached to the pedestal part 11 via a solder 15 which is a conductive bonding material. It is electrically connected to the pedestal portion via-hole conductor 17 arranged.
  • a resin layer 16 filled with a resin 22 having the same composition as the resin 22 used in the base part 11 is disposed in the gap between the base part 11 and the semiconductor element 13.
  • the pedestal 11 constituting this multilayer ceramic electronic component ⁇ has a vertical projection region R of the surface mount electronic component (semiconductor element) 13.
  • a resin-introducing portion 11A located outside is formed.
  • a protrusion is formed as the resin introduction part 11 A so as to protrude outward from the vertical projection region R of the semiconductor element 13 from one side of the base part 11.
  • the resin 22 filled in the pedestal part 11 is filled in the pedestal part 11 through the resin introduction part 11 A, and the resin disposed between the pedestal part 11 and the semiconductor element 13.
  • the layer 16 is also formed by filling the resin 22 from the resin introduction part 11A.
  • the thickness of the pedestal 11 is preferably set to a thickness in the range of 15 to 150 / ⁇ ⁇ after firing, and more preferably in the range of 30 to LOO m.
  • the first ceramic layer 1 is formed by sintering the first ceramic material, and substantially dominates the substrate characteristics of the multilayer ceramic substrate 10. .
  • the thickness of the first ceramic layer 1 is preferably in the range of 8 to 100 m after firing.
  • the thickness of the first ceramic layer 1 is not necessarily limited to the above range However, it is preferable that the thickness be equal to or less than the thickness at which shrinkage can be suppressed by the shrinkage suppression layer (that is, the second ceramic layer) 2. Further, the thickness of the first ceramic layer 1 is not necessarily the same for each layer.
  • the first ceramic material a material in which a part (for example, a glass component) permeates the second ceramic layer 2 during firing is used.
  • the first ceramic material is LTCC (low temperature firing, which can be fired at a relatively low temperature, for example, 1050 ° C or less, so that it can be fired simultaneously with a low melting point metal conductor such as silver or copper. Ceramic; Low Temperature Co-fired Ceramic) is preferably used.
  • LTCC low temperature firing, which can be fired at a relatively low temperature, for example, 1050 ° C or less, so that it can be fired simultaneously with a low melting point metal conductor such as silver or copper.
  • Ceramic Low Temperature Co-fired Ceramic
  • a glass ceramic in which alumina and borosilicate glass are mixed, or a Ba—A1-Si—B acid oxide ceramic that generates a glass component during firing can be used.
  • the main constituent materials such as via-hole conductor 7, pedestal via-hole conductor 17 and internal in-plane conductor 3 are used. It is possible to select a metal or alloy force containing at least one selected from the group consisting of Ag, Au, and Cu having excellent high frequency characteristics as a main component.
  • This alloy may contain Pd, W, Ni, and the like.
  • the second ceramic material constituting the shrinkage suppression layer (that is, the second ceramic layer) 2 is solidified by a part (glass component) of the first ceramic material that has penetrated from the first ceramic layer 1. As a result, the second ceramic layer is solidified and the first ceramic layer 1 and the second ceramic layer 2 are joined.
  • the second ceramic material constituting the shrinkage suppression layer (that is, the second ceramic layer) 2
  • alumina, zirconia, silica, or the like can be used as the second ceramic material constituting the shrinkage suppression layer.
  • the second ceramic layer 2 is compared with the first ceramic layer 1 in the firing process. It exerts the function of suppressing the shrinkage in the plane direction.
  • the second ceramic layer 2 is fixed and bonded to the first ceramic layer 1 when a part of the first ceramic material penetrates. Therefore, strictly speaking, the thickness of the second ceramic layer 2 is 1 to LO after firing, although it depends on the state of the first ceramic layer 1 and the second ceramic layer 2, the binding force, and the firing conditions.
  • the second ceramic layer 2 may contain a glass component that serves as a fixing member for the second ceramic layer as long as the second ceramic layer does not cause shrinkage during firing.
  • the glass component it is desirable to use a glass component added to the first ceramic layer 1 or a glass having substantially the same composition as the glass component generated in the first ceramic layer 1 during firing.
  • Example 1 a Ba—Al—Si—B-based oxide ceramic material is used as the first ceramic layer 1, and alumina is used as the ceramic material constituting the second ceramic layer 2. It was. The thickness of the first ceramic layer 1 was adjusted to 50 / z m after firing, and the thickness of the second ceramic layer 2 was adjusted to 5 m after firing.
  • each conductor portion such as the inner in-plane conductor 3, the outer conductor 5, the terminal electrode 6, etc., as long as the main component is a conductive component that can be co-fired with the first ceramic layer 1. It is possible to use various known materials. Specifically, Cu, Ag, Ni, Pd, and alloys thereof can be used. In Example 1, the conductor portion was formed using a material containing a Cu component as a main component (for example, a conductive paste containing Cu powder as a conductive component).
  • a conductive paste containing Cu powder as a conductive component at a predetermined position of the ceramic green sheet to be the first ceramic layer 1 and the second ceramic layer 2 To place the inner conductor 3, inner conductor 5, terminal electrode 6, via-hole conductor 7, etc.
  • the main component is a nonmetallic inorganic powder 21 (for example, ceramic powder such as alumina, zirconium, and GaN) that is not sintered at the firing temperature of the first ceramic material.
  • a green sheet provided with a via hole conductor (a via hole conductor for a pedestal portion) 17 having, for example, Ag or Cu as a main component is prepared.
  • the pedestal 11 is positioned outside the vertical projection region R of the semiconductor element (surface mount electronic component) 13 mounted thereon. It is equipped with a resin introduction part 11A.
  • a protrusion formed so as to protrude from one side to the outside of the vertical projection region R of the semiconductor element 13 is referred to as a resin introduction portion 11 A of the base portion 11.
  • the thickness of the pedestal 11 is in the range of 15 to 150 m after firing.
  • the pedestal portion 11 (the pedestal portion before firing) can be manufactured, for example, by the method described below.
  • a green sheet for forming a pedestal for example, a non-metallic inorganic powder (for example, alumina) that does not sinter at the firing temperature of the first ceramic material.
  • a non-metallic inorganic powder for example, alumina
  • via holes are formed at predetermined positions on the green sheet 32 by laser processing.
  • a through hole 33 for conductor placement is formed.
  • a green sheet mainly composed of alumina was used as the green sheet for forming the pedestal.
  • the conductive pastes 34 filled in the through holes 33 may be short-circuited. Therefore, as shown in FIG.
  • the surface of the top 32 is ground, and the conductive paste 34 and the green sheet 32 covering the surface are partially removed and the top surface is flattened.
  • a base portion (unfired base portion) having a narrow-pitch via-hole conductor (base-hole via-hole conductor 17) that has a flat upper surface and does not cause a short circuit. 11 is formed.
  • the upper surface of the unfired pedestal 11 in FIG. 9 (e) is joined to the first main surface 14 of the unfired multilayer ceramic body 4 as shown in FIG.
  • the carrier film 31 FIG. 9 (e)
  • the pedestal 11 is disposed at a predetermined position of the unfired multilayer ceramic element body 4. It can be in the installed state.
  • the lower surface (the carrier film 31 surface side) of the unfired pedestal 11 may be bonded to the first main surface 14 of the multilayer ceramic body 4.
  • the unfired pedestal 11 is held on the holding table with the carrier film 31 disposed on the holding table, and after the carrier film 31 is removed, the carrier film 31 is removed. It is also possible to form an unfired multilayer ceramic body 4 on the surface from which is removed.
  • the ceramic having the same ceramic material strength as that of the ceramic material constituting the second ceramic layer It is also possible to use the green sheet as a green sheet for forming the pedestal portion. It is also possible to use various ceramic green sheets having different compositions from the ceramic material constituting the second ceramic layer.
  • the ceramic green sheets and pedestal portions obtained in the steps (1) and (2) are laminated and pressure-bonded according to a predetermined order and direction.
  • a green sheet molded body with a pedestal (unfired multilayer ceramic body with a pedestal) 4a is formed.
  • the unfired multilayer ceramic body 4a with the pedestal portion (see FIG. 4) is fired under conditions controlled to a predetermined temperature and atmosphere, and the upper surface of the multilayer ceramic body 4 is (First main surface)
  • a multilayer ceramic substrate 10 having a pedestal 11 on 14 is obtained (see FIG. 5).
  • the pedestal portion 11 exists as a porous molded body in which ceramic particles are aggregated.
  • the first ceramic material constituting the multilayer ceramic body 4 is sintered, and the second ceramic material constituting the multilayer ceramic body 4 is sintered. Bake at a temperature that does not.
  • the second ceramic layer 2 which is the shrinkage suppressing layer also having the second ceramic material force becomes the first ceramic layer 1. Acts to suppress 1 contraction. This makes it possible to manufacture a multilayer ceramic substrate 10 with high dimensional accuracy.
  • the multilayer ceramic body 4 shrinks in the thickness direction (shrinks to about 45 to 65% of the unfired thickness). It can be fired so that it hardly shrinks in the plane direction perpendicular to the direction.
  • the firing atmosphere is appropriately adjusted according to the type of the first ceramic material and the type of conductive powder contained in the conductive paste film.
  • the firing was performed in a roughly reducing atmosphere having a maximum firing temperature of 950 to 1000 ° C.
  • the obtained multilayer ceramic substrate 10 is subjected to surface treatment as necessary, and then surface-mounted electronic components are mounted.
  • Various types of surface-mount electronic components can be mounted depending on the circuit to be formed. Specifically, active elements such as transistors, ICs, and LSIs, and passive elements such as chip capacitors, chip resistors, chip thermistors, and chip inductors are exemplified. In the first embodiment, a case where a semiconductor element such as an IC or LSI is mounted will be described as an example.
  • a solder paste 15a is applied to the upper end surface 17a of the pedestal portion via-hole conductor 17.
  • Various known methods such as printing, dipping, and dispensing can be used without any particular restrictions on the coating method.
  • the semiconductor element 13 is mounted on the solder paste 15a, and the pedestal 11 on the upper surface (first main surface) 14 of the multilayer ceramic body 4 is formed.
  • Other surface mount electronic components (for example, multilayer ceramic capacitors) 23 are mounted in the area where they are not placed, and solder paste 15a is melted and solidified in a reflow furnace set to a predetermined temperature profile.
  • the semiconductor element 13 is joined to the upper end surface 17a of the pedestal via-hole conductor 17, and the pedestal portion 11 of the first main surface 14 of the multilayer ceramic body 4 is disposed on the other surface-mounted electronic component 23. Connect to the outer conductor 5 located in the peripheral area of the area.
  • a resin 22 is injected between the semiconductor element 13 and the pedestal part 11 by injecting the resin 22 between the semiconductor element 13 and the pedestal part 11. While the layer 16 is formed, the resin 22 is infiltrated into the lower surface side of the porous ceramic molded body constituting the base portion 11.
  • the injection of the resin 22 is performed by supplying the resin 22 from the resin supply nozzle 24 to the resin introduction part 11 A of the base part 11. At this time, since the resin introduction part 11A is located outside the vertical projection region R of the semiconductor element 13 mounted on the pedestal part 11, the resin 22 is also connected to the resin introduction part 11A. By simply supplying the resin 22, the resin 22 is infiltrated into the entire porous ceramic molded body constituting the pedestal part 11 until it reaches the lower surface side, and the resin 22 is inserted between the semiconductor element 13 and the pedestal part 11.
  • the resin layer 16 can be formed by filling.
  • the resin 22 selectively permeates and penetrates between the porous pedestal 11 and the semiconductor element 13 and the pedestal 11 due to the capillary phenomenon, it is substantially impossible to flow out to other areas after filling. Absent.
  • the base resin 11 is fixed to the first main surface 14 of the multilayer ceramic body 4 by the resin 22 by heat curing the resin 22.
  • the resin 65% by weight of silica filler was used, and the remainder was a mixture of epoxy resin and solvent.
  • it changes the quantity of epoxy resin and a solvent according to the thickness of a base part it does not turn.
  • the semiconductor element 13 is mounted on the pedestal portion 11 in a state where the aggregate of the nonmetallic inorganic powders 21 is fixed to the partial main surface 14 of the multilayer ceramic body 4 by the resin 22.
  • a multilayer ceramic electronic component A is formed.
  • the pedestal portion 11 includes a resin introduction portion 11 A located outside the vertical projection region R of the semiconductor element 13 mounted on the pedestal portion 11.
  • the resin introduction part 11A By simply supplying the resin 22 to the resin introduction part 11A from the upper force, the bottom part of the porous ceramic molded body constituting the base part 11 that does not require a complicated resin supply mechanism is required. While the oil 22 is infiltrated, the resin layer 16 can be formed between the semiconductor element 13 and the pedestal 11.
  • the pedestal portion 11 is composed of an aggregate of ceramic particles, a silica filler, and a resin that fixes these inorganic components to each other. Between the pedestal portion 11 and the semiconductor element 13, there is no silica. The resin layer 16 with the filler dispersed therein is formed.
  • the semiconductor element 13 is mechanically connected and fixed to the multilayer ceramic body 4 (multilayer ceramic substrate 10) via the pedestal portion 11 by the resin layer 16, and the pedestal portion via hole is also fixed. It is mechanically and electrically securely connected to the multilayer ceramic body 4 (multilayer ceramic substrate 10) via the conductor 17 and the solder 15, and has excellent impact resistance and miniaturization compatibility, and dimensions. A multilayer ceramic electronic component A with high accuracy and high reliability can be obtained.
  • the pedestal part 11 since the pedestal part 11 includes the resin introduction part 11A located outside the vertical projection area scale of the semiconductor element 13 mounted on the pedestal part 11, the resin introduction part 11A is viewed from above.
  • the resin 22 By simply supplying the resin 22, the resin 22 is infiltrated into the lower surface side of the porous ceramic molded body constituting the pedestal portion 11 that does not require a complicated resin supply mechanism, etc.
  • a resin layer 16 can be formed between the base part 11 and the base part 11. Therefore, it is possible to efficiently manufacture the multilayer ceramic electronic component A in which the pedestal portion 11 is securely fixed to the multilayer ceramic body 4 and the semiconductor element 13 is firmly bonded and mounted on the pedestal portion 11. wear.
  • the pedestal part 11 includes the resin introduction part 11 A, and the resin filled between the pedestal part 11 and the pedestal part 11 and the semiconductor element 13 in the multilayer ceramic electronic component 22.
  • the state of the outflow of (wax layer 16) was examined.
  • the solder ball 25 disposed in the semiconductor element 13 is melt-bonded to the surface of the via-hole conductor 7 exposed on the multilayer ceramic body 4, and the impact resistance is increased.
  • the thermosetting resin 22 (the same resin as the resin 22 used in the multilayer ceramic electronic component A of Example 1 above) is filled between the multilayer ceramic body 4 and the semiconductor element 13.
  • Comparative Example 2 As shown in FIG. 11, the resin introduction part is not provided, and the whole is located inside the vertical projection area scale of the semiconductor element 13 mounted thereon.
  • the pedestal part 11 is provided, and the pedestal part 11 and a resin layer 16 filled with the resin 22 between the pedestal part 11 and the semiconductor element 13 and having a resin layer 16 that functions as an impact relaxation layer and a bonding layer are formed.
  • a multilayer ceramic electronic component A2 was produced.
  • the mounting height of the semiconductor element 13 (after mounting the lower part of the semiconductor element 13)
  • the solder height was about 60 ⁇ m.
  • the pedestal portion 11 in the vertical projection region R of the semiconductor element 13 has an outer peripheral edge at the semiconductor element.
  • the outer peripheral edge force of 13 was also positioned about 100 m inside.
  • the vertical projection of the semiconductor element 13 Protrusion distance X from the side where the resin introduction part 11 A of the pedestal part 11 A is formed from the side where the resin introduction part 11 A of the pedestal part 11 is formed (see Fig. 2 (a)) 1S approx. Lmm was set to be
  • a resin supply nozzle having a diameter of 0.5 mm was used for the injection of the resin.
  • the upper surface force of the resin introduction part 11A of the base part 11 was obtained. This was done by supplying 22.
  • the resin 22 was supplied to the side surface of the pedestal part 11 from the position 0.5 mm away from the side surface of the semiconductor element 13, and the resin part 22 was filled with the resin 22.
  • the resin introduction part 11 A of the pedestal part 11 from which the position of any of the positional forces of the pedestal part 11 does not flow out of the resin 22 is With respect to the three sides that were not formed, it was confirmed that the resin 22 was held inside the vertical projection region R of the semiconductor element 13.
  • the injected resin contains 65% by weight of silica filler and the remainder is an organic mixture such as epoxy resin, solvent, etc., but the silica filler is 30% by weight. In the case of using an organic mixture such as acrylic resin and solvent. However, no spillage was observed.
  • the multilayer ceramic electronic component A of Example 1 manufactured as described above was reflow-mounted using a solder paste on a printed wiring board 40 having a thickness of 1. Omm as shown in FIG.
  • the multilayer ceramic electronic component A mounted on the printed wiring board 40 in a substantially rectangular parallelepiped casing 41 so that the electronic component A is on the lower surface side the multilayer ceramic electronic component A is A sample having a structure housed in a resin casing 41 was prepared.
  • the sample was adjusted so that the total weight of the multilayer ceramic electronic component A, the printed wiring board 40, and the resin casing 41 was about lOOg.
  • the diameter of the pedestal portion via-hole conductor 17 constituting the multilayer ceramic substrate 10 was set to 100 ⁇ m.
  • this sample was held at a predetermined height and dropped 10 times so that the lower surface of the resin-made casing 41 collided in a horizontal state on a concrete block that was placed so that the upper surface was horizontal. Then, the breaking condition at the connection between the semiconductor element 13 and the multilayer ceramic substrate 10 was examined. The drop height was gradually increased from 0.50 m in increments of 0.10 m, and the impact resistance was evaluated by taking the drop height at which the break occurred as the break occurrence height. The results are shown in Table 1.
  • the multilayer ceramic electronic parts Al and A2 of Comparative Examples 1 and 2 shown in FIGS. 10 and 11 are formed on the printed wiring board.
  • a sample (comparative example) mounted and housed in a resin casing was prepared, and its impact resistance was evaluated.
  • the sample was broken until the drop height reached 1.5 m. It did not occur and it was confirmed that good impact resistance was secured.
  • Example 1 the multilayer ceramic electronic component A in which the resin introduction portion 11A is formed only on one side of the pedestal portion 11 has been described as an example, but as shown in Fig. 13 (a).
  • the resin introduction part 11A it is possible to form the resin introduction part 11A on a plurality of sides of the base part 11, and as shown in FIG. 13 (b), a plurality of the resin introduction parts 11A are formed on one side. It is also possible to do.
  • the plane area of the pedestal 11 is reduced as shown in FIG. It is also possible to enlarge the outer peripheral portion of the pedestal portion 11 from the vertical projection region R of the surface mount electronic component 13 and to make the protruding portion of the pedestal portion 11 be the resin introduction portion 11A. Even in this case, it goes without saying that the present invention is more advantageous than the comparative example in that the variation in the length of the protruding portion is reduced.
  • the planar shape of the pedestal part 11 excluding the resin introduction part 11A is a square
  • the shape of the pedestal part 11 is not limited to a square.
  • the shape of the surface mount electronic component it is a triangle, a polygon more than a pentagon, a circle
  • the case where one semiconductor element is mounted on one pedestal portion has been described as an example.
  • a configuration in which a plurality of semiconductor elements are arranged on one pedestal portion is described. This is also possible.
  • FIGS. 15 (a) and 15 (b) show a state in which two semiconductor elements (surface-mounted electronic components) 13 are arranged on one pedestal portion 11.
  • FIG. a part of the pedestal part 11 is exposed between two semiconductor elements 13 to form a resin introduction part 11 A, and by supplying the resin 22 to this one resin introduction part 11 A, the pedestal part 11 and the gap between the pedestal 11 and the two semiconductor elements 13 are filled with the resin 22.
  • Fig. 16 shows a configuration in which three semiconductor elements (surface-mount type electronic components) 13 are mounted on one pedestal portion 11, and Fig. 17 shows four configurations on one pedestal portion 11.
  • a configuration is shown in which two semiconductor elements (surface-mount electronic components) 13 are mounted.
  • a predetermined one region of the pedestal part 11 is defined as a resin introduction part 11A, and the pedestal part 11
  • the resin 22 can be filled in the gaps between the base 11 and the plurality of semiconductor elements 13.
  • it may be configured to provide a plurality of the oil introduction parts.
  • the method of electrically joining the pedestal via-hole conductor 17 and the semiconductor element 13 using solder paste has been described as an example. Instead, it is also possible to arrange the solder ball on the semiconductor element 13 in advance, and to melt the solder ball to join the pedestal portion via-hole conductor 17 and the semiconductor element 13 together.
  • the invention of the present application is not limited to the above embodiment in other points as well.
  • Types of non-metallic inorganic powder and resin constituting the pedestal part and arrangement of via hole conductors provided in the pedestal part. Aspects, dimensions, types of constituent materials, constituent materials and compositions of ceramic base layer and shrinkage suppression layer, types of surface mount electronic components mounted on the pedestal, etc., within the scope of the invention, various applications, It is possible to cover the deformation.
  • the pedestal on which the surface-mount type electronic component such as a semiconductor element is mounted is securely fixed to the multilayer ceramic body, and is excellent in impact resistance and downsizing compatibility. It is possible to efficiently manufacture multilayer ceramic electronic components with good legal accuracy and high reliability.
  • the present invention can be widely applied to a multilayer ceramic electronic component in which a semiconductor element and other surface-mount type electronic components are mounted on a multilayer ceramic substrate and the manufacturing field thereof.

Abstract

　表面実装型電子部品を固定するためのアンダーフィル樹脂の流出がなく、高密度でしかも高精度の部品実装が可能な多層セラミック電子部品の製造方法、および、該製造方法により製造される、耐衝撃性や小型化対応性に優れた信頼性の高い多層セラミック電子部品を提供する。 　半導体素子などの表面実装型電子部品１３が搭載される、非金属無機粉末を主成分とする台座部１１に、表面実装型電子部品の垂直投影領域Ｒよりも外側に位置する樹脂導入部１１Ａを設け、該樹脂導入部に樹脂２２を供給して、台座部、ならびに、台座部と多層セラミック素体４の隙間に樹脂を充填する。 　未焼結セラミック基材層（第１のセラミック層１）と、未焼結セラミック基材層の平面方向の収縮を抑制するための収縮抑制層（第２のセラミック層２）とを積層することにより、焼成工程で積層方向に直交する方向に収縮しない未焼成の多層セラミック素体を形成する。

Description

明 細 書
多層セラミック電子部品およびその製造方法
技術分野
[0001] 本願発明は、電子部品およびその製造方法に関し、詳しくは、多層セラミック素体 に表面実装型電子部品を搭載してなる多層セラミック電子部品およびその製造方法 に関する。
背景技術
[0002] 近年、エレクトロニクス分野における電子部品の性能は著しく向上しており、大型コ ンピュータ、移動通信端末、パーソナルコンピュータなどの情報処理装置における情 報処理速度の高速化、装置の小型化、多機能化に貢献している。
[0003] このような電子部品の一つとして、 VLSI、 ULSIなどの半導体デバイスをセラミック 基板上に複数実装したマルチチップモジュール (MCM)が挙げられる。このようなモ ジュールにおいては、 LSIの実装密度を高め、各 LSI間を電気的に確実に接続する ために、配線導体を 3次元的に配置したセラミック多層基板が広く用いられている。
[0004] このセラミック多層基板は、複数のセラミック層を積層することにより形成されており、 その表面や内部に回路構成用の配線導体を備えたものであるが、携帯電話や自動 車用無線通信機器などに代表される移動通信端末においては、高機能高密度実装 の要求も厳しくなり、さらなる小型化が求められている。また、その用途などから、セラ ミック多層基板を用いた製品の耐衝撃性に対する要求はますます高まっている。
[0005] ところで、半導体デバイスなどを基板上に実装する方法として、図 18に示すように、 基板 51上にビア電極や印刷電極などを用いて形成した導体パターン 52上に、半導 体素子 53に設けられたはんだボール (バンプ） 54を溶融接合するとともに、耐衝撃 性を向上させるために、基板 51と半導体素子 53の間に熱硬化性榭脂 55を衝撃緩 和層として充填するようにした実装方法が提案されて!ヽる (特許文献 1)。
[0006] このような実装方法あるいは実装構造は、耐衝撃性の向上に有効であり、セラミック 多層基板を用いた製品の耐衝撃性の向上にも寄与しうるものである力 このような実 装構造を採用しょうとした場合、製品の小型化を図るためには、導体パターン、すな わち、表面電極の面積をさらに縮小化することが必要になる。
[0007] し力しながら、導電性確保のための表面電極の面積が減少すると、はんだボール 径を小さくせざるを得ず、基板 51と半導体素子 53の間が狭くなり、ここに充填された 熱硬化性榭脂 (衝撃緩和層） 55の厚みが薄くなり、特許文献 1のような実装構造を備 えたセラミック多層基板をもってしても、耐衝撃性が不十分になるという事態が生じる に至っている。
[0008] また、従来の半導体素子の実装構造として、例えば、図 19に示すように、半導体素 子 61の裏面に形成された電極 62を、導電性接着剤により形成された先端部が面一 にレベル調節された複数の突起状電極 63を表面に有する多層配線基板 64上に搭 載し、半導体素子 61の電極 62と、突起状電極 63の先端部とを電気的接合するととも に、半導体素子 61と多層配線基板 64との間隙に、収縮性絶縁榭脂層 65を充填する ようにした実装構造 (半導体装置)が提案されて 、る (特許文献 2)。
[0009] そして、この特許文献 2の実装構造の場合、半導体素子 61を多層配線基板 64に 実装した半導体装置にお！ヽて、多層配線基板 64に対する厳 ヽ平坦性を要求する ことなぐ信頼性の高い半導体素子 61の実装を行うことができるとされている。
[0010] しかしながら、上記従来の実装構造の場合、突起状電極 (柱状電極) 63の小径ィ匕 や、突起状電極 (柱状電極) 63の高さと径の比（高さ Z径)であるアスペクト比の向上 、隣り合う突起状電極 (柱状電極) 63の間隔の縮小などに限界が生じ、より小径でァ スぺタト比の高い突起状電極 (柱状電極) 63に対する要求に十分に応えることができ なくなつているのが実情である。
[0011] また、特許文献 2の実装構造の場合、半導体素子 61を実装した後に、半導体素子 61と多層配線基板 64との間隙に榭脂を注入配置する必要があるが、榭脂の流動性 ゆえ、半導体素子 61の下側領域力もその周囲の領域に榭脂が流出し、し力も、その 流出状態にばらつきがあるため、半導体素子 61が搭載された領域の周囲に、他の 表面実装型電子部品を搭載するにあたって、半導体素子 61が搭載された領域に近 接する領域を搭載スペースとして有効に利用することができず、表面実装型電子部 品の高密度実装が妨げられるという問題点がある。
特許文献 1 :実開平 4 99834号公報 特許文献 2：特開平 11― 26631号公報
発明の開示
発明が解決しょうとする課題
[0012] 本願発明は、上記課題を解決するものであり、表面実装型電子部品を固定するた めのアンダーフィル榭脂の流出がなぐ高密度でし力も高精度の部品実装が可能な 多層セラミック電子部品の製造方法、および、該製造方法により製造される、耐衝撃 性や小型化対応性に優れた信頼性の高い多層セラミック電子部品を提供することを 目的とする。
課題を解決するための手段
[0013] 上記課題を解決するために、本願請求項 1の多層セラミック電子部品の製造方法 は、
多層セラミック素体の第 1主面に表面実装型電子部品を搭載してなる多層セラミツ ク電子部品の製造方法であって、
(a)未焼結セラミック基材層が積層され、所定の第 1導体パターンが配設された、未 焼成の多層セラミック素体と、
前記多層セラミック素体の前記第 1主面の少なくとも一部領域に配設され、非金属 無機粉末を主成分とし、前記表面実装型電子部品が接続される第 2導体パターンを 有するとともに、前記表面実装型電子部品の垂直投影領域よりも外側に位置する榭 脂導入部を有する、前記表面実装型電子部品を搭載するための台座部と
を備えた台座部付きの未焼成多層セラミック素体を作製する工程と、
(b)前記台座部付きの未焼成多層セラミック素体を焼成する工程と、
(c)焼成後の台座部付きの多層セラミック素体の前記台座部に、前記第 2導体バタ ーンを介して前記表面実装型電子部品を搭載する工程と、
(d)前記非金属無機粉末を主成分とする前記台座部、ならびに、前記台座部と前記 表面実装型電子部品との間に、前記榭脂導入部から榭脂を充填し、硬化させる工程 と
を具備することを特徴として 、る。
[0014] また、請求項 2の多層セラミック電子部品の製造方法は、請求項 1の発明の構成に おいて、前記非金属粉末を主成分とする前記台座部が、ポーラスなセラミック成形体 により形成されることを特徴として 、る。
[0015] また、請求項 3の多層セラミック電子部品の製造方法は、請求項 1または 2の発明の 構成において、前記未焼結セラミック基材層と、前記未焼結セラミック基材層の平面 方向の収縮を抑制するための収縮抑制層とを積層することにより、前記未焼成の多 層セラミック素体を形成することを特徴として 、る。
[0016] また、請求項 4の多層セラミック電子部品の製造方法は、請求項 1〜3のいずれか の発明の構成において、前記台座部が、前記第 2導体パターンとして、一方側端面 が前記台座部の表面に露出するビアホール導体を備えており、前記表面実装型電 子部品が、前記表面に露出した前記ビアホール導体の一方側端面に、導電性接合 材を介して搭載されることを特徴として 、る。
[0017] また、請求項 5の多層セラミック電子部品の製造方法は、請求項 1〜4のいずれか の発明の構成において、前記台座部の前記第 2導体パターンが、前記台座部上に 搭載された前記表面実装型電子部品と、前記多層セラミック素体の前記第 1導体パ ターンとを接続するものであることを特徴として 、る。
[0018] また、請求項 6の多層セラミック電子部品の製造方法は、請求項 1〜5のいずれか の発明の構成において、前記表面実装型電子部品が半導体素子であることを特徴と している。
[0019] また、請求項 7の多層セラミック電子部品の製造方法は、請求項 1〜6のいずれか の発明の構成において、前記台座部に複数の前記表面実装型電子部品を搭載する 場合において、前記台座部に、前記各表面実装型電子部品に共通の榭脂導入部を 設け、前記共通の榭脂導入部から榭脂を充填することにより、前記台座部、ならびに 、前記台座部と複数の前記表面実装型電子部品との間に榭脂を充填することを特徴 としている。
[0020] また、請求項 8の多層セラミック電子部品の製造方法は、請求項 1〜7のいずれか の発明の構成において、前記多層セラミック素体の前記第 1主面の、前記台座部が 設けられていない領域にも、前記台座部に搭載される前記表面実装型電子部品以 外の表面実装型電子部品を搭載することを特徴としている。 [0021] また、請求項 9の多層セラミック電子部品の製造方法は、請求項 4〜8のいずれか の発明の構成において、前記未焼成の多層セラミック素体として、前記第 1主面側に 前記収縮抑制層が配設された構造を有する未焼成の多層セラミック素体を形成する ことを特徴としている。
[0022] また、請求項 10の多層セラミック電子部品の製造方法は、請求項 1〜9のいずれか の発明の構成において、前記台座部のうち、前記榭脂導入部を除く領域が、前記台 座部に搭載される前記表面実装型電子部品の垂直投影領域よりも内側に位置する ことを特徴としている。
[0023] また、請求項 11の多層セラミック電子部品の製造方法は、請求項 1〜10のいずれ かの発明の構成において、前記台座部の厚みが 15〜 150 mであることを特徴とし ている。
[0024] また、請求項 12の多層セラミック電子部品の製造方法は、請求項 4〜11のいずれ 力の発明の構成において、前記未焼結セラミック基材層が、低温焼結セラミックを主 成分とする未焼結セラミック基材層であり、前記収縮抑制層が、前記低温焼結セラミ ックの焼結温度では実質的に焼結しない難焼結性セラミックを主成分とする収縮抑 制層であることを特徴として 、る。
[0025] また、請求項 13の多層セラミック電子部品の製造方法は、請求項 1〜12のいずれ かの発明の構成において、前記台座部を構成する前記非金属無機粉末が、前記未 焼結セラミック基材層を構成するセラミックの焼結温度では実質的に焼結しないセラミ ック粉末であることを特徴として 、る。
[0026] また、請求項 14の多層セラミック電子部品は、
多層セラミック素体の第 1主面に表面実装型電子部品を搭載してなる多層セラミツ ク電子部品であって、
セラミック基材層が積層され、かつ、所定の第 1導体パターンを有する多層セラミツ ク素体と、
前記多層セラミック素体の前記第 1主面の一部領域に配設され、非金属無機粉末 を主成分とし、前記表面実装型電子部品が接続される第 2導体パターンを有するとと もに、前記表面実装型電子部品の垂直投影領域よりも外側に位置する榭脂導入部 を有する、前記表面実装型電子部品を搭載するための台座部と、
前記台座部に前記第 2導体パターンを介して搭載された前記表面実装型電子部
TOと
を具備し、
少なくとも前記非金属無機粉末を主成分とする前記台座部には榭脂が充填されて 、ることを特徴として 、る。
[0027] また、請求項 15の多層セラミック電子部品は、請求項 14の発明の構成において、 前記非金属無機粉末を主成分とする前記台座部、ならびに、前記台座部と前記表 面実装型電子部品との間には、前記榭脂導入部を経て充填された、同一組成の榭 脂が充填されて 、ることを特徴として 、る。
[0028] また、請求項 16の多層セラミック電子部品は、請求項 14または 15の発明の構成に おいて、前記表面実装型電子部品が、前記台座部の前記第 2導体パターンを介して 前記多層セラミック素体の前記第 1導体パターンに電気的に接続されていることを特 徴としている。
発明の効果
[0029] 本願請求項 1の多層セラミック電子部品の製造方法は、未焼結セラミック基材層が 積層され、所定の第 1導体パターンが配設された、未焼成の多層セラミック素体と、前 記多層セラミック素体の前記第 1主面の少なくとも一部領域に配設され、非金属無機 粉末を主成分とし、表面実装型電子部品を接続するための第 2導体パターンを有す るとともに、該表面実装型電子部品の垂直投影領域よりも外側に位置する榭脂導入 部を有する台座部とを備えた台座部付きの未焼成多層セラミック素体を形成し、これ を焼成した後、台座部に表面実装型電子部品を搭載し、台座部、ならびに、台座部 と表面実装型電子部品との間に、榭脂導入部力 榭脂を充填するようにしているの で、台座部を、非金属無機粉末の集合体に榭脂が含浸された構造として、台座部を 榭脂により多層セラミック素体の第 1主面に確実に固着させることが可能になり、機械 的強度が高ぐ多層セラミック素体への接合強度に優れた台座部を備えた多層セラミ ック電子部品を得ることが可能になる。
[0030] そして、本願発明においては、台座部が表面実装型電子部品の垂直投影領域より も外側に位置する榭脂導入部を有しているので、例えば、上方から台座部の榭脂導 入部に榭脂を供給するだけで、毛細管現象により、台座部、詳しくは台座部を構成 する非金属無機粉末の隙間、および、台座部と表面実装型電子部品の隙間に榭脂 を容易かつ確実に充填することが可能になる。
また、台座部は非金属無機粉末の集合体であり、榭脂導入部を経て充填された榭 脂は台座部、および、台座部と表面実装型電子部品の隙間に確実に保持されるた め、榭脂が台座部力も周囲に流出することがなぐ榭脂の流出による周囲領域への 悪影響を抑制することができる。
[0031] また、台座部が配設された領域力もその周囲の領域に、あるいは台座部に搭載さ れた表面実装型電子部品が占める領域と隣接する領域に榭脂が流出することが抑 制、防止される結果、台座部と、その周囲の領域に配設される他の表面実装型電子 部品の間隔を狭く設計する (狭ギャップに設計する)ことが可能になり、台座部に搭載 された表面実装型電子部品の周囲にも、密に他の表面実装型電子部品を実装する ことが可能になるため、高密度で高精度な実装形態を実現することができる。
[0032] さらに、表面実装型電子部品と台座部との間に充填された榭脂は、表面実装型電 子部品と台座部とを接合させる接合層として機能するとともに、衝撃吸収層としても機 能するため、表面実装型電子部品を台座部に確実に固定しつつ、耐衝撃性を向上 させることが可會 になる。
したがって、本願請求項 1の発明によれば、表面実装型電子部品を固定するため のアンダーフィル榭脂の流出がなぐ表面実装型電子部品の高密度でし力も高精度 の実装が行われた信頼性の高い多層セラミック電子部品を効率よく製造することがで きる。
[0033] なお、本願発明において、台座部上に搭載される表面実装型電子部品としては、 例えば、トランジスタ、 IC、 LSIなどが例示されるが、本願発明の多層セラミック電子 部品の構造は、高密度に狭ギャップ IZO端子を、ほぼ同一平面内に多数有する表 面実装型電子部品の実装構造に適していることから、例えば、 IC、 LSIなどの BGA ( Ball Grid Array)接続型の大型半導体素子をベアチップで搭載する場合に特に 有意義である。 [0034] なお、本願発明にお 、て台座部が備えて 、るような榭脂導入部を備えて 、な 、構 成の場合にも、榭脂の供給態様を工夫すれば、台座部の周囲への榭脂の流出を抑 制、防止しつつ、台座部に榭脂を充填することも可能ではあるが、本願発明によれば 、上述のように、表面実装型電子部品の垂直投影領域よりも外側に位置する榭脂導 入部に上方力 榭脂を供給するだけで、台座部の周囲への榭脂の流出を抑制、防 止しつつ、台座部、ならびに台座部と表面実装型電子部品の間に榭脂を充填するこ とが可能であり、製造設備の簡素化、製造工程の簡略化、表面実装型電子部品の実 装の容易性、高密度実装への対応性などの見地から、本願発明が有意義なもので あることは明らかである。
[0035] また、請求項 2の多層セラミック電子部品の製造方法のように、請求項 1の発明の構 成において、非金属粉末を主成分とする台座部を、ポーラスなセラミック成形体により 形成するようにした場合、毛管現象によりポーラスな台座部 11、半導体素子 13と台 座部 11との間に選択的に浸透、浸入するため、榭脂導入部力も充填された榭脂が、 台座部の外側にまで流れ出すことを効率よく抑制することが可能になる。
[0036] また、請求項 3の多層セラミック電子部品の製造方法のように、請求項 1または 2の いずれかの発明の構成において、未焼成の多層セラミック素体を、未焼結セラミック 基材層と、収縮抑制層とが積層された構造のものとした場合、焼成工程において、多 層セラミック素体の積層方向と直交する方向（未焼結セラミック基材層の平面方向）の 収縮を抑制、防止して、寸法精度が良好で、信頼性の高い多層セラミック電子部品を 得ることができる。
[0037] また、請求項 4の多層セラミック電子部品の製造方法のように、請求項 1〜3のいず れかの発明の構成において、台座部の第 2導体パターンを、一方側端面が台座部の 表面に露出するビアホール導体とし、表面実装型電子部品を、表面に露出したビア ホール導体の一方側端面に、導電性接合材を介して搭載することにより、表面実装 型電子部品の台座部への接続 ·固定信頼性を向上させることが可能になる。
[0038] すなわち、請求項 4の多層セラミック電子部品の製造方法により製造された多層セ ラミック電子部品においては、一方側端面が台座部の表面に露出するように配設さ れたビアホール導体 (柱状電極)の、前記一方側端面に例えば、はんだなどの導電 性接合材を介して表面実装型電子部品を接合するようにして ヽるので、表面実装型 電子部品を台座部を介して多層セラミック素体に確実に接合することが可能になり、 従来の、表面実装型電子部品と基板の薄板状の電極とが、直接電気的な接合を形 成している場合に比べて、優れた耐衝撃性を実現することが可能になる。したがって 、多層セラミック素体に衝撃が加えられた場合においても、台座部によって、衝撃が、 表面実装型電子部品と導電性接合材との接合部に伝わることを抑制して、より大きな 衝撃に対しても接合信頼性を損ねることのな ヽ、表面実装型電子部品の接続構造を 得ることが可能になる。
[0039] また、請求項 5の多層セラミック電子部品の製造方法のように、請求項 1〜4のいず れかの発明の構成において、台座部の第 2導体パターンにより、表面実装型電子部 品と、多層セラミック素体の第 1導体パターンとを接続するようにした場合、表面実装 型電子部品の機械的接続と電気的接続を同時に行うことが可能になり、製品の小型 ィ匕、構成の簡略ィ匕を実現することができる。
[0040] また、請求項 6の多層セラミック電子部品の製造方法のように、請求項 1〜5のいず れかの発明の構成において、台座部上に半導体素子を実装するようにした場合、本 願発明をより実効あらしめることができる。すなわち、本願発明にかかる多層セラミック 電子部品は、上述のように、狭ギャップ IZO端子をほぼ同一平面内に多数、高密度 に有する BGA接続型の半導体素子のベアチップ実装に適して 、ることから、請求項 6の多層セラミック電子部品の製造方法のように、例えば、 IC、 LSIなどの BGA接続 型の大型半導体素子などをベアチップで搭載する場合に、高密度で高精度の実装 を行うことが可能になり、特に有意義である。
[0041] また、請求項 7の多層セラミック電子部品の製造方法のように、台座部に複数の表 面実装型電子部品を搭載する場合に、台座部に、各表面実装型電子部品に共通の 榭脂導入部を設け、共通の榭脂導入部から榭脂を充填するようにした場合、複数の 表面実装型電子部品を効率よく台座部上に搭載、固定することが可能になり、本願 発明をさらに実効あらしめることができる。
[0042] また、請求項 8の多層セラミック電子部品の製造方法のように、請求項 1〜7のいず れかの発明の構成において、多層セラミック素体の第 1主面の、台座部が設けられて いない領域にも、他の表面実装型電子部品を搭載するようにした場合、より部品搭載 密度が高ぐ小型、高性能の多層セラミック電子部品を効率よく製造することが可能 になる。
[0043] なお、台座部が設けられていない領域に搭載される表面実装型電子部品の種類に 特別の制約はなぐその例としては、チップコンデンサ、チップ抵抗、チップサーミスタ 、チップインダクタなどの、台座部上に配置される表面実装型電子部品に比べて、 I ZO端子の数が少な 、受動素子などが挙げられる。
[0044] また、請求項 9の多層セラミック電子部品の製造方法のように、請求項 4〜8の 、ず れかの発明の構成において、未焼成の多層セラミック素体として、第 1主面側に収縮 抑制層が配設された構造を有する未焼成の多層セラミック素体を形成するようにした 場合、焼成工程における多層セラミック素体の平面方向の収縮をより確実に抑制、防 止するとともに、機械的強度の大きい多層セラミック素体を得ることが可能になり、寸 法精度が良好で、信頼性の高い多層セラミック電子部品を効率よく製造することが可 會 になる。
[0045] すなわち、多層セラミック素体の表面である第 1主面にも収縮抑制層を配設するよう にした場合、収縮抑制層に対してはセラミック層によって圧縮応力が発生し、逆に、 セラミック層に対しては収縮抑制層から、無収縮化のための引っ張り応力が発生する 。そして、一般的に、セラミック基板の強度は、その表面に圧縮応力が作用している 状態における方が大きくなる。したがって、多層セラミック素体の強度を向上させる見 地からは、多層セラミック素体の表面である第 1主面側にも収縮抑制層が位置してい ることが好ましい。
[0046] また、請求項 10の多層セラミック電子部品の製造方法のように、請求項 1〜9のい ずれかの発明の構成において、台座部のうち、榭脂導入部を除く領域が、台座部に 搭載される表面実装型電子部品の垂直投影領域よりも内側に位置するようにした場 合、多層セラミック素体の表面の、台座部が配設されていない領域、すなわち、他の 表面実装型電子部品を実装することが可能な領域を拡げることが可能になり、より多 くの表面実装型電子部品が実装された、小型、高密度で信頼性の高い多層セラミツ ク電子部品を得ることが可能になる。 [0047] また、請求項 11の多層セラミック電子部品の製造方法のように、請求項 1〜10のい ずれかの発明の構成において、台座部の厚みを 15〜150 /ζ πιの範囲とすることによ り、製品の高さが高くなることを抑制しつつ、耐衝撃性や、小型化対応性に優れ、か つ、寸法精度が良好で、信頼性の高い多層セラミック電子部品を得ることが可能にな る。
[0048] なお、台座部の厚みが 15 m未満になると、落下時などにおける衝撃力 台座部と セラミック素体との接合部に集中しやすくなるため、衝撃に対する破断抑制効果が減 少して、耐衝撃性が不十分になり、また、台座部の厚みが 150 mを超えると、台座 部に十分に榭脂を充填することが困難になるため好ましくない。したがって、台座部 の厚みは 15〜150 mの範囲とすることが望ましい。
[0049] また、請求項 12の多層セラミック電子部品の製造方法のように、請求項 4〜： L 1のい ずれかの発明の構成において、未焼結セラミック基材層を、低温焼結セラミックを主 成分とする未焼結セラミック基材層とし、収縮抑制層を、低温焼結セラミックの焼結温 度では実質的に焼結しない難焼結性セラミックを主成分とする収縮抑制層とした場 合、比較的低い温度で、平面方向の収縮を引き起こすことなぐ確実に焼成すること が可能になるため、製造コストの削減を図りつつ、平面方向の寸法精度が高ぐ所望 の特性を確実に備えた、信頼性の高い多層セラミック電子部品を提供することが可能 になる。
[0050] また、請求項 13の多層セラミック電子部品の製造方法のように、請求項 1〜12のい ずれかの発明の構成において、台座部を構成する非金属無機粉末として、セラミック 基材層を構成するセラミックの焼結温度では実質的に焼結しないセラミック粉末を用 いることにより、台座部と多層セラミック素体とを同時焼成することができるため、焼成 収縮挙動の相違による実装領域の歪みや位置ずれを抑制することが可能になる。さ らに、焼成工程で実質的に焼成しな力つたセラミック粉末の集合物には、該集合物（ 台座部の骨格となる構造体)が崩壊しない程度の空隙が存在しているため、ここに榭 脂を容易に浸透させることができ、本願発明をより実効あらしめることが可能になる。
[0051] また、請求項 14の多層セラミック電子部品は、所定の第 1導体パターンを有する多 層セラミック素体と、多層セラミック素体の第 1主面の一部領域に配設され、第 2導体 パターンを有し、表面実装型電子部品の垂直投影領域よりも外側に位置する榭脂導 入部が配設された、非金属無機粉末を主成分とする、表面実装型電子部品を搭載 するための台座部と、台座部に第 2導体パターンを介して搭載された表面実装型電 子部品とを備え、少なくとも台座部には榭脂が充填された構造を有していることから、 表面実装型電子部品が搭載される台座部は榭脂により多層セラミック素体に強固に 固着している。
また、表面実装型電子部品の垂直投影領域よりも外側に位置する榭脂導入部が配 設されているため、上方力も榭脂を充填するだけで、榭脂が台座部の周囲に流出す ることを防止しつつ、台座部を構成する非金属無機粉末の間に榭脂を容易かつ確実 に充填することが可能になる。
また、榭脂の流出がなぐ台座部の周囲にも高密度に表面実装型電子部品を実装 することが可能になるため、高精度な実装形態を実現することが可能になる。
したがって、耐衝撃性や、小型化対応性に優れた、信頼性の高い多層セラミック電 子部品を提供することが可能になる。
[0052] また、榭脂が充填された構造を有し、少なくとも該榭脂により多層セラミック素体の 第 1主面に固着された台座部の構成例としては、例えば、多層セラミック素体の第 1 主面に配置した未焼成のセラミック成形体を熱処理してシート中に含まれるバインダ 成分を揮発させるとともに、主要部または一部を焼結させ、あるいは、実質的に焼結 して!/、な 、が所定形状を保つようなポーラス状態にした、非金属無機粉末であるセラ ミック粉末の集合体、すなわち、ポーラスなセラミック成形体に、榭脂を含浸、硬化さ せることにより、多層セラミック素体の第 1主面に少なくとも榭脂により固着させた台座 部などが例示される。
[0053] また、請求項 14の多層セラミック電子部品においては、表面実装型電子部品と台 座部の隙間に、台座部に充填した榭脂と同じ榭脂をアンダーフィル榭脂として充填 することも可能であり、また、台座部に充填した榭脂とは種類の異なる榭脂をアンダ 一フィル榭脂として充填することも可能である。なお、台座部に充填した榭脂と同じ榭 脂をアンダーフィル榭脂として充填する場合には、台座部の榭脂導入部から、台座 部に充填するのに必要な榭脂と、表面実装型電子部品と台座部の隙間に充填する のに必要な榭脂の合計量を供給することにより、一度の操作で台座部と、表面実装 型電子部品と台座部の隙間への榭脂の充填を行うことができる。
[0054] また、請求項 15の多層セラミック電子部品のように、請求項 14の発明の構成にお いて、非金属無機粉末を主成分とする台座部、ならびに、台座部と表面実装型電子 部品との間に、榭脂導入部を経て充填された、同一組成の榭脂が充填された構造と した場合、台座部を構成する榭脂との親和性の高 ヽ榭脂層を表面実装型電子部品 と台座部との間に形成することが可能になり、耐衝撃性に優れた信頼性の高い多層 セラミック電子部品を提供することが可能になる。
[0055] また、請求項 16の多層セラミック電子部品のように、請求項 14または 15の発明の 構成において、表面実装型電子部品が、台座部の第 2導体パターンにより、多層セ ラミック素体の第 1導体パターンに電気的に接続されるような構成とすることにより、表 面実装型電子部品の機械的接続と電気的接続が同時に行われた、小型、高性能で 、信頼性の高い多層セラミック電子部品を提供することが可能になる。
図面の簡単な説明
[0056] [図 1]本願発明の実施例に力かる多層セラミック電子部品（多層セラミック基板)の構 成を示す図である。
[図 2](a)は図 1の多層セラミック電子部品の要部（多層セラミック素体上への台座部の 配設態様)を示す分解斜視図、（b)は台座部上に半導体素子を搭載した状態を示す 斜視図である。
[図 3]本願発明の実施例に力かる多層セラミック電子部品の製造方法の一工程を示 す図である。
[図 4]本願発明の実施例に力かる多層セラミック電子部品の製造方法の他の工程を 示す図である。
[図 5]本願発明の実施例に力かる多層セラミック電子部品の製造方法のさらに他のェ 程を示す図である。
[図 6]本願発明の実施例に力かる多層セラミック電子部品の製造方法のさらに他のェ 程を示す図である。
[図 7]本願発明の実施例に力かる多層セラミック電子部品の製造方法のさらに他のェ 程を示す図である。
[図 8]本願発明の実施例に力かる多層セラミック電子部品の製造方法のさらに他のェ 程を示す図である。
[図 9](a)〜(e)は実施例の多層セラミック電子部品を構成する台座部の形成方法を説 明する図である。
[図 10]本願発明の実施例の多層セラミック電子部品の特性を比較するための比較例 1にかかる多層セラミック電子部品を示す図である。
[図 11]本願発明の実施例の多層セラミック電子部品の特性を比較するための比較例 2にかかる多層セラミック電子部品を示す図である。
[図 12]本願発明の実施例に力かる多層セラミック電子部品の製造方法により製造さ れた多層セラミック電子部品の耐衝撃性を調べるために作製した試料を模式的に示 す図である。
[図 13](a), (b)は本願発明の多層セラミック電子部品を構成する台座部の構成の変形 例を示す図である。
[図 14]本願発明の多層セラミック電子部品を構成する台座部の構成の他の変形例を 示す図である。
[図 15]本願発明の多層セラミック電子部品における、台座部上への表面実装型電子 部品の配設態様の変形例を示す図であり、（a)は正面断面図、（b)は平面図である。
[図 16]本願発明の多層セラミック電子部品における、台座部上への表面実装型電子 部品の配設態様の他の変形例を示す図である。
[図 17]本願発明の多層セラミック電子部品における、台座部上への表面実装型電子 部品の配設態様のさらに他の変形例を示す図である。
[図 18]従来の半導体デバイスなどの実装方法を示す図である。
[図 19]従来の他の半導体素子の実装構造を示す図である。
符号の説明
1 第 1のセラミック層
2 第 2のセラミック層（収縮抑制層）
3 内部面内導体 多層セラミック素体
a グリーンシート成形体 (未焼成多層セラミック素体) 外部導体
端子電極
ビアホール導体
0 多層セラミック基板
1 台座部
1A 樹脂導入部
3 半導体素子 (表面実装型電子部品）
4 多層セラミック素体の上面 (第 1主面）
5 はんだ
5a はんだペースト
6 樹脂層
7 台座部用ビアホール導体
7a 一方側端面 (上側端面）
7b 他方側端面
1 非金属無機粉末
2 樹脂
3 表面実装型電子部品
4 榭脂供給ノズル
5 はんだボーノレ
1 キャリアフィルム
2 グリーンシート
3 貫通孔
4 導電性ペースト
5 研磨ロール
0 プリント配線基板
1 樹脂製筐体 A、A1、A2 多層セラミック電子部品
R 垂直投影領域
発明を実施するための最良の形態
[0058] 以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説 明する。
実施例 1
[0059] 図 1は本願発明の一実施例に力かる多層セラミック電子部品である多層セラミック 電子部品の全体構造を示す断面図である。
また、図 2(a)は図 1の多層セラミック電子部品の要部（多層セラミック素体上への台 座部の配設態様)を示す分解斜視図、（b)は台座部上に半導体素子を搭載した状態 を示す斜視図である。なお、図 2(a), (b)においては、多層セラミック素体、台座部、半 導体素子のみを示しており、他の部品は省略している。
[0060] 図 1,図 2(a), (b)に示すように、この実施例 1の多層セラミック電子部品 Aは、セラミ ック基材層である第 1のセラミック層 1と、第 1のセラミック層の主面に接するように積層 された、焼成工程でセラミック基材層の平面方向の収縮を抑制するために配設され た収縮抑制層である第 2のセラミック層 2と、第 1のセラミック層 1と第 2のセラミック層 2 との層間に形成された導体パターンである内部面内導体 3とを備えた多層セラミック 素体 4を有している。
[0061] また、多層セラミック素体 4の表面には外部導体 5,端子電極 6が形成され、第 1の セラミック層 1および/または第 2のセラミック層 2を貫通するようにしてビアホール導 体 7が形成されている。そして、異なる層に配置されている内部面内導体 3どうし、あ るいは内部面内導体 3と外部導体 5または端子電極 6とは、必要に応じてビアホール 導体 7を介して互 ヽに電気的に接続されて!ヽる。
[0062] また、この実施例 1の多層セラミック電子部品 Aは、第 1および第 2のセラミック層 1, 2および内部面内導体 3を備えた多層セラミック素体 4の上面 (第 1主面） 14の一部領 域に、非金属無機粉末 21と榭脂 22とを含む材料力もなる台座部 11、すなわち、この 実施例 1では非金属無機粉末 21の集合体が榭脂 22により第 1主面 14に固着されて なる台座部 11を備えており、台座部 11は、その一方側端面 (上側端面） 17aが台座 部 11の上面側に露出し、他方側端面 17bが多層セラック素体 4に配設されたビアホ ール導体 7を介して内部面内導体 3に接続するように設けられた台座部用ビアホー ル導体 17を備えている。
なお、この実施例 1では、多層セラミック素体 4に配設された内部面内導体 3、外部 導体 5、ビアホール導体 7などが、本願発明における第 1導体パターンを構成しており 、また、台座部に配設された台座部用ビアホール導体 17が本願発明における第 2導 体パターンを構成している。
なお、台座部 11に配設される台座部用ビアホール導体 17は、径を 30〜120 /ζ πι の範囲とすることが望ましい。
[0063] また、台座部 11上には、表面実装型電子部品として、半導体素子 13が配設されて おり、半導体素子 13は、導電性接合材であるはんだ 15を介して、台座部 11に配設 された台座部用ビアホール導体 17に電気的に接続されている。
さらに、台座部 11と半導体素子 13の隙間には、台座部 11に用いられている榭脂 2 2と同組成の榭脂 22が充填されてなる榭脂層 16が配設されている。
[0064] そして、この多層セラミック電子部品 Αを構成する台座部 11には、図 2(a), (b)に示 すように、表面実装型電子部品（半導体素子） 13の垂直投影領域 Rよりも外側に位 置する榭脂導入部 11 Aが形成されている。なお、この実施例 1では、榭脂導入部 11 Aとして、台座部 11の 1つの辺から、半導体素子 13の垂直投影領域 Rよりも外側に 突出するように突起部が形成されて 、る。
そして、台座部 11に充填された榭脂 22は、この榭脂導入部 11 Aを経て台座部 11 に充填されており、また、台座部 11と半導体素子 13の間に配設された榭脂層 16も、 この榭脂導入部 11Aから榭脂 22を充填することにより形成されている。
なお、台座部 11の厚みは、焼成後において、 15〜150 /ζ πιの範囲になるような厚 みとすることが好ましぐ 30〜： LOO mの範囲がより好ましい。
[0065] なお、この実施例 1の多層セラミック電子部品 Aにおいて、第 1のセラミック層 1は、 第 1のセラミック材料が焼結されてなり、多層セラミック基板 10の基板特性を実質的に 支配する。この第 1のセラミック層 1の厚みは、焼成後において 8 m〜 100 mの範 囲にあることが好ましい。第 1のセラミック層 1の厚みは、必ずしも上記の範囲に限定 されるものではないが、収縮抑制層（すなわち、第 2のセラミック層） 2によって収縮を 抑制することが可能な厚み以下の厚みとすることが好ましい。また、第 1のセラミック層 1の厚みは、必ずしも各層が同じである必要はない。
[0066] 第 1のセラミック材料としては、焼成中にその一部（例えば、ガラス成分）が第 2のセ ラミック層 2に浸透するものが用いられる。また、第 1のセラミック材料としては、銀や銅 などの低融点金属力 なる導体と同時焼成を行うことができるように、比較的低温、例 えば 1050°C以下で焼成可能な LTCC (低温焼成セラミック； Low Temperature Co -fired Ceramic)を用いることが好ましい。具体的には、アルミナとホウケィ酸系 ガラスとを混合したガラスセラミックや、焼成中にガラス成分を生成する Ba—A1— Si —B系酸ィ匕物セラミックなどを用いることができる。
なお、第 1のセラミック材料が、低温焼結セラミック原料粉末を主成分とするものであ る場合には、ビアホール導体 7,台座用ビアホール導体 17および内部面内導体 3な どの主構成材料を、高周波特性に優れた Ag、 Au、 Cuからなる群より選ばれる少なく とも 1種を主成分として含む金属または合金力 選択することができる。この合金は、 Pd、 W、 Niなどを含んでいてもよい。
[0067] 収縮抑制層（すなわち、第 2のセラミック層） 2を構成する第 2のセラミック材料は、第 1のセラミック層 1から浸透してきた第 1のセラミック材料の一部 (ガラス成分）により固 着され、これにより、第 2のセラミック層が固化するとともに、第 1のセラミック層 1と第 2 のセラミック層 2とが接合される。
[0068] この収縮抑制層（すなわち、第 2のセラミック層） 2を構成する第 2のセラミック材料と しては、アルミナやジルコユア、シリカなどを用いることが可能である。第 1のセラミック 材料よりも高い焼結温度を有する第 2のセラミック材料を未焼結のままで含有すること より、第 2のセラミック層 2は第 1のセラミック層 1に対して、焼成過程での平面方向の 収縮を抑制する機能を発揮する。また前述したように、第 2のセラミック層 2は、第 1の セラミック材料の一部が浸透することによって第 1のセラミック層 1に固着、接合される 。そのため、厳密には第 1のセラミック層 1と第 2のセラミック層 2の状態や、拘束力、焼 成条件にも依存するが、第 2のセラミック層 2の厚みは、焼成後に 1〜： LO /z mの範囲、 さらには、 2〜7 /ζ πιの範囲にあることが好ましい。 [0069] なお、第 2のセラミック層 2には、第 2のセラミック層が焼成中に収縮挙動を生じない 範囲で、第 2のセラミック層の固着部材となるガラス成分が含まれていてもよい。この ガラス成分としては、第 1のセラミック層 1に添加されるガラス成分や、焼成中に第 1の セラミック層 1に生成されるガラス成分とほぼ同組成のガラスを用いることが望ま 、。
[0070] なお、この実施例 1では、第 1のセラミック層 1として、 Ba—Al—Si—B系酸化物セラ ミック材料を用い、第 2のセラミック層 2を構成するセラミック材料としてアルミナを用い た。また、第 1のセラミック層 1の厚みは、焼成後に 50 /z mとなるように調整し、第 2の セラミック層 2の厚みは、焼成後に 5 mとなるように調整した。
[0071] また、内部面内導体 3、外部導体 5、端子電極 6などの各導体部に関しては、第 1の セラミック層 1と同時焼成が可能な導電性成分を主成分とするものであれば、公知の 種々の材料を使用することが可能である。具体的には、 Cu、 Ag、 Ni、 Pd、およびそ れらの合金などを使用することが可能である。なお、この実施例 1では、 Cu成分を主 成分とする材料 (例えば Cu粉末を導電成分とする導電性ペースト)を用いて導体部 を形成した。
次に、この実施例 1の多層セラミック電子部品 Aの製造方法について説明する。
[0072] (1)まず、図 3に示すように、第 1のセラミック層 1および第 2のセラミック層 2となるセラ ミックグリーンシートの所定の位置に、 Cu粉末を導電成分とする導電性ペーストを印 刷して、内部面内導体 3、外部導体 5、端子電極 6、ビアホール導体 7などを配設する
[0073] (2)また、台座部 11として、第 1のセラミック材料の焼成温度では焼結しな 、非金属 無機粉末 21 (例えば、アルミナ、ジルコユア、 GaNのようなセラミック粉末)を主成分と するグリーンシートに、例えば、 Agまたは Cuを主成分とするビアホール導体 (台座部 用ビアホール導体） 17を設けたものを用意する。
台座部 11は、図 1,図 2(a), (b)に示すように、その上に搭載される半導体素子 (表 面実装型電子部品） 13の垂直投影領域 Rよりも外側に位置する榭脂導入部 11 Aを 備えている。
この実施例 1では、 1つの辺から半導体素子 13の垂直投影領域 Rよりも外側に突出 するように形成された突起部を、台座部 11の榭脂導入部 11 Aとして ヽる。 また、台座部 11の厚みは、焼成後において、 15〜 150 mの範囲になるようにする
[0074] なお、台座部 11 (焼成前の台座部）は、例えば、以下に説明するような方法により 製造することができる。
まず、図 9(a)に示すように、キャリアフィルム 31上に、台座部形成用のグリーンシー ト、例えば、第 1のセラミック材料の焼成温度では焼結しない非金属無機粉末 (例え ば、アルミナ、ジルコユア、 GaNのようなセラミック粉末）を主成分とするグリーンシート 32を形成した後、図 9(b)に示すように、例えば、グリーンシート 32の所定の位置にレ 一ザ加工法によりビアホール導体配設用の貫通孔 33を形成する。なお、この実施例 1では、台座部形成用のグリーンシートとしてアルミナを主成分とするグリーンシートを 用いた。
[0075] それから、図 9(c)に示すように、貫通孔 33に導電性ペースト 34を充填する。
なお、図 9(c)の状態のままでは、各貫通孔 33に充填された導電性ペースト 34どうし が短絡するおそれがあるので、図 9(d)に示すように、研磨ロール 35によりグリーンシ ート 32の表面を研削し、表面を覆う導電性ペースト 34とグリーンシート 32の上面側の 一部を除去するとともに、上面の平坦化を行う。これにより、図 9(e)に示すような、上 面が平坦で、短絡のおそれのない、狭ピッチのビアホール導体（台座部用ビアホー ル導体 17)を有する台座部 (未焼成の台座部） 11が形成される。
[0076] そして、図 9(e)における未焼成の台座部 11の上面が、図 4に示すように、未焼成の 多層セラミック素体 4の第 1主面 14に接合するように、多層セラミック素体 4の第 1主面 14上に配設し、キャリアフィルム 31 (図 9(e))を除去することにより、台座部 11が未焼 成の多層セラミック素体 4の所定の位置に配設された状態とすることができる。
なお、未焼成の台座部 11の下面 (キャリアフィルム 31面側）が多層セラミック素体 4 の第 1主面 14に接合するようにしてもよい。例えば、特に図示しないが、未焼成の台 座部 11を、キャリアフィルム 31が配設されて ヽな 、方の面力も保持テーブル上に保 持させ、キャリアフィルム 31を除去した後、キャリアフィルム 31が除去された面上に、 未焼成の多層セラミック素体 4を形成するように構成することも可能である。
[0077] また、第 2のセラミック層を構成するセラミック材料と同じセラミック材料力 なるセラミ ックグリーンシートを、台座部形成用のグリーンシートとして用いることも可能である。 また、第 2のセラミック層を構成するセラミック材料とは組成の異なる種々のセラミック グリーンシートを用いることも可能である。
[0078] (3)次いで、上記 (1), (2)の工程で得たセラミックグリーンシートおよび台座部を、図 3 ,図 4に示すように、所定の順序と方向に従って積層、圧着し、台座部付きのグリーン シート成形体 (台座部付きの未焼成多層セラミック素体) 4aを形成する。
[0079] (4)それから、上記台座部付きの未焼成多層セラミック素体 4a (図 4参照）を、所定の 温度と雰囲気に制御された条件下にて焼成し、多層セラミック素体 4の上面 (第 1主 面） 14に台座部 11を備えた多層セラミック基板 10を得る（図 5参照)。なお、この状態 において、台座部 11は、セラミック粒子が集合したポーラスな成形体として存在して いる。
また、このとき、多層セラミック素体 4は、多層セラミック素体 4を構成する第 1のセラミ ック材料が焼結し、かつ、多層セラミック素体 4を構成する第 2のセラミック材料が焼結 しない温度で焼成される。これにより、第 1のセラミック材料力 なる第 1のセラミック層 1が収縮しょうとする際に、第 2のセラミック材料力もなる収縮抑制層である第 2のセラ ミック層 2は、第 1のセラミック層 1の収縮を抑制するように作用する。これにより、寸法 精度の高い多層セラミック基板 10を作製することが可能になる。この実施例 1の場合 のような方法で焼成を行うことにより、多層セラミック素体 4を、厚み方向には収縮する (未焼成時の厚みの 45〜65%程度にまで収縮する）が、厚み方向と直交する平面 方向にはほとんど収縮しな 、ように焼成することができる。
なお、焼成雰囲気は、第 1のセラミック材料の種類や導電性ペースト膜に含まれる 導電性粉末の種類などに応じて、適宜調整される。本実施例においては、最高焼成 温度が 950〜1000°Cの概略還元雰囲気にて焼成を行った。
[0080] (5)次に、得られた多層セラミック基板 10に対して、必要に応じて表面処理を行った 後、表面実装型電子部品の実装をおこなう。
表面実装型電子部品としては、形成される回路に応じて、種々のものを実装するこ とができる。具体的には、トランジスタ、 IC、 LSIなどの能動素子や、チップコンデンサ 、チップ抵抗、チップサーミスタ、チップインダクタなどの受動素子が例示される。 この実施例 1では、特に IC、 LSIなどの半導体素子を実装する場合を例にとって説 明する。
[0081] (5— 1)まず、図 6に示すように、台座部用ビアホール導体 17に対し、その上側端面 17aにはんだペースト 15aを塗布する。なお、塗布方法に特別の制約はなぐ印刷、 ディップ、デイスペンスなどの公知の種々の方法を用いることが可能である。
なお、このとき、多層セラミック素体 4の第 1主面 14の台座部 11が配設されていない 領域に配設された、他の表面実装型電子部品 (積層セラミックコンデンサなど) 23を 実装するための外部導体 5にもはんだペースト 15aを塗布する。
[0082] (5— 2)その後、図 7に示すように、はんだペースト 15a上に半導体素子 13を実装す るとともに、多層セラミック素体 4の上面 (第 1主面） 14の台座部 11が配設されていな い領域に、他の表面実装型電子部品（例えば、積層セラミックコンデンサなど） 23を 搭載し、所定の温度プロファイルに設定されたリフロー炉にてはんだペースト 15aを 溶融、固化させ、半導体素子 13を台座部用ビアホール導体 17の上側端面 17aに接 合させるとともに、他の表面実装型電子部品 23を多層セラミック素体 4の第 1主面 14 の、台座部 11が配設された領域の周辺領域に配設された外部導体 5に接続する。
[0083] (5— 3)それから、図 8に示すように、半導体素子 13と台座部 11との間に榭脂 22を 注入することにより、半導体素子 13と台座部 11との間に榭脂層 16を形成するととも に、台座部 11を構成するポーラスなセラミック成形体の下面側にまで榭脂 22を浸透 させる。
榭脂 22の注入は、榭脂供給ノズル 24から榭脂 22を、台座部 11の榭脂導入部 11 Aに供給することにより行う。このとき、榭脂導入部 11Aが、台座部 11に搭載される半 導体素子 13の垂直投影領域 Rよりも外側に位置しているので、榭脂 22を上方カも榭 脂導入部 11 Aに供給するだけで、台座部 11を構成するポーラスなセラミック成形体 の全体に、かつ、下面側に達するまで榭脂 22を浸透させるとともに、半導体素子 13 と台座部 11との間に榭脂 22を充填して、榭脂層 16を形成することができる。
なお、榭脂 22は、毛管現象によりポーラスな台座部 11、半導体素子 13と台座部 1 1との間に選択的に浸透、浸入するため、充填後に他の領域に流れ出すことは実質 的にはない。 そして、榭脂 22を加熱硬化させることにより、台座部 11を榭脂 22により多層セラミツ ク素体 4の第 1主面 14に固着させる。なお、この実施例 1では、榭脂として、シリカフィ ラー 65重量％を含有し、残部をエポキシ榭脂と溶剤の混合物とするものを用いた。 なお、台座部の厚さに応じて、エポキシ榭脂と溶剤の量を変更しても力まわない。
[0084] これにより、多層セラミック素体 4の第 1主面 14の一部領域に、非金属無機粉末 21 の集合体が榭脂 22により固着された状態の台座部 11に半導体素子 13が搭載され た多層セラミック電子部品 Aが形成される。
[0085] この多層セラミック電子部品 Aにおいて、台座部 11は、台座部 11に搭載される半 導体素子 13の垂直投影領域 Rよりも外側に位置する榭脂導入部 11 Aを備えて ヽる ので、上方力ゝら榭脂導入部 11Aに榭脂 22を供給するだけで、複雑な榭脂供給機構 などを必要とすることなぐ台座部 11を構成するポーラスなセラミック成形体の下面側 にまで榭脂 22を浸透させるとともに、半導体素子 13と台座部 11との間に榭脂層 16 を形成することができる。
また、台座部 11は、セラミック粒子の集合体と、シリカフィラーと、これらの無機成分 を互いに固着している榭脂とからなっており、台座部 11と半導体素子 13との間には 、シリカフィラーが分散した状態の榭脂層 16が形成されて 、る。
[0086] したがって、半導体素子 13が、榭脂層 16によって、台座部 11を介して多層セラミツ ク素体 4 (多層セラミック基板 10)に機械的に接続、固定されるとともに、台座部用ビ ァホール導体 17と、はんだ 15を介して、多層セラミック素体 4 (多層セラミック基板 10 )に機械的かつ電気的に確実に接続された、耐衝撃性や、小型化対応性に優れ、か つ、寸法精度が良好で、信頼性の高い多層セラミック電子部品 Aを得ることができる。
[0087] また、台座部 11は、台座部 11に搭載される半導体素子 13の垂直投影領域尺よりも 外側に位置する榭脂導入部 11Aを備えているので、上方から榭脂導入部 11Aに榭 脂 22を供給するだけで、複雑な榭脂供給機構などを必要とすることなぐ台座部 11 を構成するポーラスなセラミック成形体の下面側にまで榭脂 22を浸透させるとともに、 半導体素子 13と台座部 11との間に榭脂層 16を形成することができる。したがって、 台座部 11が多層セラミック素体 4に確実に固着し、かつ、半導体素子 13が台座部 1 1上に強固に接合、搭載された多層セラミック電子部品 Aを効率よく製造することがで きる。
[0088] [特性の評価 1：榭脂の流出についての特性評価]
上記実施例 1のように、台座部 11が榭脂導入部 11 Aを備えて 、る多層セラミック電 子部品について、台座部 11および台座部 11と半導体素子 13の間に充填された榭 脂 22 (榭脂層 16)の流出の状態を調べた。
[0089] また、比較のため、以下に説明するような比較例の多層セラミック電子部品を作製し
、この多層セラミック電子部品（比較例 1および 2)についても、台座部 11および台座 部 11と半導体素子 13の間に充填された榭脂 22 (榭脂層 16)の流出の状態を調べた
[0090] 比較例 1として、図 10に示すように、多層セラミック素体 4上に露出したビアホール 導体 7の表面に、半導体素子 13に配設したはんだボール 25を溶融接合するとともに 、耐衝撃性を向上させるために、多層セラミック素体 4と半導体素子 13の間に熱硬化 性の榭脂 22 (上記実施例 1の多層セラミック電子部品 Aにおいて用いた榭脂 22と同 じ榭脂)を充填して、衝撃緩和層および接合層として機能する榭脂層 16を形成した、 本願発明の多層セラミック電子部品 Aが備えているような台座部を備えていない構造 の多層セラミック電子部品 A1を作製した。
[0091] また、比較例 2として、図 11に示すように、榭脂導入部が設けられておらず、全体が 、その上に搭載される半導体素子 13の垂直投影領域尺の内側に位置する台座部 11 を備え、台座部 11、ならびに、台座部 11と半導体素子 13の間に榭脂 22が充填され 、衝撃緩和層および接合層として機能する榭脂層 16が形成された構造を有する多 層セラミック電子部品 A2を作製した。
[0092] 上記実施例 1の多層セラミック電子部品 A、および、比較例 1, 2の多層セラミック電 子部品 Al, A2のそれぞれにおいて、半導体素子 13の実装高さ（半導体素子 13下 部の実装後はんだ高さ）は約 60 μ mとした。
また、実施例 1の多層セラミック電子部品 A、および、比較例 2の多層セラミック電子 部品 A2においては、半導体素子 13の垂直投影領域 R内にある台座部 11は、その 外周端部が、半導体素子 13の外周端部力も約 100 m内側に位置するようにした。
[0093] また、実施例 1の多層セラミック電子部品 Aにおいては、半導体素子 13の垂直投影 領域 Rよりも外側に位置する台座部の榭脂導入部 11 Aの、台座部 11の榭脂導入部 11 Aが形成された辺からの突出距離 X(図 2(a)参照） 1S 約 lmmとなるように設定した
[0094] 榭脂の注入は直径が 0. 5mmの榭脂供給ノズルを用い、実施例 1の多層セラミック 電子部品 Aにお 、ては、台座部 11の榭脂導入部 11Aの上面力 榭脂 22を供給す ることにより行った。
また、比較例 1においては、半導体素子 13の側面から 0. 5mm離れた位置から、多 層セラミック素体 4と、半導体素子 13の隙間に榭脂 22の注入を行い、多層セラミック 素体 4と半導体素子 13の間に榭脂層 16を形成した。
また、比較例 2においては、半導体素子 13の側面から 0. 5mm離れた位置から、台 座部 11の側面に榭脂 22を供給して、台座部 11に榭脂 22を充填した。
[0095] そして、実施例 1、および、比較例 1、 2の多層セラミック電子部品 A, Al, A2につ いて、半導体素子 13の端部力もの榭脂 22の流動長さを測定した。
その結果、比較例 1の多層セラミック電子部品 A1においては約 400 m、比較例 2 の多層セラミック電子部品 A2においては、約 500 mの榭脂の流出長さが確認され た。また、その流出状態はばらつきが大きぐ統計的な予測は可能であるが、多くの 設計マージンが必要であることが確認された。
[0096] これに対して、実施例 1の多層セラミック電子部品 Aにおいては、台座部 11のいず れの位置力もも榭脂 22の流出はなぐ台座部 11の、榭脂導入部 11 Aが形成されて いない 3辺に関しては、半導体素子 13の垂直投影領域 Rより内側に榭脂 22が保持さ れることが確認された。
また、榭脂導入部 11A自体が半導体素子 13の垂直投影領域 Rからはみ出してい るものの、榭脂導入部 11Aより外側には榭脂の流出がないため、榭脂導入部 11Aの 設計マージンのみを考慮すればよぐ榭脂塗布範囲の予測が容易であることが確認 された。
[0097] なお、注入榭脂としては、上述のように、シリカフィラー 65重量％を含有し、残部を エポキシ榭脂、溶剤等の有機系混合物とするものを用いたが、シリカフィラー 30重量 %を含有し、残部をアクリル榭脂、溶剤等の有機系混合物とするものを用いた場合に も榭脂の流出は認められなかった。
なお、本願発明においては、榭脂の種類や組成に特別の制約はなぐ他の種類の 榭脂ゃフイラ一を用いることが可能であり、それらの配合割合に関しても、製造条件 などを考慮して任意に決定することが可能である。
[0098] [特性の評価 2 :耐衝撃性の評価]
上述のようにして作製した実施例 1の多層セラミック電子部品 Aを、図 12に示すよう に、厚み 1. Ommのプリント配線基板 40上に、はんだペーストを用いてリフロー実装し た後、多層セラミック電子部品 Aが下面側になるように、概略直方体の榭脂製筐体 41 に、プリント配線基板 40上に実装された多層セラミック電子部品 Aを収納することによ り、多層セラミック電子部品 Aが榭脂製筐体 41中に収納された構造を有する試料を 作製した。
[0099] なお、試料は、多層セラミック電子部品 A、プリント配線基板 40、榭脂製筐体 41の 総重量が約 lOOgとなるように調整した。
また、多層セラミック基板 10を構成する台座部用ビアホール導体 17の直径は 100 μ mとなるよつにした。
[0100] そして、この試料を所定高さに保持し、上面が水平になるように静置したコンクリート ブロック上に、榭脂製筐体 41の下面が水平な状態で衝突するように 10回落下させた 後、半導体素子 13と多層セラミック基板 10の接続部における破断状況を調べた。 なお、落下高さは 0. 50mから、 0. 10mずつ段階的に高くし、破断が発生した落下 高さを破断発生高さとして、耐衝撃性を評価した。その結果を表 1に示す。
[0101] [表 1]
台座部下側
破断発生高さ
試料番号 はんだ高さ 樹脂流出の有無 耐衝撃性
ω
1
1. 50 60 流出なし 良好
(実施例）
2
0. 8 60 流出あり 不良
(比較例 1 )
3
1. 50 60 流出あり 良好
(比較例 2 )
[0102] なお、比較のため、上記実施例 1の場合と同様にして、図 10および図 11に示した、 上述の比較例 1および 2の多層セラミック電子部品 Al, A2をプリント配線基板上に 実装し、樹脂製筐体に収容した試料 (比較例)を作製し、耐衝撃性を評価した。 その結果、台座部を備えた本願発明の多層セラミック電子部品 Aと、比較例 2の多 層セラミック電子部品 A2を用いた試料の場合には、落下高さが 1. 5mになるまで破 断が発生せず、良好な耐衝撃性が確保されることが確認された。
[0103] なお、比較例 2の場合、耐衝撃性は確保されている力 上述のように榭脂の流出が 認められており、高密度実装などに十分に対応するためには、榭脂の充填に複雑な 充填設備を用いたり、特別の充填方法を工夫したりすることが必要となる。
[0104] これに対し、台座部 11を備えていない比較例 1の場合、落下高さが 0. 8mになると 、破断が発生し、耐衝撃性が不十分であることが確認された。
[0105] なお、上記実施例 1では、台座部 11の一つの辺にのみ榭脂導入部 11Aが形成さ れた多層セラミック電子部品 Aを例にとって説明したが、図 13(a)に示すように、台座 部 11の複数の辺に榭脂導入部 11Aを形成することも可能であり、また、図 13(b)に示 すように、 1つの辺に複数の榭脂導入部 11Aを形成することも可能である。なお、 1つ または複数の角部に榭脂導入部を設けてもよい。
[0106] また、半導体素子などの表面実装型電子部品の垂直投影領域 Rの周囲に台座部 がはみ出しても問題がない場合には、図 14に示すように、台座部 11の平面面積を 大きくして、表面実装型電子部品 13の垂直投影領域 Rから台座部 11の外周部をは み出させ、台座部 11のはみ出した部分を榭脂導入部 11Aとすることも可能である。こ の場合においても、はみ出し部の長さのバラツキが低減されるという点において、比 較例よりも本願発明の方が有利であることはいうまでもない。
なお、本願発明においては、台座部の榭脂導入部の形状や構成に特別の制約は なぐ本願発明の作用を損なうことがない範囲において、種々の形状や配設態様を 採用することが可能である。
[0107] また、上記実施例 1では、榭脂導入部 11Aを除いた台座部 11の平面形状が方形 である場合を例にとって説明したが、台座部 11の形状は方形に限られるものではな ぐ表面実装型電子部品の形状にかかわらず、三角形、五角形以上の多角形、円形
、その他の種々の形状とすることが可能である。
[0108] さらに、上記実施例 1では、 1つの台座部に 1つの半導体素子を搭載する場合を例 にとつて説明したが、 1つの台座部に複数の半導体素子を配設するように構成するこ とも可能である。
[0109] 図 15(a), (b)は 1つの台座部 11に 2つの半導体素子 (表面実装型電子部品） 13を 配設した状態を示すものである。この例では、 2つの半導体素子 13の間に台座部 11 の一部を露出させて榭脂導入部 11 Aとし、この 1つの榭脂導入部 11Aに榭脂 22を 供給することにより、台座部 11および、台座部 11と 2つの半導体素子 13の隙間に榭 脂 22を充填するようにして ヽる。
[0110] また、図 16は、 1つの台座部 11に 3つの半導体素子 (表面実装型電子部品） 13を 搭載するようにした構成を示しており、図 17は、 1つの台座部 11に 4つの半導体素子 (表面実装型電子部品） 13を搭載するようにした構成を示している。なお、図 16およ び図 17に示した構成の場合にも、例えば、台座部 11の所定の 1つの領域を榭脂導 入部 11Aとし、そこ力 榭脂を供給することにより、台座部 11および、台座部 11と複 数の半導体素子 13の隙間に榭脂 22を充填することができる。ただし、榭脂導入部を 複数設けるように構成することも可能である。
[0111] なお、上記実施例 1では、台座部用ビアホール導体 17と半導体素子 13とを、はん だペーストを用いて電気的に接合する方法を例にとって説明したが、はんだペースト に代えて、予め半導体素子 13上にはんだボールを配置しておき、このはんだボール を溶融させることにより台座部用ビアホール導体 17と半導体素子 13とを接合するよう に構成することも可能である。
[0112] 本願発明は、さらにその他の点においても上記実施例に限定されるものではなぐ 台座部を構成する非金属無機粉末および樹脂の種類、台座部に設けられたビアホ ール導体の配設態様、寸法、構成材料の種類、セラミック基材層および収縮抑制層 の構成材料や組成、台座部に搭載される表面実装型電子部品の種類、などに関し、 発明の範囲内において、種々の応用、変形をカ卩えることが可能である。
産業上の利用可能性
[0113] 本願発明によれば、半導体素子などの表面実装型電子部品が搭載される台座部 が多層セラミック素体に確実に固着し、耐衝撃性や、小型化対応性に優れ、かつ、寸 法精度が良好で、信頼性の高い多層セラミック電子部品を効率よく製造することが可 會 になる。
したがって、本願発明は、多層セラミック基板に半導体素子その他の表面実装型電 子部品を搭載した多層セラミック電子部品やその製造分野に広く適用することが可 能である。

Claims

請求の範囲
[1] 多層セラミック素体の第 1主面に表面実装型電子部品を搭載してなる多層セラミツ ク電子部品の製造方法であって、
(a)未焼結セラミック基材層が積層され、所定の第 1導体パターンが配設された、未 焼成の多層セラミック素体と、
前記多層セラミック素体の前記第 1主面の少なくとも一部領域に配設され、非金属 無機粉末を主成分とし、前記表面実装型電子部品が接続される第 2導体パターンを 有するとともに、前記表面実装型電子部品の垂直投影領域よりも外側に位置する榭 脂導入部を有する、前記表面実装型電子部品を搭載するための台座部と
を備えた台座部付きの未焼成多層セラミック素体を作製する工程と、
(b)前記台座部付きの未焼成多層セラミック素体を焼成する工程と、
(c)焼成後の台座部付きの多層セラミック素体の前記台座部に、前記第 2導体バタ ーンを介して前記表面実装型電子部品を搭載する工程と、
(d)前記非金属無機粉末を主成分とする前記台座部、ならびに、前記台座部と前記 表面実装型電子部品との間に、前記榭脂導入部から榭脂を充填し、硬化させる工程 と
を具備することを特徴とする、多層セラミック電子部品の製造方法。
[2] 前記非金属粉末を主成分とする前記台座部が、ポーラスなセラミック成形体により 形成されることを特徴とする、請求項 1記載の多層セラミック電子部品の製造方法。
[3] 前記未焼結セラミック基材層と、前記未焼結セラミック基材層の平面方向の収縮を 抑制するための収縮抑制層とを積層することにより、前記未焼成の多層セラミック素 体を形成することを特徴とする、請求項 1または 2記載の多層セラミック電子部品の製 造方法。
[4] 前記台座部が、前記第 2導体パターンとして、一方側端面が前記台座部の表面に 露出するビアホール導体を備えており、前記表面実装型電子部品が、前記表面に露 出した前記ビアホール導体の一方側端面に、導電性接合材を介して搭載されること を特徴とする、請求項 1〜3のいずれかに記載の多層セラミック電子部品の製造方法
[5] 前記台座部の前記第 2導体パターンが、前記台座部上に搭載された前記表面実 装型電子部品と、前記多層セラミック素体の前記第 1導体パターンとを接続するもの であることを特徴とする請求項 1〜4のいずれかに記載の多層セラミック電子部品の 製造方法。
[6] 前記表面実装型電子部品が半導体素子であることを特徴とする、請求項 1〜5のい ずれかに記載の多層セラミック電子部品の製造方法。
[7] 前記台座部に複数の前記表面実装型電子部品を搭載する場合において、前記台 座部に、前記各表面実装型電子部品に共通の榭脂導入部を設け、前記共通の榭脂 導入部から榭脂を充填することにより、前記台座部、ならびに、前記台座部と複数の 前記表面実装型電子部品との間に榭脂を充填することを特徴とする、請求項 1〜6の いずれかに記載の多層セラミック電子部品の製造方法。
[8] 前記多層セラミック素体の前記第 1主面の、前記台座部が設けられていない領域に も、前記台座部に搭載される前記表面実装型電子部品以外の表面実装型電子部品 を搭載することを特徴とする、請求項 1〜7のいずれかに記載の多層セラミック電子部 品の製造方法。
[9] 前記未焼成の多層セラミック素体として、前記第 1主面側に前記収縮抑制層が配 設された構造を有する未焼成の多層セラミック素体を形成することを特徴とする、請 求項 3〜8のいずれかに記載の多層セラミック電子部品の製造方法。
[10] 前記台座部のうち、前記榭脂導入部を除く領域が、前記台座部に搭載される前記 表面実装型電子部品の垂直投影領域よりも内側に位置することを特徴とする、請求 項 1〜9のいずれかに記載の多層セラミック電子部品の製造方法。
[11] 前記台座部の厚みが 15〜 150 mであることを特徴とする、請求項 1〜 10のいず れかに記載の多層セラミック電子部品の製造方法。
[12] 前記未焼結セラミック基材層が、低温焼結セラミックを主成分とする未焼結セラミツ ク基材層であり、前記収縮抑制層が、前記低温焼結セラミックの焼結温度では実質 的に焼結しない難焼結性セラミックを主成分とする収縮抑制層であることを特徴とす る、請求項 3〜11のいずれかに記載の多層セラミック電子部品の製造方法。
[13] 前記台座部を構成する前記非金属無機粉末が、前記未焼結セラミック基材層を構 成するセラミックの焼結温度では実質的に焼結しな 、セラミック粉末であることを特徴 とする、請求項 1〜12のいずれかに記載の多層セラミック電子部品の製造方法。
[14] 多層セラミック素体の第 1主面に表面実装型電子部品を搭載してなる多層セラミツ ク電子部品であって、
セラミック基材層が積層され、かつ、所定の第 1導体パターンを有する多層セラミツ ク素体と、
前記多層セラミック素体の前記第 1主面の一部領域に配設され、非金属無機粉末 を主成分とし、前記表面実装型電子部品が接続される第 2導体パターンを有するとと もに、前記表面実装型電子部品の垂直投影領域よりも外側に位置する榭脂導入部 を有する、前記表面実装型電子部品を搭載するための台座部と、
前記台座部に前記第 2導体パターンを介して搭載された前記表面実装型電子部
TOと
を具備し、
少なくとも前記非金属無機粉末を主成分とする前記台座部には榭脂が充填されて いることを特徴とする、多層セラミック電子部品。
[15] 前記非金属無機粉末を主成分とする前記台座部、ならびに、前記台座部と前記表 面実装型電子部品との間には、前記榭脂導入部を経て充填された、同一組成の榭 脂が充填されていることを特徴とする、請求項 14記載の多層セラミック電子部品。
[16] 前記表面実装型電子部品が、前記台座部の前記第 2導体パターンを介して前記 多層セラミック素体の前記第 1導体パターンに電気的に接続されていることを特徴と する、請求項 14または 15に記載の多層セラミック電子部品。
PCT/JP2007/060523 2006-06-02 2007-05-23 多層セラミック電子部品およびその製造方法 WO2007142033A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008520488A JP4862893B2 (ja) 2006-06-02 2007-05-23 多層セラミック電子部品およびその製造方法
CN2007800201314A CN101467246B (zh) 2006-06-02 2007-05-23 多层陶瓷电子器件及其制造方法
EP07743957A EP2026379B1 (en) 2006-06-02 2007-05-23 Multilayer ceramic electronic component and method for manufacturing same
US12/267,705 US8371026B2 (en) 2006-06-02 2008-11-10 Method for manufacturing multilayer ceramic electronic device
US13/734,266 US9226400B2 (en) 2006-06-02 2013-01-04 Multilayer ceramic electronic device and method for manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-155401 2006-06-02
JP2006155401 2006-06-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/267,705 Continuation US8371026B2 (en) 2006-06-02 2008-11-10 Method for manufacturing multilayer ceramic electronic device

Publications (1)

Publication Number Publication Date
WO2007142033A1 true WO2007142033A1 (ja) 2007-12-13

Family

ID=38801295

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/060523 WO2007142033A1 (ja) 2006-06-02 2007-05-23 多層セラミック電子部品およびその製造方法

Country Status (5)

Country Link
US (2) US8371026B2 (ja)
EP (1) EP2026379B1 (ja)
JP (1) JP4862893B2 (ja)
CN (1) CN101467246B (ja)
WO (1) WO2007142033A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304661B2 (en) 2007-11-30 2012-11-06 Murata Manufacturing Co., Ltd. Ceramic composite multilayer substrate, method for manufacturing ceramic composite multilayer substrate and electronic component
JP2013062469A (ja) * 2011-09-15 2013-04-04 Powertech Technology Inc フリップチップキャリア、及びこれを用いた半導体実装方法
CN107564828A (zh) * 2016-06-30 2018-01-09 台湾积体电路制造股份有限公司 集成电路填料及其方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8501128A (nl) * 1985-04-18 1986-11-17 Stamicarbon Werkwijze voor het bereiden van polyolefinevoorwerpen met grote hechtkracht voor polymere matrices, alsmede voor het bereiden van versterkte matrixmaterialen.
JP5582944B2 (ja) 2009-09-28 2014-09-03 京セラ株式会社 配線基板、積層板及び積層シート
JP5590985B2 (ja) * 2010-06-21 2014-09-17 新光電気工業株式会社 半導体装置及びその製造方法
WO2013031842A1 (ja) * 2011-09-02 2013-03-07 株式会社 村田製作所 フェライト磁器組成物、セラミック電子部品、及びセラミック電子部品の製造方法
CN104106134B (zh) * 2011-12-08 2016-12-14 日本碍子株式会社 大容量模块用基板以及该基板的制造方法
KR102226887B1 (ko) 2012-02-29 2021-03-12 오아시스 머티리얼 코포레이션 천이 액체상, 알루미늄 질화물 부품의 무가압 연결
US9226396B2 (en) * 2013-03-12 2015-12-29 Invensas Corporation Porous alumina templates for electronic packages
JP6162458B2 (ja) * 2013-04-05 2017-07-12 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP5842859B2 (ja) * 2013-04-15 2016-01-13 株式会社村田製作所 多層配線基板およびこれを備えるモジュール
KR102283505B1 (ko) 2014-08-05 2021-07-30 삼성전자주식회사 반도체 패키지 및 반도체 모듈
JP2016134409A (ja) * 2015-01-16 2016-07-25 イビデン株式会社 プリント配線板
CN111263535A (zh) * 2015-07-15 2020-06-09 印刷电路板公司 制造印刷电路板的方法
US9748227B2 (en) 2015-07-15 2017-08-29 Apple Inc. Dual-sided silicon integrated passive devices
CN105244324B (zh) * 2015-11-10 2017-09-29 河北中瓷电子科技有限公司 电子封装用陶瓷绝缘子及其制作方法
JP6823955B2 (ja) * 2016-07-14 2021-02-03 ローム株式会社 電子部品およびその製造方法
CN110234600B (zh) 2016-10-21 2023-03-21 美国政府(由卫生和人类服务部的部长所代表) 分子纳米标签
JP2020009879A (ja) * 2018-07-06 2020-01-16 太陽誘電株式会社 回路基板および回路モジュール
WO2020121813A1 (ja) * 2018-12-13 2020-06-18 株式会社村田製作所 樹脂基板、電子機器、および樹脂基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0499834U (ja) 1991-02-12 1992-08-28
JPH1126631A (ja) 1997-07-02 1999-01-29 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2004055728A (ja) * 2002-07-18 2004-02-19 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JP2005039239A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2005050881A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 積層型配線基板およびその製造方法、電気装置、並びにその実装構造

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61287190A (ja) * 1985-06-13 1986-12-17 イビデン株式会社 電子回路用基板
JPS62136865A (ja) * 1985-12-11 1987-06-19 Hitachi Ltd モジユ−ル実装構造
US4943468A (en) * 1988-10-31 1990-07-24 Texas Instruments Incorporated Ceramic based substrate for electronic circuit system modules
JP2787953B2 (ja) * 1989-08-03 1998-08-20 イビデン株式会社 電子回路基板
JP2803755B2 (ja) * 1989-09-22 1998-09-24 イビデン株式会社 多層電子回路基板
US5483421A (en) * 1992-03-09 1996-01-09 International Business Machines Corporation IC chip attachment
JP2962385B2 (ja) 1993-01-07 1999-10-12 松下電子工業株式会社 半導体装置の製造方法
US5574630A (en) * 1995-05-11 1996-11-12 International Business Machines Corporation Laminated electronic package including a power/ground assembly
US6002177A (en) * 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
US5952709A (en) * 1995-12-28 1999-09-14 Kyocera Corporation High-frequency semiconductor device and mounted structure thereof
JP3116273B2 (ja) * 1996-04-26 2000-12-11 日本特殊陶業株式会社 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体
JP2891184B2 (ja) * 1996-06-13 1999-05-17 日本電気株式会社 半導体装置及びその製造方法
JPH10163386A (ja) * 1996-12-03 1998-06-19 Toshiba Corp 半導体装置、半導体パッケージおよび実装回路装置
JP2924957B2 (ja) 1996-12-27 1999-07-26 日本電気株式会社 樹脂封止型半導体装置
JPH11145195A (ja) 1997-11-04 1999-05-28 Kyocera Corp 半導体素子の実装構造
US6201307B1 (en) * 1998-06-23 2001-03-13 Kyocera Corporation Ceramics for wiring boards and method of producing the same
US6317331B1 (en) * 1998-08-19 2001-11-13 Kulicke & Soffa Holdings, Inc. Wiring substrate with thermal insert
US6232251B1 (en) * 1998-09-29 2001-05-15 Kyocera Corporation Dielectric ceramics
JP3656484B2 (ja) * 1999-03-03 2005-06-08 株式会社村田製作所 セラミック多層基板の製造方法
JP2001007473A (ja) * 1999-06-17 2001-01-12 Nec Corp 集積回路素子の実装構造および方法
US6413620B1 (en) * 1999-06-30 2002-07-02 Kyocera Corporation Ceramic wiring substrate and method of producing the same
US6351393B1 (en) * 1999-07-02 2002-02-26 International Business Machines Corporation Electronic package for electronic components and method of making same
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
US6528145B1 (en) * 2000-06-29 2003-03-04 International Business Machines Corporation Polymer and ceramic composite electronic substrates
US6734540B2 (en) * 2000-10-11 2004-05-11 Altera Corporation Semiconductor package with stress inhibiting intermediate mounting substrate
US20020086142A1 (en) * 2001-01-03 2002-07-04 Paul Ewings Glass particles as detackifying agent in adhesive/sealant material and process for packaging the same
US6486415B2 (en) * 2001-01-16 2002-11-26 International Business Machines Corporation Compliant layer for encapsulated columns
US6953756B2 (en) * 2002-10-25 2005-10-11 Kyocera Corporation Glass ceramic sintered body and wiring board using the sintered body
JP2004327951A (ja) * 2003-03-06 2004-11-18 Shinko Electric Ind Co Ltd 半導体装置
JP2004356618A (ja) * 2003-03-19 2004-12-16 Ngk Spark Plug Co Ltd 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体、中継基板の製造方法
TWI257832B (en) * 2003-06-24 2006-07-01 Ngk Spark Plug Co Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate
US7226654B2 (en) * 2003-07-29 2007-06-05 Kyocera Corporation Laminated wiring board and its mounting structure
KR20060111449A (ko) * 2003-09-24 2006-10-27 이비덴 가부시키가이샤 인터포저, 다층프린트배선판
US7094975B2 (en) * 2003-11-20 2006-08-22 Delphi Technologies, Inc. Circuit board with localized stiffener for enhanced circuit component reliability
US7258549B2 (en) * 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
KR101014576B1 (ko) * 2004-02-24 2011-02-16 이비덴 가부시키가이샤 반도체 탑재용 기판
US20050218528A1 (en) * 2004-03-31 2005-10-06 Beatty John J Capillary underfill channel
US20060046321A1 (en) * 2004-08-27 2006-03-02 Hewlett-Packard Development Company, L.P. Underfill injection mold
WO2007094123A1 (ja) * 2006-02-14 2007-08-23 Murata Manufacturing Co., Ltd. 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0499834U (ja) 1991-02-12 1992-08-28
JPH1126631A (ja) 1997-07-02 1999-01-29 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2004055728A (ja) * 2002-07-18 2004-02-19 Murata Mfg Co Ltd 積層型セラミック電子部品およびその製造方法
JP2005039239A (ja) * 2003-06-24 2005-02-10 Ngk Spark Plug Co Ltd 半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2005050881A (ja) * 2003-07-29 2005-02-24 Kyocera Corp 積層型配線基板およびその製造方法、電気装置、並びにその実装構造

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2026379A4

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8304661B2 (en) 2007-11-30 2012-11-06 Murata Manufacturing Co., Ltd. Ceramic composite multilayer substrate, method for manufacturing ceramic composite multilayer substrate and electronic component
JP2013062469A (ja) * 2011-09-15 2013-04-04 Powertech Technology Inc フリップチップキャリア、及びこれを用いた半導体実装方法
CN107564828A (zh) * 2016-06-30 2018-01-09 台湾积体电路制造股份有限公司 集成电路填料及其方法
CN107564828B (zh) * 2016-06-30 2020-04-28 台湾积体电路制造股份有限公司 集成电路填料及其方法

Also Published As

Publication number Publication date
CN101467246A (zh) 2009-06-24
JP4862893B2 (ja) 2012-01-25
US9226400B2 (en) 2015-12-29
US20140016288A1 (en) 2014-01-16
US20090056987A1 (en) 2009-03-05
JPWO2007142033A1 (ja) 2009-10-22
EP2026379B1 (en) 2012-08-15
US8371026B2 (en) 2013-02-12
EP2026379A4 (en) 2011-03-23
CN101467246B (zh) 2010-12-22
EP2026379A1 (en) 2009-02-18

Similar Documents

Publication Publication Date Title
JP4862893B2 (ja) 多層セラミック電子部品およびその製造方法
JP4858538B2 (ja) 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
JP5195903B2 (ja) 電子部品モジュール及び該電子部品モジュールの製造方法
JP4453702B2 (ja) 複合型電子部品及びその製造方法
JP4946225B2 (ja) 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法
US9607935B2 (en) Semiconductor chip package with undermount passive devices
JPWO2005076351A1 (ja) 部品内蔵モジュールおよびその製造方法
JP4509550B2 (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JPWO2010041356A1 (ja) 電子部品モジュールの製造方法
US20100006335A1 (en) Multilayer ceramic substrate and method for manufacturing the same
JP5066830B2 (ja) セラミック多層基板
JP2005209881A (ja) セラミック積層基板および高周波電子部品
WO2008004423A1 (fr) Carte de câblage ayant un conducteur en forme de colonne et son procédé de fabrication
JP2005235807A (ja) 積層型電子部品およびその製造方法
JP2005191075A (ja) 中継基板及びその製造方法、中継基板付き基板
JP2002076193A (ja) 半導体素子収納用パッケージおよびパッケージ実装基板
WO2024024027A1 (ja) コア基板およびインターポーザ
JP2011029534A (ja) 多層配線基板
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法
JP2005294674A (ja) 多層基板、半導体パッケージおよびモジュールの製造方法
WO2013099360A1 (ja) モジュールおよびこれを備えるモジュール搭載部品
JP2005136043A (ja) 配線基板及び電気装置
KR100828925B1 (ko) 복합형 전자부품 및 그 제조방법
JP2004304158A (ja) コンデンサ、半導体素子付きコンデンサ、コンデンサ付き基板、半導体素子とコンデンサと基板とからなる構造体、中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2006041241A (ja) セラミック配線基板

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780020131.4

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07743957

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2008520488

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2007743957

Country of ref document: EP