JP2005294674A - 多層基板、半導体パッケージおよびモジュールの製造方法 - Google Patents

多層基板、半導体パッケージおよびモジュールの製造方法 Download PDF

Info

Publication number
JP2005294674A
JP2005294674A JP2004109782A JP2004109782A JP2005294674A JP 2005294674 A JP2005294674 A JP 2005294674A JP 2004109782 A JP2004109782 A JP 2004109782A JP 2004109782 A JP2004109782 A JP 2004109782A JP 2005294674 A JP2005294674 A JP 2005294674A
Authority
JP
Japan
Prior art keywords
layer
electronic component
composite sheet
metal foil
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004109782A
Other languages
English (en)
Inventor
Yasuhiro Sugaya
康博 菅谷
Masaaki Katsumata
雅昭 勝又
Michio Tsuneoka
道朗 恒岡
Eiji Kawamoto
英司 川本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004109782A priority Critical patent/JP2005294674A/ja
Publication of JP2005294674A publication Critical patent/JP2005294674A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】本発明は、内蔵する電子部品を損傷することなく多層基板を製造することを目的とする。
【解決手段】電子部品１２をコンポジットシート１３内部に埋設した後、コンポジットシート１３を硬化し、第１の金属箔１１ａ、１１ｂを所望の形状にパターンニングして第１の配線層１４ａ、１４ｂを形成して電子部品１２とコンポジットシート１３と第１の配線層１４ａ、１４ｂとにより電子部品内蔵層１５とし、その後電子部品内蔵層１５の上面及び下面に未硬化の絶縁基板１６ａ、１６ｂを第１の配線層１４ａ、１４ｂを介して対向するように配置し、次に絶縁基板１６ａ、１６ｂの電子部品内蔵層１５側とは反対側に第２の金属箔１７ａ、１７ｂを形成し、その後未硬化の絶縁基板１６ａ、１６ｂと第２の金属箔１７ａ、１７ｂとを加熱して硬化させ、さらに第２の金属箔１７ａ、１７ｂを所望の形状にパターンニングして第２の配線層１８ａ、１８ｂを形成する。
【選択図】図１

Description

本発明は、電子部品を内蔵した多層基板、半導体パッケージおよびモジュールの製造方法に関するものである。
以下、従来の電子部品を内蔵した多層基板の製造方法について、図８（ａ）〜（ｆ）により説明する。
まず、図８（ａ）に示すように、第１の金属箔１ａ、１ｂの表面の所望の位置に抵抗ペースト、誘電体ペーストを塗布し、それぞれに適切な温度で焼結等の処理を行い、電子部品２を形成する。次に、図８（ｂ）に示すように、電子部品２がガラスクロスにエポキシ樹脂を含浸したガラスエポキシ基板３の内部に埋設するように、第１の金属箔１ａ、１ｂをガラスエポキシ基板３の上面および下面に配置し、加熱しながら加圧して一体化する。その後、図８（ｃ）に示すように、第１の金属箔１ａ、１ｂを所望の形状にパターンニングして第１の配線層５ａ、５ｂを有する電子部品内蔵層６を形成する。
次に、図８（ｄ），（ｅ）に示すように、この電子部品内蔵層６の上面及び下面に第１の配線層５ａ、５ｂを介して対向するように絶縁基板７、８を形成した。また、この絶縁基板７上面に第２の金属箔９ａを、絶縁基板８の下面に第２の金属箔９ｂを形成する。最後に、図８（ｆ）に示すように、第２の金属箔９ａ、９ｂを所望の形状にパターンニングして第２の配線層１０ａ、１０ｂを形成する。
こうして形成した多層基板は、ガラスエポキシ基板３の上下面に形成した第１の配線層５ａ、５ｂおよび絶縁基板の下面に形成した第２の配線層１０ａ、１０ｂは導電性バンプ４を有する。この導電性バンプ４はガラスエポキシ基板３、絶縁基板７、８を加圧時に突き破って貫通し、各層間を電気的に接続するものである。
なお、本発明に関連する先行技術文献情報としては、例えば、特許文献１が知られている。
特開２００３−９２４６０号公報
上記従来の構成では、多層基板に内蔵する電子部品２を損傷するという可能性があった。すなわち、従来の製造方法は、ガラス繊維を縦糸、横糸として布状に織ったガラスクロス（織布）を補強材とし、このガラスクロスにエポキシ樹脂を含浸したプリプレグ状のガラスエポキシ基板３を電子部品内蔵層６に用いるものであった。
しかし、この電子部品内蔵層６にコンデンサや抵抗素子などの電子部品２を内蔵しようとしても、縦糸と横糸で構成されるガラス繊維の格子により内蔵することが妨げられる。このとき、無理に電子部品２を形成した金属箔１ａ、１ｂを上下方向から加圧すると、電子部品２の上面がガラス繊維の格子により損傷する。これにより、多層基板に内蔵した電子部品２の特性に悪影響を与えるものであった。
そこで、本発明は、電子部品内蔵層に内蔵された電子部品を損傷することなく多層基板を製造する方法を提供することを目的とする。
上記従来の課題を解決するため、本発明は、第１の金属箔の表面の所望の位置に電子部品を設け、次に無機フィラーと熱硬化性樹脂とにより構成したコンポジットシートの上面および／または下面に前記第１の金属箔を前記電子部品が前記コンポジットシート側に向くように配置し、その後前記コンポジットシートを軟化させ、次に前記電子部品を前記コンポジットシート内部に埋設した後このコンポジットシートを硬化し、その後第１の金属箔を所望の形状にパターンニングして第１の配線層を形成してこの第１の配線層と前記電子部品と前記コンポジットシートとを電子部品内蔵層とし、次にこの電子部品内蔵層の上面および／または下面に未硬化の絶縁基板を配置し、その後前記絶縁基板の電子部品内蔵層側とは反対側の面に第２の金属箔を設け、次に未硬化の絶縁基板と前記第２の金属箔とを加熱して硬化させ、その後第２の金属箔を所望の形状にパターンニングして第２の配線層を形成する。
本発明の効果は、電子部品を損傷することなく多層基板に内蔵できることである。すなわち、電子部品内蔵層に無機フィラーと熱硬化性樹脂とにより構成したコンポジットシートを用いる。これにより、電子部品内蔵層にコンデンサや抵抗素子などの電子部品を内蔵する際、電子部品を形成した金属箔を上下から加圧しても、無機フィラーは、電子部品の上面に押されて熱硬化性樹脂内を流動するため、電子部品が損傷するおそれはない。この結果として、電子部品を内蔵した多層基板を製造することができる。
（実施の形態１）
以下、実施の形態１を用いて、本発明の特に請求項１、請求項７から請求項１４に記載の発明について説明する。図１（ａ）〜（ｆ）は、本発明の実施の形態１における多層基板の製造方法を示す断面図である。
まず、図１（ａ）において、第１の金属箔１１ａ、１１ｂの表面の所望の位置に膜状の電子部品１２（抵抗素子、容量素子）を設ける。次に、コンポジットシート１３の上面および／または下面に第１の金属箔１１ａ、１１ｂを電子部品１２がコンポジットシート１３側に向くように配置する。なお、一般的に金属箔１１ａ、１１ｂとしては、銅箔、アルミ箔等が用いられる。この金属箔１１ａ、１１ｂの厚みも通常用いられる１２〜１８μｍに加え、３５μｍ程度の厚い箔も用いることができる。
次に、図１（ｂ）に示すように、コンポジットシート１３を溶融させて軟化させ、電子部品１２をコンポジットシート１３内部に埋設した後、コンポジットシート１３を加熱して硬化する。
その後、図１（ｃ）に示すように、第１の金属箔１１ａ、１１ｂを所望の形状にパターンニングして第１の配線層１４ａ、１４ｂを有する電子部品内蔵層１５とする。
その後、図１（ｄ）に示すように、この電子部品内蔵層１５の上面および／または下面に未硬化の絶縁基板１６ａ、１６ｂを配置する。さらに絶縁基板１６ａ、１６ｂの電子部品内蔵層１５側とは反対側の面にそれぞれ第２の金属箔１７ａ、１７ｂを形成し、図１（ｅ）に示すように、絶縁基板１６ａ、１６ｂと第２の金属箔１７ａ、１７ｂとを加熱して積層し硬化させる。
最後に、図１（ｆ）に示すように、第２の金属箔１７ａ、１７ｂを所定の形状にパターンニングして第２の配線層１８ａ、１８ｂを形成し、電子部品１２を内蔵した多層基板１９を得る。
このとき、電子部品内蔵層１５および絶縁基板１６ａ、１６ｂは、それぞれの配線層間を電気的に接続するためのインナービア２０を形成したものを用いる。このインナービアは、レーザ、あるいはパンチャー等で形成した貫通穴（ビア）に、導電性ペーストを充填することにより形成する。この導電性ペーストは、熱硬化性樹脂と導電性金属粉末から構成する。さらに導電性金属粉末は銅粉に銀をコーティングした混合体とした。
以上のような構成において、本実施の形態１に係る発明は、多層基板に内蔵する電子部品１２を損傷することなく多層基板を製造することを可能にする。すなわち、電子部品内蔵層１５に無機フィラーと熱硬化性樹脂とにより構成したコンポジットシート１３を用いる。これにより、電子部品内蔵層にコンデンサや抵抗素子などの電子部品を内蔵する際、電子部品１２を形成した金属箔１１ａ、１１ｂを上下から加圧しても、無機フィラーは、電子部品１２の上面に押されて熱硬化性樹脂内を移動するため、電子部品１２が損傷するおそれはない。この結果として、電子部品１２を損傷することなく多層基板を製造することができる。
また、電子部品内蔵層１５を形成した後の多層化工程においては、金属箔１１ａ、１１ｂの厚みを特に３５μｍ厚程度とした場合、金属箔１１ａ、１１ｂを新たに積層する絶縁基板１６ａ、１６ｂに埋設する必要がある。このとき、本実施の形態において絶縁基板１６ａ、１６ｂにコンポジットシート層あるいは耐熱有機繊維を補強材とするプリプレグを用いることを任意に選択する事ができる。これは、ガラスエポキシ樹脂プリプレグに埋設する場合と比較して容易である。
すなわち、ガラスエポキシ樹脂プリプレグに埋設する場合は、縦糸と横糸で構成されるガラス繊維の格子により金属箔１１ａ、１１ｂを内蔵することが妨げられる。このとき、無理に金属箔１１ａ、１１ｂを上下方向から加圧すると、その上面がガラス繊維の格子により損傷する。これにより、多層基板に内蔵した電子部品１２の特性に悪影響を与えるものであった。しかし、絶縁基板１６ａ、１６ｂにコンポジットシート層あるいは耐熱有機繊維を補強材とするプリプレグを用いると、無機フィラーは、電子部品１２の上面に押されて熱硬化性樹脂内を移動するため、内蔵するものが損傷するおそれはない。この結果として、金属箔１１ａ、１１ｂを損傷することなく多層基板を製造することができる。
また、コンポジットシート１３は、例えば熱膨張係数などの物性が３次元的に、いずれも同じである（一般にコンポジットシートの熱膨張係数は、平面方向、垂直方向ともに１２ｐｐｍ程度である）。このため、熱衝撃時に内蔵した電子部品１２に損傷を与えにくく、熱サイクル信頼性において優れる。
なお、これに対し、一般的なガラスエポキシ基板の熱膨張係数は平面方向に１２ｐｐｍ程度、垂直方向に４０ｐｐｍ〜８０ｐｐｍ程度であり、このようなガラスエポキシ基板に電子部品１２を内蔵したとき、熱衝撃時にクラック等の問題が発生し、内蔵した電子部品に損傷を与えるという問題があった。
さらに、本実施の形態１に係る発明は、多層基板の設計をファイン化し、小型化を図ることができる。すなわち、多層基板１９は、それぞれの配線層間を電気的に接続するために導電性バンプではなく、導電性ビアペーストが充填されて形成されるインナービア２０を形成したものを用いて、多層基板の配線層と配線層の間の接続を任意の場所に形成する。
一般に、層間接続の手段として用いられる導電性バンプ４（図８参照）は電子部品内蔵層や絶縁基板を貫通させるため、その先が尖った円錐形状をし、ガラスエポキシ基板３、絶縁基板７、８を加圧時に突き破る土台となるランドが必要である。このランドが大きいと、多層基板の小型化に対応した設計とすることができない。現行では、２５０μｍ径サイズのランド電極が必要とされている。このとき、導電性バンプを用いて絶縁基板７、８を突き破って貫通させるためには、プレス圧は、１０ＭＰａ以上の大きな値を必要とし、内蔵する電子部品２を損傷するおそれがあった。
一方、本実施の形態１で用いるインナービア２０は、レーザ等によりあらかじめ形成した貫通穴に導電性ペーストを充填して形成したものである。このため、コンポジットシート１３、絶縁基板１６ａ、１６ｂを突き破る必要はないので、ビア径は、５０μｍ〜１５２００μｍ程度の範囲で任意の値を選択することができ、ビア径５０μｍを選択した場合に、それに対応してランド径は比較的小さくてよく、あるいはランドは必ずしも必要としない。ランドが小さいと、電極間に多数の配線を通すことができるため、小型の多層基板でも配線パターンその他を設計する場所が確保できる。この結果として、多層基板の設計をファイン化し、小型化を図ることができる。
なお、絶縁基板１６ａ、１６ｂは、耐熱有機繊維の不織布を補強材とし熱硬化性樹脂を含浸したもの、または無機フィラーと熱硬化性樹脂により構成したコンポジットシート、あるいはガラス繊維の織布を補強材とし熱硬化性樹脂を含浸したもののいずれか一方から選択したものを用いることが好ましい。熱硬化性樹脂としてはエポキシ樹脂を用いる。
まず、耐熱有機繊維を用いたものとしては、例えば、アラミド系樹脂不織布に、熱硬化性樹脂としてエポキシ樹脂を用いたものがあり、熱膨張率が小さく、信頼性に優れた表面実装が可能になる。また、イオン性不純物が少なく耐マイグレーション性に優れ、高密度配線が可能になる。このような材料を用いるものは、電子部品内蔵層１５を境に第１の配線層１４ａ、１４ｂを介して上下に対向するように配置した絶縁基板１６ａ、１６ｂの双方、またはいずれか一方であれば良い。
さらに、アラミド系樹脂不織布に、熱硬化性樹脂としてエポキシ樹脂を用いたプリプレグであれば、インナービアペーストが充填された状態での積層時のプレス圧が５ＭＰａ前後と、導電性バンプを用いたガラエポ基板の従来例と比較しても低圧であり、電子部品１２にかかるダメージを大幅に低減できる。
また、絶縁基板１６ａ、１６ｂは、無機フィラーと熱硬化性樹脂により構成し、コンポジットシート１３と同様の材料を用いたものであってもよく、電子部品内蔵層１５を境に第１の配線層１４ａ、１４ｂを介して上下に対向するように配置した絶縁基板１６ａ、１６ｂの双方、またはいずれか一方の絶縁基板にコンポジットシートを用いたものであっても良い。コンポジットシート１３を用いた場合は、熱伝導率が良くなり、本実施の形態１の多層基板１９に実装する半導体素子などの能動素子から発生する熱を逃がすことができる。無機フィラーの材料は、例えば、Ａｌ2Ｏ3、ＳｉＯ2、ＭｇＯ、ＢＮ、ＡｌＮなどである。無機フィラーの材料の選択により、種々の物性を制御することができる。
さらに、ガラス織布にエポキシ樹脂（ガラス・エポキシ）を含浸したものは、表層ランド強度が高く、基板剛性（曲げ弾性率）が高い。このようなガラス織布にエポキシ樹脂（ガラス・エポキシ）を含浸したものを用いると、電子部品内蔵層以外の層の基板剛性を高めることができ、多層基板の反りを防止することができる。
また、本実施の形態１の構成によれば、電子部品１２を内蔵するためのプレス、絶縁基板１６ａ、１６ｂであるプリプレグを積層、加圧するプレスの２回だけで、４層板までの多層配線を有する電子部品内蔵基板を形成することができる。
なお、本実施の形態１に示した方法の他に、絶縁基板１６ａ、１６ｂにあらかじめ硬化・配線形成されたプリント配線基板を用いる場合は、電子部品内蔵層１５と絶縁基板１６ａ、１６ｂとの間に、可撓性を有するインナービアペーストが充填されたコンポジットシートを介して積層する工法を用いてもよい。
（実施の形態２）
次に、実施の形態２を用いて、本発明の特に請求項２から請求項５に記載の発明について説明する。以下では、上述した構成と同一の構成のものについては同一番号を付し、説明を簡略化する。図２は、本発明の実施の形態２における多層基板に内蔵する電子部品の製造方法を示す断面図である。
図２において、本発明の多層基板に内蔵する電子部品の製造方法について説明する。
電子部品としてコンデンサを内蔵する場合は、まず、図２（ａ）に示すように、第１の金属箔１１ａである銅箔上に誘電体２１をスクリーン印刷により所定の形状となるように形成する。なお、第１の金属箔１１ａは大型のシートを用いて生産ワークが大きくなればなるほど、生産性良く、高精度に大量の電子部品を形成することができる。
誘電体２１は、無機フィラーと樹脂から構成される樹脂系ペーストではなく、焼結が可能な誘電体ペースト、例えばセラミック粉末を用いる。ただし、焼結に際しては、銅箔を酸化させずに、溶融させずに焼結させる必要があるため、窒素雰囲気での脱バインダー、９００℃〜１０００℃範囲内の窒素雰囲気での焼成で高密度に焼結させる必要がある。具体的には、高誘電率材料であるチタン酸バリウム、あるいはチタン酸鉛の粉末をアクリルバインダー中に分散させた組成物を用いる。
また、図２（ｂ）に示すように、コンデンサは、誘電体２１上に電極ペースト２２により上部電極を形成する必要がある。この電極ペーストとしてはＣｕペーストを印刷するのが好ましい。なお、本方法を用いれば、比誘電率が１０００〜４０００レベルの高誘電体物が容易に得られる。その結果、数十から数百ｎＦの容量を実現することができる。
一方、電子部品として抵抗素子を内蔵する場合、図２（ａ）に示すように、第１の金属箔１１ａである銅箔上に抵抗体２３をスクリーン印刷により所定の形状となるように形成する。抵抗体２３は、抵抗ペーストを用い、カーボンペースト、酸化ルテニウムペースト等、用途に応じて各種用いることができる。次に、図２（ｃ）に示すように、この抵抗体２３をコンポジットシート１３に埋設するように第１の金属箔１１ａ、および同様の方法で抵抗体２３をその上面に形成した金属箔１１ｂを配置し、このコンポジットシート１３を焼結する。その後、図２（ｄ）に示すように、第１の金属箔１１ａ、１１ｂを所望の形状にパターンニングして第２の配線層１８ａ、１８ｂを形成し、抵抗体２３の入出力電極とする。またこのパターンニングにより誘電体２１の上下に電極（１８ａ、２２）が形成され、コンデンサ１３ａとなる。
（実施の形態３）
次に、実施の形態３を用いて、本発明の特に請求項６に記載の発明について説明する。以下では、上述した構成と同一の構成のものについては同一番号を付し、説明を簡略化する。図３は、本発明の実施の形態３における多層基板に内蔵する電子部品の製造方法を示す断面図である。
本実施の形態３が、上述の構成と異なる点は、図３に示すように、電子部品内蔵層１５上面から内蔵した電子部品１２をコンデンサとし、電子部品内蔵層１５の下面に内蔵した電子部品１２を抵抗素子とした点である。無論、電子部品１２は、電子部品内蔵層１５の上面から抵抗素子、下面からコンデンサを内蔵するものとしてもよい。
これにより、電子部品を内蔵した多層基板の生産性を高めることができる。すなわち、金属箔１１ａにコンデンサのみを、金属箔１１ｂは抵抗素子のみをそれぞれ形成した後、電子部品内蔵層１５にコンデンサ、抵抗素子が埋設するように配設することで、より効率的に簡易なプロセス手順でコンデンサと抵抗素子を設けることができる。例えば、金属箔１１ａにコンデンサ、抵抗素子の両方を形成する場合、まず、どちらかコンデンサを形成し、その後抵抗素子を設けるため（無論、逆も可能である）、二工程必要である。ところが、金属箔１１ａにコンデンサのみを、金属箔１１ｂは抵抗素子のみをそれぞれ設けると、並行してそれらの工程を進めることができるので、プロセス手順を短縮することができる。この結果として電子部品を内蔵した多層基板の生産性を高めることができる。
（実施の形態４）
以下、本実施の形態４を用いて本発明の特に、請求項１５に記載の発明について図４を用いて説明する。図４は本実施の形態４における半導体パッケージの製造方法を示す断面図である。なお、実施の形態１と同一の構成を有するものについては同一の符号を付し、説明を簡略化する。
本実施の形態４において、上述の構成と異なる点は、図４（ｇ）に示すように電子部品内蔵層１５に内蔵する電子部品１２をコンデンサや抵抗器などの受動素子とし、さらに半導体素子などの能動素子２４を、多層基板１９の最上層に、Ａｕバンプを用いたバンプ接続部３３を介して実装し、半導体パッケージ２６を得る点である。Ａｕバンプを用いたバンプ接続部３３は、半導体素子の電極パッドと多層基板の電極部を接続している。
この構成は、図４（ｆ）に示すように、第２の金属箔１７ａ、１７ｂを所定の形状にパターンニングして第２の配線層１８ａ、１８ｂを形成し、電子部品１２としてコンデンサや抵抗器などの受動素子を内蔵した多層基板１９を得た後、図４（ｇ）に示すように、多層基板１９の最上層に、再配線を行うバンプ接続部３３を介して能動素子２４を実装し、半導体パッケージ２６を得る。このとき、能動素子２４として多層基板１９の最上層にＩＣを実装したものである。
以上のように、多層基板１９の最上層に能動素子２４として半導体素子を実装したとき、特に、基板内に内蔵されたコンデンサによって、半導体から発生する電源ノイズを大幅に低減できる。低インダクタンスの電源供給が可能となる。
なお、図５に示すように、能動素子を実装する方式としてワイヤーボンディングを用いてもよい。通常用いられている半導体パッケージは、ワイヤーボンディング法を用いて実装されたものが大半である。これに対し、図５に示すように、能動素子２４近傍にバイパスコンデンサとしてシートコンデンサＡを配置することができれば、十分な電源ノイズ低減、安定した電源供給を確保する事ができる。また、外部からのノイズに対する誤動作防止という効果も十分に発揮することができる。
なお、本実施形態の構成は、携帯用電子機器のうち、実装面積の厳しい制限がある携帯電話に好適であるが、他の携帯用電子機器（例えば、ＰＤＡ、デジタルカメラ、デジタルテレビなど）にも好適に用いることができる。
さらに、マザー基板に実装されている多数のバイパスコンデンサを少数のシートコンデンサに置き換えることが出来るため、コンデンサの数を低減させたりすることができる。また、通常のマザー基板に実装されたバイパスコンデンサと比較して、インターポーザ内にバイパスシートコンデンサを配置できるので、大幅にＥＳＬを低減することができる。
なお、デジタルテレビ用の画像処理ＩＣを想定すると、多数のマザー基板に実装されているプルアップあるいはプルダウン抵抗チップを、本発明の工法を用いれば、一括で抵抗素子を形成できるため、工数を大幅に低減することができる。
（実施の形態５）
以下、本実施の形態５を用いて本発明の特に、請求項１６に記載の発明について図６、図７を用いて説明する。図６、図７は本実施の形態５におけるモジュールの製造方法を示す断面図である。
本実施の形態５において、各実施の形態の構成と異なる点は、第２の金属箔１７ａ、１７ｂを所望の形状にパターンニングして第２の配線層１８ａ、１８ｂを形成して多層化した電子部品１２を内蔵するマザー基板２７を得た後、図６、図７に示すように、このマザー基板２７の最上層に能動素子２４をモールドした半導体パッケージ２８を実装したモジュール２９を製造する点である。つまり、上述した実施の形態３とは異なり、半導体パッケージ自体に電子部品を内蔵するのではなく、マザー基板２７に電子部品１２を内蔵するものである。
なお、このマザー基板２７の上面には半導体パッケージ２８の他に、コンデンサ、抵抗器などの電子部品を含めその他ＳＡＷフィルターなどの各種電子部品３０なども実装される。
この半導体パッケージ２８は、能動素子２４と、インターポーザ２５と、半田ボール３１とを有するものである。能動素子２４はワイヤーボンディングにより実装され、インターポーザ２５と電気的に接続されている。インターポーザ２５は、能動素子２４の配線を引き回すために多層化した再配線層である。さらに半田ボール３１は、インターポーザ２５とマザー基板２７とを接続するものである。
以上のような構成により、能動素子２４の電源端子からバイパスシートコンデンサ１２に至るまでの層数が十分に確保できる構成であるため、半導体パッケージを実装したモジュールにおける配線設計の自由度を向上することができる。
すなわち、マザー基板２７にコンデンサ等の電子部品１２を内蔵する場合は、再配線用のインターポーザ２５で能動素子の端子（半導体の電源ピン、信号ピン、ＧＮＤピンなど）からの配線の位置を自由に組み替えられるので、任意の位置にコンデンサ内蔵用配線を対応させることができる。
一方、インターポーザ２５にコンデンサ等の電子部品１２を内蔵する場合は、半導体の端子位置を引き回す自由度が比較的低い。すなわち、マザー基板２７の各層を使わずに、薄いインターポーザ２５の各層のみで再配線するため、引き回し位置が限られてしまう可能性がある。
このように、マザー基板２７にコンデンサ等の電子部品１２を内蔵する場合は、半導体パッケージを実装したモジュールにおける配線設計の自由度を向上することができる。
さらに、図７に示すように、半導体パッケージに代えて半導体ウエハーレベルパッケージ３２を実装してもよい。このような半導体ウエハーレベルパッケージは、電極を下部に有するように設計されているため、フリップチップ実装同様に、最短の配線長で半導体の電極端子と配線基板の電極を接続させることができる。このため、半導体パッケージに比較して小型化、低背化することができ、電子部品を内蔵したマザー基板に半導体を実装したモジュール全体の小型化、低背化を実現する。
本発明は、電子部品内蔵基板の製造方法の生産性を高めるという効果を有し、各種多層基板および半導体パッケージに有用である。すなわち、電子部品内蔵層の上面及び下面に未硬化の絶縁基板を第１の配線層を介して対向するように配置し、次にこの未硬化の絶縁基板を加熱して硬化させる。このため、密着層は必要なく生産工数を減らすことができる。したがって、上述のように、電子部品内蔵基板の製造方法の生産性を高めるという効果を有し、各種多層基板および半導体パッケージに有用である。
本発明の実施の形態１における多層基板の製造方法を示す断面図 本発明の実施の形態２における多層基板の製造方法を示す断面図 本発明の実施の形態３における多層基板の製造方法を示す断面図 本発明の実施の形態４における多層基板の製造方法を示す断面図 本発明の実施の形態４における他の多層基板の製造方法を示す断面図 本発明の実施の形態５におけるモジュールの製造方法を示す断面図 本発明の実施の形態５における他のモジュールの製造方法を示す断面図 従来の多層基板の製造方法を示す断面図
符号の説明
１１ａ、１１ｂ 第１の金属箔
１２ 電子部品
１３ コンポジットシート
１４ａ、１４ｂ 第１の配線層
１５ 電子部品内蔵層
１６ａ、１６ｂ 絶縁基板
１７ａ、１７ｂ 第２の金属箔
１８ａ、１８ｂ 第２の配線層
１９ 多層基板
２０ インナービア
２１ 誘電体
２２ 電極ペースト
２３ 抵抗体
２４ 能動素子
２５ インターポーザ
２６ 半導体パッケージ
２７ マザー基板
２８ 半導体パッケージ
２９ モジュール
３０ 各種電子部品
３１ 半田ボール
３２ 半導体ウエハーレベルパッケージ

Claims (16)

  1. 第１の金属箔の表面の所望の位置に電子部品を設け、次に無機フィラーと熱硬化性樹脂とにより構成したコンポジットシートの上面および／または下面に前記第１の金属箔を前記電子部品がこのコンポジットシート側に向くように配置し、その後前記コンポジットシートを軟化させ、次に前記電子部品を前記コンポジットシート内部に埋設した後このコンポジットシートを硬化し、その後第１の金属箔を所望の形状にパターンニングして第１の配線層を形成してこの第１の配線層と前記電子部品と前記コンポジットシートとを電子部品内蔵層とし、次にこの電子部品内蔵層の上面および／または下面に未硬化の絶縁基板を配置し、その後前記絶縁基板の電子部品内蔵層側とは反対側の面に第２の金属箔を設け、次に未硬化の絶縁基板と前記第２の金属箔とを加熱して硬化させ、その後第２の金属箔を所望の形状にパターンニングして第２の配線層を形成する多層基板の製造方法。
  2. 電子部品は、第１の金属箔の表面の所望の位置に誘電体層を形成し、次にこの誘電体層の上部に電極ペーストを印刷し、その後前記誘電体層および前記電極ペーストを焼結して形成したコンデンサとした請求項１に記載の多層基板の製造方法。
  3. 電子部品は、第１の金属箔の表面の所望の位置に抵抗体ペーストを印刷し、次にこの抵抗体ペーストを焼結して形成した抵抗素子とした請求項１に記載の多層基板の製造方法。
  4. 電子部品は、第１の金属箔の表面の所望の位置に誘電体層を形成し、次にこの誘電体層の上部に電極ペーストを印刷し、その後前記誘電体層および前記電極ペーストを焼結して形成したコンデンサと、第１の金属箔の表面の所望の位置に抵抗体を印刷し、次にこの抵抗体を焼結して形成した抵抗素子との組み合せとした請求項１に記載の多層基板の製造方法。
  5. 誘電体層を構成する主成分はセラミック粉末とした請求項２に記載の多層基板の製造方法。
  6. 電子部品内蔵層の一方の面から内蔵した電子部品はコンデンサとし、前記電子部品内蔵層の他方の面から内蔵した電子部品は抵抗素子とした請求項１に記載の多層基板。
  7. 電子部品内蔵層を境に配線層を介して上下に対向するように配置した少なくとも一方の絶縁基板は、耐熱有機繊維を補強材とし、この補強材に熱硬化性樹脂を含浸したものとした請求項１に記載の多層基板の製造方法。
  8. 電子部品内蔵層を境に配線層を介して上下に対向するように配置した少なくとも一方の絶縁基板は、無機フィラーと熱硬化性樹脂により構成したコンポジットシートとした請求項１に記載の多層基板の製造方法。
  9. 無機フィラーはＡｌ2Ｏ3、ＳｉＯ2、ＭｇＯ、ＢＮ、ＡｌＮの少なくとも一つにより形成した請求項１に記載の多層基板の製造方法。
  10. 熱硬化性樹脂はエポキシ樹脂とした請求項１に記載の多層基板の製造方法。
  11. 電子部品内蔵層および絶縁基板はインナービアを有する請求項１に記載の多層基板の製造方法。
  12. インナービアは電子部品内蔵層および絶縁層に設けた貫通孔に充填した導電性ペーストにより構成した請求項１１に記載の多層基板の製造方法。
  13. 導電性ペーストは熱硬化性樹脂と導電性金属粉末から構成した請求項１２に記載の多層基板の製造方法。
  14. 導電性金属粉末は銅粉と銀との混合体とした請求項１３に記載の多層基板の製造方法。
  15. 第１の金属箔の表面の所望の位置に受動素子を設け、次に無機フィラーと熱硬化性樹脂とにより構成したコンポジットシートの上面および／または下面に前記第１の金属箔を前記受動素子が前記コンポジットシート側に向くように配置し、その後前記コンポジットシートを軟化させ、次に前記受動素子を前記コンポジットシート内部に埋設した後このコンポジットシートを硬化し、その後第１の金属箔を所望の形状にパターンニングして第１の配線層を形成してこの第１の配線層と前記受動素子と前記コンポジットシートとを受動素子内蔵層とし、次にこの受動素子内蔵層の上面および／または下面に未硬化の絶縁基板を配置し、その後前記絶縁基板の受動素子内蔵層側とは反対側の面に第２の金属箔を設け、次に未硬化の絶縁基板と前記第２の金属箔とを加熱して硬化させ、その後第２の金属箔を所望の形状にパターンニングして第２の配線層を形成して多層基板を得た後、この多層基板の最上層に能動素子を実装する半導体パッケージの製造方法。
  16. 第１の金属箔の表面の所望の位置に受動素子を設け、次に無機フィラーと熱硬化性樹脂とにより構成したコンポジットシートの上面および／または下面に前記第１の金属箔を前記受動素子が前記コンポジットシート側に向くように設け、その後前記コンポジットシートを溶融軟化させ、次に前記受動素子を前記コンポジットシート内部に埋設した後前記コンポジットシートを硬化し、さらに第１の金属箔を所望の形状にパターンニングして第１の配線層を形成してこの第１の配線層と前記受動素子と前記コンポジットシートとを受動素子内蔵層とし、その後この受動素子内蔵層の上面および／または下面に未硬化の絶縁基板を配置し、次に前記絶縁基板の受動素子内蔵層側とは反対側の面に第２の金属箔を設け、その後未硬化の絶縁基板と前記第２の金属箔とを加熱して硬化させ、さらに第２の金属箔を所望の形状にパターンニングして第２の配線層を形成して多層基板を得た後、この多層基板をマザー基板としてその最上層に半導体パッケージを実装したモジュールの製造方法。
JP2004109782A 2004-04-02 2004-04-02 多層基板、半導体パッケージおよびモジュールの製造方法 Pending JP2005294674A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004109782A JP2005294674A (ja) 2004-04-02 2004-04-02 多層基板、半導体パッケージおよびモジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004109782A JP2005294674A (ja) 2004-04-02 2004-04-02 多層基板、半導体パッケージおよびモジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2005294674A true JP2005294674A (ja) 2005-10-20

Family

ID=35327243

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004109782A Pending JP2005294674A (ja) 2004-04-02 2004-04-02 多層基板、半導体パッケージおよびモジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2005294674A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158185A (ja) * 2005-12-07 2007-06-21 Ngk Spark Plug Co Ltd 誘電体積層構造体、その製造方法、及び配線基板
US7889510B2 (en) 2006-05-09 2011-02-15 Denso Corporation Component-embedded board device and faulty wiring detecting method for the same
WO2011118307A1 (ja) * 2010-03-26 2011-09-29 三洋電機株式会社 コンデンサ内蔵基板の製造方法、及び該製造方法に使用可能な素子シートの製造方法
RU2459314C1 (ru) * 2011-04-06 2012-08-20 Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" Способ изготовления тонкопленочных многоуровневых плат для многокристальных модулей, гибридных интегральных схем и микросборок

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158185A (ja) * 2005-12-07 2007-06-21 Ngk Spark Plug Co Ltd 誘電体積層構造体、その製造方法、及び配線基板
JP4718314B2 (ja) * 2005-12-07 2011-07-06 日本特殊陶業株式会社 誘電体積層構造体、その製造方法、及び配線基板
US7889510B2 (en) 2006-05-09 2011-02-15 Denso Corporation Component-embedded board device and faulty wiring detecting method for the same
WO2011118307A1 (ja) * 2010-03-26 2011-09-29 三洋電機株式会社 コンデンサ内蔵基板の製造方法、及び該製造方法に使用可能な素子シートの製造方法
RU2459314C1 (ru) * 2011-04-06 2012-08-20 Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" Способ изготовления тонкопленочных многоуровневых плат для многокристальных модулей, гибридных интегральных схем и микросборок

Similar Documents

Publication Publication Date Title
JP3709882B2 (ja) 回路モジュールとその製造方法
KR102380304B1 (ko) 전자부품 내장 기판 및 그 제조방법
JP4736451B2 (ja) 多層配線基板とその製造方法、および多層配線基板を用いた半導体パッケージと電子機器
US7327554B2 (en) Assembly of semiconductor device, interposer and substrate
JP4453702B2 (ja) 複合型電子部品及びその製造方法
TWI458415B (zh) 多層印刷配線板及其製造方法
US9226400B2 (en) Multilayer ceramic electronic device and method for manufacturing the same
JP2006324568A (ja) 多層モジュールとその製造方法
JP4509550B2 (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP4826356B2 (ja) セラミック基板の製造方法
JP6742682B2 (ja) 多層配線基板
JP2005294674A (ja) 多層基板、半導体パッケージおよびモジュールの製造方法
JP4718890B2 (ja) 多層配線基板及びその製造方法、多層配線基板構造体
JP2007194516A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
JP2006186058A (ja) 部品内蔵モジュールとその製造方法
JP5174355B2 (ja) 配線基板及びその製造方法と半導体装置
JP2005135995A (ja) 回路部品内蔵モジュール、回路部品内蔵モジュールの製造方法、および多層構造回路部品内蔵モジュール、多層構造回路部品内蔵モジュールの製造方法
JP2001298274A (ja) 電子回路構成体
JP5061673B2 (ja) 回路基板と回路基板の製造方法
KR20150059086A (ko) 칩 내장 기판 및 그 제조 방법
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法
JP2007335487A (ja) 半導体装置およびその製造方法
JP2007335487A5 (ja)
JP4405253B2 (ja) 中継基板、半導体素子付き中継基板、中継基板付き基板、半導体素子と中継基板と基板とからなる構造体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070306

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070412

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091104