JP2017034059A - プリント配線板、半導体パッケージおよびプリント配線板の製造方法 - Google Patents

プリント配線板、半導体パッケージおよびプリント配線板の製造方法 Download PDF

Info

Publication number
JP2017034059A
JP2017034059A JP2015151833A JP2015151833A JP2017034059A JP 2017034059 A JP2017034059 A JP 2017034059A JP 2015151833 A JP2015151833 A JP 2015151833A JP 2015151833 A JP2015151833 A JP 2015151833A JP 2017034059 A JP2017034059 A JP 2017034059A
Authority
JP
Japan
Prior art keywords
layer
wiring board
pad
printed wiring
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015151833A
Other languages
English (en)
Inventor
一輝 梶原
Kazuki Kajiwara
一輝 梶原
武馬 足立
Takema Adachi
武馬 足立
輝幸 石原
Teruyuki Ishihara
輝幸 石原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2015151833A priority Critical patent/JP2017034059A/ja
Priority to US15/223,247 priority patent/US20170033036A1/en
Publication of JP2017034059A publication Critical patent/JP2017034059A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/243—Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

【課題】半導体素子を搭載するプリント配線板のファインピッチ化および製造工程の削減による低コスト化。
【解決手段】樹脂絶縁層１１と導体層１２とを交互に積層し、第１面１０ａおよび第１面１０ａと反対側の第２面１０ｂを有するビルドアップ配線層１０の第１面１０ａの中央部側に半導体素子などの電子部品と接続される第１パッド１３と、外周部に外部の配線板と接続される第２パッド１４とが形成されている。この第１パッド１３上に第１シード層２１ａを介してはんだ層２２がめっきにより形成されている。また、第２パッド１４上に第２シード層２１ｂを介して導体ポスト２３がめっきにより形成されている。そして、このプリント配線板１の第１シード層２１ａと第２シード層２１ｂとが同じ層から構成されている。
【選択図】図１

Description

本発明は、プリント配線板、半導体パッケージおよびプリント配線板の製造方法に関する。
特許文献１は、埋め込まれた配線を有する集積回路パッケージを開示している。この特許文献１は、一面の凹部に半導体デバイスがマウントされ、その周囲の導体パッドに外部配線板と接続するはんだボールが接続されているプリント配線板を開示している。
米国特許出願公開第２０１０／０２８９１３４号明細書
前述のように、はんだボールを導体パッドと接続する構造では、はんだボールの形状が一定しないと考えられる。はんだボールの外形が一定しないと、隣接するはんだボール間の接触を避けるために隣接するはんだボール間の間隔を広くする必要があると考えられる。すなわち、導体パッドのファインピッチ化には不向きであると考えられる。また、導体パッドとはんだボールとの接続の信頼性も低下しやすいと考えられる。
本発明のプリント配線板は、樹脂絶縁層と導体層とを交互に積層し、第１面および前記第１面と反対側の第２面を有するビルドアップ配線層と、前記ビルドアップ配線層の第１面の中央部側に形成され、電子部品と接続される第１パッドと、前記ビルドアップ配線層の第１面の外周側に形成され、外部の配線板と接続される第２パッドと、前記第１パッド上に第１シード層を介してめっきにより形成されるはんだ層と、前記第２パッド上に第２シード層を介してめっきにより形成される導体ポストと、を備えている。そして、前記第１シード層と前記第２シード層とは同じ層から構成されている。
本発明の半導体パッケージは、一方の面に第１半導体素子が実装されているプリント配線板と、前記プリント配線板の前記一方の面上に搭載される外部の配線板と、を有する。そして、前記プリント配線板は、樹脂絶縁層と導体層とを交互に積層し、第１面および前記第１面と反対側の第２面を有するビルドアップ配線層と、前記ビルドアップ配線層の第１面の中央部側に形成され、電子部品と接続される第１パッドと、前記ビルドアップ配線層の第１面の外周側に形成され、外部の配線板と接続される第２パッドと、前記第１パッド上に第１シード層を介してめっきにより形成されるはんだ層と、前記第２パッド上に第２シード層を介してめっきにより形成される導体ポストと、を備え、前記第１シード層と前記第２シード層とが同じ層から構成されており、前記はんだ層を介して前記第１半導体素子が前記プリント配線板の上に実装され、前記導体ポストを介して前記外部の配線板が前記プリント配線板の上に実装されている。
本発明のプリント配線板の製造方法は、樹脂絶縁層と導体層とを交互に積層し、第１面および前記第１面と反対側の第２面を有するビルドアップ配線層を形成することと、前記ビルドアップ配線層の第１面の中央部側に電子部品と接続される第１パッド、および外周側に外部の配線板と接続される第２パッドを形成することと、前記第１パッドおよび前記第２パッドのそれぞれの表面を含む面にシード層を形成することと、前記第１パッドの一部を露出させる第１開口を有する第１めっきレジスト層を形成することと、前記シード層を給電層とする電解めっきにより、前記第１開口により露出する前記シード層上にはんだ層を形成することと、前記第１めっきレジスト層を除去することと、前記第２パッドの一部を露出させる第２開口を有する第２めっきレジスト層を形成することと、前記シード層を給電層とする電解めっきにより、前記第２開口により露出する前記シード層上に導体ポストを形成することと、前記第２めっきレジスト層を除去することと、前記シード層の露出している不要な部分を除去することと、を含んでいる。
本発明の実施形態によれば、第１パッドに接続されるはんだ層と第２パッドに接続される導体ポストとが、共にめっきにより形成されている。そのめっきの際に給電するシード層が第１パッド上の第１シード層と、第２パッド上の第２シード層とで共に同一膜から形成されている。そのため、製造工程が減少すると考えられる。また、導体ポストがめっきにより形成されているので、導体ポストは正確な外形寸法で形成されると考えられる。そのため、ファインピッチ化が可能になると考えられる。
本発明の一実施形態のプリント配線板の断面を説明する図。 図１に示されるプリント配線板の製造方法を説明する各工程の断面図。 図１に示されるプリント配線板の製造方法を説明する各工程の断面図。 図１に示されるプリント配線板の製造方法を説明する各工程の断面図。 図１に示されるプリント配線板の製造方法を説明する各工程の断面図。 図１に示されるプリント配線板の製造方法を説明する各工程の断面図。 図１に示されるプリント配線板の製造方法を説明する各工程の断面図。 図１に示されるプリント配線板の製造方法を説明する各工程の断面図。 図１に示されるプリント配線板の製造方法を説明する各工程の断面図。 図１に示されるプリント配線板の製造方法を説明する各工程の断面図。 図１に示されるプリント配線板の製造方法を説明する各工程の断面図。 図１に示されるプリント配線板の製造方法を説明する各工程の断面図。 図１に示されるプリント配線板の製造方法を説明する各工程の断面図。 本発明の他の実施形態のプリント配線板の断面を説明する図。 図１の変形例である実施形態を示す図。 図４に示されるプリント配線板の製造方法の他の例を説明する各工程の断面図。 図４に示されるプリント配線板の製造方法の他の例を説明する各工程の断面図。 図４に示されるプリント配線板の製造方法の他の例を説明する各工程の断面図。 図４に示されるプリント配線板の製造方法の他の例を説明する各工程の断面図。 図４に示されるプリント配線板の製造方法の他の例を説明する各工程の断面図。 図４に示されるプリント配線板の製造方法の他の例を説明する各工程の断面図。 図４に示されるプリント配線板の製造方法の他の例を説明する各工程の断面図。 図５Ａに示されるプリント配線板の製造工程の変形例を示す図。 図５Ｇに示されるプリント配線板の製造工程の変形例を示す図。 図３の変形例である実施形態を示す図。 図１に示されるプリント配線板に第１の半導体素子と他の配線板とをマウントした半導体パッケージの断面を説明する図。
本発明のプリント配線板の一実施形態が、図面を参照して説明される。図１は、実施形態のプリント配線板１の断面を説明する図である。プリント配線板１は、樹脂絶縁層１１（第１樹脂絶縁層１１ａ、第２樹脂絶縁層１１ｂ）と導体層１２（第１導体層１２ａ、第２導体層１２ｂ、第３導体層１２ｃ）とを交互に積層し、第１面１０ａおよび第１面１０ａと反対側の第２面１０ｂを有するビルドアップ配線層１０を有している。そのビルドアップ配線層１０の第１面１０ａの中央部側に半導体素子などの電子部品（図示せず）と接続される第１パッド１３と、外周部に外部の配線板（図示せず）と接続される第２パッド１４とが形成されている。この第１パッド１３上に第１シード層２１ａを介してはんだ層２２がめっきにより形成されている。また、第２パッド１４上に第２シード層２１ｂを介して導体ポスト２３がめっきにより形成されている。そして、このプリント配線板１の第１シード層２１ａと第２シード層２１ｂとが同一層から構成されている。
すなわち、この実施形態によれば、半導体素子などの電子部品を接続する第１パッド１３上のはんだ層２２および外部の配線板を接続する第２パッド１４上の導体ポスト２３が、それぞれめっきにより形成されている。なお、導体ポスト２３の方がはんだ層２２より高く形成される。ファインピッチ化されて第１パッド１３や第２パッド１４の間隔および幅が狭くなっても、その上に接続されるはんだ層２２や導体ポスト２３は非常に狭い幅で正確な寸法に形成される。そのため、隣接するはんだ層２２同士または導体ポスト２３同士の接触事故が防止される。また、信頼性が向上する。換言すると、ファインピッチ化が達成され得る。その結果、電子機器の小型化が達成される。
しかも、この実施形態によれば、はんだ層２２と導体ポスト２３では材料が異なるため、同時に電解めっきによる形成はされ得ない。しかし、めっきの際に給電するために必要とされる第１および第２のシード層２１ａ、２１ｂが同時に形成されている。すなわち、第１および第２のシード層２１ａ、２１ｂは、同一膜から形成されている。そのため、シード層２１を形成する工程（図２Ｇ参照）は１回で済み、工数は増加しない。実際の製造方法は後述される。
ビルドアップ配線層１０は、図１に示される例では、２層の樹脂絶縁層１１（第１および第２の樹脂絶縁層１１ａ、１１ｂ）とそれぞれの両面に形成される合計３層の導体層１２（第１、第２および第３の導体層１２ａ、１２ｂ、１２ｃ）とで構成されている。すなわち、図１には、いわゆる３層構造のビルドアップ配線層１０の例が示されている。しかし、この樹脂絶縁層１１および導体層１２の積層数は、この例に限定されるものではなく、回路構成により適宜選択され得る。ビルドアップ配線層１０は、１層の樹脂絶縁層１１と、その両面の導体層とにより形成される２層構造のプリント配線板であってもよいし、４層構造以上のビルドアップ配線層であってもよい。
樹脂絶縁層１１は、例えばガラス繊維のような図示されない芯材を含むプリプレグにより形成されたものでもよい。後述される半導体素子などの電子部品が搭載されても、電子部品と樹脂絶縁層１１との熱膨張率差に基づく反りが防止されやすくなる。樹脂絶縁層１１を構成する樹脂としては、エポキシ樹脂等が例示される。エポキシ樹脂は、シリカ（ＳｉＯ2）などの無機フィラーを含んでいてもよい。樹脂絶縁層１１の厚さは、１０μｍ以上であって、１００μｍ以下であるものが例示される。このビルドアップ配線層１０の第１面１０ａ側に別の配線板が搭載されることにより、後述されるパッケージオンパッケージ（ＰＯＰ）が形成される。このプリント配線板１は、ＰＯＰ用の下配線板になり得る。
第１導体層１２ａは、第１樹脂絶縁層１１ａの表面に埋め込まれ、その一面だけが第１樹脂絶縁層１１ａから露出している。このように、第１導体層１２ａが第１樹脂絶縁層１１ａ内に埋め込まれることは、プリント配線板１の薄型化に寄与する。さらに、第１導体層１２ａと第１樹脂絶縁層１１ａとの密着性が向上する。後述のようにエッチングを用いずに形成されるため、微細配線が形成され得る。その結果、特に高密度化、ファインピッチ化の要求が満たされる。
各導体層１２（第１〜第３導体層１２ａ、１２ｂ、１２ｃ）は、後述されるように、例えば電解めっきにより形成される。いわゆるアディティブ法を用いることにより、繊細なパターンが精密に形成される。電解めっきにより形成される各導体層の材料としては、銅が例示される。各導体層の材料はニッケルなどの他の金属でもよい。第１〜第３導体層１２ａ、１２ｂ、１２ｃそれぞれの厚さは、３μｍ以上であって、２０μｍ以下であるものが例示される。
第１導体層１２ａと第２導体層１２ｂとの間、および第２導体層１２ｂと第３導体層１２ｃとの間はビア導体１５により接続されている。ビア導体１５は、第１樹脂絶縁層１１ａ、および第２樹脂絶縁層１１ｂそれぞれに形成されている。ビア導体１５は、後述されるように、例えば、樹脂絶縁層１１の一方の表面へのレーザ光の照射により形成される導通用孔内に形成されている。導通用孔の径は、レーザ光の照射側で大きく、レーザ光の照射側と反対側（奥側）では小さくなる。図１に示される例では、図の上側からレーザ光が照射されるため、導通用孔の上側の径（幅）が大きく、下側の径（幅）が小さい。そのため、その導通用孔内に埋め込まれるビア導体１５も上側の幅（径）が大きく、下側の幅（径）が小さい。すなわち、ビア導体１５は一方に向かって先細りのテーパ形状になっている。図１に示される例では、ビア導体１５の拡径側に第１パッド１３および第２パッド１４が形成されている。
第１パッド１３の数は、図１に例示される数に限定されない。例えば、第１パッド１３に接続される電子部品の電極数に応じた数量の第１パッド１３が、電子部品の電極配置に応じたレイアウトで形成され得る。電子部品は、例えば、半導体素子、受動素子（キャパシタや抵抗器など）、再配線層を有するインターポーザ、再配線層を有する半導体素子、ＷＬＰ（Wafer Level Package）などである。
ビア導体１５上に第１パッド１３および第２パッド１４が設けられる場合、第１および第２パッド１３、１４は、ビア導体１５の第１および第２パッド１３、１４側の端面の大きさよりも少なくとも大きくされる。図１の例のように、ビア導体１５の拡径側に第１パッド１３および第２パッド１４が設けられる場合には、第１パッド１３および第２パッド１４の幅は、大きくなる。そうするとパッド間の間隔が狭くなると共に、パッドの数を増やすことが困難になる。一方、ビア導体１５のテーパの向きは逆向きにされ得る。その例については、図３を参照して後述される。
次に、図１に示されるプリント配線板の製造方法の一実施形態が、図２Ａ〜２Ｌを参照して説明される。
図２Ａに示されるように、例えば、ベース板５１およびキャリア銅箔５２付き金属膜（金属箔）５３が用意される。キャリア銅箔付き金属膜のキャリア銅箔５２と金属膜５３とは、例えば、熱可塑性の接着剤（図示せず）により接着される。そして、キャリア銅箔付き金属膜のキャリア銅箔５２がプリプレグからなるベース板５１に熱圧着により貼り付けられている。キャリア銅箔５２と金属膜５３とが熱可塑性の接着剤で接着されることにより、後の工程で温度を上昇させて引き剥されることで、金属膜５３とキャリア銅箔５２とは容易に分離される。キャリア銅箔５２と金属膜５３とは、外周付近の余白部だけで接合されてもよい。ベース板５１は、適度な剛性を有しているものであればよい。例えば、ベース板５１は、銅などの金属板またはセラミックスなどの絶縁板であってもよい。金属膜５３は、例えば、金属箔であってもよく、好ましくは、１μｍ以上であって、６μｍ以下の厚さの銅箔が用いられる。しかしながら、金属膜５３の材料は、これに限定されない。金属膜５３は、表面上に第１導体層１２ａ（図１、２Ｂ参照）が形成され得るものであればよく、例えば、ニッケルなどの他の金属からなる膜状体または箔状体であってもよい。
図２Ａ〜２Ｆには、ベース板５１の両側の面に第１導体層１２ａなどが形成される実施形態の製造方法の一例が示されている。第１導体層１２ａなどが２つ同時に形成される。しかし、ベース板５１の一方の面だけに第１導体層１２ａなどが形成されてもよい。以下の説明では、ベース板５１の一方の面について実施形態の製造方法が説明され、他方の面についての各図面中の符号の表示や説明は適宜省略されている。このベース板５１は便宜的に描かれているだけで、その実際の厚さを示すことは意図されていない。
金属膜５３上に、第１導体層１２ａの導体パターンを形成する位置に開口を有するレジストパターン（図示せず）が形成される。このレジストパターンの開口内に、金属膜５３をシード層とする電解めっきによりめっき導体が形成される。レジストパターンが除去されることにより、図２Ｂに示されるように、所定の導体パターンを有する第１導体層１２ａが形成される。導体層のエッチングを行うことなく電解めっきだけで導体パターンを形成することにより、ファインピッチの導体（配線）パターンを有する第１導体層１２ａが形成され得る。第１導体層１２ａは、好ましくは、５μｍ以上であって、２５μｍ以下程度の厚さに形成される。第１導体層１２ａの材料には、好ましくは、銅が用いられる。第１導体層１２ａが、安価、かつ、容易に形成される。第１導体層１２ａの材料は、銅に限定されない。例えば、ニッケルまたは金-ニッケル、金-ニッケル-銅等の複合層などが用いられてもよい。
その後、図２Ｃに示されるように、金属膜５３の上および第１導体層１２ａの上に第１樹脂絶縁層１１ａが形成される。例えば、フィルム状の絶縁材が第１導体層１２ａ上に積層され、加圧されると共に加熱される。第１樹脂絶縁層１１ａの材料は、例えば、補強材などを含まないエポキシ樹脂が例示される。しかし、第１樹脂絶縁層１１ａの材料は、ガラス繊維のような補強材にエポキシまたは他の樹脂組成物を含浸させたものでもよい。エポキシなどの樹脂組成物には、シリカなどの無機フィラーが３０質量％以上であって、８０質量％以下の量、含有されていてもよい。第１樹脂絶縁層１１ａは、例えば、１０μｍ以上であって、１００μｍ以下の厚さに形成される。
次いで、図２Ｄに示されるように、第１樹脂絶縁層１１ａを貫通する導通用孔１１ａｄが形成される。導通用孔１１ａｄは、好ましくはＣＯ2レーザ光を第１樹脂絶縁層１１ａの導通用孔１１ａｄの形成場所に照射することにより形成される。第１樹脂絶縁層１１ａの第１導体層１２ａ側と反対側の表面からレーザ光が照射されると、第１導体層１２ａ側に向って先細りするテーパ形状の導通用孔１１ａｄが形成される。
図２Ｄに示されるように、導通用孔１１ａｄ内および第１樹脂絶縁層１１ａの表面上に、例えば化学めっき（無電解めっき）により金属層１２ｂａが形成される。金属層１２ｂａは、スパッタリングや真空蒸着などにより形成されてもよい。この金属層１２ｂａの材料も銅が好ましいが、これに限定されない。例えばスパッタリングにより形成されるＴｉ／Ｃｒスパッタ層でもよい。金属層１２ｂａの厚さは、０.０５μｍ以上、１.０μｍ以下程度である。
その後、図２Ｅに示されるように、電解めっき膜１２ｂｂが、例えば金属層１２ｂａをシード層として電解めっきにより形成される。第１樹脂絶縁層１１ａ上の金属層１２ｂａおよび電解めっき膜１２ｂｂにより第２導体層１２ｂが形成される。また、導通用孔１１ａｄ内の金属層１２ｂａおよび電解めっき膜１２ｂｂによりビア導体１５が形成される。この第２導体層１２ｂの導体パターン（配線パターン）は、所定の位置に開口を有するめっきレジスト層（図示せず）が形成され、この開口内に電解めっき膜１２ｂｂが形成されることにより得られる。このめっきレジスト層の開口は第２導体層１２ｂの導体パターンの形成位置および導通用孔１１ａｄ上に設けられる。電解めっき膜１２ｂｂの形成後、図示しないめっきレジスト層が除去される。めっきレジスト層の除去により露出する金属層１２ｂａがエッチングにより除去される。その結果、図２Ｅに示されるような第２導体層１２ｂが形成される。なお、以後金属層１２ｂａと電解めっき膜１２ｂｂとは区別はされないで、纏めて第２導体層１２ｂとされる。金属層１２ｂａおよび電解めっき膜１２ｂｂの材料は、特に限定されない。好ましくは、銅が用いられる。第２導体層１２ｂは、好ましくは、５μｍ以上であって、３０μｍ以下の厚さに形成される。
次に、図２Ｆに示されるように、第２導体層１２ｂおよび第１樹脂絶縁層１１ａ上に、図２Ｃ〜２Ｅの工程と同様の工程を繰り返すことにより、第２樹脂絶縁層１１ｂと第３導体層１２ｃとが形成される。第３導体層１２ｃと第２導体層１２ｂとは、前述の図２Ｄ〜２Ｅと同様にビア導体１５を形成することにより接続される。図１に示される例では、所定の配線パターンを有する導体層と樹脂絶縁層とを積層した３層構造のビルドアップ配線層１０が例示されている。しかし、このビルドアップ配線層１０は、もっと層数が多い場合には、図２Ｃ〜２Ｅの工程を繰り返すことにより、所望の層数に形成される。また、ビルドアップ配線層１０は、導体層と樹脂絶縁層とを１組だけ有していてもよく、１つの樹脂絶縁層とその両面に設けられている導体層とを有する２層構造でもよい。
図１に示される例では、ビルドアップ配線層１０が３層構造で形成されている。従って、この第３導体層１２ｃには、ビルドアップ配線層１０の第１面１０ａの中央部側に電子部品と接続される第１パッド１３および外周側に外部の配線板と接続される第２パッド１４が形成されている。この第１および第２パッド１３、１４は、前述の第２導体層１２ｂの導体パターンを形成するのと同様に形成される。すなわち、めっきレジスト層にこの第１および第２パッド１３、１４のパターンに合せた開口が形成され、その後、電解めっきにより第１および第２パッド１３、１４が形成される。
その後、ベース板５１およびキャリア銅箔５２が除去される。ベース板５１およびキャリア銅箔５２が除去されることにより２個の積層体が得られる。前述のように、キャリア銅箔５２と金属膜５３とは、熱可塑性樹脂などにより接着されている。そのため、例えば温度を上昇させて力を加えることにより、ベース板５１およびキャリア銅箔５２と金属膜５３とは簡単に分離される。その結果、金属膜５３のキャリア銅箔５２との接合面が露出する。なお、このキャリア銅箔５２と金属膜５３とがその周囲のみで接着されている場合には、その接着されている部分の内側を切断することにより、両者は簡単に分離される。この後、キャリア銅箔５２の除去により露出する金属膜５３がエッチングにより除去される。なお、以下の説明で参照される図２Ｇ〜２Ｌには、ベース板５１およびキャリア銅箔５２のプリント配線板のみが示されている。
図２Ｇに示されるように、ビルドアップ配線層１０の第１面１０ａならびに第３導体層１２ｃの第１パッド１３および第２パッド１４の表面を含む全面にシード層２１が形成される。このシード層２１は０.０５μｍから１μｍ程度の厚さに形成される。このシード層２１は、前述のビルドアップ配線層１０の形成の際の金属層１２ｂａと同様に銅の無電解めっきなどの方法で形成される。シード層２１は、無電解めっきではなく、スパッタリング、真空蒸着、ＣＶＤ法など、他の方法により形成されてもよい。このシード層２１は、後述されるはんだ層２２および導体ポスト２３の電解めっきによる形成時の給電層となる。ビルドアップ配線層１０の第２面１０ｂにも略同じ厚さの金属層２５が形成されている。しかし、このシード層２１の形成前に、後述される第３めっきレジスト層４３が形成されてもよい。その場合は第３めっきレジスト層４３の上に金属層２５が形成される。この第３めっきレジスト層４３上の金属層２５は第３めっきレジスト層４３の除去により一緒に除去される。
次に、図２Ｈに示されるように、ビルドアップ配線層１０の第１面１０ａ側のシード層２１の表面の全面に第１めっきレジスト層４１が形成される。この第１めっきレジスト層４１には、はんだ層２２（図１参照）の形成部分に第１開口４１ａが形成される。この第１開口４１ａは、露光と現像により形成される。そのため、ほぼ垂直な第１開口４１ａが形成され、後にこの第１開口４１ａ内に埋め込まれるはんだ層２２も高さ方向にほぼ同じ幅で形成される。また、ビルドアップ配線層１０の第２面１０ｂ側（金属層２５上）にも、たとえばＰＥＴフィルム４３などが全面に形成される。
その後、図２Ｉに示されるように、シード層２１に給電して電解めっきをすることで、第１開口４１ａに露出するシード層２１上にはんだ層２２が形成される。このはんだめっきとしては、例えばスズ（Ｓｎ）はんだめっきが例示される。
次に、図２Ｊに示されるように、第１めっきレジスト層４１が除去される。そして、図２Ｋに示されるように、シード層２１およびはんだ層２２を被覆するように、ビルドアップ配線層１０の第１面１０ａ側の全面に第２めっきレジスト層４２が形成される。第２めっきレジスト層４２には、第２パッド１４の一部を露出させる第２開口４２ａが形成される。この第２めっきレジスト層４２の厚さは、導体ポスト２３の高さとほぼ同程度か、それより若干厚く形成される。すなわち、第２めっきレジスト層４２は、はんだ層２２にマウントされる第１半導体素子３１（図８参照）を覆う高さになるように形成される。この第２開口４２ａも前述の第１開口４１ａと同様に露光と現像で形成されるため、ほぼ垂直の壁面を有する開口になる。その中に埋め込まれる導体ポスト２３も高さ方向にほぼ同じ幅で形成される。シード層２１への給電による電解めっきにより、第２めっきレジスト層４２の第２開口４２ａに露出するシード層２１上に金属層が形成される。それにより導体ポスト２３が形成される。すなわち、前述のはんだ層２２を形成するための給電用のシード層２１と同じシード層２１を用いて、導体ポスト２３が電解めっきにより形成されている。本実施形態では、この点に１つの特徴がある。導体ポスト２３の材料は特に限定されない。安価で電気抵抗の小さい銅が好ましい。銅からなる導体ポスト２３を形成するためのめっき液としては、例えば硫酸銅めっき液などが挙げられる。導体ポスト２３の高さ（めっきの厚さ）は、めっき時間により制御される。そのため、所望の高さに形成され得る。なお、導体ポスト２３の所望の高さに応じて、数回の電解めっきにより形成されてもよい。
その後、図２Ｌに示されるように、第２めっきレジスト層４２およびＰＥＴフィルム４３が全て除去される。その結果、ビルドアップ配線層１０の第１パッド１３および第２パッド１４上にシード層２１を介してはんだ層２２および導体ポスト２３がそれぞれ形成される。
次に、はんだ層２２および導体ポスト２３のいずれも形成されていないシード層２１の露出している不要部分、およびビルドアップ配線層１０の第２面１０ｂ側の金属層２５がエッチングにより除去される。それにより、シード層２１が分断され、はんだ層２２の下側の第１シード層２１ａと導体ポスト２３の下側の第２シード層２１ｂのみが残存する。その結果、図１に示されるプリント配線板１が得られる。
なお、図示されていないが、第３導体層１２ｃの一面上、および導体ポスト２３の露出面上には、例えば、Ｎｉ／Ａｕなどの金属膜やＯＳＰなどによる表面保護膜が形成されていてもよい。
図３は本発明の他の実施形態の図１と同様の断面図である。この実施形態では、ビア導体１５のテーパ形状の縮径の方に第１パッド１３および第２パッド１４が形成されている。すなわち、ビア導体１５はビルドアップ配線層１０の第１面１０ａから第２面１０ｂに向かって拡径している。そのため、第１および第２のパッド１３、１４の幅も狭くされ得る。その結果、パッド間の幅が充分に確保される。隣接するパッド間のショート不良の問題が防止される。また、パッドの数を増やすこともでき、よりファインピッチ化された電子部品や外部配線板が接続され得る。
図３に示されるプリント配線板２は、図１に示されるビルドアップ配線層１０の上下が逆にされた構造で、はんだ層２２および導体ポスト２３が形成されている。図３に示される例は、単純に図１に示されるビルドアップ配線層１０の上下が逆にされたものではない。ビルドアップ配線層１０の構造が変更されている。すなわち、第１パッド１３の数が増やされている。それにより、ファインピッチ化された半導体素子が簡単に、かつ、正確に搭載され得る。
このプリント配線板２を製造するには、前述の製造工程で、ベース板５１側に第１パッド１３および第２パッド１４が形成される。そして、ビルドアップ配線層１０が形成された後で、ベース板５１および金属膜５３の除去により第１パッド１３および第２パッド１４が露出する。その後、その露出面にシード層２１が形成され、前述の製造工程と同様の工程により、はんだ層２２および導体ポスト２３が形成される。これにより、図３に示されるプリント配線板２が得られる。はんだ層２２および導体ポスト２３の形成の際、ビルドアップ配線層１０の第３導体層１２ｃ側に第２ベース板５５が貼り付けられ、同様の製造工程が進められてもよい。そうすることにより、後述の図７に示されるプリント配線板２ｂが得られる。第２ベース板５５が貼り付けられない場合、はんだ層２２および導体ポスト２３の形成の際、第３導体層１２ｃ側に、ＰＥＴフィルムなどが形成されてもよい。
図４は、図１に示されるプリント配線板１の変形例で、さらに他の実施形態を示す図である。このプリント配線板１ｂは、前述の図１に示されるプリント配線板１の第２面１０ｂ側にベース板５１が貼り付けられている。すなわち、前述の図１に示されるプリント配線板１の製造方法では、図２Ｇに示される工程でベース板５１が除去されたが、ベース板５１が除去されないで、そのままはんだ層２２や導体ポスト２３が形成されている。プリント配線板１ｂの撓みや曲折が防止される。図４に示される構造で、直接第１パッド１３に接続するように電子部品が搭載され得る。また、第２パッド１４と接続される導体ポスト２３上に外部の配線板が搭載され得る。ビルドアップ配線層１０がベース板５１により安定しているため、作業が非常に容易になる。その後で、ベース板５１が除去され得る。電子部品の搭載や外部の配線板３３の搭載が容易になる。
このようなプリント配線板１ｂは、前述の図２Ａ〜２Ｌに示される製造方法の例で、図２の工程までは、同様の方法で製造される。前述の図２Ｆに続く工程が、図５Ａ〜５Ｇに示されている。
図５Ａは、前述の図２Ｆに続く図２Ｇの工程に相当する図である。すなわち、図２Ｆの工程に続いて、ベース板５１を除去することなく、シード層２１が、例えば無電解めっきなどにより形成される。そのため、図５Ａに示されるように、ビルドアップ配線層１０はベース板５１の両面に接着されたままである。この状態で、ビルドアップ配線層１０の露出面にシード層２１が形成されている。
図５Ｂに示されるように、シード層２１の表面の全面に第１めっきレジスト層４１が形成され、第１パッド１３上に第１開口４１ａが形成される。この工程は、前述の図２Ｈに示される工程と同様であるので、詳細な説明は省略される。なお、この場合、ベース板５１の両面にビルドアップ配線層１０が形成されているので、ビルドアップ配線層１０の第２面１０ｂ側は露出しておらず、ＰＥＴフィルムなどの形成は不要である。
その後、図５Ｃに示されるように、Ｓｎめっきが施される。その結果、第１開口４１ａにより露出するシード層２１上のみにめっき膜が形成され、はんだ層２２が形成される。
次に、図５Ｄに示されるように、第１めっきレジスト層４１が除去される。なお、両面とも第１めっきレジスト層４１が形成されているので、両面の第１めっきレジスト層４１が同時に除去される。
そして、図５Ｅに示されるように、シード層２１およびはんだ層２２上の全面に第２めっきレジスト層４２が形成される。そして、第２パッド１４上の導体ポスト２３の形成領域に合せて第２開口４２ａが形成される。その後、シード層２１に給電することにより、電解めっきが施される。それにより、第２開口４２ａにより露出するシード層２１上に導体ポスト２３が形成される。
その後、図５Ｆに示されるように、第２めっきレジスト層４２が全て除去される。
次に、図５Ｇに示されるように、はんだ層２２および導体ポスト２３のいずれも形成されていないシード層２１の露出している不要な部分がエッチングにより除去される。この工程も前述のシード層２１のエッチング工程と同じである。このエッチングにより、シード層２１が分断され、第１シード層２１ａと第２シード層２１ｂになることも前述の例と同じである。しかし、この場合は、まだベース板５１が接着されているので、金属膜５３は残ったままである。なお、図５Ｇの状態から、ベース板５１の一方側だけがベース板５１から分離されると、その一方側が図１に示されるプリント配線板１になる。ベース板５１が接着されたままの他方側が図４に示されるプリント配線板１ｂになる。
しかし、図６Ａおよび図６Ｂに示されるように、ベース板５１が２枚のプリプレグなどを重ねて剥離しやすい接着剤５６で貼り合せて形成されてもよい。接着材５６の部分が剥されることにより、ベース板５１を有するプリント配線板１ｂが２個得られる。なお、図６Ａは図５Ａに相当する図であり、図６Ｂは図５Ｇに相当する図である。図６Ａおよび図６Ｂ以外の工程の図は省略されているが、図６Ａに示されるベース板５１が最初の工程（図２Ａ）から用いられる。図６Ａおよび図６Ｂにおいて、接着剤５６以外の構造は図５Ａや図５Ｇと同じであり、その説明は省略されている。
図７に示される例は、図３に示されるプリント配線板２が第２ベース板５５に剥しやすい接着剤５４により固着されている例である。ビルドアップ配線層１０のテーパ形状のビア導体１５は第２ベース板５５に向かって拡径している。
図８には、図１に示されるプリント配線板１に、第１半導体素子３１および他の配線板３３が搭載され、さらに配線板３３に第２半導体素子３２が搭載されている半導体パッケージ３の例が示されている。すなわち、図１に示されるプリント配線板１のはんだ層２２に第１半導体素子３１の電極３１ａがはんだリフローなどにより接続されている。そして、別途作成される配線板３３のパッド３４に形成されるバンプ３５がプリント配線板１の導体ポスト２３に接続されている。この状態で第１半導体素子３１を保護するように、エポキシ樹脂などの樹脂により埋め込まれてアンダーフィル３８が形成されている。図８に示される例では、配線板３３に、さらに第２半導体素子３２が搭載され、ワイヤ３７のボンディングによりパッド３６に接続された例が示されている。しかし、この第２半導体素子３２は搭載されなくてもよい。
外部の配線板３３の構造や材料は特に限定されない。例えば、配線板３３は、樹脂絶縁層と銅箔などからなる導体層とで構成されるプリント配線板であってもよい。配線板３３は、アルミナなどの無機材料からなる絶縁板に回路が形成されているものでもよい。
バンプ３５には、任意の導電性材料が用いられ得る。はんだ、金、銅などが例示される。バンプ３５は配線板３３の一面に形成されている電極パッド３４上に形成されている。
第１半導体素子３１は、プリント配線板１のはんだ層２２上に接続されている。第１半導体素子３１は電極３１ａおよびはんだ層２２を介して第１パッド１３に接続されている。第１半導体素子３１としては、例えば、マイコン、メモリ、ＡＳＩＣなどが例示される。
第１半導体素子３１は、封止樹脂により周囲を覆われている。第１半導体素子３１が、外的ストレスや湿気から保護され得る。また、周囲の温度変化により接合部に加わり得る応力が軽減され得る。第１半導体素子３１の接続信頼性が向上すると考えられる。図８の例では、エポキシ樹脂からなるアンダーフィル３８が、配線板３３とプリント配線板１との隙間全体に充填されている。
図８の例では、配線板３３に第２半導体素子３２が実装されている。第２半導体素子３２の電極（図示せず）は、ワイヤ３７により配線板３３上のボンディングパッド３６に接続されている。第２半導体素子３２は、第１半導体素子３１のようにフリップチップ実装方式により実装されていてもよい。
本実施形態の半導体パッケージによれば、プリント配線板１の第１パッド１３および第２パッド１４上のはんだ層２２および導体ポスト２３が精密に形成されているので、配線板３３や半導体素子３１、３２がファインピッチ化されても信頼性良く接続される。
前述の半導体パッケージの実施形態では、図１に示されるプリント配線板１が用いられているが、前述のプリント配線板１ｂ、２、２ｂなどが、実施形態の半導体パッケージに適用されてもよい。
１、１ｂ、２、２ｂ プリント配線板
３ 半導体パッケージ
１１ 樹脂絶縁層
１１ａ 第１樹脂絶縁層
１１ｂ 第２樹脂絶縁層
１２ 導体層
１２ａ 第１導体層
１２ｂ 第２導体層
１２ｃ 第３導体層
１３ 第１パッド
１４ 第２パッド
１５ ビア導体
２１ シード層
２１ａ 第１シード層
２１ｂ 第２シード層
２２ はんだ層
２３ 導体ポスト
３１ 第１半導体素子
３２ 第２半導体素子
３３ 配線板
３５ バンプ
３７ ワイヤ
３８ アンダーフィル
４１ 第１めっきレジスト層
４１ａ 第１開口
４２ 第２めっきレジスト層
４２ａ 第２開口
４３ 第３めっきレジスト層
５１ ベース板
５２ キャリア銅箔
５３ 金属膜
５５ 第２ベース板

Claims (15)

  1. 樹脂絶縁層と導体層とを交互に積層し、第１面および前記第１面と反対側の第２面を有するビルドアップ配線層と、
    前記ビルドアップ配線層の第１面の中央部側に形成され、電子部品と接続される第１パッドと、
    前記ビルドアップ配線層の第１面の外周側に形成され、外部の配線板と接続される第２パッドと、
    前記第１パッド上に第１シード層を介してめっきにより形成されるはんだ層と、
    前記第２パッド上に第２シード層を介してめっきにより形成される導体ポストと、
    を備えるプリント配線板であって、
    前記第１シード層と前記第２シード層とは同じ層から構成されている。
  2. 請求項１記載のプリント配線板であって、前記シード層は無電解銅めっき膜である。
  3. 請求項１記載のプリント配線板であって、前記導体ポストは前記はんだ層よりも高く形成されている。
  4. 請求項１記載のプリント配線板であって、前記導体ポストは電解銅めっき膜である。
  5. 請求項１記載のプリント配線板であって、前記ビルドアップ配線層は前記樹脂絶縁層の上面と下面を接続するビア導体を有し、前記第１パッドおよび前記第２パッドが前記ビルドアップ配線層の前記ビア導体に接続され、前記ビア導体は前記ビルドアップ配線層の第１面から第２面に向かって縮径している。
  6. 請求項１記載のプリント配線板であって、前記ビルドアップ配線層は前記樹脂絶縁層の上面と下面を接続するビア導体を有し、前記第１パッドおよび前記第２パッドが前記ビルドアップ配線層の前記ビア導体に接続され、前記ビア導体は前記ビルドアップ配線層の第１面から第２面に向かって拡径している。
  7. 請求項１記載のプリント配線板であって、ベース板が前記ビルドアップ配線層の第２面にさらに設けられている。
  8. 請求項７記載のプリント配線板であって、前記ベース板はプリプレグ材または金属板である。
  9. 一方の面に第１半導体素子が実装されているプリント配線板と、
    前記プリント配線板の前記一方の面上に搭載される外部の配線板と、
    を有する半導体パッケージであって、
    前記プリント配線板は、
    樹脂絶縁層と導体層とを交互に積層し、第１面および前記第１面と反対側の第２面を有するビルドアップ配線層と、
    前記ビルドアップ配線層の第１面の中央部側に形成され、電子部品と接続される第１パッドと、
    前記ビルドアップ配線層の第１面の外周側に形成され、外部の配線板と接続される第２パッドと、
    前記第１パッド上に第１シード層を介してめっきにより形成されるはんだ層と、
    前記第２パッド上に第２シード層を介してめっきにより形成される導体ポストと、
    を備え、前記第１シード層と前記第２シード層とが同じ層から構成されており、
    前記はんだ層を介して前記第１半導体素子が前記プリント配線板の上に実装され、
    前記導体ポストを介して前記外部の配線板が前記プリント配線板の上に実装されている。
  10. 請求項９記載の半導体パッケージであって、前記外部の配線板は前記プリント配線板の側にバンプを備えており、前記バンプが前記導体ポストに接続されている。
  11. 請求項９記載の半導体パッケージであって、前記外部の配線板に第２半導体素子が実装されている。
  12. 樹脂絶縁層と導体層とを交互に積層し、第１面および前記第１面と反対側の第２面を有するビルドアップ配線層を形成することと、
    前記ビルドアップ配線層の第１面の中央部側に電子部品と接続される第１パッド、および外周側に外部の配線板と接続される第２パッドを形成することと、
    前記第１パッドおよび前記第２パッドのそれぞれの表面を含む面にシード層を形成することと、
    前記第１パッドの一部を露出させる第１開口を有する第１めっきレジスト層を形成することと、
    前記シード層を給電層とする電解めっきにより、前記第１開口により露出する前記シード層上にはんだ層を形成することと、
    前記第１めっきレジスト層を除去することと、
    前記第２パッドの一部を露出させる第２開口を有する第２めっきレジスト層を形成することと、
    前記シード層を給電層とする電解めっきにより、前記第２開口により露出する前記シード層上に導体ポストを形成することと、
    前記第２めっきレジスト層を除去することと、
    前記シード層の露出している不要な部分を除去することと、
    を含むプリント配線板の製造方法。
  13. 請求項１２記載のプリント配線板の製造方法であって、前記シード層の形成は、無電解銅めっきにより行われる。
  14. 請求項１２記載のプリント配線板の製造方法であって、前記ビルドアップ配線層はベース板上に前記樹脂絶縁層と前記導体層の積層により形成され、前記シード層の形成前に前記ベース板が除去される。
  15. 請求項１２記載のプリント配線板の製造方法であって、前記ビルドアップ配線層はベース板上に前記樹脂絶縁層と前記導体層の積層により形成され、前記シード層の露出している不要な部分が除去された後に前記ベース板が除去される。
JP2015151833A 2015-07-31 2015-07-31 プリント配線板、半導体パッケージおよびプリント配線板の製造方法 Pending JP2017034059A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015151833A JP2017034059A (ja) 2015-07-31 2015-07-31 プリント配線板、半導体パッケージおよびプリント配線板の製造方法
US15/223,247 US20170033036A1 (en) 2015-07-31 2016-07-29 Printed wiring board, semiconductor package, and method for manufacturing printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015151833A JP2017034059A (ja) 2015-07-31 2015-07-31 プリント配線板、半導体パッケージおよびプリント配線板の製造方法

Publications (1)

Publication Number Publication Date
JP2017034059A true JP2017034059A (ja) 2017-02-09

Family

ID=57883045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015151833A Pending JP2017034059A (ja) 2015-07-31 2015-07-31 プリント配線板、半導体パッケージおよびプリント配線板の製造方法

Country Status (2)

Country Link
US (1) US20170033036A1 (ja)
JP (1) JP2017034059A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186319A (ja) * 2018-04-05 2019-10-24 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
KR20210001773A (ko) * 2019-06-28 2021-01-06 삼성전자주식회사 반도체 패키지 및 그 제조 방법
JPWO2019229956A1 (ja) * 2018-05-31 2021-07-08 昭和電工マテリアルズ株式会社 積層体及びその製造方法
JP2023079160A (ja) * 2021-11-26 2023-06-07 サムソン エレクトロ－メカニックス カンパニーリミテッド． プリント回路基板及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016152262A (ja) * 2015-02-16 2016-08-22 イビデン株式会社 プリント配線板
US10249561B2 (en) * 2016-04-28 2019-04-02 Ibiden Co., Ltd. Printed wiring board having embedded pads and method for manufacturing the same
WO2019130213A1 (ru) * 2017-12-29 2019-07-04 ГИОРГАДЗЕ, Анико Тенгизовна Взаимодействие пользователей в коммуникационной системе с использованием объектов дополненной реальности
KR20200070773A (ko) * 2018-12-10 2020-06-18 엘지이노텍 주식회사 인쇄회로기판 및 이의 제조 방법
CN111508924B (zh) * 2019-01-31 2023-12-15 奥特斯奥地利科技与系统技术有限公司 部件承载件的通孔中的悬伸部补偿式环形镀层

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6683375B2 (en) * 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP5013973B2 (ja) * 2007-05-31 2012-08-29 株式会社メイコー プリント配線板及びその製造方法、並びに、このプリント配線板を用いた電子部品収容基板及びその製造方法
KR20090080623A (ko) * 2008-01-22 2009-07-27 삼성전기주식회사 포스트 범프 및 그 형성방법
KR100905922B1 (ko) * 2008-02-15 2009-07-02 삼성전기주식회사 패키지용 인쇄회로기판 및 그 제조방법
KR100990576B1 (ko) * 2008-05-26 2010-10-29 삼성전기주식회사 미세 최외층 회로패턴을 갖는 인쇄회로기판 및 그 제조방법
US8692129B2 (en) * 2011-03-31 2014-04-08 Ibiden Co., Ltd. Package-substrate-mounting printed wiring board and method for manufacturing the same
US9620468B2 (en) * 2012-11-08 2017-04-11 Tongfu Microelectronics Co., Ltd. Semiconductor packaging structure and method for forming the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186319A (ja) * 2018-04-05 2019-10-24 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JPWO2019229956A1 (ja) * 2018-05-31 2021-07-08 昭和電工マテリアルズ株式会社 積層体及びその製造方法
KR20210001773A (ko) * 2019-06-28 2021-01-06 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US11637081B2 (en) 2019-06-28 2023-04-25 Samsung Electronics Co., Ltd. Semiconductor package and method of manufacturing the same
KR102551352B1 (ko) * 2019-06-28 2023-07-04 삼성전자 주식회사 반도체 패키지 및 그 제조 방법
JP2023079160A (ja) * 2021-11-26 2023-06-07 サムソン エレクトロ－メカニックス カンパニーリミテッド． プリント回路基板及びその製造方法
JP7478782B2 (ja) 2021-11-26 2024-05-07 サムソン エレクトロ－メカニックス カンパニーリミテッド． プリント回路基板及びその製造方法
US11997788B2 (en) 2021-11-26 2024-05-28 Samsung Electro-Mechanics Co., Ltd. Printed circuit board and method of manufacturing the same

Also Published As

Publication number Publication date
US20170033036A1 (en) 2017-02-02

Similar Documents

Publication Publication Date Title
US9226382B2 (en) Printed wiring board
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
JP4271590B2 (ja) 半導体装置及びその製造方法
JP4204989B2 (ja) 半導体装置及びその製造方法
US9627308B2 (en) Wiring substrate
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP5389770B2 (ja) 電子素子内蔵印刷回路基板及びその製造方法
US9054082B2 (en) Semiconductor package, semiconductor device, and method for manufacturing semiconductor package
US9935053B2 (en) Electronic component integrated substrate
JP2005286036A (ja) 電子部品実装構造及びその製造方法
JP4489821B2 (ja) 半導体装置及びその製造方法
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
JP2017108019A (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
US20200105651A1 (en) Wiring board
JP2016063130A (ja) プリント配線板および半導体パッケージ
JP2015211194A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP7202785B2 (ja) 配線基板及び配線基板の製造方法
JP2015026689A (ja) 回路基板、回路基板の製造方法及び電子機器
JP2016207959A (ja) 配線基板及び配線基板の製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP2009252942A (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP6699043B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
JP2009016378A (ja) 多層配線板及び多層配線板製造方法