JP6699043B2 - 印刷回路基板、その製造方法、及び電子部品モジュール - Google Patents

印刷回路基板、その製造方法、及び電子部品モジュール Download PDF

Info

Publication number
JP6699043B2
JP6699043B2 JP2015193797A JP2015193797A JP6699043B2 JP 6699043 B2 JP6699043 B2 JP 6699043B2 JP 2015193797 A JP2015193797 A JP 2015193797A JP 2015193797 A JP2015193797 A JP 2015193797A JP 6699043 B2 JP6699043 B2 JP 6699043B2
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
connection
pattern
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015193797A
Other languages
English (en)
Other versions
JP2016208000A (ja
Inventor
リー ジョン−ホ
リー ジョン−ホ
クェオン ヤン−ドゥ
クェオン ヤン−ドゥ
キム ヒョウン−ジョーン
キム ヒョウン−ジョーン
ハール キョウン−モー
ハール キョウン−モー
オー キュン−セオブ
オー キュン−セオブ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2016208000A publication Critical patent/JP2016208000A/ja
Application granted granted Critical
Publication of JP6699043B2 publication Critical patent/JP6699043B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

印刷回路基板、その製造方法、及び電子部品モジュールに関する。
近年、モバイル機器及びタブレットＰＣなどの高性能化、高集積化に伴ってＣＰＵ、ＧＰＵ、ＡＰ などの核心部品も高性能、高集積化されている。このために、パッケージ基板においても３μｍ線幅以下の微細パターンの技術を実現するために様々な技術や構造が検討されている。
米国特許出願公開第２０１１／０１０３０３０号明細書
本発明の一側面は、微細パターン及び微細ピッチに対応できる印刷回路基板及びその製造方法を提供することである。
本発明の他の側面は、電子部品間（ｄｉｅ ｔｏ ｄｉｅ）を接続可能にするパターンを有する印刷回路基板及びその製造方法を提供することである。
本発明のまた他の側面は、設計自由度を改善し、製品のサイズ及び層数を低減することができる印刷回路基板及びその製造方法を提供することである。
本発明のまた他の側面は、上記印刷回路基板を適用した電子部品モジュールを提供することである。
一実施形態に係る印刷回路基板は、キャビティを有する回路基板と、金属パターンを有し、上記金属パターンが上記回路基板の上下方向に配置されるように上記キャビティに収容される連結基板とを含む。
本発明の一実施形態に係る印刷回路基板を示す断面図である。 図１の連結基板を概略的に示す斜視図である。 図１の連結基板の一変形例を示す斜視図である。 図１の連結基板の他の変形例を示す斜視図である。 本発明の他の実施形態に係る印刷回路基板を示す断面図である。 図５の連結基板を概略的に示す断面図である。 本発明のまた他の実施形態に係る印刷回路基板を示す断面図である。 本発明の一実施形態に係る電子部品モジュールを示す断面図である。 本発明の他の実施形態に係る電子部品モジュールを示す断面図である。 本発明の一実施形態に係る印刷回路基板及び電子部品モジュールの製造方法を示すフローチャートである。 本発明の一実施形態に係る電子部品モジュールの製造方法の各工程を工程順に示す工程断面図である。
本発明の特徴及び利点は、添付図面に基づいた下記の詳細な説明から、より明らかになることができる。
本明細書及び請求範囲に用いられた用語や単語は、通常的で辞書的な意味で解釈されてはならず、発明者が本発明を最良の方法で説明するために用語の概念を適宜定義できるという原則に基づいて本発明の技術的思想に符合する意味及び概念として解釈されるべきである。
本明細書において各図面の構成要素に参照番号を付することに当たって、同一の構成要素には、たとえ他の図面上に表示されても、できるだけ同一の番号を有するようにしている事に留意しなければならない。また、本発明を説明するに当たって、係わる公知技術に対する具体的な説明が本発明の要旨をかえって不明にすると判断される場合は、その詳細な説明を省略する。本明細書において、第１、第２等の用語は、一つの構成要素を他の構成要素から区別するために用いられるものであって、構成要素が上記用語により限定されるものではない。添付図面において、一部の構成要素は、誇張されたり、省略されたり、または概略的に図示されたりして示されたことがあり、各構成要素の大きさが実際の大きさをそのまま反映したものではない。
以下、添付された図面に基づいて本発明の実施形態を詳細に説明する。
＜印刷回路基板＞
図１は、本発明の一実施形態に係る印刷回路基板を示す断面図であり、図２から図４は、図１の連結基板を概略的に示す斜視図である。
図１を参照すると、上記印刷回路基板は、回路基板１００と、上記回路基板１００を貫通して位置する連結基板１０Ａとを含む。
上記回路基板１００は、複数の回路層と、上記複数の回路層を絶縁するために上記複数の回路層の間に介在される絶縁層と、を含む多層印刷回路基板である。
上記回路基板１００は、また上記複数の回路層の層間接続のためのブラインドビア及び貫通ビアを含む。
上記複数の回路層は、電子部品など外部製品との接続のためのパッド１１５、１２５を含む。
以下、図２を参照して上記連結基板１０Ａについて説明する。
上記連結基板１０Ａは、複数の絶縁層１１、２１と、上記複数の絶縁層１１、２１にそれぞれ形成された複数の金属パターン１５ａ、１５ｂ、２５ａ、２５ｂとを有する。
上記連結基板１０Ａは、四角柱形状を有することができる。
上記金属パターン１５ａ、１５ｂ、２５ａ、２５ｂは、上記連結基板１０Ａの一辺、例えば上面ＥＡから、向かい合う他辺、例えば下面ＥＢまで延長されて形成される。
ここで、上記連結基板１０Ａは、上記金属パターン１５ａ、１５ｂ、２５ａ、２５ｂが上記回路基板１００の上下方向に配置されるように収容される。
上記回路基板１００の上下方向に配置された金属パターン１５ａ、１５ｂ、２５ａ、２５ｂは、四角形の横断面形状を有することができる。
例えば、図３及び図４を参照すると、上面ＥＡに接する金属パターンに対比して、下面ＥＢに接する金属パターンの幅がより広い形状を有するように、様々な形状にデザインすることができる。
この場合、上面ＥＡ方向のピッチをより微細に形成して、より高密度の素子または上部パッケージなどの実装時に対応可能となり、様々な製品への適用時に設計自由度を高めることができる。
金属パターン１５ａ、１５ｂ、２５ａ、２５ｂは、露光、現像及びメッキ工程を含む回路形成工程を介して形成される。例えば、金属パターン１５ａ、１５ｂ、２５ａ、２５ｂは、ＳＡＰ（ｓｅｍｉ ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、ＭＳＡＰ（ｍｏｄｉｆｉｅｄ ｓｅｍｉ ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、エディティブ法（ａｄｄｉｔｉｖｅ ｐｒｏｃｅｓｓ）、サブトラクティブ法（ｓｕｂｔｒａｃｔｉｖｅ ｐｒｏｃｅｓｓ）などの通常の回路形成工程により形成され、例えば、約１０〜２０μｍ／１０〜２０μｍのピッチで形成することができる。
金属パターン１５ａ、１５ｂ、２５ａ、２５ｂは、回路基板１００の上下方向に配置され、回路基板１００の上面と下面とを接続する接続部（Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）の機能を果たす。
通常、全層を接続するために基板に形成される貫通ビアは、約１００μｍの直径を有する。
一方、本実施形態に係る金属パターンは、通常のビアに対比して、微細構造に形成することができる。
これにより、設計自由度を改善することができ、さらに製品のサイズや層数を低減することができる。
金属パターン１５ａ、１５ｂ、２５ａ、２５ｂは、また印刷回路基板に実装される複数の電子部品を接続する信号線を含む。
通常、電子部品間の接続のために、シリコンインタポーザ、微細パターンなどの技術が必要であるが、本実施形態によれば、一般の印刷回路基板のパターンで複数の電子部品を接続することにより、電子部品間（Ｄｉｅ ｔｏ Ｄｉｅ）の接続を実現することができる。
さらに、電子部品を並んで（ｓｉｄｅ ｂｙ ｓｉｄｅ）接続する場合のみならず、上下に接続することができるので、設計自由度を改善し、パッケージのサイズを低減することができる。
金属パターン１５ａ、１５ｂ、２５ａ、２５ｂは、露出面が複数の電子部品を実装するためのパッドとして機能することができる。
また、露出した金属パターン１５ａ、１５ｂ、２５ａ、２５ｂ上に、さらにビルドアップ回路形成工程を実施し、複数の電子部品を実装するためのパッドを形成することができる。
回路基板１００に形成されるパッドに対比して、連結基板１０Ａに形成されるパッドは、微細ピッチで形成することができる。
一方、回路基板１００及び連結基板１０Ａに用いられる金属パターンを含む回路層は、印刷回路基板分野において回路用伝導性物質として用いられるものであれば、制限されず、適用することができる。例えば、上記回路層は、銅（Ｃｕ）で形成することができる。
回路基板１００及び連結基板１０Ａに用いられる絶縁層としては、通常的に印刷回路基板において絶縁素材として用いられる絶縁樹脂であれば、特に限定されず、例えばエポキシ樹脂のような熱硬化性樹脂、ポリイミドのような熱可塑性樹脂、または、これらにガラス繊維または無機フィラーのような補強材が含浸された樹脂を用いることができる。例えば、上記絶縁層は、プリプレグ、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）及びＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）などの樹脂で形成することができる。
回路基板１００と連結基板１０Ａとの間には、充填樹脂１３０が形成されることができる。充填樹脂１３０としては、通常印刷回路基板の層間絶縁材として用いられる物質や、またはソルダレジストを適用することができる。
さらに、上記印刷回路基板の最外層上には、金属パターン１５ａ、１５ｂ、２５ａ、２５ｂ及び複数のパッド１１５、１２５を露出させる保護層として、液状またはフィルムタイプのソルダレジスト層１４０、１５０を形成することができる。
上記ソルダレジスト層は、最外層の回路パターンを保護し、電気的絶縁のために形成されるものであって、外部製品と接続する最外層のパッド１１５，１２５を露出させるために開口部が形成される。
また、上記ソルダレジスト層の開口部を介して露出された金属パターン及びパッド上には、表面処理層を選択的にさらに形成することができる。
上記表面処理層は、当業界に公知されたものであれば、特に限定されず、例えば、電解金メッキ（Ｅｌｅｃｔｒｏ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、無電解金メッキ（Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＯＳＰ（ｏｒｇａｎｉｃ ｓｏｌｄｅｒａｂｉｌｉｔｙ ｐｒｅｓｅｒｖａｔｉｖｅ）、または無電解錫メッキ（Ｉｍｍｅｒｓｉｏｎ Ｔｉｎ Ｐｌａｔｉｎｇ）、無電解銀メッキ（Ｉｍｍｅｒｓｉｏｎ Ｓｉｌｖｅｒ Ｐｌａｔｉｎｇ）、ＤＩＧメッキ（Ｄｉｒｅｃｔ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ Ｐｌａｔｉｎｇ）、ＨＡＳＬ（Ｈｏｔ Ａｉｒ Ｓｏｌｄｅｒ Ｌｅｖｅｌｌｉｎｇ）などを用いて形成することができる。
このような過程により形成されたパッドは、適用の目的に応じてワイヤボンディング用パッドまたはバンプ用パッドとして用いられるか、またはソルダボールのような外部接続端子を装着するためのパッドとして用いられる。
図５は、本発明の他の実施形態に係る印刷回路基板を示す断面図であり、図６は、図５の連結基板を概略的に示す断面図である。
図５を参照すると、上記印刷回路基板は、回路基板１００と、回路基板１００を貫通して位置する連結基板１０Ｂとを含む。
回路基板１００は、複数の回路層と、上記複数の回路層を絶縁するために上記複数の回路層の間に介在される複数の絶縁層とを含む多層印刷回路基板である。
回路基板１００は、また複数の回路層を層間接続するためのブラインドビア及び貫通ビアを含む。
上記複数の回路層は、電子部品など外部製品との接続のためのパッド１１５、１２５を含む。
以下、図６を参照して連結基板１０Ｂについて説明する。
連結基板１０Ｂは、複数の絶縁層１１、２１と、複数の絶縁層１１、２１にそれぞれ形成された複数の金属パターン１５ａ、１５ｂ、２５ａ、２５ｂとを有する。
複数の金属パターン１５ａ、１５ｂ、２５ａ、２５ｂは、接続パターン２７ａ、２７ｂにより相互接続する。
接続パターン２７ａ、２７ｂは、通常の回路形成工程により、例えば、レーザードリルまたは機械的加工により絶縁層２１にビアホールを形成し、無電解メッキ及び電解メッキによりビアを形成して実現することができる。具体的な工程については、後述する製造方法で説明する。
上記のように、通常のビアにより実現される接続パターン２７ａ、２７ｂは、円柱または円錐台形状を有することができる。
上記のような連結基板１０Ｂの金属パターン１５ａ、１５ｂ、２５ａ、２５ｂは、回路基板１００の上下方向に収容され、印刷回路基板の上面と下面とを接続する接続部（Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）の機能を果たす。
一方、上記金属パターン１５ａ、１５ｂ、２５ａ、２５ｂは、印刷回路基板に実装される複数の電子部品を接続する信号線を含むことができる。
通常、電子部品間の接続のためにシリコンインタポーザ、微細パターンなどの技術が必要であるが、本実施形態によれば、一般の印刷回路基板のパターンにより複数の電子部品を接続することにより、電子部品間（Ｄｉｅ ｔｏ Ｄｉｅ）の接続を実現することができる。
回路基板１００と連結基板１０Ｂとの間には、充填樹脂１３０が形成されることができる。上記充填樹脂１３０としては、通常印刷回路基板の層間絶縁材として用いられる物質や、またはソルダレジストを適用することができる。
さらに、上記印刷回路基板の最外層上には、金属パターン１５ａ、１５ｂ、２５ａ、２５ｂ及び複数のパッド１１５、１２５を露出させる保護層として、液状またはフィルムタイプのソルダレジスト層１４０、１５０を形成することができる。
また、上記ソルダレジスト層の開口部を介して露出した金属パターン及びパッド上には表面処理層を選択的にさらに形成することができる。
このような過程により形成されたパッドは、適用目的に応じてワイヤボンディング用パッドまたはバンプ用パッドとして用いられるか、またはソルダボールのような外部接続端子を装着するためのパッドとして用いられる。
本実施形態に係る金属パターンは、回路基板の上下方向に配列されて、回路基板の上面と下面とを電気的に接続する接続部であって、通常の回路形成工程により形成されるので、通常のビアに対比して、微細構造に実現可能であり、これにより、設計自由度が改善でき、さらに製品のサイズ及び層数を低減することができる。
図７は、本発明のまた他の実施形態に係る印刷回路基板を示す断面図であり、重複する構成についての説明は省略する。
図７を参照すると、上記印刷回路基板は、回路基板１００と、回路基板１００を貫通して位置する連結基板１０Ｂと、を含む。
回路基板１００は、複数の回路層と、上記複数の回路層を絶縁するために上記複数の回路層の間に介在される複数の絶縁層と、を含む多層印刷回路基板である。
回路基板１００は、また複数の回路層を層間接続するためのブラインドビア及び貫通ビアを含む。
連結基板１０Ｂは、複数の絶縁層１１、２１と、複数の絶縁層１１、２１にそれぞれ形成された複数の金属パターン１５ａ、１５ｂ、２５ａ、２５ｂとを有する。
複数の金属パターン１５ａ、１５ｂ、２５ａ、２５ｂは、接続パターン２７ａ、２７ｂにより相互接続される。
連結基板１０Ｂの金属パターン１５ａ、１５ｂ、２５ａ、２５ｂは、回路基板１００の上下方向に収容され、印刷回路基板の上面と下面とを電気的に接続する接続部の機能を果たす。
一方、連結基板１０Ｂの収容された回路基板１００上には、ビルドアップ絶縁層１６０とビルドアップ回路層１６５とを含む一つ以上のビルドアップ層が形成される。
具体的に、回路基板１００の回路層１２３、１１３と連結基板１０Ｂの露出した金属パターン１５ａ、１５ｂ、２５ａ、２５ｂ上に、ビルドアップ絶縁層１６０とビルドアップ回路層１６５とを含む一つ以上がビルドアップ層が形成される。
また、ビルドアップ回路層１６５は、複数の電子部品を実装するためのパッドを含む。
ここで、回路基板１００に形成されるビルドアップ回路層のパッドに対比して、連結基板１０Ｂに形成されるビルドアップ回路層１６５のパッドは、微細ピッチで形成することができる。
さらに、最外層のビルドアップ回路層１６５上には、保護層として液状またはフィルムタイプのソルダレジスト層２４０、２５０を形成することができる。ソルダレジスト層２４０、２５０は、ビルドアップ回路層１６５の複数のパッドを露出させる。
本実施形態によれば、連結基板１０Ｂの収容された回路基板１００上にビルドアップ層を形成することにより、実際に適用される製品に応じてデザイン自由度を向上させることができるという利点がある。
＜電子部品モジュール＞
図８は、本発明の一実施形態に係る電子部品モジュールを示す断面図であって、重複する構成についての説明は省略する。
図８を参照すると、上記電子部品モジュールは、印刷回路基板の上面に搭載された複数の電子部品２２０Ａ、２２０Ｂを含む。
上記印刷回路基板は、回路基板１００と、回路基板１００を貫通して位置する連結基板１０Ａとを含む。
回路基板１００は、複数の回路層と、上記複数の回路層を絶縁するために上記複数の回路層間に介在される複数の絶縁層とを含む多層印刷回路基板である。
上記回路層は、電子部品など外部製品との接続のためのパッド１１５、１２５を有する。
パッド１１５上には、ソルダボールのような外部接続端子１４２が実装され、上記外部接続端子１４２を介して、例えばメインボード（図示せず）のような外部製品と接続する。
また、パッド１２５上には、フリップチップボンディングにより複数の電子部品２２０Ａ、２２０Ｂが搭載される。
回路基板１００は、また複数の回路層を層間接続するためのブラインドビア及び貫通ビアを含む。
連結基板１０Ａは、複数の絶縁層１１、２１と、複数の絶縁層１１、２１にそれぞれ形成された複数の金属パターン１５ａ、１５ｂ、２５ａ、２５ｂとを有する。
連結基板１０Ａの金属パターン１５ａ、１５ｂ、２５ａ、２５ｂは、回路基板１００の上下方向に収容され、印刷回路基板の上面と下面とを電気的に接続する接続部機能を果たす。
金属パターン１５ａ、１５ｂ、２５ａ、２５ｂは、複数の電子部品２２０Ａ、２２０Ｂを接続するための信号線を含む。
電子部品２２０Ａ、２２０Ｂは、回路基板１００のパッド１２５、及び連結基板１０Ａの露出した金属パターン１５ａ、１５ｂ、２５ａ、２５ｂに接続されて印刷回路基板に搭載される。
電子部品２２０Ａ、２２０Ｂは、受動素子及び能動素子のような様々な電子素子を含み、通常印刷回路基板上に実装されるか、内部に内蔵できる電子素子であれば、特に制限されず、適用可能である。
電子部品２２０Ａ、２２０Ｂは、連結基板１０Ａに形成された金属パターン１５ａ、１５ｂ、２５ａ、２５ｂを介して相互接続する。
通常、電子部品間の接続のためには、シリコンインタポーザ、微細パターンなどの別途の技術が必要であるが、本実施形態によれば、回路基板の上下方向に配置された金属パターンを介して複数の電子部品を接続することができる。
さらに、通常の回路形成工程により形成されたパターンが、上下接続部として機能するので、通常の貫通ビアに対比して、接続部を微細構造に実現することができ、これにより、設計自由度を改善することができ、製品のサイズ及び層数を低減することができる。
図９は、本発明の他の実施形態に係る電子部品モジュールを示す断面図であって、重複する構成についての説明は省略する。
図９を参照すると、上記電子部品モジュールは、印刷回路基板に搭載された電子部品２１０、２２０を含む。
上記印刷回路基板は、回路基板１００と、回路基板１００を貫通して位置する連結基板１０Ａと、を含む。
回路基板１００は、複数の回路層と、上記複数の回路層を絶縁するために上記複数の回路層間に介在される複数の絶縁層と、を含む多層印刷回路基板である。
上記回路層は、電子部品等の外部製品との接続のためのパッド１１５、１２５を有する。パッド１１５、１２５上にはソルダボールのような外部接続端子１４２、１５２が実装され、外部接続端子１４２、１５２を介して電子部品２１０、２２０及び／または上下部パッケージ（図示せず）、メインボード（図示せず）のような外部製品と接続する。
連結基板１０Ａは、複数の絶縁層１１、２１と、複数の絶縁層１１、２１にそれぞれ形成された複数の金属パターン１５ａ、１５ｂ、２５ａ、２５ｂとを有する。
連結基板１０Ａの金属パターン１５ａ、１５ｂ、２５ａ、２５ｂは、回路基板１００の上下方向に収容され、印刷回路基板の上面と下面とを電気的に接続する接続部機能を果たす。
金属パターン１５ａ、１５ｂ、２５ａ、２５ｂは、複数の電子部品２１０、２２０を接続するための信号線を含む。
電子部品２１０、２２０は、回路基板１００のパッド１２５及び連結基板１０Ａの露出された金属パターン１５ａ、１５ｂ、２５ａ、２５ｂに接続され、印刷回路基板に搭載される。
一方、上記印刷回路基板の上下面に実装される電子部品２１０、２２０は、金属パターン１５ａ、１５ｂ、２５ａ、２５ｂを介して上下に相互接続する。
電子部品２１０、２２０は、受動素子及び能動素子のような様々な電子素子を含み、通常印刷回路基板上に実装されるか、内部に内蔵できる電子素子であれば、特に制限されず、適用可能である。
通常、電子部品間の接続のためには、シリコンインタポーザ、微細パターンなどの別途の技術が必要であるが、本実施形態によれば、回路基板の上下方向に配置された金属パターンを介して複数の電子部品を上下に接続することができる。
また、通常の回路形成工程により形成されたパターンを上下接続部として適用するので、通常の貫通ビアに対比して、接続部を微細構造に実現することができ、これにより、設計自由度を改善することができ、製品のサイズ及び層数を低減することができる。
さらに、電子部品を上下に接続することにより、パッケージのサイズを低減することができる。
＜印刷回路基板／電子部品モジュールの製造方法＞
図１０は、本発明の一実施形態に係る電子部品モジュールの製造方法を示すフローチャートであり、図１１から図４４は、本発明の一実施形態に係る電子部品モジュールの製造方法を工程順に示す工程断面図である。
図１０を参照すると、上記の製造方法は、キャビティを有する回路基板を準備するステップＳ１００と、連結基板を準備するステップＳ２００と、上記回路基板のキャビティに連結基板を収容するステップＳ３００と、外層を形成するステップＳ４００と、素子を実装するステップＳ５００とを含む。
以下、図１１から図４４に示す工程断面図を参照してそれぞれの工程について説明する。
先ず、図１１を参照すると、回路基板１００としてキャビティ１０１を有する回路基板１００を準備する。
回路基板１００は、複数の回路層と、上記複数の回路層を絶縁するために上記複数の回路層の間に介在される複数の絶縁層とを含む多層印刷回路基板である。回路基板１００としては、例えば、ＢＧＡ（ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）用基板を用いることができる。
回路基板１００は、また複数の回路層を層間接続のためのブラインドビア及び貫通ビアを含む。
上記回路層は、電子部品など外部製品との接続のためのパッド１１５、１２５を有する。
回路基板１００のキャビティ１０１は、連結基板１０Ａを収容するために回路基板１００に穿孔される領域であって、連結基板１０Ａが容易に挿入されるように、その大きさ及び形状が決められる。
キャビティ１０１の形状は、例えば四角柱形状を有することができる。
キャビティ１０１の穿孔は、特に限定されず、一例として機械的ドリル加工、レーザードリルなどによって行われることができる。
次に、図１２を参照すると、回路基板１００の一面にキャリアフィルム１０００を付着する。
キャリアフィルム１０００は、回路基板１００と、後に挿入される連結基板１０Ａとを安定的に載置できるようにする支持台の役割をする部材であって、支持台の役割とともに脱着が容易な材料であれば、特に制限されず、適用することができる。
例えば、キャリアフィルム１０００としては、熱を加えると接着力が無くなって非接着性を示す接着部材を用いることができる。この場合、基板の固定が容易であり、また熱処理により容易に除できるという利点がある。例えば、上記熱処理時に非接着性を示す接着剤としては、ウレタン発泡テープなどがあるが、特にこれに限定されることはない。
次に、図１３を参照すると、連結基板１０Ａを準備する。
連結基板１０Ａは、複数の絶縁層１１、２１と、複数の絶縁層１１、２１にそれぞれ形成された複数の金属パターン１５ａ、１５ｂ、２５ａ、２５ｂとを含む。
連結基板１０Ａの金属パターン１５ａ、１５ｂ、２５ａ、２５ｂは、例えば、ＳＡＰ、ＭＳＡＰ、エディティブ法、サブトラクティブ法のような通常の回路形成工程により形成され、例えば、約１０〜２０μｍ／１０〜２０μｍのピッチで形成することができる。
金属パターン１５ａ、１５ｂ、２５ａ、２５ｂは、印刷回路基板の上面と下面とを接続する接続部（Ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）の機能を果たすように、連結基板１０Ａの上面ＥＡから下面ＥＢまで延長されて形成されることができる。
右側図面において、回路基板１００の上下方向に配置された金属パターン１５ａ、１５ｂ、２５ａ、２５ｂは、四角形の横断面形状を有することができる。
ここで、連結基板１０Ａは、キャビティ１０１の大きさに合わせて、金属パターンが形成された原板を切断して製作することができる。
以下、図１４から図２６を参照して、一実施形態によりＭＳＡＰ及びＳＡＰを適用して連結基板１０Ａを製造する過程について説明する。
先ず、図１４を参照すると、両面に金属層１が形成された絶縁層１１を準備する。
その後、図１５を参照すると、金属層１を厚さ方向にハーフエッチング（ｈａｌｆ−ｅｔｃｈｉｎｇ）を施す。
次に、図１６を参照すると、上記ハーフエッチングされた金属層１ａの表面に無電解メッキを施してシード層２を形成する。
次に、図１７を参照すると、シード層２上に、回路パターンが形成される位置に開口部３ａ、３ｂが形成されるように、パターニングされたメッキレジスト層３を形成する。
その後、図１８を参照すると、開口部３ａ、３ｂに電解メッキを施してパターンメッキ層４ａ、４ｂを形成する。
次に、図１９を参照すると、メッキレジスト層３を除去し、図２０を参照すると、通常のフラッシュエッチングを施して不要な部分のシード層と金属層とを除去して金属パターン１５ａ、１５ｂを形成する。
その後、図２１を参照すると、ビルドアップ絶縁層２１を積層し、図２２を参照すると、ビルドアップ絶縁層２１上に無電解メッキを施してシード層２２を形成する。
次に、図２３を参照すると、シード層２２上に、回路パターンが形成される位置に開口部２３ａ、２３ｂが形成されるように、パターニングされたメッキレジスト層２３を形成する。
その後、図２４を参照すると、開口部２３ａ、２３ｂに電解メッキを施してパターンメッキ層２４ａ、２４ｂを形成する。
次に、図２５を参照すると、メッキレジスト層２３を除去し、図２６を参照すると、通常のフラッシュエッチングを施して不要な部分のシード層を除去してビルドアップ層の金属パターン２５ａ、２５ｂを形成する。
以下、図２７から図３９を参照して、他の実施形態によりＳＡＰを適用して連結基板１０Ｂを製造する過程について説明する。
先ず、図２７を参照すると、両面に金属層１が形成された絶縁層１１を準備する。
次に、図２８を参照すると、金属層１の表面に無電解メッキを施してシード層２を形成する。
その後、図２９を参照すると、シード層２上に、回路パターンが形成される位置に開口部３ａ、３ｂが形成されるように、パターニングされたメッキレジスト層３を形成する。
次に、図３０を参照すると、開口部３ａ、３ｂに電解メッキを施してパターンメッキ層４ａ、４ｂを形成する。
その後、図３１を参照すると、メッキレジスト層３を除去し、図３２を参照すると、通常のフラッシュエッチングを施して不要な部分のシード層と金属層とを除去して金属パターン１５ａ、１５ｂを形成する。
次に、図３３を参照すると、ビルドアップ絶縁層２１を積層し、図３４を参照すると、ビルドアップ絶縁層２１にレーザードリルを用いて接続パターン形成用ビアホール２１ａ、２１ｂを形成する。
その後、図３５を参照すると、ビアホール２１ａ、２１ｂの内壁を含んでビルドアップ絶縁層２１上に無電解メッキを施してシード層２２を形成する。
次に、図３６を参照すると、シード層２２上に、回路パターンが形成される位置に開口部２３ａ、２３ｂが形成されるように、パターニングされたメッキレジスト層２３を形成する。
その後、図３７を参照すると、ビアホール２１ａ、２１ｂ及び開口部２３ａ、２３ｂに電解メッキを施してパターンメッキ層２４ａ、２４ｂを形成する。
次に、図３８を参照すると、メッキレジスト層２３を除去し、図３９を参照すると、通常のフラッシュエッチングを施して不要な部分のシード層を除去してビルドアップ層の金属パターン２５ａ、２５ｂを形成する。
ここで、金属パターン１５ａ、１５ｂと、ビルドアップ層の金属パターン２５ａ、２５ｂとを相互接続するためのビアが形成されて、接続パターン２７ａ、２７ｂが実現される。
次に、図４０及び図４１を参照すると、上記のように準備した連結基板１０Ａを回路基板１００のキャビティ１０１に収容する。
ここで、連結基板１０Ａの金属パターン１５ａ、１５ｂ、２５ａ、２５ｂが回路基板１００の上下方向に配置されるように、連結基板１０Ａをキャビティ１０１内に位置させる。
次に、図４２を参照すると、キャリアフィルム１０００の付着されていない印刷回路基板の下面にソルダレジスト層１４０を形成し、パッドとして用いられる部位の金属パターン１５ａ、１５ｂ、２５ａ、２５ｂ及び複数のパッド１１５を露出させる開口部を形成する。
ここで、回路基板１００のキャビティ１０１と連結基板１０Ａとの間には充填樹脂１３０が形成される。
充填樹脂１３０は、別途の樹脂充填過程により形成するか、または上記最外層上にソルダレジスト層を形成する過程において空きの空間にソルダレジストを充填することにより形成することができる。
一方、図示されていないが、ソルダレジスト層１４０の形成の前に、必要によってビルドアップ絶縁層及び／またはビルドアップ回路層を含むビルドアップ層をさらに形成することができる。
次に、図４３を参照すると、キャリアフィルム１０００を除去し、印刷回路基板の上面にソルダレジスト層１５０を形成する。引き続き、パッドとして用いられる部位の金属パターン１５ａ、１５ｂ、２５ａ、２５ｂ及び複数のパッド１２５を露出させる開口部を形成する。
一方、図示されていないが、ソルダレジスト層１５０の形成の前に、必要によってビルドアップ回路層及び／またはビルドアップ絶縁層を含むビルドアップ層をさらに形成することができる。
選択的に、上記ソルダレジスト層の開口部を介して露出した金属パターン及びパッド上には表面処理層を形成することができる。
このような過程により形成されたパッドは、適用目的に応じてワイヤボンディング用パッドまたはバンプ用パッドとして用いられるか、またはソルダボールのような外部接続端子を装着するためのパッドとして用いられる。
次に、図４４を参照すると、印刷回路基板の両面に素子、すなわち電子部品２１０、２２０を実装する。
パッド１１５、１２５上には、ソルダボールのような外部接続端子１４２、１５２が実装され、以後の他の電子部品、上下部パッケージ、マザーボードのような外部製品と接続する。
ここで、電子部品２１０、２２０は、金属パターン１５ａ、１５ｂ、２５ａ、２５ｂを介して上下に相互接続する。
金属パターン１５ａ、１５ｂ、２５ａ、２５ｂは、上記上下面の電子部品２１０、２２０を接続させる信号線の機能を果たすことができる。
本実施形態によれば、回路基板の上下方向に配置された金属パターンを介して複数の電子部品を上下に接続することができる。
また、接続部として通常用いられる貫通ビアに対比して、回路形成工程により形成されたパターンを上下面の接続部として適用することにより微細構造の接続部を実現することができ、これにより、設計自由度を改善することができ、パッケージのサイズを低減することができる。
以上では、本発明を具体的な実施形態に基づいて詳細に説明したが、これは本発明を具体的に説明するためのものであって、本発明がこれに限定されるものではなく、本発明の技術的思想内で当分野の通常の知識を有する者によってその変形や改良が可能であることは明らかである。
本発明の単純な変形または変更はすべて本発明の領域に属するものであって、本発明の具体的な保護範囲は添付された特許請求範囲により明確になるであろう。
１００ 回路基板
１０１ キャビティ
１１５、１２５ パッド
１３０ 充填樹脂
１４０、１５０、２４０、２５０ ソルダレジスト層
１４２、１５２ 外部接続端子
１６０ ビルドアップ絶縁層
１６５ ビルドアップ回路層
２１０、２２０、２２０Ａ、２２０Ｂ 電子部品
１０Ａ、１０Ｂ 連結基板
１１、２１ 絶縁層
１５ａ、１５ｂ、２５ａ、２５ｂ 金属パターン

Claims (20)

  1. キャビティを有する回路基板と、
    前記回路基板の上面と下面とを電気的に接続する複数の金属パターン、前記複数の金属パターンのうちの第１金属パターンが両表面上に形成された絶縁層、及び前記絶縁層の両表面上にそれぞれ積層され、前記複数の金属パターンのうちの第２金属パターンがそれぞれの表面上に形成された２つのビルドアップ絶縁層を有し、前記複数の金属パターンが前記回路基板の上下方向に配置されるように前記キャビティに収容される連結基板と、
    を含み、前記複数の金属パターンのうちの少なくとも前記第２金属パターンは、前記回路基板の上面に接するパターンに対比して前記回路基板の下面に接するパターンの幅及び厚さが大きい形状を有する、印刷回路基板。
  2. 前記複数の金属パターンは、複数の電子部品を接続する信号線を含む請求項１に記載の印刷回路基板。
  3. 前記回路基板の上下方向に配置された金属パターンは、四角形の横断面形状を有する請求項１又は請求項２に記載の印刷回路基板。
  4. 前記連結基板は、四角柱形状を有する請求項１から請求項３のいずれか１項に記載の印刷回路基板。
  5. 前記連結基板は、前記第１金属パターン及び前記第２金属パターンを相互接続する接続パターンをさらに含む請求項１から請求項４のいずれか一項に記載の印刷回路基板。
  6. 前記第１金属パターンは、前記第２金属パターンより小さな幅を有し、
    前記接続パターンは、前記第２金属パターン側に対比して前記第１金属パターン側が細くなる円錐台形状を有する請求項５に記載の印刷回路基板。
  7. 前記連結基板の収容された回路基板上に、別のビルドアップ絶縁層とビルドアップ回路層とを含むビルドアップ層をさらに含む請求項１から請求項６のいずれか１項に記載の印刷回路基板。
  8. 前記連結基板の収容された回路基板上に形成されたソルダレジスト層をさらに含む請求項１から請求項７のいずれか１項に記載の印刷回路基板。
  9. 前記連結基板と前記キャビティとの間に形成された充填樹脂をさらに含む請求項１から請求項８のいずれか１項に記載の印刷回路基板。
  10. 前記充填樹脂は、ソルダレジストである請求項９に記載の印刷回路基板。
  11. 前記回路基板は、複数の回路層と、前記複数の回路層の間にそれぞれ積層される複数の絶縁層と、を含み、
    前記連結基板の前記絶縁層及び前記２つのビルドアップ絶縁層の積層方向と前記回路基板の前記複数の絶縁層の積層方向とは互いに垂直である、請求項１から請求項１０のいずれか１項に記載の印刷回路基板。
  12. 請求項１から請求項１１のいずれか一項に記載の印刷回路基板と、
    前記印刷回路基板に搭載された電子部品と、
    を含む電子部品モジュール。
  13. 前記電子部品は、前記印刷回路基板の上面に搭載された複数の電子部品で構成され、前記複数の電子部品は、前記連結基板の金属パターンを介して電気的に接続する請求項１２に記載の電子部品モジュール。
  14. 前記電子部品は、前記印刷回路基板の下面に搭載された第１電子部品と、上面に搭載された第２電子部品とを含み、前記第１電子部品と第２電子部品とは前記連結基板の金属パターンを介して電気的に接続する請求項１２に記載の電子部品モジュール。
  15. キャビティを有する回路基板を準備するステップと、
    前記回路基板の上面と下面とを電気的に接続する複数の金属パターン、前記複数の金属パターンのうちの第１金属パターンが両表面上に形成された絶縁層、及び前記絶縁層の両表面上にそれぞれ積層され、前記複数の金属パターンのうちの第２金属パターンがそれぞれの表面上に形成された２つのビルドアップ絶縁層を有する連結基板を準備するステップと、
    前記複数の金属パターンが前記回路基板の上下方向に配置されるように前記キャビティに前記連結基板を収容するステップと、
    を含み、前記複数の金属パターンのうちの少なくとも前記第２金属パターンは、前記回路基板の上面に接するパターンに対比して前記回路基板の下面に接するパターンの幅及び厚さが大きい形状を有する、印刷回路基板の製造方法。
  16. 前記連結基板を準備するステップは、
    前記絶縁層の両表面上に回路形成工程を介して前記第１金属パターンを形成するステップと、
    前記絶縁層の両表面上にそれぞれビルドアップ絶縁層を積層するステップと、
    前記２つのビルドアップ絶縁層の表面上に回路形成工程を介して前記第２金属パターンを形成するステップと、
    前記絶縁層と前記２つのビルドアップ絶縁層を所定の大きさに切断して連結基板を製作するステップと、
    を含む請求項１５に記載の印刷回路基板の製造方法。
  17. 前記回路形成工程は、露光、現像及びメッキ工程を含む請求項１６に記載の印刷回路基板の製造方法。
  18. 前記第２金属パターンを形成するステップは、回路形成工程を介して、前記第１金属パターンと前記第２金属パターンとを相互接続するビアを形成して接続パターンを形成するステップをさらに含む請求項１５から請求項１７のいずれか一項に記載の印刷回路基板の製造方法。
  19. 前記連結基板と前記キャビティとの間に充填樹脂を形成するステップをさらに含む請求項１５から請求項１８のいずれか１項に記載の印刷回路基板の製造方法。
  20. 前記回路基板は、複数の回路層と、前記複数の回路層の間にそれぞれ積層される複数の絶縁層と、を含み、
    前記収容するステップでは、前記連結基板の前記絶縁層及び前記２つのビルドアップ絶縁層の積層方向と前記回路基板の前記複数の絶縁層の積層方向とを互いに垂直にする、請求項１５から請求項１９のいずれか１項に記載の印刷回路基板の製造方法。
JP2015193797A 2015-04-22 2015-09-30 印刷回路基板、その製造方法、及び電子部品モジュール Active JP6699043B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2015-0056524 2015-04-22
KR1020150056524A KR102306719B1 (ko) 2015-04-22 2015-04-22 인쇄회로기판, 그 제조방법, 및 전자부품 모듈

Publications (2)

Publication Number Publication Date
JP2016208000A JP2016208000A (ja) 2016-12-08
JP6699043B2 true JP6699043B2 (ja) 2020-05-27

Family

ID=57148312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015193797A Active JP6699043B2 (ja) 2015-04-22 2015-09-30 印刷回路基板、その製造方法、及び電子部品モジュール

Country Status (4)

Country Link
US (1) US10154594B2 (ja)
JP (1) JP6699043B2 (ja)
KR (1) KR102306719B1 (ja)
TW (1) TWI647981B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015121044B4 (de) * 2015-12-03 2020-02-06 Infineon Technologies Ag Anschlussblock mit zwei Arten von Durchkontaktierungen und elektronische Vorrichtung, einen Anschlussblock umfassend
US10672715B2 (en) 2018-04-16 2020-06-02 Amkor Technology, Inc. Semiconductor package using cavity substrate and manufacturing methods
JP2021040021A (ja) * 2019-09-03 2021-03-11 富士通インターコネクトテクノロジーズ株式会社 基板、基板の製造方法、及び電子機器
TWI740716B (zh) * 2020-11-16 2021-09-21 旭德科技股份有限公司 基板結構

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3754171B2 (ja) * 1997-04-08 2006-03-08 富士通株式会社 回路基板及びその製造方法
JP4546415B2 (ja) * 2005-09-01 2010-09-15 日本特殊陶業株式会社 配線基板、セラミックキャパシタ
US7919849B2 (en) * 2007-04-04 2011-04-05 Ibiden Co., Ltd. Package substrate and device for optical communication
US8261435B2 (en) * 2008-12-29 2012-09-11 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
WO2011024469A1 (ja) * 2009-08-28 2011-03-03 株式会社村田製作所 基板製造方法および樹脂基板
US20110103030A1 (en) 2009-11-02 2011-05-05 International Business Machines Corporation Packages and Methods for Mitigating Plating Stub Effects
JP2011159855A (ja) * 2010-02-02 2011-08-18 Panasonic Corp 局所多層回路基板、および局所多層回路基板の製造方法
CN102771200A (zh) * 2010-02-22 2012-11-07 三洋电机株式会社 多层印刷电路板及其制造方法
JP5305042B2 (ja) * 2010-07-22 2013-10-02 Ｔｄｋ株式会社 積層型電子部品の製造方法
JP5598212B2 (ja) * 2010-09-29 2014-10-01 パナソニック株式会社 ハイブリッドコア基板とその製造方法、半導体集積回路パッケージ、及びビルドアップ基板とその製造方法
JP5655244B2 (ja) * 2010-11-01 2015-01-21 新光電気工業株式会社 配線基板およびその製造方法、並びに半導体装置およびその製造方法
JP2012164952A (ja) 2011-01-20 2012-08-30 Ibiden Co Ltd 電子部品内蔵配線板及びその製造方法
JP2013038374A (ja) 2011-01-20 2013-02-21 Ibiden Co Ltd 配線板及びその製造方法
JP5753734B2 (ja) 2011-05-19 2015-07-22 日本特殊陶業株式会社 配線基板、多数個取り配線基板、およびその製造方法
CN103703874A (zh) 2011-07-13 2014-04-02 揖斐电株式会社 电子部件内置电路板及其制造方法
JP5474127B2 (ja) * 2012-05-14 2014-04-16 株式会社野田スクリーン 半導体装置
KR101420526B1 (ko) * 2012-11-29 2014-07-17 삼성전기주식회사 전자부품 내장기판 및 그 제조방법
TWI461127B (zh) * 2012-12-25 2014-11-11 Univ Nat Taipei Technology 電子裝置及其製法
US9351410B2 (en) * 2014-03-07 2016-05-24 Fujikura Ltd. Electronic component built-in multi-layer wiring board and method of manufacturing the same

Also Published As

Publication number Publication date
TWI647981B (zh) 2019-01-11
TW201639422A (zh) 2016-11-01
KR20160125719A (ko) 2016-11-01
US10154594B2 (en) 2018-12-11
JP2016208000A (ja) 2016-12-08
US20160316557A1 (en) 2016-10-27
KR102306719B1 (ko) 2021-09-30

Similar Documents

Publication Publication Date Title
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
US9627309B2 (en) Wiring substrate
US9627308B2 (en) Wiring substrate
US9917025B2 (en) Printed wiring board and method for manufacturing printed wiring board
US20150156880A1 (en) Printed wiring board and method for manufacturing printed wiring board
JP5989814B2 (ja) 埋め込み基板、印刷回路基板及びその製造方法
US9793200B2 (en) Printed wiring board
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US9852970B2 (en) Wiring substrate
US20160020164A1 (en) Wiring substrate and method for manufacturing the same
JP6699043B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
KR102356811B1 (ko) 인쇄회로기판, 패키지 및 그 제조방법
JP2016100599A (ja) プリント回路基板、その製造方法、及び電子部品モジュール
JP5989329B2 (ja) プリント回路基板の製造方法
US20160113110A1 (en) Printed wiring board
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US9491871B2 (en) Carrier substrate
KR102207272B1 (ko) 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
KR102240704B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 이용한 적층형 패키지
JP2020184596A (ja) 電子部品内蔵配線板及びその製造方法
KR20160138754A (ko) 인쇄회로기판, 반도체 패키지 및 그 제조방법
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
KR102281458B1 (ko) 소자 내장형 인쇄회로기판, 반도체 패키지 및 그 제조방법
JP2017050312A (ja) プリント配線板及びプリント配線板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190822

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200225

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200331

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200408

R150 Certificate of patent or registration of utility model

Ref document number: 6699043

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250