JP5474127B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5474127B2
JP5474127B2 JP2012110753A JP2012110753A JP5474127B2 JP 5474127 B2 JP5474127 B2 JP 5474127B2 JP 2012110753 A JP2012110753 A JP 2012110753A JP 2012110753 A JP2012110753 A JP 2012110753A JP 5474127 B2 JP5474127 B2 JP 5474127B2
Authority
JP
Japan
Prior art keywords
relay
semiconductor chip
relay substrate
chip
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012110753A
Other languages
English (en)
Other versions
JP2013239530A (ja
Inventor
成聖 小山田
正充 吉澤
裕誉 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Noda Screen Co Ltd
Original Assignee
Noda Screen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Noda Screen Co Ltd filed Critical Noda Screen Co Ltd
Priority to JP2012110753A priority Critical patent/JP5474127B2/ja
Priority to US14/005,941 priority patent/US9153549B2/en
Priority to PCT/JP2013/053218 priority patent/WO2013172060A1/ja
Priority to CN201380000972.4A priority patent/CN103582945B/zh
Priority to KR1020137024769A priority patent/KR101531552B1/ko
Priority to EP13766876.0A priority patent/EP2704189B1/en
Publication of JP2013239530A publication Critical patent/JP2013239530A/ja
Application granted granted Critical
Publication of JP5474127B2 publication Critical patent/JP5474127B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H01L2224/1413—Square or rectangular array
    • H01L2224/14134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/14135—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036—Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other

Description

本発明は、半導体チップを備えてパッケージ化された半導体装置に関する。
近年、この種の半導体装置はますます小型化が要請され、その一例として半導体チップを中継基板と一体化してパッケージ化し、これをマザーボード等の有機材料製のプリント配線基板に実装するＣＳＰ構造が実用化されている。
特許文献１の半導体装置はＣＳＰ構造の一例であり、半導体チップを有機材料（樹脂）製の中継基板に接合してパッケージ化してある。中継基板には多数の貫通孔が形成され、各貫通孔の上下に半田バンプが中継基板の上下両面に露出するように設けられている。半導体チップに設けられている外部接続パッドは中継基板の半田ポストの上端に接合され、その半田ポストの下端がマザーボードのパッドに半田ボール等によって接合される。これによると、パッケージ化された半導体装置のサイズは、半導体チップの個片よりも僅かに大きい程度となるから、最小サイズのパッケージングであるかのように考えられている。
特開２００６−２４５２８９号公報
しかしながら、上記の従来構造では、中継基板を垂直に貫通する導電性ポストを介して半導体チップをプリント配線基板に中継接続する立体構造であるために、次のような問題がある。
（１）プリント配線基板の配線ピッチは、年々高密度化が進んでいるとはいえ、実際にはシリコンウエハーに微細加工を施して半導体チップを製造する半導体プロセスに比較すれば未だ十分でなく、両者には大きな相違がある。例えば、一般的な半導体チップの外部接続パッドの形成ピッチは３５〜７５μｍであるところ、プリント配線基板のパッドの形成ピッチは４００〜８００μｍである。
ところが、半導体チップとプリント配線基板とを上下貫通型の導電ポストを有する中継基板によって接続する従来構造では半導体チップ及びプリント配線基板の両者のパッドの形成ピッチを同一にしなくてはならない。このため、半導体チップにおける外部接続パッドの形成ピッチはプリント配線基板側のパッド形成ピッチの制約を受ける。すなわち、従来構造の半導体パッケージでは、十分に微細化された配線ルールによって形成された汎用の半導体チップを使用しようとしても、プリント配線基板側のパッド形成ピッチを半導体チップ側の外部接続パッドの形成ピッチに合致させることができないため、最新の微細な半導体チップを使用できない。すなわち、プリント配線基板側のパッド形成ピッチがボトルネックとなっているのである。このことは、プリント配線基板側の配線ルールに合致する広い線幅の半導体チップを使用しなくてはならない、または外部接続パッド群だけを広い線幅にした特別な半導体チップを設計しなくてはならないことを意味するから、同一ゲート数でもチップ面積が広くなるため、半導体チップが高価になるという問題があった。
（２）また、半導体装置の使用時、半導体チップは多量の熱を発生して温度上昇する。ところが、樹脂製の中継基板を使用している従来の構造では、半導体チップを構成しているシリコン基板と樹脂製の中継基板との線熱膨張率の差が大きいため、半導体チップと中継基板との半田接合部に大きな熱応力が発生し、接合の信頼性が低いという問題がある。しかも、シリコン基板に比べて樹脂製の中継基板の熱抵抗は大きいから、半導体チップで発生した熱は中継基板側には流れにくく、その結果、半導体チップが高温になって上述の接合部の熱応力を一層大きくする傾向となる。
（３）さらには、中継基板は貫通孔内に半田ポストを埋め込んだ立体構造であるから、貫通孔の形成、貫通孔の内部メッキ、半田ペーストの充填、リフロー処理等の多様な工程を経て製造しなくてはならず、製造コストが高くなる。
そこで、本発明の目的は、プリント配線基板側の配線ルールの制約をできるだけ受けずに微細化した汎用の半導体チップを使用でき、かつ、電気的接合部の信頼性が高く、しかも安価に製造できる半導体装置を提供することにある。
本明細書によって開示される半導体装置は、プリント配線基板に実装される半導体装置であって、所定の半導体集積回路及びその半導体集積回路を外部回路に接続するための外部接続パッド群を備えた半導体チップと、シリコンウエハー或いはガラス基板からなる中継基板と、この中継基板の一方の表面に形成され、前記半導体チップの前記外部接続パッド群と半田を介して接続されたチップ側パッド群、このチップ側パッド群に連なって前記中継基板の外周側に展開して延びる中継配線群及び各中継配線の前記チップ側パッドとは反対側の端部に連なる中継パッド群からなる表面回路パターンと、複数の導電路が前記中継基板の表面に対して交差する方向に延びて形成され、かつ前記各導電路が絶縁性樹脂によって相互に絶縁された状態とされ、前記導電路の前記中継基板側の端部が前記中継パッドに接続され、前記導電路の前記中継基板とは反対側の端部が前記プリント基板側に接続されるポストアレイとを備えた半導体装置である。
この半導体装置によれば、中継基板の表面に形成した表面回路パターン及びポストアレイを介して半導体チップの外部接続パッドがプリント配線基板に接続されることになる。表面回路パターンは、半導体チップの外部接続パッドと接続されるチップ側パッド群に連なる中継配線群が中継基板の外周側に展開して延びて中継パッド群に連なる形態であるから、中継配線群の線間ピッチは外周側、すなわち中継パッド群側において広くなる。換言すれば、内周側のチップ側パッド間の形成ピッチは中継パッド間の形成ピッチよりも狭い間隔に設定することができる。これにて、プリント配線基板の配線ピッチの制約を受けることなく、一般的なファインピッチの半導体チップを使用することができる。
しかも、中継基板の表面回路パターンは貫通孔を使わずに済む平面回路であり、中継基板の材質はシリコンウエハー或いはガラス基板からなるＳｉＯ ２ を主成分とする平坦性を備えた絶縁体であるから、半導体製造プロセスにおいて使用される一般的な薄膜形成加工法及び金属微細加工法によって微細な表面回路パターンを高精度に形成することができ、製造コストが安価である。
加えて、発熱源としての半導体チップは回路面を上にして中継基板の裏に実装される形態となり、常に半導体チップの裏面はプリント基板の近傍にあるから、半導体チップで発生した熱は中継基板やプリント基板を介して放熱されることになり、半導体チップの温度上昇を抑えることができる。特に、半導体チップとプリント基板との間の間隙に熱抵抗の低いシリコンゴム等の熱伝導性材料を挿入すれば、半導体チップの熱は面積が広いプリント基板に伝達され、さらに機器の筐体を通じての放熱も可能になる。このような放熱構造は、ファン冷却等を用いることが出来ない携帯情報機器等の小型・薄型筐体にとって最も効率的かつ廉価な構造であり、貫通孔を使わない中継基板を用いた平面回路構成からなるパッケージ構造に特有な利点である。
そして、中継基板と半導体チップとはほぼ同等の線熱膨張率を有するから、仮に半導体チップと中継基板との間に大きな温度差が生じたとしても、半導体チップと中継基板との電気的な接合部に作用する熱応力は中継基板を樹脂製とした従来構造のものに比べて大幅に少ない。これにより、接合の信頼性を高めることができる。
一方、シリコンウエハー或いはガラス基板からなる中継基板と、一般に樹脂製であるプリント配線基板との間では線熱膨張率の相違が比較的大きくなるという事情がある。しかし、本発明ではこれらの間はポストアレイによって接続することとしており、そのポストアレイは複数の導電路が中継基板の表面に対して直交する方向に延びて形成され、かつ各導電路が絶縁性樹脂によって相互に絶縁された状態とされているから、導電路群が絶縁性樹脂と共に撓むことによって熱応力が吸収され、この部分の接合の信頼性を高く維持することができる。



さらに、本発明の半導体装置において、中継基板の表面に、半導体チップの電源系のためのバイパスコンデンサ又はＩ／Ｏ端子のためのクランプダイオードを形成しておくことが好ましい。これらの受動素子は半導体チップの動作のために必須であるところ、従来構造では、中継基板に樹脂製の基板を使用しているために小型のディスクリート部品を使用して中継基板やプリント配線基板に実装せざるを得ないものであったが、本発明では、中継基板はシリコン或いはガラス製製であるから、一般的な微細加工プロセスによってバイパスコンデンサ又はクランプダイオードを表面に作ることができる。これにより、本発明に係る半導体装置は、半導体チップと共にこれに必要な受動素子がパッケージ化された高機能の半導体部品として扱うことができる。
仮に、これらの受動素子を半導体チップ自体に集積回路と同時に作り込むとすると専有面積が大きいために半導体チップのチップサイズが大きくなって１個当たりの単価が極めて高くなる。しかし、本発明では、半導体チップには高密度化したトランジスタ群による集積回路を形成してチップ単価を低くでき、その上で中継基板がセラミックス製であることを利用して専有面積が大きな上記の受動素子を面積的に余裕がある中継基板に形成しているから極めて合理的で効率的な配置となる。また、バイパスコンデンサやクランプダイオードの特性変更の必要がある場合には中継基板のみを変更すればよいから、仕様変更に柔軟に対応することができる。
ところで、半導体メモリー等の半導体チップのＩ／Ｏ端子には比較的大きな電流が流れ込み・流れ出るため、そのＩ／Ｏ端子の両側にＩ／Ｏ端子用の電源端子（ＶＤＤＱ，ＶＳＳＱ）が、内部ロジック回路のための電源端子（ＶＤＤ，ＶＳＳ）とは別に設けられている。半導体チップを高速動作させるには、これら全ての電源端子を単に電源ラインに接続するだけでなく、半導体チップの中に形成された出力トランジスタの電源ライン近傍にバイパスコンデンサを接続して高速に電荷を供給することが望ましい。そのため、従来構造では、バイパスコンデンサとなるディスクリート部品をプリント配線基板の表面又は内部に実装し、上記の各電源端子との間をプリント配線基板の回路パターンによって接続するようにしていた。
しかし、ディスクリート部品をプリント配線基板に実装する以上、半導体チップとは平面的に重ならない位置に配置することになるから、半導体チップの電源端子（バイパスコンデンサを接続することが特に必要なＩ／Ｏ端子用の電源端子ＶＤＤＱ，ＶＳＳＱ）との間はある程度の長さを有する銅箔パターンによって接続されることになる。すると、この銅箔パターンが不可避的に有するインダクタンス成分がバイパスコンデンサと半導体チップの電源端子との間に介在することになり、半導体チップの高速応答性に悪影響を与えてしまう。
これに対して、本発明では、中継基板の表面に、下部面電極と誘電体と上部面電極からなるバイパスコンデンサを形成することとし、その面電極に半導体チップのＩ／Ｏ用電源のための外部接続パッドを接続する構成としているから、バイパスコンデンサが半導体チップと重なる領域に位置することになり、電源端子とバイパスコンデンサとの間は最小距離で結ばれることになる。このため、配線のインダクタンス成分を最小にしてバイパスコンデンサの容量を最大限活用して半導体チップの応答性を高めることができる。
一方、ポストアレイは、半導体チップや中継基板とは別部品として製造し、これを中継基板に接合することになるから、中継基板のスループットに全く影響を与えず、半導体装置全体の生産性を高く維持することができる。また、半導体チップとは別に製造されるから、その仕様を規格化して各種の半導体チップに適用できる汎用部品化が可能であり、各種の半導体チップに合わせた専用設計が不要となって、開発費や信頼性試験費用を大幅に削減することができる。また、半導体チップの外部接続パッドにリフロー接続するだけの単純構造の部品であるから、半導体チップのパッケージングコストを飛躍的に低減させることができる。
さらに、１枚の中継基板に対して複数個のポストアレイを使用し、中継基板に複数個のポストアレイが互いに間隔を空けて接合されている構成とすると、各ポストアレイの変形に対する自由度が高まるため、熱応力の緩和の面からより好ましい。
なお、ポストアレイは、複数本の金属線が軸方向を揃えて並べられ、かつ前記各金属線が絶縁性樹脂によって相互の間隔が保持された状態としたものを前記金属線を横断して切断することで製造したものを使用することが好ましい。
複数本の金属線を絶縁樹脂中に配置したものを金属線を輪切りするように切断して製造するものでは、このポストアレイが厚く（金属線が長く）なるように製造しても、めっき法によって導電路を形成する場合のように導電路が長いほど製造時間が長くなるようなことはなく、また樹脂で固められたポストアレイはハンドリングが容易であるため、生産性が高い。
しかも、このポストアレイでは切断間隔を調整することで、所望の厚さ寸法（絶縁性樹脂の厚さ寸法ないし金属線の長さ寸法に相当する）に設定できる。このため、その絶縁性樹脂の厚さを、中継基板とプリント配線基板との線熱膨張率の差に起因して発生しがちな熱応力の緩和に好適な寸法に設定することで、接合部の信頼性を一層高めることができる。
なお、上記のポストアレイにおいて、絶縁性樹脂を、その線熱膨張係数が、中継基板の線熱膨張係数とプリント配線基板の線熱膨張係数との中間的な値のものを使用することが、熱応力の低減の面から好ましい。
本発明の半導体装置によれば、中継基板によって回路パターンを展開できる為、プリント配線基板側の広ピッチ配線の制約を受けずに半導体チップの狭ピッチ電極とそのまま接続でき、かつ、半導体チップ裏面からプリント配線基板側への直接的な放熱も期待できるため熱応力が低減して電気的接合部の信頼性が高く、しかも安価に製造することができる。
実施形態の半導体装置を回路基板に実装した状態の断面図 実施形態の半導体装置の底面図 半導体チップのパッド配置例を示す平面図 中継基板の回路パターンと受動素子群とを等価的に示す簡略化した回路図 バイパスコンデンサの構造を示す拡大断面図 バイパスコンデンサの製造過程を示す平面図 ポストアレイの拡大断面図 本実施形態の半導体装置をシリコンウエハーから多数個取りして製造する様子を示す平面図 ポストアレイの製造工程を示す断面図 ポストアレイの変形例を示す拡大断面図 中継基板を多段化した構成の他の実施形態を示す分解断面図 半導体装置を多段化した構成の他の実施形態を示す断面図 バイパスコンデンサの異なる構造を示す拡大断面図
本発明の実施形態１を、図１ないし図９を用いて説明する。
１．半導体装置の構成
図１は、本実施形態１の半導体装置１を含んだ概略的な断面図である。この半導体装置１は、中継基板１０の一方（下方）の面に１個の半導体チップ２０及び複数個のポストアレイ３０をリフロー半田４０によって接合してパッケージ化したもので、ポストアレイ３０を介してガラスエポキシ製等の有機材料（樹脂）を含む周知のプリント配線基板５０に実装されている。
半導体チップ２０は、シリコン基板の一方の面（図１の上面）に多数の半導体素子によって所定の半導体集積回路（図示せず）が形成された周知構成のもので、例えば各辺５ｍｍの矩形板状をなす。半導体チップ２０の上面には、パッシベーション膜に設けた開口を通して上記半導体集積回路を外部回路に接続するための電源端子、入出力端子等の外部接続パッド２１（図３参照）が形成されている。これらの外部接続パッド２１群は、図２に示す配置で、半導体チップ２０の外周縁に沿う正方形の枠状領域内に、二列で互い違いに例えば７０μｍピッチで配置されており、総数は例えば５１２パッドである。
上記外部接続パッド２１群の具体的な配置例を図３に示す。ここでは、６４ビットのＩ／Ｏ端子を有するＬＳＩを例示してあり、例えば正方形の枠状領域の対向する二辺（図３では左右に位置し、右側の一辺は省略してある）において２つのＩ／Ｏ端子を挟むように一対のＩ／Ｏ端子用の電源端子ＶＤＤＱ，ＶＳＳＱを交互に配置してある。他の二辺（図３では上下に位置する）には制御信号用端子ＣＴＲＬ＃（＃は任意の自然数を示す）及びデータ入力用端子ＤＩＮ＃並びに内部ロジック回路用の電源端子ＶＤＤ＃，ＶＳＳ＃及びクロック信号端子ＣＬＫ等が配置されている。
さて、中継基板１０はシリコンウエハー或いはガラス基板を分割切断して製造したもので、例えば各辺７ｍｍの矩形板状をなす。これの一方の面には周知の配線形成技術によって表面回路パターン及び各種の受動素子が形成されている。まず、その表面回路パターンについて詳述すると次のようである。なお、図４に中継基板１０の表面回路パターン１１とこれと共に形成した各種の受動素子群を等価回路的に描いてあるが、実際のパッド数が極めて多いため（実際には図２に示すように１辺１２８個）、これを１辺４個のパッド数に簡略化して示してある。
中継基板１０の中央領域には、図４に示すように半導体チップ２０の外部接続パッド２１群に対応する矩形枠状領域に、その外部接続パッド２１群と同一の数、大きさ及び形成ピッチでチップ側パッド１２群が形成されている。また、そのチップ側パッド１２群の外側であって、中継基板１０の外周縁に添った矩形枠状領域には外部接続パッド２１群と同一の数の中継パッド群１３が形成されている。なお、中継パッド１３は、チップ側パッド１２と同数であるが、チップ側パッド１２群が中継基板１０の内周側に位置する一方で中継パッド１３群は外周側の矩形枠状領域に位置しているから、内周側よりも広い面積を利用できるようになっており、従って各中継パッド１３間の形成ピッチはチップ側パッド１２の形成ピッチに比べて広く（例えば直径１２５μｍのパッドが２５０μｍピッチで形成）されている。そして、上記の各チップ側パッド１２とこれに対応する各中継パッド１３との間には、チップ側パッド１２群から中継基板１０の外周側に展開して延びる中継配線１４が形成されている。
一方、中継基板１０には、上述のような表面回路パターン１１が形成されているほか、例えば図４に示す概略的な等価回路のように各種の受動素子が薄膜形成加工及び金属微細加工プロセスにより形成されている。半導体チップ２０のＩ／Ｏ端子Ｉ／Ｏ ０〜Ｉ／Ｏ ３に接続されるチップ側パッド１２とそれに対応する中継パッド１３との間にはインピーダンスマッチングのためのダンパ抵抗１６が設けられ、Ｉ／Ｏ端子Ｉ／Ｏ ０〜Ｉ／Ｏ ３に接続される中継配線１４と、Ｉ／Ｏ端子用の電源端子ＶＤＤＱ，ＶＳＳＱに接続される中継配線１４との間にクランプダイオード１５が設けられている。また、Ｉ／Ｏ端子Ｉ／Ｏ ０〜Ｉ／Ｏ ３に接続される中継配線１４と、Ｉ／Ｏ端子用の電源端子ＶＤＤＱに接続される中継配線１４との間には、プルアップ抵抗１７（或いはプルダウン抵抗）が設けられている。
ダンパ抵抗１６は、ポリシリコンの配線抵抗や金属抵抗によって得られる比較的低い抵抗（１０〜５０Ω）を用いる事が望ましい。クランプダイオード１５は、過電圧クランプ用のＥＳＤ保護回路であり、比較的高い耐圧と高速な応答が必要であり、比較的長い金属配線（１００〜５００μｍ）に並走したＰＮジャンクションを用いること、或いは２種類の金属とＳｉＯ２層からなるショットキーバリアダイオードを構成して高速クランプを実現することが望ましい。プルアップ抵抗１７（或いはプルアップ抵抗）は、通常４．７ＫΩ近傍の抵抗値或いはそれ以上の高抵抗が用いられる。この種の抵抗は、中継基板１０としてＰ−Ｓｕｂｓｔｒａｔｅを使用してＮ−Ｗｅｌｌを構成し、Ｐ＋を拡散して得られる拡散抵抗により構成する方法と比抵抗の高い金属（例えばＮｉ、Ｃｒ等）を用いた金属プレーティング等を用いることにより小さなリソースで高抵抗が得られる。
さらに、Ｉ／Ｏ端子用の電源端子ＶＤＤＱ，ＶＳＳＱに接続されるチップ側パッド１２対の間には、半導体チップ２０の搭載領域に重なるように、すなわち半導体チップ２０の直上に位置して、複数のバイパスコンデンサ１８が設けられている。このバイパスコンデンサ１８は、模式的に表した図４では４個だけを示しているが、実際には、Ｉ／Ｏ端子用の電源端子対毎に（６４ビットＩ／Ｏで電源端子対が３２対ある場合には３２個、或いは電源端子１対に対して複数の場合にはその複数倍３２×ｎ個の）バイパスコンデンサ１８が形成されている。
各バイパスコンデンサ１８は図５に示す構造で、次のようにして製造されている。すなわち、中継基板１０の表面（下面）に第１面電極１８Ａを、例えば金属のスパッタリング手法又はメッキ手法によって形成する。これは対をなす電源端子のうち一方の電源端子に接続される。また、図６（Ａ）に示すように、この第１面電極１８Ａと同時に、その第１面電極１８Ａの引き出し線部１８Ｂ及びＩ／Ｏ端子用の信号配線１８Ｃを同一金属によって同一工程で形成することが工程の簡略化の面から望ましい。
次に、図６（Ｂ）に示すように、全ての第１面電極１８Ａの上に被せるようにして、ＩＴＯやＳＴＯ等の金属酸化物の膜からなる誘電体層１８Ｄを、各バイパスコンデンサ１８に共通の一枚の誘電体層として形成する。なお、これは各第１面電極１８Ａの上に個別に形成してもよい。
この誘電体層１８Ｄは、例えば本出願人の出願に係る特開２００８−１４１１２１号公報に記載されているように、誘電体層の原料となる金属酸化物を溶解した溶液を超音波振動によってエアロゾル化してキャリアガスと共に加熱しつつシリコン基板上或いはガラス基板上に供給し、シリコン基板或いはガラス基板を例えば大気中で数百度に加熱することで金属酸化物の薄膜として成膜させるエアロゾルデポジション法によって形成することが望ましい。
次に、誘電体層１８Ｄの上に被せるようにして、第１面電極１８Ａと同様にスパッタリング法やメッキ法によって第２面電極１８Ｅを形成する。この各第２面電極１８Ｅは前述の第１面電極１８Ａと同形・同大の矩形状をなす電極で、第１面電極１８Ａの場合と同様に、ただしこれとは信号配線１８Ｃに関して反対側に位置するようにして引き出し線部１８Ｆを一体に形成する（図６（Ｃ）参照）。これにより、図５に示すように、中継基板１０上に第１面電極１８Ａ、誘電体層１８Ｄ、第２面電極１８Ｅがこの順に積層されたバイパスコンデンサ１８がＩ／Ｏ端子用の各電源端子ＶＤＤＱ，ＶＳＳＱ対毎に形成されたことになる。
このようにバイパスコンデンサ１８を形成した後に、それらのバイパスコンデンサ１８群に重なるように前述の半導体チップ２０を配置すると、前述したようにバイパスコンデンサ１８を構成する第１及び第２の面電極１８Ａ、１８Ｅにはそれぞれ引き出し線部１８Ｄ，１８Ｆが一体に形成されており、これらは半導体チップ２０を中継基板１０に接続するためのランドを兼ねているから、半導体チップ２０の外部接続パッド２１群のうち、Ｉ／Ｏ端子Ｉ／Ｏ＃，Ｉ／Ｏ＃＋１及びそれらのための電源端子ＶＤＤＱ，ＶＳＳＱ対が信号配線１８Ｃ並びに第１面電極１８Ａの引き出し線部１８Ｂ及び第２面電極１８Ｅの引き出し線部１８Ｆに対しリフロー半田付けによって接続されることになる。
次に、ポストアレイ３０は，その製造方法を後に詳述するが、図７に示すように、絶縁性樹脂３２内に導電路としての複数本の金属線３４を埋め込むように配置して形成したもので、絶縁性樹脂３２が各金属線３４の周りに位置することで各金属線３４が相互に絶縁された状態で相互間隔（配置ピッチ）がほぼ一定に保持され、金属線３４の両端面は絶縁性樹脂３２の両端面と面一になっている。絶縁性樹脂３２としては、その線熱膨張係数がプリント配線基板５０の線熱膨張係数（約１５ｐｐｍ）よりも小さく、半導体チップ２０を構成するシリコン基板の線熱膨張係数（約４ｐｐｍ）よりも大きい合成樹脂が選択されている。また、絶縁性樹脂３２は、金属線３４の撓み変形を許容する程度の柔軟性を有するものである。
ポストアレイ３０のうち、中継基板１０に接続される上面３２Ａには金属線３４の端面に重ねて例えば金のフラッシュメッキによって多数の第１パッド３６が形成され、プリント配線基板５０のパッド５１群に接続される下面３２Ｂには、同様に金属線３４の端面に重ねて第２パッド３８が設けられている。第１パッド３６及び第２パッド３８は、各金属線３４に一対一で対応するように絶縁性樹脂３２の表裏両面に所定のピッチで複数個形成されている。なお、第１パッド３６と第２パッド３８の表面には、それぞれ後から半田ボールを付着・溶融させることによって半田バンプ４０が形成されている。
前述したように、中継基板１０の下面にはその周縁部の矩形領域に多数の中継パッド１３が縦横方向に所定のピッチで形成されている。そこで、この中継基板１０の下面には、上述した構造のポストアレイ３０が、例えば矩形の各辺に対応する計４個のポストアレイ３０Ａ〜３０Ｄに分けて取り付けられている。これらのポストアレイ３０Ａ〜３０Ｄは、後述する製造方法により集合ポストアレイとして一括形成された後に切断することで個片化されたものである。
なお、中継基板１０への各ポストアレイ３０Ａ〜３０Ｄ及び半導体チップ２０の実装はウエハレベルで行われるものである。すなわち、中継基板１０を形成するためのシリコンウエハー６０に、所要個数の各中継基板１０にそれぞれ対応する配線パターン及び受動素子群が薄膜形成加工及び金属微細加工プロセスによりによって製造された後であって、そのシリコンウエハー６０がダイシングにより個片に分割切断される前に、図８に示すように各ポストアレイ３０Ａ〜３０Ｄが半導体チップ２０と共にシリコンウエハー６０の所定位置に配置され、リフロー工程を経て半田接続される。その後、シリコンウエハー６０の裏面にテーピングを施した上で、一枚ずつの中継基板１０に分断するダイシングラインに沿って切断することで、それぞれポストアレイ３０Ａ〜３０Ｄ及び半導体チップ２０を一体化した中継基板１０、すなわち完成された多数個の各半導体装置１が一気に製造される。なお、図８においても、実際には半導体チップ２０の個数は極めて多いため、それを単に１２個に簡略化して示してある。
２．ポストアレイ３０の製造方法
次に、図９を用いてポストアレイ３０の製造方法の一例について説明する。
この製法例ではポストアレイ３０を、絶縁性樹脂３２と金属線３４とによって製造する。絶縁性樹脂３２は、図９の上下方向において金属線３４を区画する層間スペーサ３２Ａと、左右方向において金属線３４を区画する列間スペーサ３２Ｂとからなり、熱又は紫外線により固化する周知タイプのものが使用可能である。
このタイプの樹脂で形成した層間スペーサ３２Ａは表面が粘着性を有しており、例えば厚さ約４００μｍの平坦な一枚物のシートである。列間スペーサ３２Ｂは、例えば厚さ４００μｍ、幅４００μｍの四角柱状をなす。なお、多数本の列間スペーサ３２Ｂに代えて、多数の平行スリットを形成した一枚物の樹脂シートであってもよい。金属線３４は例えば直径４００μｍの円柱形状をしており、銅又は銅合金、或いはアルミニウム等の低抵抗金属からなる。
ポストアレイ３０を製造するには、まず、層間スペーサ３２Ａの表面に沿わせて、金属線３４と列間スペーサ３２Ｂとを交互に平行に敷き詰めて単位構造シート３５を形成する。図８では、紙面垂直方向に金属線３４の軸方向が向いた状態を描いている。この結果、単位構造シート３５は、層間スペーサ３２Ａの一方の面に、金属線３４と列間スペーサ３２Ｂとによって１２５μｍの厚みの層を形成したものとなる。
次に、複数枚の単位構造シート３５を層間スペーサ３２Ａの厚さ方向に複数枚張り合わせて積層構造体を形成して厚さ方向及び幅方向から少し圧縮して隙間をなくし、この積層構造体に熱を加え又は紫外線を照射して、層間スペーサ４１及び列間スペーサ４２を固化させる（柔軟性を完全に失わせることを意味するものではない）。これにより、多数本の金属線３４が層間スペーサ３２Ａ及び列間スペーサ３２Ｂによって、相互に平行を保つように間隔保持された状態に固定され、あたかも絶縁樹脂の中に多数本の金属線３４が埋め込まれたような状態となる。このとき、直径１２５μｍの各金属線３４は、その軸方向と直交する面に関して縦横に２５０μｍピッチで配置されることになる。
この後、固化した積層構造体を、金属線３４を横断する面に沿って例えば２００μｍないし５００μｍ毎の所望の間隔で多数枚のシート状にスライスする。これによって、絶縁樹脂及び金属線３４が切断されて、その切断間隔に相当する厚さ寸法の絶縁性樹脂３２を有し、その樹脂層中に上記の切断間隔に相当する長さ寸法の金属線３４を埋設した形態の集合ポストアレイ（図示せず）が形成される。この後、その集合ポストアレイの両面において、金フラッシュメッキにより金属線３４の両端にそれぞれパッドを形成し、さらに各パッドに対応する位置に開口を設けたレジスト膜を印刷あるいはフォトリソグラフィ手法によって形成した上で、それらの開口に半田ボールを置いて加熱処理することで、多数の半田バンプが表面に付着したシート状の集合ポストアレイとすることができる。
そして、これをそれぞれ所要数の金属線３４を有する個片に切断することで前述したポストアレイ３０Ａ〜３０Ｄを形成することができる。なお、ポストアレイ３０Ａ〜３０Ｄは、全て例えば図２に示したように４列３２段の計１２８本の金属線３４を有するように小片に標準化されており、小片化された複数枚（図２では４枚）を各半導体チップ２０に接合してある。このとき、各ポストアレイ３０Ａ〜３０Ｄは図２に示すように、隣接するものの配置方向が縦横交互になるように配置されており、かつ、相互に空隙を有して並ぶ形態としてある。各ポストアレイ３０Ａ〜３０Ｄは、例えば半導体チップ２０の各電極端子１４に接触するように載置し、その状態でリフロー半田付けによって接合するようにすれば、リフロー時に溶融した半田の表面張力によって各ポストアレイ３０Ａ〜３０Ｄが半導体チップ２０に対して浮き上がって自然と最適な接合位置に移動し、いわゆるセルフアライメントが可能になる。
３．本実施形態の効果
このように、本実施形態の半導体装置１は、中継基板１０に半導体チップ２０とポストアレイ３０とが一体化された構造で、これを一つのパッケージ化された独立の部品として扱うことができる。この構成で、中継基板１０の表面に形成した表面回路パターン１１及びポストアレイ３０を介して半導体チップ２０がプリント配線基板５０に接続されることになる。
表面回路パターン１１は、中継基板１０の中央に位置する半導体チップ２０からその外周側に放射状に展開して延びて中継パッド１３群に連なる形態であるから、中継基板１０の中央側に位置するチップ側パッド１２群の形成ピッチは、外周側に位置する中継パッド１３群の形成ピッチに比較して狭くなる。従って、外周側の中継パッド１３群の形成ピッチがプリント配線基板５０の配線ピッチの制約を受けて比較的広くなるという事情があっても、内周側のチップ側パッド１２間の形成ピッチを十分に狭い間隔に設定することができるから、一般的なファインピッチの半導体チップ２０を使用することができる。
もちろん、中継基板１０の表面回路パターン１１は貫通孔を使わずに済む平面回路であり、中継基板１０の材質はシリコン或いはガラスであるから、一般的な半導体プロセスによって微細な表面回路パターン１１を高精度に形成することができ、製造コストを安価にすることができる。
また、中継基板１０は、半導体チップ２０の材質であるシリコンやガラス基板等を用いて形成する。半導体チップはこの中継基板の裏面に回路面を上に裏面を下に実装される。半導体チップの裏面全体は常にプリント基板の近傍に面しており半導体チップのシリコンのフラット面でプリント配線基板５０とシリコンゴム等を介してプリント配線基板５０と大面積の接点を持つことが出来るため半導体チップ２０の熱の放散性に優れ、半導体チップ２０の温度上昇が少ないという構造上の利点を有している。
さらに、中継基板１０と半導体チップ２０とはほぼ同等の線熱膨張率を有するから、仮に半導体チップ２０と中継基板１０との間に温度差が生じたとしても、半導体チップ２０と中継基板１０との半田接合部に作用する熱応力は中継基板を樹脂製とした従来構造のものに比べて大幅に少ないので、電気的接合の信頼性が高い。
一方、シリコン製或いはガラス製の中継基板１０と、一般に樹脂製であるプリント配線基板５０との間では線熱膨張率の相違が比較的大きい。しかし、本実施形態ではこれらの間はポストアレイ３０によって接続することとしており、そのポストアレイ３０は複数本の金属線３４が中継基板１０の表面に対して直交する方向に延びて形成され、かつ各金属線３４が絶縁性樹脂３２によって相互に絶縁された状態とされているから、金属線３４群が絶縁性樹脂３２と共に中継基板１０の面方向に沿うように撓むことによって熱応力が吸収される。したがって、一層、半田接合部分の信頼性を高く維持することができる。
しかも、本実施形態では、中継基板１０を薄膜形成加工及び金属微細加工プロセスによって受動素子及び微細配線可能なシリコン基板及びガラス基板としたことを利用して、中継基板１０に表面回路パターン１１を形成すると共に、半導体チップ２０の安定動作のために必要なクランプダイオード１５及び抵抗１７等の受動素子を中継基板１０に形成してある。このため、本実施形態の半導体装置１は、半導体チップ２０と共にその動作に必須となっている受動素子群がパッケージ化された１個の部品として扱うことができ、その結果、プリント配線基板５０側の回路構成を簡素化することができる。仮に、これらの受動素子１５〜１７群を半導体チップ２０自体に集積回路と同時に作り込むとすると受動素子群の専有面積が大きいためにチップサイズが大きくなって１個当たりのチップ単価が高くなるが、本実施形態では、能動素子であるトランジスタ群からなる高集積回路に特化することにより占有面積を減らし結果として安価な半導体チップ２０を使用することができる。また、プリント配線基板５０側の回路の都合によって、上記の受動素子群の特性変更の必要がある場合には中継基板１０のみを変更すればよいから、仕様変更に柔軟に対応することができる。
また、半導体チップとして半導体メモリーや画像処理チップ等を使用する場合、その半導体チップのＩ／Ｏ端子には比較的大きな電流が流れ込み・流れ出るため、本実施形態で示しているように（図３参照）、Ｉ／Ｏ端子の両側にＩ／Ｏ端子用の電源端子（ＶＤＤＱ，ＶＳＳＱ）が、内部ロジック回路のための電源端子（ＶＤＤ，ＶＳＳ）とは別に設けられている。半導体チップ２０を高速動作させるには、これら全ての電源端子を単に電源ラインに接続するだけでなく、電源ラインにバイパスコンデンサを接続して高速に電荷を供給することが望ましい。そこで、本実施形態では、中継基板１０を薄膜形成加工及び金属微細加工プロセスによって扱うことができるシリコン製の基板及びガラス製基板によって形成していることを利用して、中継基板１０の表面であって半導体チップ２０と重なる領域に、下部面電極１８Ａと誘電体層１８Ｄと上部面電極１８Ｅとからなるバイパスコンデンサ１８を形成することとし、その面電極１８Ａ，１８Ｅに半導体チップ２０のＩ／Ｏ用電源（ＶＤＤＱ，ＶＳＳＱ）のための外部接続パッド２１を接続する構成としているから、それらの電源端子（ＶＤＤＱ，ＶＳＳＱ）とバイパスコンデンサ１８との間は最小距離で結ばれることになる。このため、配線のインダクタンス成分を最小にしてバイパスコンデンサ１８の容量を最大限活用して半導体チップ２０の応答性を高めることができる。
一方、本実施形態のポストアレイ３０は、複数本の金属線３４を軸方向を揃えて並べ、かつ各金属線３４が絶縁性樹脂３２によって相互の間隔が保持された状態としたものを金属線３４を横断して切断することで製造したものを使用している。このポストアレイ３０は、半導体チップ２０や中継基板１０とは別部品として製造し、これを中継基板１０に組み合わせて使用する、中継基板１０の製造のスループットに全く影響を与えず、半導体装置１全体の生産性を高く維持することができる。また、もちろん半導体チップ２０とは別に製造されるから、その仕様を規格化して各種の半導体チップ２０に適用できる汎用部品化が可能であり、各種の半導体チップ２０に合わせた専用設計が不要となって、開発費や信頼性試験費用を大幅に削減することができる。また、半導体チップ２０の外部接続パッドにリフロー接続するだけの単純構造の部品であるから、半導体チップ２０のパッケージングコストを飛躍的に低減させることができる。
さらに、複数本の金属線３４を絶縁樹脂３２中に配置したものを金属線３４を輪切りするように切断して製造するものでは、このポストアレイ３０が厚く（金属線３４が長く）なるように製造しても、めっき法によって導電路を形成する場合のように導電路が長いほど製造時間が長くなるようなことはなく、また樹脂で固められたポストアレイ３０はハンドリングが容易であるため、生産性が高い。
しかも、このポストアレイ３０では切断間隔を調整することで、所望の厚さ寸法（絶縁性樹脂３２の厚さ寸法ないし金属線３４の長さ寸法に相当する）に設定できる。このため、その絶縁性樹脂３２の厚さを、中継基板１０とプリント配線基板５０との線熱膨張率の差に起因して発生しがちな熱応力の緩和に好適な寸法に設定することで、半田接合部の信頼性を一層高めることができる。また、本実施形態では、１枚の中継基板１０に対して複数個（４個）のポストアレイ３０を互いに間隔を空けて接合する構成としているから、各ポストアレイ３０の変形の自由度が高くなり、熱応力の緩和の面からより好都合である。
＜他の実施形態＞
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような種々の態様も本発明の技術的範囲に含まれる。
（１）上記実施形態では、ポストアレイ３０として金属線３４を絶縁性樹脂３２内に埋め込んだ形態のものを使用したが、本発明はこれに限らず、絶縁性樹脂によって相互に絶縁された状態となっている複数の導電路を有するものであればよく、その導電路としては金属線に限らず、金属箔であってもよい。また、金属線を使用する場合でも、銅、銅合金に限らず、アルミニウム等の低抵抗の金属材料であってもよく、多芯線を使用しても良い。
（２）金属線を使用してポストアレイを製造する場合、上記実施形態のように金属線３４を単位構造シート３５や層間スペーサ３２Ａによって区分して配置するに限らず、例えば熱融着性の樹脂で金属線を被覆した電線を複数本集合させて熱融着性樹脂を固化させ、その後に、金属線を横断するようにスライスしてもよい。
（３）また、上記実施形態では、ポストアレイ３０の１本の金属線３４に対してそれぞれ一つの第１パッド３６及び第２パッド３８を対応させているが、これに限らず、図１０に示すように、各１個の第１パッド３６及び第２パッド３８に対して、それらの直径よりも細い径寸法の複数本の金属線３４を対応させるようにしてもよい。このようにすると、ポストアレイ３０を製造する際に、第１パッド３６及び第２パッド３８を形成する位置が、予め予定されていた位置からずれてしまった場合でも、少なくとも１本の金属線３４が両パッド３６，３８に接触することになる。したがって、各パッド３５，３６の形成精度が低くてもよく、この面からも生産性を高めることができる。
（４）上記実施形態では、ポストアレイ３０が半導体チップ２０とガラスエポキシ製のプリント配線基板５０との間を接続する形態を例にして説明したが、回路基板は必ずしもガラスエポキシ等の有機材料系の回路基板でなくてもよく、シリコン基板及びガラス基板或いはその他の半導体等の無機材料系の回路基板であってもよい。
（５）中継基板１０の基板材質としては、ホウケイ酸ガラス、石英ガラス、ソーダガラス等のガラス製であってもよく、薄膜形成加工及び金属微細加工が実施可能であればよい。
（６）上記実施形態では、１枚の中継基板１０に１個の半導体チップ２０を搭載した例を示したが、これに限らず一枚の中継基板１０に複数個の半導体チップ２０を搭載してもよく、また、図１１に示すように中継基板１０に半導体チップ２０及びポストアレイ３０を搭載した半導体装置１を更にシリコン或いはガラス製の補助中継基板２００にポストアレイ３０を介して接続し、その補助中継基板１００に取り付けたポストアレイ３００を介して図示しないプリント配線基板に接続する中継基板の多段構成を採用することもできる。このようにすると、中継基板１００に薄膜形成加工及び金属微細加工プロセスによって周辺回路を形成して更に多機能化を図ることができる。加えて、図１２に示すように、複数の中継基板１０，１００をポストアレイ３０，３００を介して多段に積み上げて三次元的に構成したマルチチップの半導体パッケージとして更なる多機能化を図ることもできる。この場合、最上段以外の中継基板には上下段の電気接続のためのスルーホールを形成する必要があるため、それらの中継基板をガラス製とすることが好ましい。
（７）上記実施形態では、バイパスコンデンサ１８を図５に示すように、電源端子ＶＤＤＱ，ＶＳＳＱの一方に接続される第１面電極１８Ａを中継基板１０表面に形成し、他方に接続される第２面電極１８を誘電体層１８Ｄを介して第１面電極１８Ａに積層する構成としたが、これに限らず、図１３に示す構造でバイパスコンデンサ６５を構成しても良い。この構造では、まず中継基板１０の表面（好ましくは全面）に中間電極６１を形成する。この中間電極６１は、スパッタリング手法又はメッキ手法によって金属面電極として形成しても良いし、中継基板１０の材質がシリコンの場合には比抵抗が低い（数１０Ω以下）Ｐ型又はＮ型の拡散層を形成して金属電極の代わりにしてもよい。そして、その中間電極６１の表面（好ましくは全面）に誘電体層６２を上記実施形態と同様に形成する。このように全面に中間電極６１及び誘電体層６２を形成することとすると、マスキングないしエッチングのためのフォトリソ工程が不要になる。そして、さらにマスキングないしエッチング手法によって第１面電極６３及び第２面電極６４を形成し、これらが半田４０によって各電源端子ＶＤＤＱ，ＶＳＳＱに接続されるようにすればよい。
１：半導体装置、１０，１００：中継基板、１１：表面回路パターン、１２：チップ側パッド群、１３：中継パッド、１４：中継配線、１５：クランプダイオード、１８：バイパスコンデンサ、１８Ａ，１８Ｅ：面電極、２０：半導体チップ、３０，３００：ポストアレイ、３２：樹脂層、３４：金属線、４０：半田接合部、５０：プリント配線基板

Claims (2)

  1. プリント配線基板に実装される半導体装置であって、
    所定の半導体集積回路及びその半導体集積回路を外部回路に接続するための外部接続パッド群を備えた半導体チップと、シリコンウエハー或いはガラス基板からなる中継基板と、この中継基板の一方の表面に形成され、前記半導体チップの前記外部接続パッド群と半田を介して接続されたチップ側パッド群、このチップ側パッド群に連なって前記中継基板の外周側に展開して延びる中継配線群及び各中継配線の前記チップ側パッドとは反対側の端部に連なる中継パッド群からなる表面回路パターンと、複数の導電路が前記中継基板の表面に対して交差する方向に延びて形成され、かつ前記各導電路が絶縁性樹脂によって相互に絶縁された状態とされ、前記導電路の前記中継基板側の端部が前記中継パッドに接続され、前記導電路の前記中継基板とは反対側の端部が前記プリント基板側に接続されるポストアレイとを備え、前記表面回路パターンのチップ側パッド群は、前記外部接続パッド群と同一の数、大きさ及び形成ピッチで形成されているとともに、前記外部接続パッドに半田を介して接続され、前記中継基板のうち前記表面回路パターンを有する面には、１対の面電極の間に誘電体層を挟んだバイパスコンデンサが形成され、前記バイパスコンデンサを構成する前記面電極には、前記半導体チップのＩ／Ｏ用電源のための前記外部接続パッドが半田を介して接続されている、半導体装置。
  2. 前記半導体チップに、複数個の前記ポストアレイが互いに間隔を空けて接合されている請求項１に記載の半導体装置。
JP2012110753A 2012-05-14 2012-05-14 半導体装置 Expired - Fee Related JP5474127B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012110753A JP5474127B2 (ja) 2012-05-14 2012-05-14 半導体装置
US14/005,941 US9153549B2 (en) 2012-05-14 2013-02-12 Semiconductor device
PCT/JP2013/053218 WO2013172060A1 (ja) 2012-05-14 2013-02-12 半導体装置
CN201380000972.4A CN103582945B (zh) 2012-05-14 2013-02-12 半导体器件
KR1020137024769A KR101531552B1 (ko) 2012-05-14 2013-02-12 반도체 장치
EP13766876.0A EP2704189B1 (en) 2012-05-14 2013-02-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012110753A JP5474127B2 (ja) 2012-05-14 2012-05-14 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013011729A Division JP5531122B1 (ja) 2013-01-25 2013-01-25 半導体装置

Publications (2)

Publication Number Publication Date
JP2013239530A JP2013239530A (ja) 2013-11-28
JP5474127B2 true JP5474127B2 (ja) 2014-04-16

Family

ID=49583485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012110753A Expired - Fee Related JP5474127B2 (ja) 2012-05-14 2012-05-14 半導体装置

Country Status (6)

Country Link
US (1) US9153549B2 (ja)
EP (1) EP2704189B1 (ja)
JP (1) JP5474127B2 (ja)
KR (1) KR101531552B1 (ja)
CN (1) CN103582945B (ja)
WO (1) WO2013172060A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9842798B2 (en) 2012-03-23 2017-12-12 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming a PoP device with embedded vertical interconnect units
US8810024B2 (en) * 2012-03-23 2014-08-19 Stats Chippac Ltd. Semiconductor method and device of forming a fan-out PoP device with PWB vertical interconnect units
US9087765B2 (en) * 2013-03-15 2015-07-21 Qualcomm Incorporated System-in-package with interposer pitch adapter
KR20150144416A (ko) * 2014-06-16 2015-12-28 한국전자통신연구원 적층 모듈 패키지 및 그 제조 방법
JP2016039252A (ja) * 2014-08-07 2016-03-22 イビデン株式会社 プリント配線板およびその製造方法
WO2016052221A1 (ja) * 2014-09-30 2016-04-07 株式会社村田製作所 半導体パッケージおよびその実装構造
US9536824B2 (en) 2014-11-06 2017-01-03 Origin Gps Ltd. Dual sided circuit for surface mounting
KR102306719B1 (ko) * 2015-04-22 2021-09-30 삼성전기주식회사 인쇄회로기판, 그 제조방법, 및 전자부품 모듈
US20170179080A1 (en) * 2015-12-18 2017-06-22 Intel Corporation Semiconductor package interposer having encapsulated interconnects
US10104773B2 (en) * 2016-01-27 2018-10-16 Northrop Grumman Systems Corporation Resilient micro lattice electrical interconnection assembly
CN109075130B (zh) * 2016-05-24 2019-11-22 野田士克林股份有限公司 中间连接器、包括中间连接器的半导体装置和制造中间连接器的方法
US10319694B2 (en) * 2016-08-10 2019-06-11 Qualcomm Incorporated Semiconductor assembly and method of making same
JP6707486B2 (ja) * 2017-03-23 2020-06-10 キオクシア株式会社 半導体デバイス及び電子機器
KR20190018812A (ko) 2017-08-16 2019-02-26 삼성전기주식회사 반도체 패키지와 이를 구비하는 전자 기기
US11006524B2 (en) * 2017-09-08 2021-05-11 Apple Inc. Circuit board interposer
KR102400748B1 (ko) * 2017-09-12 2022-05-24 삼성전자 주식회사 인터포저를 포함하는 전자 장치
US11328861B2 (en) * 2017-11-28 2022-05-10 Noda Screen Co., Ltd. LC resonance element and resonance element array
CN108091621A (zh) * 2017-12-21 2018-05-29 乐健科技（珠海）有限公司 内嵌开关芯片的器件模组及其制作方法
JP7316034B2 (ja) * 2018-11-14 2023-07-27 ローム株式会社 ドライバ回路
KR101979265B1 (ko) * 2019-01-28 2019-08-28 이민희 전력 반도체 모듈 패키지 및 이의 제조방법
JP2022033633A (ja) 2020-08-17 2022-03-02 キオクシア株式会社 半導体装置
CN114501791A (zh) * 2020-11-12 2022-05-13 荣耀终端有限公司 电路板组件及电子设备

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247932B1 (en) * 2000-05-19 2007-07-24 Megica Corporation Chip package with capacitor
JP4004333B2 (ja) 2001-06-05 2007-11-07 松下電器産業株式会社 半導体モジュール
US7385286B2 (en) 2001-06-05 2008-06-10 Matsushita Electric Industrial Co., Ltd. Semiconductor module
JP2003204015A (ja) 2002-01-10 2003-07-18 Oki Electric Ind Co Ltd 半導体装置、半導体装置の製造方法、及びインターポーザ基板の製造方法
WO2004047167A1 (ja) * 2002-11-21 2004-06-03 Nec Corporation 半導体装置、配線基板および配線基板製造方法
US7271476B2 (en) * 2003-08-28 2007-09-18 Kyocera Corporation Wiring substrate for mounting semiconductor components
TWI221336B (en) * 2003-08-29 2004-09-21 Advanced Semiconductor Eng Integrated circuit with embedded passive component in flip-chip connection and method for manufacturing the same
JP2006245289A (ja) 2005-03-03 2006-09-14 Casio Micronics Co Ltd 半導体装置及び実装構造体
JP4647505B2 (ja) 2006-01-26 2011-03-09 富士通株式会社 構造体および配線基板並びに配線付き構造体の製造方法
JP4957163B2 (ja) 2006-10-10 2012-06-20 株式会社村田製作所 複合部品
JP2010103520A (ja) * 2008-09-29 2010-05-06 Hitachi Chem Co Ltd 半導体素子搭載用パッケージ基板とその製造方法
US8168470B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound
JP4833307B2 (ja) * 2009-02-24 2011-12-07 インターナショナル・ビジネス・マシーンズ・コーポレーション 半導体モジュール、端子板、端子板の製造方法および半導体モジュールの製造方法
US8143097B2 (en) * 2009-09-23 2012-03-27 Stats Chippac, Ltd. Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP
US8411459B2 (en) * 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
US9173299B2 (en) * 2010-09-30 2015-10-27 KYOCERA Circuit Solutions, Inc. Collective printed circuit board
KR101069488B1 (ko) * 2011-05-13 2011-09-30 주식회사 네패스 인터포져 블럭이 내장된 반도체 패키지

Also Published As

Publication number Publication date
KR101531552B1 (ko) 2015-06-26
US20140070368A1 (en) 2014-03-13
EP2704189A1 (en) 2014-03-05
EP2704189B1 (en) 2018-08-29
US9153549B2 (en) 2015-10-06
WO2013172060A1 (ja) 2013-11-21
CN103582945B (zh) 2016-10-12
KR20140012680A (ko) 2014-02-03
CN103582945A (zh) 2014-02-12
JP2013239530A (ja) 2013-11-28
EP2704189A4 (en) 2015-10-07

Similar Documents

Publication Publication Date Title
JP5474127B2 (ja) 半導体装置
JP4674113B2 (ja) 半導体装置及びその製造方法
EP2769412B1 (en) Microelectronic package with stacked microelectronic units and method for manufacture thereof
JP2009044110A (ja) 半導体装置及びその製造方法
JP2014512688A (ja) フリップチップ、フェイスアップおよびフェイスダウンセンターボンドメモリワイヤボンドアセンブリ
US9478525B2 (en) Semiconductor device
JP6511695B2 (ja) 半導体装置およびその製造方法
TW201705429A (zh) 堆疊封裝以及製造該堆疊封裝的方法
KR20150050404A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2009518825A (ja) 積層型マイクロエレクトロニクスパッケージ
KR20150073472A (ko) 접속 조인트부의 크랙이 억제된 칩 내장형 패키지
WO2014088071A1 (ja) 半導体装置
JP2010135391A (ja) 半導体装置及び半導体装置の製造方法
JP2015099885A (ja) 半導体装置および半導体装置の製造方法
KR20150122679A (ko) 위치 반전을 갖는 마이크로 전자 유닛 및 패키지
US9728507B2 (en) Cap chip and reroute layer for stacked microelectronic module
JP2015130492A (ja) 半導体モジュール
CN110854084B (zh) 半导体封装及制造半导体封装的方法
JP5531122B1 (ja) 半導体装置
US20140167251A1 (en) Semiconductor device, semiconductor module, and manufacturing method for semiconductor device
TWI582905B (zh) 晶片封裝結構及其製作方法
TWI578451B (zh) Semiconductor device
US10777529B2 (en) Semiconductor device and method for manufacturing same
CN114121924A (zh) 半导体封装
JP2011222901A (ja) 半導体装置

Legal Events

Date Code Title Description
A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20131114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140204

R150 Certificate of patent or registration of utility model

Ref document number: 5474127

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees