CN114121924A - 半导体封装 - Google Patents

半导体封装 Download PDF

Info

Publication number
CN114121924A
CN114121924A CN202110827884.8A CN202110827884A CN114121924A CN 114121924 A CN114121924 A CN 114121924A CN 202110827884 A CN202110827884 A CN 202110827884A CN 114121924 A CN114121924 A CN 114121924A
Authority
CN
China
Prior art keywords
redistribution
pattern
corner
region
ground pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110827884.8A
Other languages
English (en)
Inventor
金炳镐
辛成真
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114121924A publication Critical patent/CN114121924A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种半导体封装包括基板、布置在基板中并具有芯片焊盘的至少一个半导体芯片、以及覆盖基板的下表面并包括第一重分布布线和第二重分布布线以及虚设图案的重分布布线层，第一重分布布线和第二重分布布线堆叠在至少两个高度上并连接到芯片焊盘。第一重分布布线和第二重分布布线布置在重分布布线层的重分布区域中，并且虚设图案在重分布区域外侧的外部区域中延伸以分别部分地覆盖重分布布线层的角部。

Description

半导体封装
相关申请的交叉引用
本申请要求于2020年8月27日向韩国知识产权局(KIPO)提交的韩国专利申请No.10-2020-0108511的优先权，该专利申请的内容通过引用整体并入本文。
技术领域
本发明构思涉及一种半导体封装和制造半导体封装的方法，更具体地，涉及一种扇出型半导体封装及其制造方法。
背景技术
具有相对较薄厚度的扇出型封装可以包括边框、设置在边框的下表面上的正面重分布布线层和边框的上表面上的背面重分布布线层。然而，由于封装的各个组件之间的热膨胀系数不同，因此封装的外围区域的相对脆弱的角部(例如，与外围区域的拐角相距2mm至3mm内的拐角区域)在加热时可能卷起，从而导致微笑翘曲。
发明内容
示例实施例提供了一种能够减小总封装厚度并防止翘曲的半导体封装。
示例实施例提供了一种制造半导体封装的方法。
根据本发明构思的实施例，一种半导体封装包括：具有腔体的基板，所述腔体从所述基板的上表面延伸到所述基板的下表面；至少一个半导体芯片，设置在所述基板的所述腔体内并且具有多个芯片焊盘；以及重分布布线层，设置在所述基板的所述下表面上并且包括第一重分布布线和第二重分布布线以及多个虚设图案，所述第一重分布布线和所述第二重分布布线堆叠在至少两个高度上并且连接到所述多个芯片焊盘。所述重分布布线层包括四个外侧表面，并且所述第一重分布布线和所述第二重分布布线布置在所述重分布布线层的重分布区域中。所述重分布区域是所述重分布布线层的由四条线限定的区域，所述四条线平行所述于重分布布线层的所述四个外侧表面延伸以形成所述重分布区域的外部矩形。所述多个虚设图案设置在所述重分布布线层的在所述重分布布线层的所述重分布区域外侧的外部区域上，以分别部分地覆盖所述重分布布线层的多个角部。由所述重分布区域的所述外部矩形和所述多个角部创建的形状的最外边界形成非矩形的形状。
根据本发明构思的实施例，一种半导体封装包括：重分布布线层，包括第一重分布布线和第二重分布布线以及多个延伸图案，所述第一重分布布线和所述第二重分布布线堆叠在至少两个高度上；至少一个半导体芯片，布置在所述重分布布线层上并且具有电连接到所述第一重分布布线和所述第二重分布布线的多个芯片焊盘；以及模制基板，设置在所述重分布布线层的上表面上并且覆盖所述至少一个半导体芯片。所述重分布布线层包括四个外侧表面、以及布置在所述重分布布线层的重分布区域中的所述第一重分布布线和所述第二重分布布线。所述重分布区域是所述重分布布线层的由四条线限定的区域，所述四条线平行所述于重分布布线层的所述四个外侧表面延伸以形成所述重分布区域的矩形。所述多个延伸图案设置在所述重分布布线层的在所述重分布布线层的所述重分布区域外侧的外部区域上，以分别部分地覆盖所述重分布布线层的多个角部。
根据本发明构思的实施例，一种半导体封装包括：具有腔体的基板，所述腔体从所述基板的上表面延伸到所述基板的下表面；至少一个半导体芯片，设置在所述基板的所述腔体中并且具有多个芯片焊盘；重分布布线层，设置在所述基板的所述下表面上并且包括第一重分布布线和第二重分布布线以及多个虚设图案，所述第一重分布布线和所述第二重分布布线堆叠在至少两个高度上并且连接到所述多个芯片焊盘；以及多个外部连接构件，设置在所述重分布布线层的外表面上并且电连接到所述第一重分布布线和所述第二重分布布线。所述重分布布线层包括四个外侧表面，并且所述第一重分布布线和所述第二重分布布线布置在所述重分布布线层的重分布区域中。所述重分布区域是所述重分布布线层的由四条线限定的区域，所述四条线平行所述于重分布布线层的所述四个外侧表面延伸以形成所述重分布区域的矩形。所述多个虚设图案设置在所述重分布布线层的在所述重分布布线层的所述重分布区域外侧的外部区域上，以分别部分地覆盖所述重分布布线层的多个角部。所述多个外部连接构件的一部分设置在所述重分布区域的第一区域上，所述重分布区域的所述第一区域在所述多个虚设图案与所述至少一个半导体芯片之间。
根据示例实施例，作为扇出型封装的半导体封装可以包括设置在半导体芯片外侧的区域中的核心基板以及覆盖核心基板的下表面的下重分布布线层。半导体封装可以包括在核心基板的未形成金属布线的第一外部区域中延伸以覆盖其角部的第一虚设图案。此外，半导体封装可以包括在重分布布线层的未形成重分布布线的第二外部区域中延伸以覆盖其角部的第二虚设图案。
因此，第一虚设图案和第二虚设图案可以设置在半导体封装的外围区域中的角部中以相对增加角部中的热膨胀系数。因此，第一虚设图案和第二虚设图案可以用作增强图案以防止角部在高温范围内向上卷起的弯曲现象。
附图说明
通过以下结合附图的详细描述，将更清楚地理解示例实施例。图1至图30表示本文所述的非限制性示例实施例。
图1是示出了根据示例实施例的半导体封装的截面图。
图2是示出了图1中的半导体封装的平面图。
图3是示出了图1中的核心基板的第一布线层的一部分的平面图。
图4是示出了图3中的第一虚设图案的放大平面图。
图5A是示出了图1中的重分布布线层的第一重分布布线层的平面图。图5B是示出了图1中的重分布布线层的第一重分布布线层的一部分的平面图。
图6是示出了图5A中的第三虚设图案的放大平面图。
图7至图20是示出了根据示例实施例的制造半导体封装的方法的截面图。
图21是示出了根据示例实施例的半导体封装的截面图。
图22是示出了图21中的半导体封装的平面图。
图23是示出了图21中的重分布布线层的第一重分布布线层的一部分的平面图。
图24至图28是示出了根据示例实施例的制造半导体封装的方法的截面图。
图29是示出了根据示例实施例的半导体封装的截面图。
图30是示出了根据示例实施例的半导体封装的截面图。
具体实施方式
在下文中，将参考附图详细解释示例实施例。
图1是示出了根据示例实施例的半导体封装的截面图。图2是示出了图1中的半导体封装的平面图。图3是示出了图1中的核心基板的第一布线层的一部分的平面图。图4是示出了图3中的第一虚设图案的放大平面图。图5A是示出了图1中的重分布布线层的第一重分布布线层的平面图。图5B是示出了图1中的重分布布线层的第一重分布布线层的一部分的平面图。图6是示出了图5A中的第三虚设图案的放大平面图。图1是沿图2中的线A-A’截取的截面图。图3和图5B是示出了图2中的部分“B”的平面图。
参考图1至图6，半导体封装10可以包括具有腔体106的核心基板100、布置在核心基板100的腔体106中的至少一个半导体芯片200、以及核心基板100的下表面104上的重分布布线层300。半导体封装10还可以包括设置在核心基板100的上表面102上的背面重分布布线层和设置在重分布布线层300的外表面上的外部连接构件400。
在示例实施例中，半导体封装10可以包括核心基板100，该核心基板100被设置为围绕半导体芯片200的基础基板。核心基板100可以包括核心连接布线120，核心连接布线120设置在布置有半导体芯片200的区域外侧的扇出区域中。核心连接布线120可以用作半导体芯片200的电连接路径。因此，半导体封装10可以被设置为扇出型封装。在实施例中，半导体封装10可以被设置为其上堆叠有第二封装的单元封装。
半导体封装10可以是系统级封装(SIP)。例如，一个或多个半导体芯片可以布置在核心基板100中。包括逻辑电路的逻辑芯片和/或存储器芯片可以设置在核心基板100的腔体106中。逻辑芯片可以是控制存储器芯片的控制器。存储器芯片可以包括各种存储电路，例如动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、闪存、相变随机存取存储器(PRAM)、电阻式随机存取存储器(ReRAM)、铁电随机存取存储器(FeRAM)、磁阻随机存取存储器(MRAM)等。
在示例实施例中，核心基板100可以具有彼此相对的第一表面(上表面)102和第二表面(下表面)104。核心基板100在其中间区域中可以具有腔体106。腔体106可以从核心基板100的第一表面102延伸到核心基板100的第二表面104。
如图2中所示，半导体封装10可以包括在第二方向(Y方向)上延伸并且在与第二方向不同(例如，垂直)的第一方向(X方向)上彼此隔开的第一侧表面S1和第二侧表面S2、以及在第一方向上延伸并且在第二方向上彼此隔开的第三侧表面S3和第四侧表面S4。当在平面图中观察时，半导体封装10可以具有矩形形状。半导体封装可以包括四个拐角C1、C2、C3和C4，对应于核心基板100的四个拐角。在下文中，附图标记C1、C2、C3和C4也指示核心基板100的四个拐角。核心基板100的外表面以及重分布布线层300的与核心基板100的外表面相对应的外表面可以构成半导体封装10的第一侧表面至第四侧表面S1、S2、S3和S4。半导体封装10的第一侧表面至第四侧表面S1、S2、S3和S4可以对应于核心基板100的四个外侧表面以及重分布布线层300的四个外侧表面。在下文中，附图标记S1、S2、S3和S4还指示核心基板100和重分布布线层300各自的四个外侧表面。
核心基板100可以包括由腔体106的周边和核心基板100的四个外侧表面Sl、S2、S3和S4限定的边框区域FR。例如，边框区域FR可以是核心基板的在腔体106的周边与核心基板100的四个外侧表面S1、S2、S3和S4之间的区域。边框区域FR可以包括第一布线区域WR1、第一布线区域WR1外侧的第一外部区域PR1以及第一布线区域WR1内侧的第一内部区域IR1。
在示例实施例中，核心基板100可以包括多个堆叠的绝缘层110和112以及设置在绝缘层中的核心连接布线120。多个核心连接布线120可以设置在设有半导体芯片(管芯)200的区域外侧的扇出区域中，以用于与半导体芯片200电连接。
例如，核心基板100可以包括第一绝缘层110和堆叠在第一绝缘层110上的第二绝缘层112。核心连接布线120可以包括第一金属布线122、第一接触部123、第二金属布线124、第二接触部125和第三金属布线126。第一金属布线122可以设置在核心基板100的第二表面104上，第二表面104对应于第一绝缘层110的下表面。在实施例中，第一金属布线122可以掩埋在第一绝缘层110中，并且第一金属布线122的至少一部分可以从第二表面104暴露。第三金属布线126可以设置在核心基板100的第一表面102上，第一表面102对应于第二绝缘层112的上表面。在实施例中，第三金属布线126的至少一部分可以设置在第一表面102之上，并且可以从第一表面102暴露。绝缘层和核心连接布线的数量和布置不限于此。诸如“第一”、“第二”、“第三”等序数可以仅用作某些元素、步骤等的标签，以将这些元素、步骤等彼此区分。说明书中未使用“第一”、“第二”等描述的术语在权利要求中仍可以称为“第一”或“第二”。此外，用特定序数(例如，特定权利要求中的“第一”)提及的术语可以在别处用不同序数(例如，说明书或另一权利要求中的“第二”)来描述。
在示例实施例中，核心基板100可以包括至少两个堆叠的布线层。核心基板100可以包括设置在至少一个布线层中的虚设图案。虚设图案可以布置在第一外部区域PR1中。当半导体封装10具有第一拐角至第四拐角C1、C2、C3和C4时，四个第一虚设图案132可以分别从第一接地图案122b的四个拐角122b-C1、122b-C2、122b-C3、122b-C4朝向核心基板100的四个拐角C1、C2、C3和C4延伸。第一虚设图案132可以是第一接地图案122b的分别朝向核心基板100的四个拐角C1、C2、C3和C4的延伸角部。本文讨论的各种虚设图案也可以被称为“延伸图案”。
例如，核心基板100可以包括处于三个高度上的第一布线层至第三布线层。核心连接布线120的第一布线层可以包括布置在第一布线区域WR1中的第一金属布线122和第一外部区域PR1中的第一虚设图案132。核心连接布线120的第二布线层可以包括布置在第一布线区域WR1中的第二金属布线124和第一外部区域PR1中的第二虚设图案134。核心连接布线120的第三布线层可以包括布置在第一布线区域WR1中的第三金属布线126。因此，虚设图案可以分别设置在核心基板100的第一布线层至第三布线层之中的第一布线层和第二布线层中。第一虚设图案132可以与第一金属布线122形成在相同的平面(例如，第一下绝缘层310)上。在实施例中，第一虚设图案132可以与第一金属布线122形成在相同的高度上。第二虚设图案134可以与第二金属布线124形成在相同的平面(例如，第一绝缘层110)上。在实施例中，第二虚设图案134可以与第二金属布线124形成在相同的高度上。
如图3和图4中所示，第一金属布线122可以包括第一信号图案122a和第一接地图案122b。为了简化描述，图3和图4示出了与核心基板100的第一拐角C1相邻的角部，并且下面对其进行描述。类似的描述将适用于与核心基板100的拐角C2、C3和C4相邻的其他角部。在实施例中，第一接地图案122b可以电气接地，并且第一信号图案122a可以是连接到半导体芯片200的信号路径的一部分。与第一接地图案122b的延伸角部相对应的第一虚设图案132可以接地，并且抑制核心基板100的拐角翘曲。第一金属布线122还可以包括第一电力图案(未示出)。第一接地图案122b可以包括具有多个通孔123H的金属图案。例如，金属图案可以包括金属材料如铜(Cu)。通孔可以具有圆柱或多边形柱的形状。
第一信号图案122a、第一接地图案122b和第一电力图案可以布置在第一布线区域WRI中。第一虚设图案132可以设置在第一外部区域PR1中，并且可以从第一接地图案122b的第一拐角122b-C1朝向核心基板100的第一拐角C1延伸，以覆盖核心基板100的在核心基板100的第一拐角C1与第一接地图案122b的第一拐角122b-C1之间的至少一部分。在实施例中，第一虚设图案132可以沿着第一延伸线E1延伸，其中第一接地图案122b的第一拐角122b-C1和第一虚设图案132的第一拐角132-C1设置在第一延伸线E1上。在实施例中，核心基板100的第一拐角C1也可以设置在第一延伸线E1上。本发明构思不限于此。在实施例中，核心基板100的第一拐角C1未设置在第一延伸线E上，并且第一延伸线E1与连接到核心基板100的第一拐角C1的外表面S1和S3之一相交。第一虚设图案132可以与第一接地图案122b一体地设置。因此，第一虚设图案132可以包括与第一接地图案122b相同的金属材料(例如，铜(Cu))。第一虚设图案132的厚度可以与第一接地图案122b的厚度相同。例如，第一虚设图案132的厚度可以具有大约3μm至大约6μm的值。诸如“大约”或“大致”等术语可以反映仅以小的相对方式和/或以不显著改变某些元素的操作、功能或结构的方式而变化的量、尺寸、方向或布局。例如，从“大约0.1至大约1”的范围可以涵盖诸如0.1附近0％-5％的偏差以及1附近0％-5％的偏差等范围，特别是在这种偏差保持与所列出的范围相同的效果的情况下。
边框区域FR(即，核心基板100)的第一外部区域PR1可以在第二方向(Y方向)上具有第一宽度X1并且在第一方向(X方向)上具有第二宽度X2。第一外部区域PR1可以是边框区域FR的在核心基板100的外边界(即，核心基板100的外侧表面S1至S4)与第一接地图案122b的外边界(即，第一接地图案122b的外侧表面122b-S1、122b-S2、122b-S3、122b-S4)之间的区域。第一宽度X1和第二宽度X2可以彼此相同或不同。例如，第一外部区域PR1的第一宽度X1和第二宽度X2可以具有100μm至200μm的值。在实施例中，第一外部区域PR1的第一宽度X1和第二宽度X2可以具有150μm的相同值。
第一虚设图案132可以包括第一部分132-1和第二部分132-2。第一部分132-1可以是由第一虚设图案132的第一侧表面132-S1、第一接地图案122b的第三侧表面122b-S3和第一延伸线E1限定的区域。第二部分132-2可以是由第一虚设图案132的第二侧表面132-S2、第一接地图案122b的第一侧表面122b-S1和第一延伸线E1限定的区域。第一部分132-1可以在第一方向(X方向)上远离第一虚设图案132的第一拐角132-C1延伸第一长度L1。随着第一部分132-1的第一侧表面132-S1在第一方向(X方向)上远离第一虚设图案132的第一拐角132-C1延伸，第一部分132-1的第一侧表面132-S1更靠近第一接地图案122b的第三侧表面122b-S3以在第一汇合点MP1处与第三侧表面122b-S3汇合。第一虚设图案132的第一拐角132-C1与第一汇合点MP1之间在第一方向上的距离可以是第一长度L1。第二部分132-2可以在第二方向(Y方向)上远离第一虚设图案132的第一拐角132-C1延伸第二长度L2。随着第二部分132-2的第二侧表面132-S2在第二方向(Y方向)上远离第一虚设图案132的第一拐角132-C1延伸，第二部分132-2的第二侧表面132-S2更靠近第一接地图案122b的第一侧表面122b-S1以在第二汇合点MP2处与第一侧表面122b-S1汇合。第一虚设图案132的第一拐角132-C1与第二汇合点MP2之间在第二方向上的距离可以是第二长度L2。例如，第一长度L1和第二长度L2可以彼此相同或不同。在实施例中，第一长度L1和第二长度L2可以具有从大约1.4mm至大约2.9mm的相同值。
第一部分的宽度W1(Y方向上的宽度)可以从第一汇合点MP1朝向第一虚设图案132的第一拐角132-C1逐渐增加，并且在超出第一接地图案122b的第一拐角122b-C1之外，可以朝向第一虚设图案132的第一拐角132-C1逐渐减小。第二部分的宽度W2(X方向上的宽度)可以从第二汇合点MP2朝向第一虚设图案132的第一拐角132-C1逐渐增加，并且在超出第一接地图案122b的第一拐角122b-C1之外，朝向第一虚设图案132的第一拐角132-C1逐渐减小。第一部分的宽度W1和第二部分的宽度W2可以朝向第一虚设图案132的第一拐角132-C1线性地或非线性地增加。
核心基板100的第一拐角C1与第一虚设图案132的第一侧表面132-S1和第一接地图案122b的第三侧表面122b-S3彼此相交之处的第一汇合点MP1之间在第一方向上的距离可以是第一距离M1。核心基板100的第一拐角C1与第一虚设图案132的第二侧表面132-S2和第一接地图案122b的第一侧表面122b-S1彼此相交之处的第二汇合点MP2之间在第二方向上的距离可以是第二距离M2。第一距离M1和第二距离M2可以彼此相同或不同。例如，第一距离M1和第二距离M2可以具有从大约1.5mm至大约3mm的值。在实施例中，第一距离M1和第二距离M2可以具有大约2mm的相同值。
第一虚设图案132可以与核心基板100的外表面隔开。例如，第一虚设图案132(即，第一虚设图案132的第一拐角132-C1)与核心基板100的第一侧表面S1之间在第一方向上的最短距离可以是第一距离D1，并且第一虚设图案132(即，第一虚设图案132的第一拐角132-C1)与核心基板100的第三侧表面S3之间在第二方向上的最短距离可以是第二距离D2。第一距离D1和第二距离D2可以彼此相同或不同。例如，第一距离D1和第二距离D2可以具有从大约30μm至大约90μm的值。在实施例中，第一距离D1和第二距离D2具有大约75μm的相同值。
在实施例中，第二金属布线124可以具有与第一金属布线122的配置类似的配置。第二金属布线124可以包括第二信号图案和第二接地图案。第二金属布线124还可以包括第二电力图案。第二接地图案可以包括具有多个通孔的金属图案。例如，金属图案可以包括金属材料如铜(Cu)。通孔可以具有圆柱或多边形柱的形状。
第二信号图案、第二接地图案和第二电力图案可以布置在第一布线区域WR1中。具有第一虚设图案132的类似配置的第二虚设图案134可以对应于第二接地图案的延伸角部，并且可以设置在第一外部区域PR1中以覆盖与核心基板100的第一拐角C1相邻的角部的至少一部分。四个第二虚设图案134可以延伸以分别覆盖与核心基板100的四个拐角C1、C2、C3和C4相邻的四个角部的至少一部分。第二虚设图案134可以与第二接地图案一体地设置。第二虚设图案134可以包括与第二接地图案相同的金属材料(例如，铜(Cu))。第二虚设图案134的厚度可以与第二接地图案的厚度相同。
第二虚设图案134可以具有与第一虚设图案132基本相同或相似的尺寸。因此，将省略对第二虚设图案的描述。本文在提及取向、布局、位置、形状、尺寸、量或其他度量时所使用的诸如“相同”、“相等”、“平面”或“共面”等术语不一定意味着完全相同的取向、布局、位置、形状、尺寸、量或其他度量，而是旨在涵盖例如由于制造工艺而可能发生的可接受变化内的几乎相同的取向、布局、位置、形状、尺寸、量或其他度量。除非上下文或其他陈述另有说明，否则可以在本文中使用术语“基本上”来强调这种含义。例如，描述为“基本上相同”、“基本上相等”或“基本上平面”的条目可以是完全相同的、相等的或平面的，或者可以在例如由于制造工艺而可能发生的可接受变化内是相同的、相等的或平面的。
在示例性实施例中，半导体芯片200可以设置在核心基板100的腔体106内。半导体芯片200的侧壁可以与腔体106的内侧壁隔开。因此，可以在半导体芯片200的侧壁与腔体106的内侧壁之间形成间隙。
半导体芯片200可以包括基板和有源表面上的芯片焊盘210，有源表面是基板的第一表面。在实施例中，半导体芯片200的晶体管可以形成在与基板的有源表面相邻的区域中。半导体芯片200可以布置成使得其上形成有芯片焊盘210的第一表面面朝下，并且芯片焊盘210可以设置在核心基板100的第二表面104上。半导体芯片200的第一表面可以与核心基板100的第二表面104共面。半导体芯片200的与第一表面相对的第二表面可以与核心基板100的第一表面102处于相同的高度或不同的高度上。
模制层140可以设置在核心基板100的第一表面102上以覆盖半导体芯片200。模制层140可以形成为填充半导体芯片200的侧壁与腔体106的内侧壁之间的间隙。因此，模制层140可以覆盖半导体芯片200的第二表面、核心基板100的第一表面102和腔体106的内侧壁。
例如，模制层140可以包括绝缘材料，例如环氧树脂(热固性介电材料)、光可成像介电(PID)材料、绝缘膜如味之素积聚膜(ABF)等。
在示例性实施例中，重分布布线层300可以布置在核心基板100的第二表面104和半导体芯片200的第一表面上。重分布布线层300可以包括电连接到半导体芯片200的芯片焊盘210和核心基板100的核心连接布线120的重分布布线302。重分布布线302可以设置在核心基板100的第二表面104上，以用作正面重分布布线。重分布布线层300可以是扇出型封装的正面重分布布线层。
重分布布线层300可以包括重分布区域RR。重分布区域RR可以包括第二布线区域WR2和第二布线区域WR2外侧的第二外部区域PR2。
具体地，重分布布线层300可以包括设置在第一下绝缘层310上的第一重分布布线层，第一重分布布线层具有布置在第二布线区域WR2中的第一重分布布线312和布置在第二外部区域PR2中的第三虚设图案314。
第一下绝缘层310可以设置在核心基板100的第二表面104上，并且可以具有分别暴露半导体芯片200的芯片焊盘210和核心连接布线120的第一金属布线122的第一开口。第一重分布布线312可以设置在第一下绝缘层310上，并且第一重分布布线312的一些部分可以通过第一开口分别接触芯片焊盘210和第一金属布线122。第三虚设图案314可以与第一重分布布线312形成在相同的平面(例如，第一下绝缘层310)上。应理解，当一元件被称为“连接”或“耦合”到另一元件或者“在”另一元件上时，该元件可以直接连接或耦合到该另一元件或直接在该另一元件上，或可以存在介于中间的元件。相反，当一元件被称为“直接连接”或“直接耦合”到另一元件或者“接触”或“接触到”另一元件时，在接触点处不存在介于中间的元件。
重分布布线层300可以包括设置在第二下绝缘层320上的第二重分布布线层，第二重分布布线层具有布置在第二布线区域WR2中的第二重分布布线322和布置在第二外部区域PR2中的第四虚设图案324。
第二下绝缘层320可以设置在第一下绝缘层310上，并且可以具有分别暴露第一重分布布线312的第二开口。第二重分布布线322可以设置在第二下绝缘层320上，并且第二重分布布线322的一些部分可以通过第二开口分别接触第一重分布布线312。第四虚设图案324可以与第二重分布布线322形成在相同的平面(例如，第二下绝缘层320)上。在实施例中，第四虚设图案324可以与第二重分布布线322形成在相同的高度上。
重分布布线层300可以包括设置在第三下绝缘层330上的第三重分布布线层，第三重分布布线层具有布置在第二布线区域WR2中的第三重分布布线332。
第三下绝缘层330可以设置在第二下绝缘层320上，并且可以具有分别暴露第二重分布布线322的第三开口。第三重分布布线332可以设置在第三下绝缘层330上，并且第三重分布布线332的一些部分可以通过第三开口分别接触第二重分布布线322。
重分布布线层300可以包括设置在第三下绝缘层330上的第四下绝缘层340，以暴露第三重分布布线332的一些部分。第四下绝缘层340可以用作钝化层。凸块焊盘(未示出)如下凸块金属层(Under Bump Metallurgy，UBM)可以设置在第三重分布布线332的由第四下绝缘层340暴露的部分上。第三重分布布线332的暴露部分可以用作着陆焊盘，即封装焊盘。
如图5A、图5B和图6所示，第一重分布布线312可以包括第三信号图案312a和第三接地图案312b。为了简化描述，图5B和图6示出了与重分布布线层300的第一拐角C1相邻的角部，并且下面对其进行描述。类似的描述将适用于与重分布布线层300的拐角C2、C3和C4相邻的其他角部。在实施例中，第三接地图案312b可以电气接地，并且第三信号图案312a可以是连接到半导体芯片200的信号路径的一部分。与第三接地图案312b的延伸角部相对应的第三虚设图案314可以接地，并且抑制重分布布线层300的拐角翘曲。第一重分布布线312还可以包括第三电力图案(未示出)。第三接地图案312b可以包括具有多个通孔313的金属图案。例如，金属图案可以包括金属材料如铜(Cu)。通孔可以具有圆柱或多边形柱的形状。
第三信号图案312a、第三接地图案312b和第三电力图案可以布置在第二布线区域WR2中。第三虚设图案314可以设置在第二外部区域PR2中，并且可以从第三接地图案312b的第一拐角312b-C1朝向重分布布线层300的第一拐角C1延伸，以覆盖重分布布线层300的在重分布布线层300的第一拐角C1与第三接地图案312b的第一拐角312b-C1之间的至少一部分。在实施例中，第三虚设图案314可以沿着第二延伸线E2延伸，其中第三接地图案312b的第一拐角312b-C1和第三虚设图案314的第一拐角314-C1设置在第二延伸线E2上。在实施例中，重分布布线层300的第一拐角C1也可以设置在第二延伸线E2上。本发明构思不限于此。在实施例中，重分布布线层300的第一拐角C1未设置在第二延伸线E2上，并且第二延伸线E2与连接到重分布布线层300的第一拐角C1的外表面S1和外表面S3之一相交。第三虚设图案314可以类似地布置为与重分布布线层300的其他拐角C2、C3和C4相邻，并且为了简化描述，可以省略对与重分布布线层300的拐角C2、C3和C4相邻的虚设图案的描述。第三虚设图案314可以包括与第三接地图案312b相同的金属材料(例如，铜(Cu))。第三虚设图案314的厚度可以与第三接地图案312b的厚度相同。例如，第三虚设图案314的厚度可以具有从大约3μm至大约6μm的值。
第二外部区域PR2可以在第二方向(Y方向)上具有第三宽度X3，并且在第一方向(X方向)上具有第四宽度X4。第二外部区域PR2可以是重分布区域RR的在重分布布线层300的外边界(即，重分布布线层300的外侧表面S1至S4)与第三接地图案312b的外边界(即，第三接地图案312b的外侧表面312b-S1、312b-S2、312b-S3、312b-S4)之间的区域。第三宽度X3和第四宽度X4可以彼此相同或不同。例如，第二外部区域PR2的第三宽度X3和第四宽度X4可以具有从100μm至200μm的值。在实施例中，第二外部区域PR2的第三宽度X3和第四宽度X4具有150μm的值。
第三虚设图案314可以包括第三部分314-1和第四部分314-2。第三部分314-1可以是由第三虚设图案314的第一侧表面314-S1、第三接地图案312b的第三侧表面312b-S3和第二延伸线E2限定的区域。第四部分314-2可以是由第三虚设图案314的第二侧表面314-S2、第三接地图案312b的第一侧表面312b-S1和第二延伸线E2限定的区域。第三部分314-1可以在第一方向(X方向)上远离第三虚设图案314的第一拐角314-C1延伸第三长度L3。随着第三部分314-1的第一侧表面314-S1在第一方向(X方向)上远离第三虚设图案314的第一拐角314-C1延伸，第三部分314-1的第一侧表面314-S1更靠近第三接地图案312b的第三侧表面312b-S3以在第三汇合点MP3处与第三侧表面312b-S3汇合。第三虚设图案314的第一拐角314-C1与第三汇合点MP3之间在第一方向上的距离可以是第三长度L3。第四部分314-2可以在第二方向(Y方向)上远离第三虚设图案314的第一拐角314-C1延伸第四长度L4。随着第四部分314-2的第二侧表面314-S2在第二方向(Y方向)上远离第三虚设图案314的第一拐角314-C1延伸，第四部分314-2的第二侧表面314-S2更靠近第三接地图案312b的第一侧表面312b-S1以在第四汇合点MP4处与第一侧表面312b-S1汇合。第三虚设图案314的第一拐角314-C1与第四汇合点MP4之间在第二方向上的距离可以是第四长度L4。例如，第三长度L3和第四长度L4可以彼此相同或不同。在实施例中，第三长度L3和第四长度L4可以具有从1.4mm至2.9mm的相同值。第三部分的宽度W3(Y方向上的宽度)可以朝向第三虚设图案314的第一拐角314-C1逐渐增加，并且在超出第三接地图案312b的第一拐角312b-C1之外，可以朝向第三虚设图案314的第一拐角314-C1逐渐减小。第四部分的宽度W4(X方向上的宽度)可以朝向第三虚设图案314的第一拐角314-C1逐渐增加，并且在超出第三接地图案312b的第一拐角312b-C1之外，可以朝向第三虚设图案314的第一拐角314-C1逐渐减小。
第三部分的宽度W3和第四部分的宽度W4可以朝向第三虚设图案314的第一拐角314-C1线性或非线性地增加。
重分布布线层300的第一拐角C1与第三虚设图案314的第一侧表面314-S1和第三接地图案312b的第三侧表面312b-S3彼此相交之处的第三汇合点MP3之间在第一方向上的距离可以是第三距离M3。重分布布线层300的第一拐角C1与第三虚设图案314的第二侧表面314-S2和第三接地图案312b的第一侧表面312b-S1彼此相交之处的第四汇合点MP4之间在第二方向上的距离可以是第四距离M4。第三距离M3和第四距离M4可以彼此相同或不同。例如，第三距离M3和第四距离M4可以具有从大约1.5mm至大约3mm的值。在实施例中，第三距离M3和第四距离M4具有大约2mm的相同值。
第三虚设图案314可以与重分布布线层300的外表面隔开。例如，第三虚设图案314(即，第三虚设图案314的拐角314-C1)与重分布布线层300的第一侧表面S1之间在第一方向上的最短距离可以是第三距离D3，并且第三虚设图案314(即，第三虚设图案314的拐角314-C1)与重分布布线层300的第三侧表面S3之间在第二方向上的最短距离可以是第四距离D4。第三距离D3和第四距离D4可以彼此相同或不同。例如，第三距离D3和第四距离D4可以具有从大约30μm至大约90μm的值。在实施例中，第三距离D3和第四距离D4具有大约75μm的相同值。
在实施例中，第二重分布布线322可以具有与第一重分布布线312的配置类似的配置。第二重分布布线322可以包括第四信号图案和第四接地图案。第二重分布布线322还可以包括第四电力图案。第四接地图案可以包括具有多个通孔的金属图案。例如，金属图案可以包括金属材料如铜(Cu)。通孔可以具有圆柱或多边形柱的形状。
第四信号图案、第四接地图案和第四电力图案可以布置在第二布线区域WR2中。具有第三虚设图案314的类似配置的第四虚设图案324可以对应于第四接地图案的延伸角部，并且可以设置在第二外部区域PR2中以覆盖与重分布布线层300的拐角C1相邻的角部的至少一部分。四个第四虚设图案324可以延伸以分别覆盖与重分布布线层300的四个拐角C1、C2、C3和C4相邻的四个角部的至少一部分。第四虚设图案324可以与第四接地图案一体地设置。第四虚设图案324可以包括与第四接地图案相同的金属材料(例如，铜(Cu))。第四虚设图案324的厚度可以与第四接地图案的厚度相同。
第四虚设图案324可以具有与第三虚设图案314基本相同或相似的尺寸。因此，将省略对第四虚设图案的描述。
例如，第一下绝缘层至第四下绝缘层可以包括聚合物层、介电层等。第一重分布布线至第三重分布布线可以包括铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)、铂(Pt)或其合金。
因此，重分布布线层300可以设置在核心基板100的第二表面104上，并且可以包括分别电连接到芯片焊盘210和核心连接布线120的重分布布线。重分布布线层300可以覆盖设置在半导体芯片200外侧的区域中的核心基板100的第二表面104。重分布布线302中的一些重分布布线可以将半导体芯片200的芯片焊盘210与核心基板100的核心连接布线120电连接。可以理解，重分布布线的下绝缘层的数量、尺寸、布置等被示例性地示出，因此可以不限于此。
在示例性实施例中，背面重分布布线层可以设置在核心基板100的第一表面102上，并且可以包括与核心连接布线120电连接的背面重分布布线352。背面重分布布线352可以设置在核心基板100的第一表面102上以用作背面重分布布线。
背面重分布布线352可以设置在模制层140上，并且可以通过第四开口分别接触第三金属布线126。上绝缘层350可以设置在模制层140上以暴露背面重分布布线352的一些部分。
例如，上绝缘层350可以包括绝缘材料，例如环氧树脂(热固性介电材料)、光可成像介电(PID)材料、绝缘膜如味之素积聚膜(ABF)等。
第三虚设图案314和第四虚设图案324可以设置在正面重分布布线层300中以布置在第二外部区域PR2中，而诸如虚设图案之类的金属图案未设置在第二外部区域PR2中的背面重分布布线层中，并且背面重分布布线352可以设置在背面重分布布线层中以仅布置在第二布线区域WR2中。
具有上绝缘层350的背面重分布布线层可以包括具有相对高的热膨胀系数的材料如ABF，并且具有布线的核心基板100和正面重分布布线层可以包括具有相对低的热膨胀系数的材料。在实施例中，与核心基板100的热膨胀系数相比，背面重分布布线层可以具有更高的热膨胀系数。分别设置在核心基板100的布线层以及核心基板100下方的正面重分布布线层300中的虚设图案132和134以及314和324可以在结构上增强易于在高温范围下弯曲的核心基板100和正面重分布布线层300，从而防止其翘曲，该翘曲可能由于背面重分布布线层和核心基板100之间或者背面重分布布线层和正面重分布布线层300之间的热膨胀系数的这种差异而引起。
在示例实施例中，外部连接构件400可以分别设置在重分布布线层300的外表面上的封装焊盘(即，第三重分布布线332的暴露的部分)上。例如，外部连接构件400可以包括焊球。焊球的直径可以具有从300μm至500μm的值。例如，半导体封装10可以通过焊球安装在模块基板(未示出)上以构成存储器模块。
如上所述，作为扇出型面板级封装的半导体封装10可以包括设置在半导体芯片200外侧的区域中的核心基板100和覆盖核心基板100的第二表面104的下重分布布线层300。半导体封装10可以包括第一虚设图案132和第二虚设图案134，第一虚设图案132和第二虚设图案134设置在未形成有金属布线的第一外部区域PR1中，并且朝向核心基板100的拐角C1、C2、C3和C4延伸。第一虚设图案132和第二虚设图案134可以部分地覆盖核心基板100的第一外部区域PR1的与核心基板100的拐角C1、C2、C3和C4相邻的角部。半导体封装10可以包括第三虚设图案314和第四虚设图案324，第三虚设图案314和第四虚设图案324设置在未形成有重分布布线的第二外部区域PR2中，并且朝向重分布布线层300的拐角C1、C2、C3和C4延伸。第三虚设图案314和第四虚设图案3244可以部分地覆盖重分布布线层300的第二外部区域PR2的与重分布布线层300的拐角C1、C2、C3和C4相邻的角部。
可以在半导体封装10的外围区域中与拐角C1、C2、C3和C4相邻的虚设图案132、134、314和324可以用作增强图案以补偿背面重分布布线层和核心基板100之间或者背面重分布布线层和重分布布线层300之间的热膨胀系数的差异，从而防止核心基板100的角部或重分布布线层300的角部在高温范围内卷起的弯曲现象。
在下文中，将解释制造图1中的半导体封装的方法。
图7至图20是示出了根据示例实施例的制造半导体封装的方法的截面图。图7是示出了其中形成有多个核心基板的面板的平面图。
图8、图10至图13和图15至图20是沿图7中的线C-C′截取的截面视图。图9是示出了图8中的第一布线层的一部分的平面图。图14是示出了图13中的第一重分布布线层的一部分的平面图。图9和图14是示出了图7中的部分“D1”的平面图。
参考图7至图9，首先可以制备其中形成有多个核心基板100的面板P。
在示例实施例中，核心基板100可以用作用于制造具有扇出型面板级封装配置的半导体封装的电连接的支撑边框。面板P可以包括其上形成有核心基板100的边框区域FR、以及划线通道区域(即，围绕边框区域FR的切割区域CR)。如稍后所述，可以沿着对边框区域FR进行划分的切割区域CR来对面板P进行锯切，以形成单独的核心基板100。
边框区域FR(即，核心基板100)可以包括第一布线区域WR1、第一布线区域WR1外侧的第一外部区域PR1以及第一布线区域WR1内侧的第一内部区域IR1。第一外部区域PR1可以在第二方向(Y方向)上具有第一宽度X1并且在第一方向(X方向)上具有第二宽度X2。在实施例中，第一外部区域PR1可以沿着边框区域FR的外边界线延伸。边框区域FR的外边界线可以是第一外部区域PR1的外边界线。第一宽度X1和第二宽度X2可以彼此相同或不同。例如，第一外部区域PR1的第一宽度X1和第二宽度X2可以具有从100μm至200μm的值。在实施例中，第一外部区域PR1的第一宽度X1和第二宽度X2具有150μm的相同值。
核心基板100可以具有彼此相对的第一表面102和第二表面104。核心基板100可以在核心基板100的中间区域中具有腔体106。如稍后所述，腔体106可以具有用于容纳至少一个半导体芯片的区域。
核心基板100可以包括多个堆叠的绝缘层110和112和设置在绝缘层中的核心连接布线120。核心连接布线120可以从核心基板100的第一表面102到第二表面104穿过核心基板100以用作电连接路径。例如，核心连接布线120可以用作设置有半导体芯片200(即，半导体管芯)的区域外侧的扇出区域，并且可以用于安装在腔体106中的半导体芯片200与连接到核心基板100的另一半导体器件之间的电连接。
例如，核心基板100可以包括第一绝缘层110和堆叠在第一绝缘层110上的第二绝缘层112。核心连接布线120可以包括第一金属布线122、第一接触部123、第二金属布线124、第二接触部125和第三金属布线126。第一金属布线122可以设置在核心基板100的第二表面104上，第二表面104对应于第一绝缘层110的下表面。在实施例中，第一金属布线122可以掩埋在第一绝缘层110中，并且第一金属布线122的至少一部分可以从第二表面104暴露。第三金属布线126可以设置在核心基板100的第一表面102上，第一表面102对应于第二绝缘层112的上表面。在实施例中，第三金属布线126可以设置在第一表面102之上，并且可以从第一表面102暴露。绝缘层和核心连接布线的数量和布置不限于此。
在示例实施例中，核心基板100可以包括至少两个堆叠的布线层。核心基板100可以包括设置在至少一个布线层中的虚设图案。
如图8和9所示，核心基板100可以包括处于三个高度上的第一布线层至第三布线层。核心连接布线120的第一布线层可以包括布置在第一布线区域WR1中的第一金属布线122和第一外部区域PR1中的第一虚设图案132。核心连接布线120的第二布线层可以包括布置在第一布线区域WR1中的第二金属布线124和第一外部区域PR1中的第二虚设图案134。核心连接布线120的第三布线层可以包括布置在第一布线区域WR1中的第三金属布线126。第一虚设图案132和第二虚设图案134可以分别形成在核心基板100的第一布线层至第三布线层之中的第一布线层和第二布线层中。第一虚设图案132可以与第一金属布线122形成在相同的平面(例如，第一下绝缘层310)上。在实施例中，第一虚设图案132可以与第一金属布线122形成在相同的高度上。第二虚设图案134可以与第二金属布线124形成在相同的平面(例如，第一绝缘层110)上。在实施例中，第二虚设图案134可以与第二金属布线124形成在相同的高度上。
如图9所示，第一金属布线122可以包括第一信号图案122a和第一接地图案122b。第一金属布线122还可以包括第一电力图案(未示出)。第一接地图案122b可以包括具有多个通孔123H的金属图案。例如，金属图案可以包括金属材料如铜(Cu)。通孔可以具有圆柱或多边形柱的形状。
第一信号图案122a、第一接地图案122b和第一电力图案可以布置在第一布线区域WR1中。第一虚设图案132可以在第一外部区域PR1中从第一接地图案122b的外端部分延伸，以覆盖核心基板100的与核心基板100的拐角C1相邻的至少一部分。四个第一虚设图案132可以延伸以分别覆盖核心基板100的与核心基板100的四个拐角C1、C2、C3和C4相邻的至少一部分。在实施例中，第一虚设图案132可以与第一接地图案122b一起设置，使得第一虚设图案132可以接地。例如，第一虚设图案132是第一接地图案122b的延伸角部，其从第一接地图案122b的第一拐角122b-C1朝向核心基板100的第一拐角C1延伸。第一虚设图案图132可以包括与第一接地图案122b相同的金属材料(例如，铜(Cu))。第一虚设图案132的厚度可以与第一接地图案122b的厚度相同。例如，第一虚设图案132的厚度可以具有从大约3μm至大约6μm的值。
第一虚设图案132可以包括从核心基板100的第一拐角C1沿第一方向(X方向)延伸的第一部分和从核心基板100的第一拐角C1沿第二方向(Y方向)延伸的第二部分。第一部分可以在第一方向(X方向)上远离核心基板100的第一拐角C1延伸第一长度L1，并且第二部分可以在第二方向(Y方向)上远离核心基板100的第一拐角C1延伸第二长度L2。第一长度L1和第二长度L2可以彼此相同或不同。例如，第一长度L1和第二长度L2可以具有从大约1.4mm至大约2.9mm的值。
第一虚设图案132可以从核心基板100的外表面在第一方向(X方向)上延伸第一距离M1并且在第二方向(Y方向)上延伸第二距离M2。第一距离M1和第二距离M2可以彼此相同或不同。例如，第一距离M1和第二距离M2可以具有从1.5mm至大约3mm的值。在实施例中，第一距离M1和第二距离M2可以具有大约2mm的相同值。
第一虚设图案132可以与核心基板100的外表面在第一方向(X方向)上隔开第一距离D1并且在第二方向(Y方向)上隔开第二距离D2。第一距离D1和第二距离D2可以彼此相同或不同。例如，第一距离D1和第二距离D2可以具有从大约30μm至大约90μm的值。在实施例中，第一距离D1和第二距离D2具有大约75μm的相同值。
类似地，第二金属布线124可以包括第二信号图案和第二接地图案。第二金属布线124还可以包括第二电力图案。第二接地图案可以包括具有多个通孔的金属图案。例如，金属图案可以包括金属材料如铜(Cu)。通孔可以具有圆柱或多边形柱的形状。
第二信号图案、第二接地图案和第二电力图案可以布置在第一布线区域WR1中。第二虚设图案134可以在第一外部区域PR1中从第二接地图案的外端部分延伸，以覆盖与核心基板100的拐角C1相邻的角部的至少一部分。四个第二虚设图案134可以延伸以分别覆盖与核心基板100的四个拐角C1、C2、C3和C4相邻的四个角部的至少一部分。第二虚设图案134可以包括与第二接地图案相同的金属材料(例如，铜(Cu))。第二虚设图案134的厚度可以与第二接地图案的厚度相同。例如，第二虚设图案134的厚度可以具有从大约3μm至大约6μm的值。
第二虚设图案134可以具有与第一虚设图案132基本相同或相似的尺寸。因此，将省略对第二虚设图案的描述。
参考图10和图11，可以将半导体芯片200布置在核心基板100的腔体106内，然后可以在核心基板100的第一表面102上形成模制层140以覆盖半导体芯片200。
如图10所示，面板P可以布置在阻挡带20上。核心基板100的第二表面104可以粘附在阻挡带20上。例如，大约200至大约6，000个管芯可以分别布置在面板P的腔体106中。如稍后所述，可以执行分割过程以对面板P进行锯切从而完成扇出型面板级封装。备选地，多个半导体芯片200可以布置在一个腔体106内。
半导体芯片200可以包括基板和有源表面上的芯片焊盘210，有源表面是基板的第一表面。在实施例中，半导体芯片200的晶体管可以形成在与基板的有源表面相邻的区域中。半导体芯片200可以布置成使得其上形成有芯片焊盘210的第一表面面朝下。半导体芯片200的第一表面可以与核心基板100的第二表面104共面。
半导体芯片200可以设置在核心基板100的腔体106内。半导体芯片200的侧壁可以与腔体106的内侧壁隔开。因此，可以在半导体芯片200的侧壁与腔体106的内侧壁之间形成间隙。
如图11所示，模制层140可以形成在核心基板100的第一表面102上以覆盖半导体芯片200。模制层140可以形成为填充半导体芯片200的侧壁与腔体106的内侧壁之间的间隙。因此，模制层140可以覆盖半导体芯片200的与第一表面相对的第二表面、核心基板100的第一表面102和腔体106的内侧壁。
例如，模制层140可以包括绝缘材料，例如环氧树脂、光可成像介电(PID)材料、绝缘膜如味之素积聚膜(ABF)等。
参考图12至图17，可以在核心基板100的第二表面104和半导体芯片200的第一表面上形成重分布布线层300。重分布布线层300可以包括分别电连接到半导体芯片200的芯片焊盘210和核心连接布线120的重分布布线302。重分布布线层300可以是扇出型封装的正面重分布布线层。
重分布布线层300可以包括重分布区域RR，并且可以由切割区域CR进行划分。重分布区域RR可以包括第二布线区域WR2和第二布线区域WR2外侧的第二外部区域PR2。第二外部区域PR2可以在第二方向(Y方向)上具有第三宽度X3，并且在第一方向(X方向)上具有第四宽度X4。在实施例中，第二外部区域PR2沿着重分布区域RR的外边界线延伸。重分布区域RR的外边界线可以是第二外部区域PR2的外边界线。第三宽度X3和第四宽度X4可以彼此相同或不同。例如，第二外部区域PR2的第三宽度X3和第四宽度X4可以具有从100μm至200μm的值。在实施例中，第二外部区域PR2的第三宽度X3和第四宽度X4具有150μm的值。
如图12所示，在移除阻挡带20之后，可以翻转图11中的结构，可以在核心基板100的第二表面104上形成第一下绝缘层310，然后可以对第一下绝缘层310进行图案化以形成分别暴露半导体芯片200的芯片焊盘210和核心连接布线120的第一金属布线122的第一开口311。
例如，第一下绝缘层310可以包括聚合物层、介电层等。第一下绝缘层310可以通过气相沉积工艺、旋涂工艺等形成。
如图13和图14所示，第一重分布布线层可以包括布置在第二布线区域WR2中的第一重分布布线312和布置在第二外部区域PR2中的第三虚设图案314。第一重分布布线层可以形成在第一下绝缘层310上。第一重分布布线312可以通过第一开口311分别接触芯片焊盘210和第一金属布线122。第三虚设图案314可以与第一重分布布线312形成在相同的平面(例如，第一下绝缘层310)上。
在示例实施例中，第一重分布布线312可以形成在第一下绝缘层310、芯片焊盘210和第一金属布线122的一些部分上。可以通过以下方式来形成第一重分布布线312：在第一下绝缘层310的一部分上以及在第一开口中形成种子层，对种子层进行图案化，并且执行电镀工艺。因此，第一重分布布线312的至少一部分可以通过第一开口接触芯片焊盘210和第一金属布线122。第三虚设图案314可以与第一重分布布线312通过相同的工艺形成。
例如，第一重分布布线可以包括铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)、铂(Pt)或其合金。
如图14所示，第一重分布布线312可以包括第三信号图案312a和第三接地图案312b。另外，第一重分布布线312还可以包括第三电力图案(未示出)。第三接地图案312b可以包括具有多个通孔313的金属图案。例如，金属图案可以包括金属材料如铜(Cu)。通孔可以具有圆柱或多边形柱的形状。
第三信号图案312a、第三接地图案312b和第三电力图案可以布置在第二布线区域WR2中。第三虚设图案314可以在第二外部区域PR2中从第三接地图案312b的外端部分延伸，以覆盖与重分布布线层300的拐角C1相邻的角部的至少一部分。四个第三虚设图案314可以延伸以分别覆盖与重分布布线层300的四个拐角C1、C2、C3和C4相邻的四个角部的至少一部分。第三虚设图案314可以包括与第三接地图案312b相同的金属材料(例如，铜(Cu))。第三虚设图案314的厚度可以与第三接地图案312b的厚度相同。例如，第三虚设图案314的厚度可以具有从大约3μm至大约6μm的值。
第三虚设图案314可以包括在第一方向(X方向)上远离重分布布线层300的第一拐角C1延伸的第三部分以及在第二方向(Y方向)上远离重分布布线层300的第一拐角C1延伸的第四部分。第三部分可以在第一方向(X方向)上从重分布布线层300的第一拐角C1延伸第三长度L3，并且第四部分可以在第二方向(Y方向)上从重分布布线层300的第一拐角C1延伸第四长度L4。
第三虚设图案314可以从重分布布线层300的外表面在第一方向(X方向)上延伸第三距离M3并且在第二方向(Y方向)上延伸第四距离M4。例如，第三距离M3和第四距离M4可以具有从大约1.5mm至大约3mm的值。第三距离M3和第四距离M4可以彼此相同或不同。在实施例中，第三距离M3和第四距离M4具有大约2mm的值。
第三虚设图案314可以与重分布布线层300的外表面在第一方向(X方向)上隔开第三距离D3并且在第二方向(Y方向)上隔开第四距离D4。例如，第三距离D3和第四距离D4可以具有从大约30μm至大约90μm的值。第三距离D3和第四距离D4可以彼此相同或不同。在实施例中，第三距离D3和第四距离D4可以具有大约75μm的值。
如图15和图16所示，可以在第一下绝缘层310上形成第二下绝缘层320，然后可以对第二下绝缘层320进行图案化以形成分别暴露第一重分布布线312的第二开口321。然后，可以在第二下绝缘层320上形成第二重分布布线层，第二重分布布线层包括布置在第二布线区域WR2中的第二重分布布线322和布置在第二外部区域PR2中的第四虚设图案324。第二重分布布线322可以通过第二开口321分别接触第一重分布布线312。第四虚设图案324可以与第二重分布布线322形成在相同的平面上。
第二重分布布线322可以包括第四信号图案和第四接地图案。第二重分布布线322还可以包括第四电力图案。第四接地图案可以包括具有多个通孔的金属图案。例如，金属图案可以包括金属材料如铜(Cu)。通孔可以具有圆柱或多边形柱的形状。
第四信号图案、第四接地图案和第四电力图案可以布置在第二布线区域WR2中。第四虚设图案324可以在第二外部区域PR2中从第四接地图案的外端部分延伸，以覆盖与重分布布线层300的拐角C1相邻的角部的至少一部分。四个第四虚设图案324可以延伸以分别覆盖与重分布布线层300的四个拐角C1、C2、C3和C4相邻的四个角部的至少一部分。第四虚设图案324可以包括与第四接地图案相同的金属材料(例如，铜(Cu))。第四虚设图案324的厚度可以与第四接地图案的厚度相同。
第四虚设图案324可以具有与第三虚设图案314基本相同或相似的尺寸。因此，将省略对第四虚设图案的描述。
如图17所示，可以在第二下绝缘层320上形成第三下绝缘层330，然后可以对第三下绝缘层330进行图案化以形成分别暴露第二重分布布线322的第三开口。然后，可以在第三下绝缘层330上形成第三重分布布线层，第三重分布布线层包括布置在第二布线区域WR2中的第三重分布布线332。然后，可以在第三下绝缘层330上形成第四下绝缘层340以暴露第三重分布布线332的一些部分。
第四下绝缘层340可以用作钝化层。凸块焊盘(未示出)如下凸块金属层(UBM)可以形成在第三重分布布线332的由第四下绝缘层340暴露的部分上。
参考图18和图19，可以在核心基板100的第一表面102上形成背面重分布布线层，背面重分布布线层包括电连接到核心连接布线120的背面重分布布线352。
如图18中所示，可以翻转图17中的结构，然后可以在核心基板100的第一表面102上在模制层140中形成第四开口142，以暴露第三金属布线126的一些部分。
如图19所示，可以在模制层140上形成背面重分布布线352，以分别直接接触第三金属布线126。然后，可以在模制层140上形成上绝缘层350以暴露背面重分布布线352的一些部分。
例如，上绝缘层可以包括绝缘材料，例如环氧树脂(热固性介电材料)、光可成像介电(PID)材料、绝缘膜如味之素积聚膜(ABF)等。
第三虚设图案314和第四虚设图案324可以形成在正面重分布布线层300中以布置在第二外部区域PR2中，而诸如虚设图案之类的金属图案未形成在第二外部区域PR2中的背面重分布布线层中，并且背面重分布布线352可以形成在背面重分布布线层中以仅布置在第二布线区域WR2中。
参考图20，可以在重分布布线层300的外表面上形成外部连接构件400，以电连接到重分布布线302。
例如，作为外部连接构件的焊球可以设置在第三重分布布线的所述部分上。在这种情况下，第三重分布布线332的所述部分可以用作着陆焊盘，其对应于封装焊盘。因此，可以执行半导体制造工艺以形成具有扇出型焊球着陆焊盘的重分布布线层300。
然后，可以对核心基板100执行锯切工艺，以形成单独的扇出型面板级封装，该单独的扇出型面板级封装包括核心基板100和形成在核心基板100的下表面上的重分布布线层300。
图21是示出了根据示例实施例的半导体封装的截面图。图22是示出了图21中的半导体封装的平面图。图23是示出了图21中的重分布布线层的第一重分布布线层的一部分的平面图。图21是沿图22中的线E-E′截取的截面图。图23是示出了图22中的部分“F”的平面图。该半导体封装可以与参考图1描述的半导体封装基本相同或类似，除了替代核心基板所设置的模制基板的配置之外。因此，相同的附图标记将指代相同或相似的元件，并且将省略关于上述元件的任何进一步重复说明。
参考图21至图23，半导体封装11可以包括重分布布线层300、布置在重分布布线层300上的至少一个半导体芯片200以及重分布布线层的上表面上覆盖半导体芯片200的至少一个侧表面的模制基板500。导体封装11还可以包括布置在重分布布线层300的下表面上的外部连接构件400。
在示例实施例中，半导体芯片200可以包括有源表面上的多个芯片焊盘210，有源表面对应于半导体芯片200的第一表面。在实施例中，半导体芯片200的晶体管可以形成在与基板的有源表面相邻的区域中。半导体芯片200可以容纳在模制基板500中，使得其上形成有芯片焊盘210的第一表面面向重分布布线层300。半导体芯片200的第一表面和与第一表面相对的第二表面可以由模制基板500暴露。
重分布布线层300可以布置在模制基板500的下表面504(即，第二表面)上，并且可以包括电连接到半导体芯片200的芯片焊盘210的重分布布线302。
重分布布线层300可以包括重分布区域RR。重分布区域RR可以包括第三布线区域WR3和第三布线区域WR3外侧的第三外部区域PR3。
重分布布线层300可以包括设置在第一下绝缘层310上的第一重分布布线层，第一重分布布线层具有布置在第三布线区域WR3中的第一重分布布线312和布置在第三外部区域PR3中的第三虚设图案314。第三虚设图案314可以与第一重分布布线312在相同的平面上。
重分布布线层300可以包括设置在第二下绝缘层320上的第二重分布布线层，第二重分布布线层具有布置在第三布线区域WR3中的第二重分布布线322和布置在第三外部区域PR3中的第四虚设图案324。第四虚设图案324可以与第二重分布布线322在相同的平面上。
重分布布线层300可以包括设置在第三下绝缘层330上的第三重分布布线层，第三重分布布线层具有布置在第三布线区域WR3中的第三重分布布线332。
重分布布线层300可以包括设置在第三下绝缘层330上的第四下绝缘层340，以暴露第三重分布布线332的一些部分。
如图23所示，第一重分布布线312可以包括第三信号图案312a和第三接地图案312b。第一重分布布线312还可以包括第三电力图案(未示出)。第三接地图案312b可以包括具有多个通孔313的金属图案。
第三信号图案312a、第三接地图案312b和第三电力图案可以布置在第三布线区域WR3中。第三虚设图案314可以在第三外部区域PR3中从第三接地图案312b的外端部分延伸，以覆盖与重分布布线层300的拐角C1相邻的角部的至少一部分。四个第三虚设图案314可以延伸以分别覆盖与重分布布线层300的四个拐角C1、C2、C3和C4相邻的四个角部的至少一部分。第三虚设图案314可以包括与第三接地图案312b相同的金属材料(例如，铜(Cu))。第三虚设图案314的厚度可以与第三接地图案312b的厚度相同。
第三外部区域PR3可以在第二方向(Y方向)上具有第三宽度X3，并且在第一方向(X方向)上具有第四宽度X4。第三外部区域PR3可以沿着重分布区域RR的外边界线(即，半导体封装10的侧表面S1至S4)延伸。重分布区域RR的外边界线可以是第三外部区域PR3的外边界线。第三宽度X3和第四宽度X4可以彼此相同或不同。例如，第三外部区域PR3的第三宽度X3和第四宽度X4可以具有从100μm至200μm的值。在实施例中，第三外部区域PR3的第三宽度X3和第四宽度X4具有150μm的相同值。
第三虚设图案314可以包括在第一方向(X方向)上远离重分布布线层300的第一拐角C1延伸的第三部分以及在第二方向(Y方向)上远离重分布布线层300的第一拐角C1延伸的第四部分。第三部分可以在第一方向(X方向)上远离重分布布线层300的第一拐角C1延伸第三长度L3，并且第四部分可以在第二方向(Y方向)上远离重分布布线层300的第一角部C1延伸第四长度L4。第三长度L3和第四长度L4可以彼此相同或不同。例如，第三长度L3和第四长度L4可以具有从1.4mm至2.9mm的值。
类似地，第二重分布布线322可以包括第四信号图案和第四接地图案。第二重分布布线322还可以包括第四电力图案。第四接地图案可以包括具有多个通孔的金属图案。例如，金属图案可以包括金属材料如铜(Cu)。通孔可以具有圆柱或多边形柱的形状。
第四信号图案、第四接地图案和第四电力图案可以布置在第三布线区域WR3中。第四虚设图案324可以在第三外部区域PR3中从第四接地图案的外端部分延伸，以覆盖与重分布布线层300的拐角C1相邻的角部的至少一部分。四个第四虚设图案324可以延伸以分别覆盖与重分布布线层300的四个拐角C1、C2、C3和C4相邻的四个角部的至少一部分。第四虚设图案324可以与第四接地图案一体地设置。第四虚设图案324可以包括与第四接地图案相同的金属材料(例如，铜(Cu))。第四虚设图案324的厚度可以与第四接地图案的厚度相同。
第四虚设图案324可以具有与第三虚设图案314基本相同或相似的尺寸。因此，将省略对第四虚设图案的描述。
在下文中，将解释制造图21中的半导体封装的方法。
图24至图28是示出了根据示例实施例的制造半导体封装的方法的截面图。图24是示出了晶片基板的平面图。图25、图26和图28是沿图24中的线G-G′截取的截面图。图27是示出了图26中的第一重分布布线层的一部分的平面图。图27是示出了图24中的部分“H”的平面图。
参考图24和图25，在晶片基板W上布置半导体芯片200之后，可以在晶片基板W上形成模制基板500以覆盖半导体芯片200。
在示例实施例中，晶片基板W可以是基础基板，在该基础基板上布置有多个半导体芯片200，并且模制基板500形成为覆盖半导体芯片。晶片基板W可以具有与对其执行半导体制造工艺的晶片相对应的形状。晶片基板W可以包括例如硅基板、玻璃基板或非金属或金属板。
晶片基板W可以包括其上形成重分布布线层的重分布区域RR以及围绕重分布区域RR的切割区域CR。如稍后所述，可以沿着将重分布区域RR划分为单独的重分布区域的切割区域CR来对形成在晶片基板W上的重分布布线层和模制构件进行锯切。
在示例实施例中，半导体芯片200可以包括有源表面上的多个芯片焊盘210，有源表面是半导体芯片200的第一表面。在实施例中，半导体芯片200的晶体管可以形成在与基板的有源表面相邻的区域中。半导体芯片200可以布置在晶片基板W上，使得与其上形成有芯片焊盘210的第一表面相对的第二表面面向晶片基板W。
尽管图中未示出，但是半导体芯片200可以通过分离层附接到晶片基板W。分离层可以包括用作临时粘合剂的聚合物带。分离层可以包括能够通过照射光或加热来失去粘附性的材料。
在示例实施例中，模制基板500可以形成在晶片基板W上以覆盖半导体芯片200。例如，模制基板500可以包括环氧模塑料(EMC)。可以通过模制工艺、丝网印刷工艺、层压工艺等形成模制基板500。模制基板500可以暴露半导体芯片200的第一表面并且覆盖半导体芯片200的侧表面。
参考图26和图27，可以在模制基板500上形成重分布布线层300。
在示例实施例中，可以在模制基板500上形成第一下绝缘层310，并且可以对第一下绝缘层310进行图案化以具有暴露半导体芯片200的芯片焊盘210的第一开口。第一下绝缘层310可以包括聚合物层、介电层等。例如，第一下绝缘层等可以包括光敏绝缘层如光可成像电介质(PID)。可以通过气相沉积工艺、旋涂工艺等形成第一下绝缘层310。
然后，可以在第一下绝缘层310上形成第一重分布布线层，第一重分布布线层包括布置在第三布线区域WR3中的第一重分布布线312和布置在第三外部区域PR3中的第三虚设图案314。第一重分布布线312可以通过第一开口分别接触芯片焊盘210。第三虚设图案314可以与第一重分布布线312形成在相同的平面(例如，第一下绝缘层310)上。
第一重分布布线312可以形成在第一下绝缘层310和芯片焊盘210的一些部分上。可以通过以下方式来形成第一重分布布线312：在第一下绝缘层310的一部分上以及在第一开口中形成种子层，对种子层进行图案化，并且执行电镀工艺。因此，第一重分布布线312的至少一部分可以通过第一开口接触芯片焊盘210。第三虚设图案314可以与第一重分布布线312通过相同的工艺形成。
例如，第一重分布布线可以包括铝(A1)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)、铂(Pt)或其合金。
然后，可以在第一下绝缘层310上形成具有暴露第一重分布布线312的第二开口的第二下绝缘层320，并且可以在第二下绝缘层320上形成第二重分布布线层，第二重分布布线层包括布置在第三布线区域WR3中的第二重分布布线322和布置在第三外部区域PR3中的第四虚设图案324。第四虚设图案324可以与第二重分布布线322形成在相同的平面(例如，第二下绝缘层320)上。在实施例中，第四虚设图案324可以与第二重分布布线322形成在相同的高度上。
然后，可以在第二下绝缘层320上形成具有暴露第二重分布布线322的第三开口的第三下绝缘层330，并且可以在第三下绝缘层330上形成第三重分布布线层，第三重分布布线层包括布置在第三布线区域WR3中的第三重分布布线332。
然后，可以在第三下绝缘层330上形成第四下绝缘层340以暴露第三重分布布线332的一些部分。第四下绝缘层340可以用作钝化层。凸块焊盘(未示出)如下凸块金属层(UBM)可以形成在第三重分布布线332的由第四下绝缘层340暴露的部分上。在这种情况下，第三重分布布线332的暴露部分可以用作着陆焊盘，其对应于封装焊盘。
如图27所示，第一重分布布线312可以包括第三信号图案312a和第三接地图案312b。第一重分布布线312还可以包括第三电力图案(未示出)。第三接地图案312b可以包括具有多个通孔313的金属图案。例如，金属图案可以包括金属材料如铜(Cu)。通孔可以具有圆柱或多边形柱的形状。
第三信号图案312a、第三接地图案312b和第三电力图案可以布置在第三布线区域WR3中。第三虚设图案314可以在第三外部区域PR3中从第三接地图案312b的外端部分延伸，以覆盖与重分布布线层300的拐角C1相邻的角部的至少一部分。四个第三虚设图案314可以延伸以分别覆盖与重分布布线层300的四个拐角C1、C2、C3和C4相邻的四个角部的至少一部分。第三虚设图案314可以包括与第三接地图案312b相同的金属材料(例如，铜(Cu))。第三虚设图案314的厚度可以与第三接地图案312b的厚度相同。例如，第三虚设图案314的厚度可以具有从大约3μm至大约6μm的值。
第三虚设图案314可以包括在第一方向(X方向)上远离重分布布线层300的第一拐角C1延伸的第三部分以及在第二方向(Y方向)上远离重分布布线层300的第一拐角C1延伸的第四部分。第三部分可以在第一方向(X方向)上远离重分布布线层300的第一拐角C1延伸第三长度L3，并且第四部分可以在第二方向(Y方向)上远离重分布布线层300的第一拐角C1延伸第四长度L4。第三长度L3和第四长度L4可以彼此相同或不同。
第三虚设图案314可以从重分布布线层300的外表面在第一方向(X方向)上延伸第三距离M3并且在第二方向(Y方向)上延伸第四距离M4。第三距离M3和第四距离M4可以彼此相同或不同。例如，第三距离M3和第四距离M4可以具有从大约1.5mm至大约3mm的值。在实施例中，第三距离M3和第四距离M4可以具有大约2mm的值。
类似地，第二重分布布线322可以包括第四信号图案和第四接地图案。第二重分布布线322还可以包括第四电力图案。第四接地图案可以包括具有多个通孔的金属图案。例如，金属图案可以包括金属材料如铜(Cu)。通孔可以具有圆柱或多边形柱的形状。
第四信号图案、第四接地图案和第四电力图案可以布置在第三布线区域WR3中。第四虚设图案324可以在第三外部区域PR3中从第四接地图案的外端部分延伸，以覆盖与重分布布线层300的第一拐角C1相邻的角部的至少一部分。四个第四虚设图案324可以延伸以分别覆盖与重分布布线层300的四个拐角C1、C2、C3和C4相邻的四个角部的至少一部分。第四虚设图案324可以与第四接地图案一体地设置。第四虚设图案324可以包括与第四接地图案相同的金属材料(例如，铜(Cu))。第四虚设图案324的厚度可以与第四接地图案的厚度相同。
第四虚设图案324可以具有与第三虚设图案314基本相同或相似的尺寸。因此，将省略对第四虚设图案的描述。
参考图28，可以在重分布布线层300上形成外部连接构件400，以电连接到重分布布线302。例如，作为外部连接构件400的焊球可以设置在第三重分布布线332的所述部分上。第三重分布布线332的所述部分可以用作着陆焊盘，其是连接到外部连接构件400的封装焊盘。外部连接构件400可以设置在重分布区域RR的在虚设图案314和324与半导体芯片200之间的区域上(参考图1)。当在平面图中观察半导体封装10时，外部连接构件400的一部分可以设置在第三布线区域WR3和半导体芯片200的区域上。
因此，可以对晶片基板W的与晶片中每个管芯具有相同尺寸的区域执行半导体制造工艺，以形成具有扇出型焊球着陆焊盘的重分布布线层300。
然后，可以切割重分布布线层300和模制基板500以形成单独的半导体封装。可以通过锯切工艺将重分布布线层300锯切以将之分离，以完成扇出型封装。
可以通过锯切工艺去除模制构件，使得半导体芯片200的第二表面暴露，以形成模制基板500。另一方面，模制基板500可以形成为覆盖半导体芯片200的侧表面。
图29是示出了根据示例实施例的半导体封装的截面图。该半导体封装可以与参考图1描述的半导体封装基本相同或类似，除了附加的第二封装的配置之外。因此，相同的附图标记将指代相同或相似的元件，并且将省略关于上述元件的任何进一步重复说明。
参考图29，半导体封装12可以包括第一封装和堆叠在第一封装上的第二封装600。第一封装可以包括核心基板100、半导体芯片200、下重分布布线层300(即，正面重分布布线层)以及上重分布布线层(即，背面重分布布线层)。第一封装可以与参考图1描述的单元封装基本相同或类似。
在示例实施例中，第二封装600可以通过导电连接构件650堆叠在第一封装上。
第二封装600可以包括第二封装基板610、安装在第二封装基板610上的第二半导体芯片620和第三半导体芯片630、以及第二封装基板610上覆盖第二半导体芯片620和第三半导体芯片630的模制构件642。
第二封装600可以经由导电连接构件650堆叠在第一封装上。例如，导电连接构件650可以包括焊球、导电凸块等。导电连接构件650可以布置在上重分布布线层(即，背面重分布布线层)的背面重分布布线352与第二封装基板610的第二结合焊盘614之间。因此，第一封装和第二封装600可以通过导电连接构件650彼此电连接。
第二半导体芯片620和第三半导体芯片630可以通过粘合构件堆叠在第二封装基板610上。结合线640可以将第二半导体芯片620和第三半导体芯片630的芯片焊盘622和632电连接到第二封装基板610的第一结合焊盘612。第二半导体芯片620和第三半导体芯片630可以通过结合线640电连接到第二封装基板610。
尽管在图中示出了包括以线结合方式安装的两个半导体芯片的第二封装600，但是第二封装的半导体芯片的数量、安装方式等不限于此。
图30是示出了根据示例实施例的半导体封装的截面图。该半导体封装可以与参考图21描述的半导体封装基本相同或类似，除了附加的第二封装的配置之外。因此，相同的附图标记将指代相同或相似的元件，并且将省略关于上述元件的任何进一步重复说明。
参考图30，半导体封装13可以包括第一封装和堆叠在第一封装上的第二封装600。第一封装可以包括重分布布线层300、布置在重分布布线层300上的半导体芯片200、以及重分布布线层300的上表面上覆盖半导体芯片200的至少一个侧表面的模制基板500。第一封装可以与参考图21描述的单元封装基本相同或类似。
在示例实施例中，导电连接柱550可以在半导体芯片200外侧的区域中穿过模制基板500的至少一部分。导电连接柱550可以是从模制基板500的第一表面502延伸到第二表面504的模制通孔(MTV)。另外，第一封装还可以包括背面重分布布线层，背面重分布布线层设置在模制基板500的第一表面502上并且具有背面重分布布线560。
背面重分布布线560可以分别设置在从模制基板500的第一表面502暴露的导电连接柱550的上表面上。导电连接柱550可以电连接到背面重分布布线560。
重分布布线层300的第一重分布布线312可以分别设置在从模制基板500的第二表面504暴露的导电连接柱550的下表面上。导电连接柱550可以电连接到第一重分布布线312。
第二封装600可以通过导电连接构件650堆叠在模制基板500的第一表面502上。例如，导电连接构件650可以包括焊球、导电凸块等。导电连接构件650可以布置在导电连接柱550上的背面重分布布线560与第二封装基板610的第二结合焊盘614之间。因此，第一封装和第二封装600可以通过导电连接构件650彼此电连接。
半导体封装可以包括半导体器件如逻辑器件或存储器件。半导体封装可以包括逻辑器件如中央处理单元(CPU)、主处理单元(MPU)或应用处理器(AP)等，以及易失性存储器件如DRAM器件、HBM器件或非易失性存储器件如闪存器件、PRAM器件、MRAM器件、ReRAM器件等。
前述内容说明了示例实施例，并且不应被解释为限制示例实施例。尽管已经描述了一些示例性实施例，但是本领域技术人员将容易理解，在示例实施例中，在没有实质上脱离本发明的新颖教导和优点的情况下许多修改是可行的。因此，所有这些修改旨在包括在权利要求中限定的示例实施例的范围内。

Claims (20)

1.一种半导体封装，包括：
具有腔体的基板，所述腔体从所述基板的上表面延伸到所述基板的下表面；
至少一个半导体芯片，设置在所述基板的所述腔体中并且具有多个芯片焊盘；以及
重分布布线层，设置在所述基板的所述下表面上并且包括第一重分布布线和第二重分布布线以及多个虚设图案，所述第一重分布布线和所述第二重分布布线堆叠在至少两个高度上并且连接到所述多个芯片焊盘，
其中，所述重分布布线层包括四个外侧表面，
其中，所述第一重分布布线和所述第二重分布布线布置在所述重分布布线层的重分布区域中，
其中，所述重分布区域是所述重分布布线层的由四条线限定的区域，所述四条线平行所述于重分布布线层的所述四个外侧表面延伸以形成所述重分布区域的外部矩形，
其中，所述多个虚设图案设置在所述重分布布线层的在所述重分布布线层的所述重分布区域外侧的外部区域上，以分别部分地覆盖所述重分布布线层的多个角部，并且
其中，由所述重分布区域的所述外部矩形和所述多个角部创建的形状的最外边界形成非矩形的形状。
2.根据权利要求1所述的半导体封装，
其中，所述多个虚设图案与所述第一重分布布线和所述第二重分布布线中至少之一处于相同的高度上。
3.根据权利要求1所述的半导体封装，
其中，所述第一重分布布线和所述第二重分布布线中至少之一包括设置在所述重分布布线层的所述重分布区域上的接地图案，
其中，所述接地图案具有四个侧表面以及四个延伸角部，所述四个侧表面分别平行于所述重分布布线层的所述四个外侧表面延伸，
其中，所述接地图案的所述四个延伸角部中的每一个连接到所述接地图案的所述四个侧表面中的对应两个侧表面，并从在所述接地图案的所述四个侧表面中的所述对应两个侧表面的相交点处形成的第一拐角延伸，并且
其中，所述接地图案的所述四个延伸角部中的每一个是所述多个虚设图案中的对应图案。
4.根据权利要求3所述的半导体封装，
其中，所述多个虚设图案与所述接地图案一体地设置。
5.根据权利要求3所述的半导体封装，
其中，所述多个虚设图案包括分别与所述重分布布线层的四个拐角相邻的第一虚设图案至第四虚设图案，
其中，所述第一虚设图案包括第一虚设图案侧表面、第二虚设图案侧表面、以及所述第一虚设图案侧表面与所述第二虚设图案侧表面的相交点处的第一虚设图案拐角，
其中，所述第一虚设图案包括由所述第一虚设图案侧表面、所述接地图案的第一侧表面以及从所述接地图案的所述第一拐角延伸到所述第一虚设图案拐角的第一线限定的第一部分，
其中，所述接地图案的所述第一侧表面和所述第一虚设图案侧表面在与所述接地图案的所述第一侧表面平行的第一方向上在与所述重分布布线层的同所述第一虚设图案拐角相邻的拐角相距第一距离处彼此相交，
其中，所述第一虚设图案还包括由所述第二虚设图案侧表面、所述接地图案的第二侧表面以及从所述接地图案的所述第一拐角延伸到所述第一虚设图案拐角的所述第一线限定的第二部分，并且
其中，所述接地图案的所述第二侧表面和所述第二虚设图案侧表面在与所述接地图案的所述第二侧表面平行的第二方向上在与所述重分布布线层的同所述第一虚设图案拐角相邻的拐角相距第二距离处彼此相交。
6.根据权利要求5所述的半导体封装，
其中，所述第一距离具有从大约1.5mm至大约3mm的值。
7.根据权利要求5所述的半导体封装，
其中，所述第一虚设图案的所述第一部分在所述第二方向上的宽度从所述第一虚设图案侧表面和所述接地图案的所述第一侧表面彼此相交的位置到所述接地图案的所述第一拐角逐渐增加，并且从所述接地图案的所述第一拐角到所述第一虚设图案拐角逐渐减小。
8.根据权利要求1所述的半导体封装，
其中，所述基板包括第一金属布线和第二金属布线以及多个第二虚设图案，所述第一金属布线和所述第二金属布线堆叠在至少两个高度上并且连接到所述第一重分布布线，
其中，所述基板包括四个侧表面、以及布置在所述基板的布线区域中的所述第一金属布线和所述第二金属布线，
其中，所述布线区域是所述基板的由四条线限定的区域，所述四条线平行于所述基板的所述四个侧表面延伸并且分别与所述基板的所述四个侧表面隔开预定距离，并且
其中，所述多个第二虚设图案设置在所述基板的在所述基板的所述布线区域外侧的外部区域上，以分别部分地覆盖所述基板的多个角部。
9.根据权利要求8所述的半导体封装，
其中，所述多个第二虚设图案与所述第一金属布线和所述第二金属布线中至少之一处于相同的高度上。
10.根据权利要求8所述的半导体封装，
其中，所述第一金属布线和所述第二金属布线中至少之一包括设置在所述基板的所述布线区域上的第二接地图案，
其中，所述第二接地图案具有四个侧表面以及四个延伸角部，所述四个侧表面分别平行于所述基板的所述四个侧表面延伸，
其中，所述第二接地图案的所述四个延伸角部中的每一个连接到所述第二接地图案的所述四个侧表面中的对应两个侧表面，并且从在所述第二接地图案的所述四个侧表面中的所述对应两个侧表面的相交点处形成的第一拐角朝向所述基板的与所述第二接地图案的所述第一拐角相邻的拐角延伸，并且
其中，所述第二接地图案的所述四个延伸角部中的每一个是所述多个第二虚设图案中的对应图案。
11.一种半导体封装，包括：
重分布布线层，包括第一重分布布线和第二重分布布线以及多个延伸图案，所述第一重分布布线和所述第二重分布布线堆叠在至少两个高度上，
至少一个半导体芯片，布置在所述重分布布线层上，并且具有电连接到所述第一重分布布线和所述第二重分布布线的多个芯片焊盘；以及
模制基板，设置在所述重分布布线层的上表面上并且覆盖所述至少一个半导体芯片，
其中，所述重分布布线层包括四个外侧表面，
其中，所述第一重分布布线和所述第二重分布布线布置在所述重分布布线层的重分布区域中，
其中，所述重分布区域是所述重分布布线层的由四条线限定的区域，所述四条线平行所述于重分布布线层的所述四个外侧表面延伸以形成所述重分布区域的矩形，并且
其中，所述多个延伸图案设置在所述重分布布线层的在所述重分布布线层的所述重分布区域外侧的外部区域上，以分别部分地覆盖所述重分布布线层的多个角部。
12.根据权利要求11所述的半导体封装，
其中，所述第一重分布布线和所述第二重分布布线中至少之一包括设置在所述重分布布线层的所述重分布区域上的接地图案，
其中，所述接地图案具有四个侧表面以及四个延伸角部，所述四个侧表面分别平行于所述重分布布线层的所述四个外侧表面延伸，
其中，所述接地图案的所述四个延伸角部中的每一个连接到所述接地图案的所述四个侧表面中的对应两个侧表面，并从在所述接地图案的所述四个侧表面中的所述对应两个侧表面的相交点处形成的第一拐角朝向所述重分布布线层的与所述接地图案的所述第一拐角相邻的拐角延伸，并且
其中，所述接地图案的所述四个延伸角部中的每一个是所述多个延伸图案中的对应图案。
13.根据权利要求12所述的半导体封装，
其中，所述多个延伸图案与所述接地图案一体地设置。
14.根据权利要求12所述的半导体封装，
其中，所述多个延伸图案包括分别与所述重分布布线层的四个拐角相邻的第一延伸图案至第四延伸图案，
其中，所述第一延伸图案包括第一延伸图案侧表面、第二延伸图案侧表面、以及所述第一延伸图案侧表面与所述第二延伸图案侧表面的相交点处的第一延伸图案拐角，
其中，所述第一延伸图案包括由所述第一延伸图案侧表面、所述接地图案的第一侧表面以及从所述接地图案的所述第一拐角延伸到所述第一延伸图案拐角的第一线限定的第一部分，
其中，所述接地图案的所述第一侧表面和所述第一延伸图案侧表面在与所述接地图案的所述第一侧表面平行的第一方向上在与所述重分布布线层的同所述第一延伸图案拐角相邻的拐角相距第一距离处彼此相交，
其中，所述第一延伸图案还包括由所述第二延伸图案侧表面、所述接地图案的第二侧表面以及从所述接地图案的所述第一拐角延伸到所述第一延伸图案拐角的所述第一线限定的第二部分，并且
其中，所述接地图案的所述第二侧表面和所述第二延伸图案侧表面在与所述接地图案的所述第二侧表面平行的第二方向上在与所述重分布布线层的同所述第一延伸图案拐角相邻的拐角相距第二距离处彼此相交。
15.根据权利要求14所述的半导体封装，
其中，所述第一距离具有从大约1.5mm至大约3mm的值。
16.根据权利要求14所述的半导体封装，
其中，所述第一延伸图案的所述第一部分在所述第二方向上的宽度从所述第一延伸图案侧表面和所述接地图案的所述第一侧表面彼此相交的位置到所述接地图案的所述第一拐角逐渐增加，并且从所述接地图案的所述第一拐角到所述第一延伸图案拐角逐渐减小。
17.根据权利要求14所述的半导体封装，
其中，所述第一延伸图案的所述第一延伸图案拐角与所述重分布布线层的所述拐角在所述第一方向上相距一定距离，所述距离具有从大约30μm至大约90μm的值。
18.根据权利要求14所述的半导体封装，
其中，所述重分布布线层的所述外部区域在所述第二方向上具有预定宽度，所述预定宽度具有100μm至200μm之间的值。
19.根据权利要求11所述的半导体封装，还包括：
导电连接柱，从所述模制基板的上表面至所述模制基板的下表面贯穿所述模制基板的至少一部分，并且电连接到所述第一重分布布线；以及
第二封装，堆叠在所述模制基板上并且电连接到所述导电连接柱。
20.一种半导体封装，包括：
具有腔体的基板，所述腔体从所述基板的上表面延伸到所述基板的下表面；
至少一个半导体芯片，设置在所述基板的所述腔体中并且具有多个芯片焊盘；
重分布布线层，设置在所述基板的所述下表面上并且包括第一重分布布线和第二重分布布线以及多个虚设图案，所述第一重分布布线和所述第二重分布布线堆叠在至少两个高度上并且连接到所述多个芯片焊盘；以及
多个外部连接构件，设置在所述重分布布线层的外表面上并且电连接到所述第一重分布布线和所述第二重分布布线，
其中，所述重分布布线层包括四个外侧表面、以及布置在所述重分布布线层的重分布区域中的所述第一重分布布线和所述第二重分布布线，
其中，所述重分布区域是所述重分布布线层的由四条线限定的区域，所述四条线平行所述于重分布布线层的所述四个外侧表面延伸以形成所述重分布区域的矩形，
其中，所述多个虚设图案设置在所述重分布布线层的在所述重分布布线层的所述重分布区域外侧的外部区域上，以分别部分地覆盖所述重分布布线层的多个角部，并且
其中，所述多个外部连接构件的一部分设置在所述重分布区域的第一区域上，所述重分布区域的所述第一区域在所述多个虚设图案与所述至少一个半导体芯片之间。
CN202110827884.8A 2020-08-27 2021-07-21 半导体封装 Pending CN114121924A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0108511 2020-08-27
KR1020200108511A KR20220027535A (ko) 2020-08-27 2020-08-27 반도체 패키지 및 반도체 패키지의 제조 방법

Publications (1)

Publication Number Publication Date
CN114121924A true CN114121924A (zh) 2022-03-01

Family

ID=80359034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110827884.8A Pending CN114121924A (zh) 2020-08-27 2021-07-21 半导体封装

Country Status (4)

Country Link
US (1) US11594488B2 (zh)
KR (1) KR20220027535A (zh)
CN (1) CN114121924A (zh)
TW (1) TW202209588A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11562959B2 (en) * 2019-09-27 2023-01-24 Intel Corporation Embedded dual-sided interconnect bridges for integrated-circuit packages

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3014154A (en) 1959-10-01 1961-12-19 Kenneth W Ehlers Ion rocket engine
JP5230157B2 (ja) 2006-09-27 2013-07-10 三星電子株式会社 反り防止のための回路基板及びその製造方法
US9786623B2 (en) 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
US10186468B2 (en) * 2016-03-31 2019-01-22 Infineon Technologies Ag System and method for a transducer in an eWLB package
KR102009905B1 (ko) 2017-02-21 2019-08-12 삼성전자주식회사 팬-아웃 반도체 패키지
KR102071457B1 (ko) 2018-03-13 2020-01-30 삼성전자주식회사 팬-아웃 반도체 패키지
KR102063470B1 (ko) 2018-05-03 2020-01-09 삼성전자주식회사 반도체 패키지
KR102138012B1 (ko) 2018-08-28 2020-07-27 삼성전자주식회사 팬-아웃 반도체 패키지

Also Published As

Publication number Publication date
KR20220027535A (ko) 2022-03-08
US11594488B2 (en) 2023-02-28
US20220068814A1 (en) 2022-03-03
TW202209588A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
US10734367B2 (en) Semiconductor package and method of fabricating the same
US11094636B2 (en) Semiconductor package and method of manufacturing the semiconductor package
US11810864B2 (en) Semiconductor package
US20230352432A1 (en) Semiconductor package and method of manufacturing the semiconductor package
US20230253282A1 (en) Semiconductor package and method of manufacturing semiconductor package
US11488937B2 (en) Semiconductor package with stack structure and method of manufacturing the semiconductor package
US11557543B2 (en) Semiconductor package
CN114121924A (zh) 半导体封装
US11791303B2 (en) Semiconductor package including semiconductor chips
US20220319944A1 (en) Semiconductor package and method of manufacturing semiconductor package
TW202310272A (zh) 半導體封裝
US10804218B2 (en) Semiconductor package
US11824033B2 (en) Semiconductor package and method of manufacturing the semiconductor package
US20240113074A1 (en) Semiconductor package
US11594516B2 (en) Semiconductor package and method of manufacturing semiconductor package
US20230039094A1 (en) Semiconductor package and method of manufacturing semiconductor package
KR102610247B1 (ko) 반도체 패키지 및 이의 제조 방법
US20240088054A1 (en) Carrier structure
KR20220145782A (ko) 반도체 패키지
KR20230011659A (ko) 반도체 패키지 및 그의 제조 방법
KR20080076090A (ko) 반도체 칩 및 이를 이용한 반도체 패키지

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination