JP5230157B2 - 反り防止のための回路基板及びその製造方法 - Google Patents
反り防止のための回路基板及びその製造方法 Download PDFInfo
- Publication number
- JP5230157B2 JP5230157B2 JP2007249517A JP2007249517A JP5230157B2 JP 5230157 B2 JP5230157 B2 JP 5230157B2 JP 2007249517 A JP2007249517 A JP 2007249517A JP 2007249517 A JP2007249517 A JP 2007249517A JP 5230157 B2 JP5230157 B2 JP 5230157B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- circuit board
- substrate
- warp
- corner
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45139—Silver (Ag) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10161—Shape being a cuboid with a rectangular active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15162—Top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15182—Fan-in arrangement of the internal vias
- H01L2924/15183—Fan-in arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Geometry (AREA)
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
Description
12,160 ダミーパターン
14,106 ボンドフィンガ
16 ワイヤ
18 チップパッド
20,120 半導体チップ
22,112 導電性パターン
30,140 ソルダバンプ
40 回路ボード
42 ボールランド
50 EMC
102 導電性パターン領域
104 反り防止領域
108 導電性ワイヤ
110 ボンドパッド
142 ソルダパッド
170 ドライフィルムパターン
172 コア基板
174 銅ホイル層
174’ メッキされた銅層
180 ソルダレジスト層
L 反り防止部材
P 反り防止パターン
S 応力
Claims (46)
- 基板と、
前記基板上に配された反り防止パターンとを備え、前記反り防止パターンは、前記基板の第1コーナーに第1パターン及び前記基板の第2コーナーに第2パターンを備え、前記第1コーナー及び前記第2コーナーは互いに隣接し、
前記第1パターン及び前記第2パターンは、互いに連結されておらず、
さらに、これら第1パターン及び第2パターンは、それぞれ複数の反り防止部材からなり、これら各パターンの反り防止部材は、対応するコーナーを両分する軸に直交する方向に沿って伸張するように配置されることを特徴とする回路基板。 - 前記基板は多層印刷回路基板(PCB)を備え、前記第1パターン及び前記第2パターンは、前記PCB内の互いに異なる層上に配されたことを特徴とする請求項1に記載の回路基板。
- 前記第1パターンの少なくとも一部分の長軸は、前記第2パターンの少なくとも一部分の長軸に対して角度をなすように方向付けされていることを特徴とする請求項1に記載の回路基板。
- 前記第1パターン及び前記第2パターンは、前記基板の内部領域から前記基板の第1及び第2コーナーに向かう応力線と交差するように方向付けされていることを特徴とする請求項1に記載の回路基板。
- 前記反り防止部材は、直線、蛇行する形状の線、折線、曲線、部分的な曲線及びその組み合わせを含むことを特徴とする請求項1に記載の回路基板。
- 前記基板の内部領域内に配された導電性パターン領域をさらに備え、前記反り防止部材の少なくとも一端は、前記導電性パターン領域と接することを特徴とする請求項1に記載の回路基板。
- 前記導電性パターン領域は導電性パターンを備え、前記導電性パターンは、前記反り防止部材の少なくとも一つに侵入し、前記少なくとも1つの反り防止部材が複数の反り防止サブ部材に分割されたことを特徴とする請求項6に記載の回路基板。
- 前記基板上に配された複数のソルダボールパッドをさらに備え、前記ソルダボールパッドの少なくとも一つは前記第1パターンに侵入し、前記少なくとも1つの反り防止部材が複数の反り防止サブ部材に分割されたことを特徴とする請求項1に記載の回路基板。
- 前記反り防止部材は折れた形状であり、前記反り防止部材の折れた点は、前記回路基板の中心部に向かうことを特徴とする請求項1に記載の回路基板。
- 前記反り防止部材は折れた形状であり、前記反り防止部材の折れた点は、前記回路基板の中心部から遠ざかることを特徴とする請求項1に記載の回路基板。
- 前記基板の中心部から前記第1コーナーに伸張する軸は、前記反り防止部材の少なくとも一つと90°の角度で交差することを特徴とする請求項1に記載の回路基板。
- 前記第1パターン内の前記反り防止部材の長さは、前記第1コーナーから遠ざかるほどだんだんと増大することを特徴とする請求項1に記載の回路基板。
- 前記第1及び第2パターンの少なくとも1つの前記反り防止部材の少なくとも一つは、前記第1及び第2パターンの少なくとも1つの他の反り防止部材と平行していることを特徴とする請求項1に記載の回路基板。
- 前記第1パターン及び前記第2パターンは、前記基板の長いエッジに沿って補助パターンによって連結されていることを特徴とする請求項1に記載の回路基板。
- 前記第1パターン及び前記第2パターンは、前記基板の短いエッジに沿って補助パターンによって連結されていることを特徴とする請求項1に記載の回路基板。
- 前記第1パターン及び前記第2パターン間に配された付加パターンをさらに備え、 前記付加パターンは、一つまたはそれ以上の付加反り防止部材を備えることを特徴とする請求項1に記載の回路基板。
- 前記一つまたはそれ以上の付加反り防止部材は、前記第1パターンまたは前記第2パターンの反り防止部材に対して角度をなすように配されたことを特徴とする請求項16に記載の回路基板。
- 前記第1パターンは、前記基板の長いエッジ上で前記第2パターンと接することを特徴とする請求項1に記載の回路基板。
- 前記第1パターンは、前記長いエッジの中心で前記第2パターンと接することを特徴とする請求項18に記載の回路基板。
- 前記第1パターンは、前記基板の短いエッジ上で前記第2パターンと接することを特徴とする請求項1に記載の回路基板。
- 前記第1及び第2パターンと隣接した前記基板の内部領域内に配されたダミーパターンをより備えることを特徴とする請求項1に記載の回路基板。
- 前記ダミーパターンは、メッシュタイプパターン、板タイプパターン及びアイランドタイプパターンの一つであることを特徴とする請求項21に記載の回路基板。
- 前記基板は、少なくとも3つのコーナーを有する多角形であることを特徴とする請求項1に記載の回路基板。
- 前記多角形は、長方形タイプ、三角形タイプ及び五角形タイプの一つであることを特徴とする請求項23に記載の回路基板。
- 前記第1パターン及び前記第2パターンの少なくとも一部分の長軸は、前記基板の対応するコーナーを形成する2つのエッジに交差するように配列されたことを特徴とする請求項1に記載の回路基板。
- 前記第1及び第2パターンの一端または両端は、前記コーナーを形成する前記エッジから離隔されていることを特徴とする請求項1に記載の回路基板。
- 導電性パターン領域及び前記導電性パターン領域によって画定された反り防止領域を有する基板と、
前記反り防止領域上に配された反り防止パターンとを備え、前記反り防止パターンは、前記基板の第1コーナーで前記基板に対して集合的に第1方位を定義する複数の第1反り防止部材を備える第1パターン、及び前記基板の第2コーナーで前記基板に対して集合的に第2方位を定義する複数の第2反り防止部材を備える第2パターンを備え、前記第1コーナー及び前記第2コーナーは互いに隣接し、
前記第1方位は前記第2方位と異なり、前記第1及び第2パターンの前記反り防止部材は、互いに断絶されて連結されておらず、
さらに、これら第1パターン及び第2パターンは、それぞれ複数の反り防止部材から構成され、これら各パターンの反り防止部材は、対応するコーナーを両分する軸に直交する方向に沿って伸張するように配置されることを特徴とする回路基板。 - 前記第1コーナー内の前記反り防止部材は、いずれも前記基板に対して同じ方位に配列され、前記第2コーナー内の前記反り防止部材は、いずれも前記基板に対して同じ方位に配列されたことを特徴とする請求項27に記載の回路基板。
- 前記基板は長方形基板であり、前記長方形基板は2つの長いエッジ及び2つの短いエッジを有し、
前記回路基板は、前記導電性パターン領域上に配された導電性パターンをさらに備え、
前記反り防止パターンは、前記長方形基板の第3コーナーに第3パターンをさらに備え、前記第1コーナー及び前記第3コーナーは互いに反対に配され、前記第1パターン及び前記第3パターンは、同じ方向に沿って方向付けされていることを特徴とする請求項27に記載の回路基板。 - 前記反り防止部材の少なくとも1つの幅は、その長軸によって変わることを特徴とする請求項27に記載の回路基板。
- 前記第1パターンまたは前記第2パターンのいずれか1つの反り防止部材中のうち、前記基板の対応するコーナーに隣接するように配された一つは、前記基板の前記対応するコーナーから遠くに配された他の反り防止部材より小さいことを特徴とする請求項27に記載の回路基板。
- 前記反り防止パターンは、前記導電性パターンと同じ物質を含むことを特徴とする請求項27に記載の回路基板。
- 前記反り防止パターンは、前記導電性パターンと異なる物質を含むことを特徴とする請求項27に記載の回路基板。
- 前記反り防止パターンは、ソルダレジスト物質を含むことを特徴とする請求項27に記載の回路基板。
- 基板と、
前記基板の内部領域内に画定された導電性パターン領域と、
前記導電性パターン領域の外側に前記基板のコーナー内に画定された反り防止領域と、
前記導電性パターン領域上に配された導電性パターンと、
前記導電性パターン領域上に配された複数のボンドフィンガと、
前記導電性パターン領域上に配された複数のソルダボールパッドと、
前記基板上に配されて複数のボンドパッドを有し、前記ボンドパッドの少なくとも一つは、前記ボンドフィンガの少なくとも一つに電気的に連結されている半導体チップと、前記反り防止領域上に配された反り防止パターンを備え、
前記反り防止パターンは、前記基板の第1コーナーに第1パターン及び前記基板の第2コーナーに第2パターンを備え、前記第1コーナー及び前記第2コーナーは互いに隣接し、前記第1パターン及び前記第2パターンは互いに断絶されて連結されておらず、
さらに、これら第1パターン及び第2パターンは、それぞれ複数の反り防止部材から構成され、これら各パターンの反り防止部材は、対応するコーナーを両分する軸に直交する方向に沿って伸張するように配置されることを特徴とする回路基板。 - 電気的絶縁性基板を提供する段階と、
前記基板の導電性パターン領域内に導電性パターンを形成する段階と、
前記基板の第1コーナーに第1反り防止パターンを形成する段階と、
前記基板の第2コーナーに第2反り防止パターンを形成する段階とを含み、
前記第1コーナー及び前記第2コーナーは互いに隣接しかつ互いに連結されておらず、
さらに、これら第1パターン及び第2パターンは、それぞれ複数の反り防止部材から構成され、これら各パターンの反り防止部材は、対応するコーナーを両分する軸に直交する方向に沿って伸張するように配置されることを特徴とする反り防止回路基板の製造方法。 - 前記基板は多層印刷回路基板(PCB)を備え、前記第1反り防止パターン及び前記第2反り防止パターンは、前記PCB内の互いに異なる層上に形成されたことを特徴とする請求項36に記載の反り防止回路基板の製造方法。
- 前記第1反り防止パターン及び前記第2反り防止パターンそれぞれの反り防止部材は、互いに離隔するように配置されている一つまたはそれ以上の部材であることを特徴とする請求項36に記載の反り防止回路基板の製造方法。
- 前記第1コーナー内の前記反り防止部材は、いずれも前記基板に対して同じ方位に配列され、前記第2コーナー内の前記反り防止部材は、いずれも前記基板に対して同じ方位に配列されたことを特徴とする請求項38に記載の反り防止回路基板の製造方法。
- 前記反り防止部材は、前記導電性パターンと異なる物質から構成されたことを特徴とする請求項38に記載の反り防止回路基板の製造方法。
- 前記第1及び第2反り防止パターンを形成する段階は、
導電性物質のホイル層を有するコア基板上にドライフィルムパターンを形成する段階と、
前記ホイル層上に導電性物質をメッキする段階と、
前記ドライフィルムパターン及び前記ホイル層の一部分を除去する段階とを含むことを特徴とする請求項36に記載の反り防止回路基板の製造方法。 - 前記第1及び第2反り防止パターンを形成する段階は、
導電性物質のホイル層を有するコア基板上に導電性物質をメッキし、メッキされた導電性物質層を形成する段階と、
前記メッキされた導電性物質層上にドライフィルムパターンを形成する段階と、
前記ドライフィルムパターンによって露出された前記メッキされた導電性物質層部分を除去するために、前記メッキされた導電性物質層をエッチングする段階と、
前記ドライフィルムパターンを除去する段階とを含むことを特徴とする請求項36に記載の反り防止回路基板の製造方法。 - 前記第1及び第2反り防止パターンを形成する段階は、前記基板上にソルダレジスト層を形成して前記ソルダレジスト層をパターニングすることを含むことを特徴とする請求項36に記載の反り防止回路基板の製造方法。
- 前記基板上にソルダレジスト層を形成する段階をさらに含むことを含むことを特徴とする請求項36に記載の反り防止回路基板の製造方法。
- 前記ソルダレジスト層は、前記第1及び第2反り防止パターンの少なくとも1つの少なくとも一部分を覆うことを含むことを特徴とする請求項44に記載の反り防止回路基板の製造方法。
- 前記ソルダレジスト層は、前記第1及び第2反り防止パターンの少なくとも1つの一部分を露出させることを含むことを特徴とする請求項44に記載の反り防止回路基板の製造方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20060094330 | 2006-09-27 | ||
KR10-2006-0094330 | 2006-09-27 | ||
US11/766,523 | 2007-06-21 | ||
US11/766,523 US8014154B2 (en) | 2006-09-27 | 2007-06-21 | Circuit substrate for preventing warpage and package using the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008085340A JP2008085340A (ja) | 2008-04-10 |
JP5230157B2 true JP5230157B2 (ja) | 2013-07-10 |
Family
ID=39244566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007249517A Expired - Fee Related JP5230157B2 (ja) | 2006-09-27 | 2007-09-26 | 反り防止のための回路基板及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP5230157B2 (ja) |
KR (1) | KR101389899B1 (ja) |
DE (1) | DE102007048007A1 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5625250B2 (ja) * | 2009-03-30 | 2014-11-19 | 凸版印刷株式会社 | 半導体装置 |
JP2011108929A (ja) * | 2009-11-19 | 2011-06-02 | Murata Mfg Co Ltd | 回路基板および回路基板の製造方法 |
JP5184578B2 (ja) * | 2010-05-20 | 2013-04-17 | 古河電気工業株式会社 | プリント配線基板 |
US10090071B2 (en) | 2012-12-28 | 2018-10-02 | Ge-Hitachi Nuclear Energy Americas Llc | Systems and methods for disposing of one or more radioactive components from nuclear reactors of nuclear plants |
JP6281181B2 (ja) * | 2013-02-15 | 2018-02-21 | 株式会社村田製作所 | 多層樹脂配線基板および基板モジュール |
US9355967B2 (en) | 2013-06-24 | 2016-05-31 | Qualcomm Incorporated | Stress compensation patterning |
US10342127B2 (en) | 2016-11-14 | 2019-07-02 | Samsung Electronics Co., Ltd | Electronic device including a reinforced printed circuit board |
WO2018150560A1 (ja) | 2017-02-20 | 2018-08-23 | 新電元工業株式会社 | 電子装置 |
WO2020227988A1 (zh) * | 2019-05-15 | 2020-11-19 | 华为技术有限公司 | 一种芯片封装装置及其制备方法 |
KR102154360B1 (ko) * | 2019-10-24 | 2020-09-09 | 아시아나아이디티 주식회사 | 무선 자기센서 모듈 |
KR20210101764A (ko) * | 2020-02-11 | 2021-08-19 | 삼성전자주식회사 | 인쇄회로기판 조립체 및 이를 포함하는 전자 장치 |
KR20220027535A (ko) | 2020-08-27 | 2022-03-08 | 삼성전자주식회사 | 반도체 패키지 및 반도체 패키지의 제조 방법 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS609315B2 (ja) * | 1981-12-01 | 1985-03-09 | 株式会社日本コインコ | 磁気インキ文字読取装置 |
JPS6210463U (ja) * | 1985-07-02 | 1987-01-22 | ||
JPH069315B2 (ja) * | 1987-03-30 | 1994-02-02 | 株式会社日立製作所 | 多層プリント板及びその製造方法 |
JPH0451582A (ja) * | 1990-06-20 | 1992-02-20 | Nec Corp | 混成集積回路装置 |
JPH0715144A (ja) * | 1993-06-16 | 1995-01-17 | Toshiba Corp | マルチチップモジュール用セラミックス多層基板 |
JPH0997967A (ja) * | 1995-09-29 | 1997-04-08 | Fujikura Ltd | フレキシブルプリント配線板の製造方法 |
JPH11103137A (ja) * | 1997-09-29 | 1999-04-13 | Canon Inc | フレキシブルプリント回路基板および格子状に配列された複数の接続端子を有する電子部品を実装したプリント配線基板 |
JP4553466B2 (ja) * | 2000-09-05 | 2010-09-29 | パナソニック株式会社 | プリント回路基板 |
JP2003218542A (ja) * | 2002-01-25 | 2003-07-31 | Dainippon Printing Co Ltd | 多層配線基板多面付け体およびその製造方法 |
JP2004288660A (ja) * | 2003-01-29 | 2004-10-14 | Kyocera Corp | 配線基板 |
JP2005167141A (ja) * | 2003-12-05 | 2005-06-23 | Ibiden Co Ltd | プリント配線板の製造方法及び多層プリント配線板 |
JP2006108289A (ja) * | 2004-10-04 | 2006-04-20 | Yazaki Corp | プリント配線板 |
-
2007
- 2007-09-26 JP JP2007249517A patent/JP5230157B2/ja not_active Expired - Fee Related
- 2007-09-27 KR KR1020070097388A patent/KR101389899B1/ko active IP Right Grant
- 2007-09-27 DE DE102007048007A patent/DE102007048007A1/de not_active Withdrawn
Also Published As
Publication number | Publication date |
---|---|
KR101389899B1 (ko) | 2014-04-29 |
KR20080028821A (ko) | 2008-04-01 |
JP2008085340A (ja) | 2008-04-10 |
DE102007048007A1 (de) | 2008-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5230157B2 (ja) | 反り防止のための回路基板及びその製造方法 | |
US8014154B2 (en) | Circuit substrate for preventing warpage and package using the same | |
TWI579978B (zh) | 多層電子支撐結構及其製造方法 | |
US8445329B2 (en) | Circuit board with oval micro via | |
US7126227B2 (en) | Wiring substrate, semiconductor device, semiconductor module, electronic equipment, method for designing wiring substrate, method for manufacturing semiconductor device, and method for manufacturing semiconductor module | |
JP4719009B2 (ja) | 基板および半導体装置 | |
US7952199B2 (en) | Circuit board including solder ball land having hole and semiconductor package having the circuit board | |
US8378482B2 (en) | Wiring board | |
US8198724B1 (en) | Integrated circuit device having a multi-layer substrate and a method of enabling signals to be routed in a multi-layer substrate | |
US20080265411A1 (en) | Structure of packaging substrate and method for making the same | |
US6831233B2 (en) | Chip package with degassing holes | |
TW201814863A (zh) | 半導體裝置 | |
KR20150060102A (ko) | 얇은 두께의 칩 내장형 패키지 및 그 제조 방법 | |
US9867282B2 (en) | Circuit board with corner hollows | |
TWI493668B (zh) | 接墊結構、線路載板及積體電路晶片 | |
CN111083868A (zh) | 印刷电路板和包括该印刷电路板的半导体封装件 | |
JP3658162B2 (ja) | 半導体装置 | |
TWI601255B (zh) | 薄膜覆晶封裝結構 | |
JP2008227429A (ja) | 電子回路モジュールおよび多層配線板 | |
JP2008060587A (ja) | 半導体装置および半導体装置の製造方法 | |
EP3182449A1 (en) | Semiconductor package | |
EP3301714A1 (en) | Circuit board with multiple density regions | |
US7825340B2 (en) | Double-sided wiring board, manufacturing method of double-sided wiring board, and mounting double-sided wiring board | |
JP7219571B2 (ja) | 印刷回路基板及びそれを含む半導体パッケージ | |
JPH11204677A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100922 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110711 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120619 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130219 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160329 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5230157 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |