TWI579978B - 多層電子支撐結構及其製造方法 - Google Patents

多層電子支撐結構及其製造方法 Download PDF

Info

Publication number
TWI579978B
TWI579978B TW102107898A TW102107898A TWI579978B TW I579978 B TWI579978 B TW I579978B TW 102107898 A TW102107898 A TW 102107898A TW 102107898 A TW102107898 A TW 102107898A TW I579978 B TWI579978 B TW I579978B
Authority
TW
Taiwan
Prior art keywords
layer
support structure
structural component
multilayer electronic
electronic support
Prior art date
Application number
TW102107898A
Other languages
English (en)
Other versions
TW201405720A (zh
Inventor
赫爾維茨 卓爾
黃士輔
Original Assignee
珠海越亞封裝基板技術股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 珠海越亞封裝基板技術股份有限公司 filed Critical 珠海越亞封裝基板技術股份有限公司
Publication of TW201405720A publication Critical patent/TW201405720A/zh
Application granted granted Critical
Publication of TWI579978B publication Critical patent/TWI579978B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Description

多層電子支撐結構及其製造方法
本發明涉及薄且剛硬的多層電子支撐結構及其製造方法。
倒裝晶片球柵陣列(FCBGA，Flip Chip Ball Grid Array)和倒裝晶片晶片封裝(FCCSP，Flip Chip Chip Scale Package)格式的改進型IC基板通常採用“芯”結構，其通常為玻璃/聚合物介電複合材料，在其一側或兩側上具有小數目一般為2或以上的銅層。該銅層利用鍍覆通孔(PTH，Plating Through Hole)進行電互連。
玻璃/聚合物介電複合材料芯用作在其上構建多層堆疊體的基礎。該多層堆疊體包括電介質層，通常為聚合物膜或預浸料，其與銅金屬層順序交替，通過填充銅的微通孔互連。
成品FCBGA或FCCSP基板單元要求表現出高平坦度，並且要求是無翹曲的，用以支持隨後的工藝步驟，如連接有源(IC)和無源元件，有時被稱為“第一級裝配”。
為了平衡在製造、後續工藝及使用過程中的可能導致翹曲或分層的應力，該多層堆疊體優選構建在基底的兩側。在第一級裝配之後，包括IC、無源元件和攜載它們的基板的總體單元有時也被稱為“IC封裝”。
IC封裝要求連接至下一級電子子系統，其通常包括印刷電路板(PCB)。用於連接IC封裝至PCB的一系列過程有時被稱為“第二級裝配”。
許多現代電子系統，特別是手持設備，如智能電話、平板電腦等，需要額外的功能，即增強的電氣性能、低散熱和比以往任何時候都更輕薄的IC封裝。因此，第一級和第二級裝配過程變得比以往更加複雜，這是因為IC基板可以利用有時也被稱為“PoP”(即封裝上封裝的首字母 縮寫)的技術繼續進行3D封裝架構，例如一系列堆疊晶片或甚至是另一個IC封裝。
因此將會認識到，FCBGA或FCCSP格式的改進型IC基板需要具有優異的平坦度不僅在其自身的製造過程中，而且還在後續制程中，這是因為在第一和第二級裝配過程中，它們通常暴露於高溫和惡劣的加工條件之下。
鑒於以上所述，IC基板的翹曲可能嚴重降低第一和第二級裝配過程中的產量，尤其是在採用晶片堆疊和3D PoP架構時。翹曲FCBGA和FCCSP基板或IC封裝可導致在將IC互連至基板的倒裝晶片凸點中的產生裂縫，在將IC封裝互連至PCB(或PoP結構中的另一IC封裝)的BGA球中產生裂縫或者甚至是晶片破裂，所有這些都可能導致系統故障。
對越來越薄的IC基板的需求在不斷增加，這受到滿足現代手持設備低波形因素空間要求以及實現與更多設備功能的更高接觸點之間的更低的電感和更低的熱阻抗所帶動。因此，微電子產業已經考慮採用被稱為“無芯”的IC基板，其具有FCBGA或FCCSP格式並構造為累積層，但不包括中央的“芯”部分。此類無芯基板顯著減小了厚度，由於來往IC的通孔路徑短從而提高了系統電感並且改善了熱阻抗。然而，無芯基板由於內在地缺乏機械剛度並且缺少通常由所缺少的芯部提供的支撐而導致其也更易於翹曲。在其上製造第一和第二級裝配時而暴露於升高的加工溫度期間，這些問題可能變得尖銳，特別是由於堆疊晶片和/或封裝所採用的熱處理所致。
近年來提出了具有電介質膜的特徵累積結構的多種無芯基板技術。大多數無芯基板技術需要一個安裝在基板IC側上的外部金屬框架加強體，以保持可接受水平的平坦度和補償結構中所缺少的芯。然而，應該認識到，這樣的外部增強體占據了基板頂表面上的優質不動產空間，並且這種被占據的空間不可用於其它目的，如安裝無源元件和/或焊盤，可能需要它們連接堆疊在基板表面上的額外IC封裝。
解決該問題的一種方法是如由阿米泰克(AMITEC)公司開發並且描述在赫爾維茨(Hurwitz)等人的美國專利號為US 7,682,972、US 7,669,320和US7,635,641的專利中的無芯IC基板的應用。阿米泰克(AMITEC)公司的技術允許製造可採用玻璃纖維/聚合物複合材料(預浸料)的無芯基板，其增強了所有基板的平坦性和抗翹曲性，因此，消除了對於上述外部金屬框架加強體的需求。
然而，滿足更苛刻的要求的日益增加的需求，如降低基板厚度和減少其熱阻抗，構成了挑戰，甚至如在美國專利號為US 7,682,972、US 7,669,320和US 7,635,641的專利中描述的阿米技術(AMITEC)無芯結構也會發現難以克服。
本發明的第一方面涉及提供一種多層電子支撐結構，其包括在X-Y平面中延伸的被通孔層隔開的至少一對相鄰特徵層；所述通孔層包括夾在所述兩個相鄰特徵層之間的介電材料和在垂直於X-Y平面的Z方向上穿過所述介電材料跨越所述成對的相鄰特徵層的至少一個結構組件；其中所述至少一個結構組件的特徵在於其在X-Y平面中的長尺寸為其在X-Y平面中的短尺寸的至少3倍，並且其中所述至少一個結構組件被完全包封在所述介電材料內並且與其周邊電絕緣。
在一些實施方案中，所述至少一個結構組件是非電子功能的。
在一些實施方案中，所述多層電子支撐結構包括具有導電通孔和特徵結構的中央電子功能區和周邊區，其中所述結構組件位於所述周邊區內。
在一些實施方案中，所述具有導電通孔和特徵結構的中央電子功能區用於通過倒裝技術連接晶片。
在一些實施方案中，所述技術選自包括倒裝晶片球柵陣列(FCBGA，Flip Chip Ball Grid Array)、倒裝晶片晶片尺寸封裝(FCCSP，Flip Chip Chip Scale Package)、倒裝晶片針網陣列(FCPGA，Flip Chip Pin Grid Array)和倒裝晶片焊盤柵格陣列(FCLGA，Flip Chip Land Grid Array)。
在一些實施方案中，所述多層電子支撐結構具有至少25mm×25mm且不超過60mm×60mm的平面尺寸。
在一些實施方案中，所述中央電子功能區具有至少10mm×10mm且不超過25mm×25mm的尺寸。
在一些實施方案中，所述至少一個結構組件用於減輕殘餘應力和有助於平坦性。
在一些實施方案中，所述至少一個結構組件沿所述支撐結構的邊緣進行定位。
在一些實施方案中，所述至少一個結構組件定位在沿所述中央電子功能區的所有側面的所述周邊區中。
在一些實施方案中，所述多層電子支撐結構用於支撐晶片，包括圍繞所述晶片徑向布置的多個結構組件。
在一些實施方案中，所述至少一個結構組件包括用於定位在所述支撐結構的拐角內的拐角角度。
在一些實施方案中，所述至少一個結構組件設置在單個層內。
在一些實施方案中，所述至少一個結構組件跨越多個層。
在一些實施方案中，所述至少一個結構組件的外形輪廓選自包括正方形、長方形、T形、倒T形、I形、J形和L形輪廓的組別。
在一些實施方案中，所述至少一個結構組件包括在特徵層中的焊盤和在所述焊盤上的非圓柱形通孔。
在一些實施方案中，所述焊盤包括粘附層，所述粘附層包括選自包括鈦、鉭、鎢和鉻中的金屬。
在一些實施方案中，所述結構組件沿其長度為波紋狀或鋸齒狀的。
在一些實施方案中，所述介電材料包括聚合物。
在一些實施方案中，所述聚合物包括聚酰亞胺、環氧樹脂、雙馬來酰亞胺、三嗪或其混合物。
在一些實施方案中，所述介電材料還包括無機夾雜物。
在一些實施方案中，所述無機夾雜物包括玻璃纖維。
在一些實施方案中，所述無機夾雜物包括陶瓷顆粒。
本發明的第二方面涉及一種用於增強多層電子支撐結構的方法，包括在所述多層電子支撐結構內引入至少一個結構組件。
在一些實施方案中，所述至少一個結構組件包括非電子功能的細長金屬夾雜物。
在一些實施方案中，所述方法包括下列步驟：在底部介電層上沈積種子層，和在所述種子層上圖案或面板鍍覆所述至少一個結構組件的第一層。
在一些實施方案中，所述方法還包括：在所述種子層上的至少一個非電子功能的細長金屬夾雜物的第一層上建立附加層。
在一些實施方案中，所述方法還包括以下步驟：(a)獲得包括底部通孔柱層的基板，所述通孔柱經處理以暴露出所述通孔柱層中的通孔柱末端；(b)用種子層覆蓋所述基板；(c)在所述種子層上塗覆第一光刻膠層；(d)曝光和顯影所述光刻膠以形成包括所述至少一個結構組件的第一部件的特徵結構圖案；(e)在所述特徵結構圖案中沈積金屬以製造包括所述至少一個結構組件的第一部件的特徵層；(f)剝除所述第一光刻膠層；(g)塗覆第二光刻膠層；(h)曝光和顯影包括所述至少一個結構組件的第二部件的通孔柱圖案；(i)在該通孔柱圖案中沈積包括所述至少一個結構組件的第二部件的金屬層；(j)剝除所述光刻膠，留下直立的至少一個非電子功能的細長金屬夾雜物；(k)移除所述種子層，以隔離所述至少一個結構組件；和(l)在所述至少一個非電子功能的細長金屬夾雜物上層壓介電材料。
在一些實施方案中，所述方法還包括以下步驟：(m)減薄所述多層電子支撐結構以暴露出通孔柱末端。
在一些實施方案中，所述方法還包括以下步驟：(n)在經減薄的表面上沈積金屬種子層。
在一些實施方案中，所述至少一個結構組件包括另一特徵層並且重複步驟(c)至(f)和(l)。
在一些實施方案中，所述至少一個結構組件包括通過重複步驟(g)至(k)製造的另一通孔柱層。
在一些實施方案中，所述至少一個通孔柱層包括至少一個結構組件的一部分，並且所述方法包括以下步驟：(i)獲得包括底部特徵層的基板，其中所述底部特徵層的銅被暴露出；(ii)用種子層覆蓋所述基板；(iii)在所述種子層上沈積金屬層；(iv)在所述金屬層上塗覆光刻膠層；(v)曝光和顯影包括所述至少一個結構組件的通孔柱的正性圖案；(vi)蝕刻掉暴露的金屬層；(vii)剝除所述光刻膠，留下直立的包括所述至少一個結構組件的通孔柱；和(viii)在所述通孔柱和至少一個結構組件上層壓介電材料。
在一些實施方案中，所述方法包括另一步驟：(ix)減薄以暴露出金屬。
在一些實施方案中，所述方法包括另一步驟：(x)在經減薄的表面上沈積金屬種子層。
現有技術：
100‧‧‧多層支撐結構
102、104、106‧‧‧特徵層、功能層
108‧‧‧特徵結構
110、112、114、116‧‧‧介電層
118‧‧‧通孔
本發明：
200‧‧‧多層電子支撐結構
202‧‧‧中央功能區
204‧‧‧周邊結構
206‧‧‧結構邊緣
208‧‧‧結構拐角
300‧‧‧多層電子支撐結構
304‧‧‧周邊結構
310、312、314、318‧‧‧結構組件、斜支柱
400‧‧‧多層電子支撐結構
402‧‧‧中心功能區
418‧‧‧結構組件
420‧‧‧結構組件
500‧‧‧多層電子支撐結構
504‧‧‧電介質
506‧‧‧結構帶、帶外列、外帶
508‧‧‧結構拐角
522‧‧‧結構帶內列、內列、內結構帶
524‧‧‧內結構帶
526‧‧‧連接件
528‧‧‧結構帶
628‧‧‧鋸齒狀元件
900‧‧‧結構組件
902‧‧‧第一部件
904‧‧‧第二部件
906‧‧‧介電材料
908‧‧‧種子層
1000‧‧‧T形結構組件
1002‧‧‧第二層、第一(特徵)層
1004‧‧‧第一層
1006‧‧‧介電材料、介電周邊區
1008‧‧‧種子層
1010‧‧‧底部焊盤
1012‧‧‧種子層
1100‧‧‧I形結構組件
1102、1104、1108‧‧‧金屬層、第二層
1106‧‧‧介電材料
1110、1114‧‧‧種子層
圖1是現有技術的多層電子支撐結構的截面圖。
圖2是包括結構組件的電子支撐結構的一個實施方案的平面圖。
圖3是包括結構組件的電子支撐結構的另一實施方案的平面圖。
圖4是包括結構組件的電子支撐結構的又一實施方案的平面圖。
圖5是包括結構組件的電子支撐結構的再一實施方案的平面圖。
圖6是鋸齒狀結構組件的示意圖。
圖7是一種製造結構組件的方法的流程圖。
圖8是一種製造結構組件的變體方法的流程圖。
圖9是被介電材料包圍的L形支撐元件的截面示意圖。
圖10是被介電材料包圍的T形支撐元件的截面示意圖。
圖11是被介電材料包圍的I形支撐元件的截面示意圖。
為了更好地理解本發明並示出本發明的實施方式，純粹以舉例的方式參照附圖。
現在具體參照附圖，必須強調的是特定的圖示是示例性的並且目的僅在於說明性討論本發明的優選實施方案，並且基於提供被認為是對於本發明的原理和概念方面的描述最有用和最易於理解的圖示的原因而被呈現。就此而言，沒有試圖將本發明的結構細節以超出對本發明基本理解所必需的詳細程度來圖示；參照附圖的說明使本領域技術人員認識到本發明的幾種形式可如何實際體現出來。
參照圖1，示出現有技術的多層電子支撐結構的簡化截面圖。參照圖1，現有技術的多層支撐結構100包括被絕緣各層的介電層110、112、114、116隔離的組件或特徵結構108的功能層102、104、106。穿過介電層的通孔118提供在相鄰的功能層或特徵層之間的電連接。因此，特徵層102、104、106包括在X-Y平面內通常敷設在所述層內的特徵結構108，以及跨介電層110、112、114、116導通電流的通孔118。通孔118設計為具有最小的電感並得到充分的隔離以在其間具有最小的電容。
當利用鑽填技術制作通孔時，通孔一般具有大致圓形的橫截面。但是，例如美國專利號為US 7,682,972、US 7,669,320和US 7,635,641的專利中所述，圖1的結構可替代地通過在光刻膠內的圖案中電鍍(圖案鍍覆)或通過面板鍍覆然後選擇性蝕刻來制作；無論何種方式均留下直立的通孔柱，隨後在其上層壓介電預浸料。
利用“鑽填通孔”的方法，由於截面控制和形狀方面的困難，使得不能製造非圓形孔。由於激光鑽孔的限制，還存在約50-60微米直徑的最小通孔尺寸。這些困難在上文的背景技術部分中作了詳細描述，並且這些困難特別涉及由於銅通孔填充電鍍過程導致的凹痕和/或半球形頂部、由於激光鑽孔過程導致的通孔錐度形狀和側壁粗糙、以及由於在“路徑模式(routing mode)”中用以產生在聚合物/玻璃電介質中的溝槽而使用的用於銑削狹縫的昂貴的激光鑽孔機所導致的較高成本。
已經出乎意料地發現，利用鍍覆和光刻膠技術的靈活性，可以成本有效地製造出形狀和尺寸範圍廣泛的通孔。此外，可以在同一層中製造出不同形狀和尺寸的通孔。由阿米泰克(AMITEC)公司開發的專有通孔柱方法實現了在X-Y平面內延伸以在通孔層中製造的結構，通常在更多的慣用通孔柱之間。這在使用銅圖案鍍覆方法時尤其有利，此時可以在光刻膠材料中產生光滑、筆直，無錐度的溝道，然後通過在種子層上用圖案鍍覆銅到所述溝道中來將銅後續沈積到這些溝道中。與鑽填通孔方法相反的是，通孔柱技術使得光刻膠層中的溝道被填充從而得到無凹痕、無圓頂的銅結構。在銅沈積後，隨後剝除光刻膠，然後移除金屬種子層並在其上和其周邊塗覆永久的聚合物-玻璃電介質。由此產生的銅結構可使用在赫爾維茨(Hurwitz)等人的美國專利號為US 7,682,972，US 7,669,320和US 7,635,641的專利中描述的工藝流程。
應該認識到，互連需要具有足夠的剛硬度，以使晶片能夠可靠地與其連接。翹曲和彎曲可能造成連接不良或斷開。
確保剛度的一種方法是在基板或芯上沈積互連結構。不幸的是，這增加了互連結構的厚度。
存在對於既具有剛硬度又越來越薄的互連的驅動力。
各種晶片安裝技術是所謂的倒裝晶片技術，例如倒裝晶片球柵陣列(FCBGA)、倒裝晶片晶片級封裝(FCCSP)、倒裝晶片針網陣列(FCPGA)和倒裝晶片焊盤柵格陣列(FCLGA)。
通常，用於倒裝晶片技術的基板或插件不大於晶片尺寸的1.2倍。倒裝晶片球柵陣列安裝(FCBGA)和倒裝晶片晶片級封裝(FCCSP) 在裝配過程中對於翹曲特別敏感。
出乎意料地發現，可以通過在其中電鍍增強體來製造既薄又剛硬的互連結構。這種增強體是跨越一個或多個通孔平面、在X-Y平面中延伸、但不提供電子功能的結構組件。
倒裝晶片通常具有5mm×5mm至25mm×25mm的尺寸。
FCBGA基板尺寸通常在10mm×10mm至60mm×60mm的範圍內並且可以為正方形或矩形。FCCSP基板尺寸通常在10mm×10mm至25mm×25mm的範圍內。
為了增強基板或插件，結構組件可以設置在多層支撐結構內的不同位置處，但通常定位在設置有晶片的中央電子功能區周圍的周邊區內。結構組件可具有不同的截面或輪廓，如下所述。
參考圖2，示出多層電子支撐結構200的平面圖。多層電子支撐結構200通常具有對於FCBGA為10mm×10mm至60mm×60mm的平面尺寸，並且可以為正方形或矩形。
FCCSP基板尺寸通常在10mm×10mm至25mm×25mm的範圍內。
當離開晶片朝向多層電子支撐結構的邊緣移動時，存在不要求導電並且可用於增強目的的區域。
多層電子支撐結構200用作諸如連接晶片至印刷電路板的應用的互連。通常，多層電子支撐結構200包括具有導電通孔和特徵結構的中央功能區202，例如圖1所示，在其周圍通常提供非功能性的周邊結構204。具有導電通孔和特徵結構的中央功能區202可具有10mm×10mm至25mm×55mm的尺寸。
一個或多個結構組件如一個或多個結構邊緣206和一個或多個結構拐角208可以與中央功能區202的導電通孔和特徵結構共同製造，並且可以跨越至少一個通孔柱層。通常，如下面所討論的，結構組件跨越特徵層和通孔層。他們可以跨越更多的層。
結構邊緣206和結構拐角208可有助於緩解殘餘應力並且可以由此防止基板200的翹曲並有助於確保保持平坦。
參考圖3，在第二實施方案中，多層電子支撐結構300可以包括圍繞中央功能區302徑向布置的多個結構組件310、312、314、318，它們跨越中央功能區302的拐角部朝向電子支撐結構300的拐角A、B、C、D穿過周邊結構304。因此，斜支柱310可以將基板300的拐角B連接至的中央功能區302的拐角F。斜支柱312可將基板300的拐角C連接至中央功能區302的拐角G。斜支柱314可將基板300的拐角A連接至中心功能區302的拐角E。斜支柱316可將基板300的拐角D連接至中心功能區302的拐角H。
參考圖4，在第三實施方案中，多層電子支撐結構400可以包括多個結構組件418，它們圍繞中心功能區402徑向布置，大致垂直於最接近的長邊，但在拐角處可設置斜的結構組件420。
參考圖5，在第四實施方案中，多層電子支撐結構500包括接近該結構500邊緣的沿外列的多個結構帶506和結構拐角508以及對應於帶外列506交錯的結構帶內列522。第二列的結構帶524可通過連接件526連接至外列的帶和拐角508。事實上，由於外帶506、拐角508、內結構帶522、524和連接件526可以通過圖案鍍覆或通過面板鍍覆共同沈積並且隨後蝕刻，所以存在可以製造的幾乎無限變化的增強形狀和尺寸。除了利用一個或多個帶層(其可與在周邊的電介質504中共沈積或隔離的連接件一起連接)來增強邊緣外，邊緣可通過鋸齒狀的結構帶528或者通過波紋狀結構帶進行增強。
如圖6所示，結構組件無論位於何處，除了是帶狀的條外，還可以是細長的鋸齒狀元件628或波紋狀元件(未示出)。
因此，多層電子支撐結構可以通過引入至少一個結構組件得到增強以有助於平坦性以及防止翹曲，所述至少一個結構組件通常是在介電多層電子支撐結構中的非電子功能的細長金屬夾雜物。
到目前為止，已經討論了在X-Y平面內的結構組件的形狀。應該認識到，結構組件具有一定的厚度並且可以跨越單個通孔柱層或者可以跨越多於一個層。
因為在中央功能區中發現的電子功能元件可與結構組件共 沈積，所以在一些實施方案中，作為非電子功能的細長金屬夾雜物的結構組件可以製造成為特徵層中的第一部件或焊盤以及布置在所述特徵層中的第一部件或焊盤頂部上的通孔柱中的第二部件。
參考圖7，所述至少一個結構組件可利用兩階段方法由至少一對部件制成，所述至少一對部件由在特徵層中的第一部件和在其上沈積的通孔層中的第二部件構成，所述兩階段方法包括以下步驟：獲得包括底部通孔柱層的基板，所述通孔柱層經處理以暴露出通孔柱的末端-步驟(a)。通常，暴露出通孔柱末端的處理包括化學抛光、機械研磨和抛光、或化學-機械抛光CMP。然後，用種子層(通常為銅)覆蓋具有暴露的銅通孔末端的基板-步驟(b)。在所述種子層上塗覆第一光刻膠薄層-步驟(c)，接著曝光和顯影所述第一光刻膠薄層以形成包括所述至少一個結構組件的第一部件的特徵結構通孔柱圖案-步驟(d)。在所述特徵結構通孔柱圖案中沈積金屬，通常為銅，特別是形成所述至少一個結構組件的第一部件-步驟(e)。剝除所述第一光刻膠薄層-步驟(f)以留下包括直立的至少一個結構組件的第一部件的特徵層。然後，塗覆第二光刻膠厚層-步驟(g)，接著在其中曝光和顯影包括所述至少一個結構組件的第二部件的第二通孔柱通孔柱圖案-步驟(h)。在該第二圖案中顯影出的溝道中沈積金屬層，通常為銅層-步驟(i)以製造包括在所述至少一個結構組件的第一部件的至少一部分上的所述至少一個結構組件的第二部件的通孔柱層。剝除所述第二光刻膠層-步驟(j)，留下直立的特徵結構、通孔柱和至少一個結構組件。然後，移除暴露的種子層-步驟(k)，以隔離所述至少一個結構組件。移除暴露的種子層可通過將所述結構暴露於短期且受控的例如氫氧化銨或氯化銅的濕蝕刻劑中來完成。接著，在特徵結構、通孔柱和至少一個結構組件上層壓介電材料-步驟(l)。
當通孔柱具有與底部特徵層或焊盤相同的X-Y平面內尺寸時，非電子功能的細長金屬夾雜物可具有簡單矩形增強體的輪廓。當底部特徵層或焊盤延伸超過通孔柱時，非電子功能的細長金屬夾雜物可具有L形梁或J形梁。如果在其上沈積第二種子層並且在頂部上布置第二特徵層，則非電子功能的細長金屬夾雜物可具有T或I形的輪廓。
這樣，可以製造包括在特徵層中的第一部件和在通孔層中的第二部件的結構組件。在特徵層中的第一部件可被在通孔層中的第二部件完全覆蓋，從而產生具有正方形或矩形橫截面的結構組件。如果在特徵層中的第一部件在X-Y平面中延伸超過在通孔層中的第二部件，則結構組件將具有類似於L或J形梁或倒T形的橫截面。如果倒置使用，則倒T截面當然將類似於在X-Y平面中延伸的具有恒定寬度的T線型結構組件，並且具有正方形、矩形、J、L或T字形橫截面，將表現為正方形、矩形、J、L或T形梁，並且根據簡單梁理論而抗變形。
通過在特徵層中沈積其它種子層和附加部件，可將正方形或矩形的結構組件轉化成T結構組件，並且可將倒T結構組件轉化成I結構組件。
通過沈積其它通孔和特徵層，可以製造出跨越所述多層電子支撐結構的更多層的具有更複雜橫截面的結構組件。因此，為了能夠進一步構建附加層，可減薄介電材料以暴露出金屬-步驟(m)。所述減薄可以利用機械研磨或抛光、化學抛光或化學機械抛光CMP來完成。所述減薄也使所述結構平坦化。然後，可以在經減薄的表面上沈積金屬種子層，如銅-步驟(n)，以便能夠建立其它層。種子層通常是0.5微米至1.5微米厚。為了有助於其粘附性，可先沈積選自鈦、鉭、鉻、鎢或其混合物中的粘附層，一般為0.04至0.1微米厚。種子層可以使用例如濺射或化學鍍來沈積。
當結構組件包括其它特徵層時，其可以通過重複步驟(c)至(f)和(l)來製造。當結構組件包括其它通孔層時，其可以通過重複步驟(g)至(k)等來製造。
介電材料通常是包括聚合物基體的複合材料，例如聚酰亞胺、環氧樹脂、雙馬來酰亞胺、三嗪或其混合物，並且還可以包括陶瓷或玻璃。通常，電介質作為在具有陶瓷填料的聚合物樹脂預浸料中的織造玻璃纖維束構成的預浸料來提供。
參考圖8，在一個變體製造路線中，包括結構組件的一部分的通孔柱層可以通過以下步驟製造：獲得基板-步驟(i)，和用種子層覆蓋所述基板-步驟(ii)，所述種子層通常是銅，一般通過濺射或通過化學鍍 來沈積。在所述種子層上沈積金屬層-步驟(iii)。該金屬層通常是銅，並且可以通過電鍍來沈積。在所述金屬層上塗覆光刻膠層-步驟(iv)，然後在其中曝光和顯影包括結構組件的部件的通孔柱的正性圖案-步驟(v)。蝕刻掉暴露出的金屬層-步驟(vi)。銅的蝕刻可以利用銅蝕刻劑例如氫氧化銨或氯化銅來實施。然後，剝除光刻膠-步驟(vii)，留下在通孔層中直立的結構組件，並且在通孔層和至少一個結構組件上層壓介電材料-步驟(viii)。
為了能夠進一步累積，可以減薄介電層-步驟(ix)以暴露出金屬，例如利用化學或機械抛光或研磨或化學機械抛光來進行。所述減薄使所述層平坦化。
然後，可以在經減薄的表面上沈積諸如銅的金屬種子層-步驟(x)。
在一些實施方案中，所述方法還包括通過在其上鍍覆其它層來一層一層地構建所述至少一個結構組件的額外部件。
參照圖9，示出具有L形輪廓(截面)的結構組件900。L形結構組件900包括寬的第一部件902(在特徵層中)和可沈積在更寬的第一部件902上的窄的第二部件904(在通孔層中)。第一部件902通常沈積在底部種子層908上。L形結構組件900被介電材料906所包圍和絕緣，介電材料906通常是作為預浸料形式應用的玻璃纖維增強聚合物。J形結構組件可利用相同方式製造。
參照圖10，示出T形結構組件1000。由於第二層1002延伸超出第一層1004，所以在沈積另一層1002之前，通過濺射或化學鍍在介電周邊區1006上沈積種子層1008以及可能的在其下方的粘附層。種子層1008有利於在介電材料1006上電鍍另一層1002。第一層1004當然也通常沈積在底部焊盤1010上，底層焊盤1010自身製造在種子層1012上。
參照圖11，I形結構組件1100可以通過在2-3個階段中圖案化三個金屬層1102、1104、1108並且在其周圍層壓介電材料1106來製造。I形結構組件1100的第一層1102和第三層1108通常是沈積在種子層1110、1114上的特徵層，以實現對介電材料1106的粘附。作為I形結構組件1100 的垂直部件的第二層1104通常製造在通孔柱層中，並且因為其沈積在其下方更寬的第一(特徵)層1002上，因此在其下方不需要種子層。
圖9、10和11中所示的結構組件僅是作為示例提供的。其它的結構組件可具有不同的形狀並且可以跨越多層互連結構的多於三個層。
所示的各種結構組件和排列方式是作為示例提供的，而不同的實施方案可包括其它的結構金屬夾雜物並可以進行不同的配置。
因此本領域技術人員將會認識到，本發明不限於上文中具體圖示和描述的內容。相反，本發明的範圍由所附請求項限定，包括上文所述的各個技術特徵的組合和子組合以及其變化和改進，本領域技術人員在閱讀前述說明後將會預見到這樣的組合、變化和改進。
在請求項書中，術語“包括”及其變體例如“包含”、“含有”等是指所列舉的組件被包括在內，但一般不排除其他組件。
200‧‧‧多層電子支撐結構
202‧‧‧中央功能區
204‧‧‧周邊結構
206‧‧‧結構邊緣
208‧‧‧結構拐角

Claims (35)

  1. 一種多層電子支撐結構，其包括在X-Y平面中延伸的被通孔層隔開的至少一對相鄰電路層；所述通孔層包括夾在所述兩個相鄰電路層之間的介電材料和在垂直於X-Y平面的Z方向上穿過所述介電材料跨越所述成對的相鄰特徵電路層的至少一個結構組件；其中所述至少一個結構組件的特徵在於，其包括金屬通孔柱，所述金屬通孔柱在X-Y平面中的長尺寸為其在X-Y平面中的短尺寸的至少3倍，並且其中所述至少一個結構組件被完全包封在所述介電材料內並且與其周邊電絕緣。
  2. 如請求項1所述的多層電子支撐結構，其中所述至少一個結構組件是非電子功能的。
  3. 如請求項1所述的多層電子支撐結構，包括具有導電通孔和電路層的中央電子功能區和周邊區，其中所述至少一個結構組件位於所述周邊區內。
  4. 如請求項3所述的多層電子支撐結構，所述具有導電通孔和電路層的中央電子功能區用於通過倒裝晶片技術連接晶片。
  5. 如請求項4所述的多層電子支撐結構，選自倒裝晶片球柵陣列(FCBGA)、倒裝晶片晶片尺寸封裝(FCCSP)、倒裝晶片針網陣列(FCPGA)和倒裝晶片焊盤柵格陣列(FCLGA)。
  6. 如請求項3所述的多層電子支撐結構，具有至少10mm×10mm且不超過60mm×60mm的平面尺寸。
  7. 如請求項3所述的多層電子支撐結構，其中所述中央電子功能區具有至少5mm×5mm且不超過25mm×25mm的尺寸。
  8. 如請求項1所述的多層電子支撐結構，其中所述至少一個結構組件用於減輕殘於應力和有助於平坦性。
  9. 如請求項1所述的多層電子支撐結構，其中所述至少一個結構組件沿所述支撐結構的邊緣進行定位。
  10. 如請求項3所述的多層電子支撐結構，其中所述至少一個結構組件定位在沿所述中央電子功能區的所有側面的所述周邊區中。
  11. 如請求項1所述的多層電子支撐結構，用於支撐晶片，並且包括圍繞所述晶片徑向布置的多個結構組件。
  12. 如請求項1所述的多層電子支撐結構，其中所述至少一個結構組件包括用於定位在所述支撐結構的拐角內的拐角角度。
  13. 如請求項1所述的多層電子支撐結構，其中所述至少一個結構組件設置在單個層內。
  14. 如請求項1所述的多層電子支撐結構，其中所述至少一個結構組件跨越多個層。
  15. 如請求項1所述的多層電子支撐結構，其中所述至少一個結構組件具有的外形輪廓選自正方形、長方形、T形、倒T形、I形、J形和L形輪廓。
  16. 如請求項15所述的多層電子支撐結構，包括在電路層中的焊盤和在所述焊盤上的非圓柱形通孔。
  17. 如請求項16所述的多層電子支撐結構，其中所述焊盤包括粘附層，所述粘附層包括選自鈦、鉭、鎢和鉻的金屬。
  18. 如請求項1所述的多層電子支撐結構，其中所述至少一個結構組件沿其長度為波紋狀或鋸齒狀的。
  19. 如請求項1所述的多層電子支撐結構，其中所述介電材料包括聚合物。
  20. 如請求項19所述的多層電子支撐結構，其中所述聚合物包括聚酰亞胺、環氧樹脂、雙馬來酰亞胺、三嗪或其混合物。
  21. 如請求項20所述的多層電子支撐結構，其中所述介電材料還包括無機夾雜物。
  22. 如請求項21所述的多層電子支撐結構，其中所述無機夾雜物包括玻璃纖維。
  23. 如請求項21所述的多層電子支撐結構，其中所述無機夾雜物包括陶瓷顆粒。
  24. 一種用於增強多層電子支撐結構的方法，所述多層電子支撐結構包括在X-Y平面中延伸的被通孔層隔開的至少一對相鄰電路層，所述通孔層包括夾在所述兩個相鄰電路層之間的介電材料；其中所述方法包括在所述多層電子支撐結構的通孔層內引入至少一個結構組件，所述至少一個結構組件在垂直於X-Y平面的Z方向上穿過所述介電材料並跨越所述成對的相鄰電路層；所述至少一個結構組件包括金屬通孔柱，所述金屬通孔柱在X-Y平面中的長尺寸為其在X-Y平面中的短尺寸的至少3倍，並且其中所述至少一個結構組件被完全包封在所述介電材料內並且與其周邊電絕緣。
  25. 如請求項24所述的方法，其中所述至少一個結構組件包括非電子 功能的細長金屬夾雜物。
  26. 如請求項24所述的方法，包括以下步驟：在底部介電層上沈積種子層，和在所述種子層上圖案或面板鍍覆所述至少一個結構組件的第一層。
  27. 如請求項26所述的方法，還包括：在所述種子層上的至少一個非電子功能的細長金屬夾雜物的第一層上建立附加層。
  28. 如請求項24所述的方法，包括以下步驟：(a)獲得包括底部通孔柱層的基板，所述通孔柱經處理以暴露出所述通孔柱層中的通孔柱末端；(b)用種子層覆蓋所述基板；(c)在所述種子層上塗覆第一光刻膠層；(d)曝光和顯影所述光刻膠以形成包括所述至少一個結構組件的第一部件的特徵結構圖案；(e)在所述特徵結構圖案中沈積金屬以製造包括所述至少一個結構組件的第一部件的特徵層；(f)剝除所述第一光刻膠層；(g)塗覆第二光刻膠層；(h)曝光和顯影包括所述至少一個結構組件的第二部件的通孔柱圖案；(i)在所述通孔柱圖案中沈積包括所述至少一個結構組件的第二部件的金屬層；(j)剝除所述光刻膠，留下直立的至少一個非電子功能的細長金屬夾雜物；(k)移除所述種子層，以隔離所述至少一個結構組件；和(l)在所述至少一個非電子功能的細長金屬夾雜物上層壓介電材料。
  29. 如請求項27所述的方法，包括另一步驟：(m)減薄所述多層電子支撐結構以暴露出通孔柱末端。
  30. 如請求項29所述的方法，包括另一步驟：(n)在經減薄的表面上沈積金屬種子層。
  31. 如請求項28所述的方法，其中所述至少一個結構組件包括另一特徵層並且重複步驟(c)至(f)和(l)。
  32. 如請求項28所述的方法，其中所述至少一個結構組件包括通過重複步驟(g)至(k)製造的另一通孔柱層。
  33. 如請求項24所述的方法，其中所述至少一個通孔柱層包括至少一個結構組件的一部分，並且所述方法包括以下步驟：(i)獲得包括底部特徵層的基板，其中所述底部特徵層的銅被暴露出；(ii)用種子層覆蓋所述基板；(iii)在所述種子層上沈積金屬層；(iv)在所述金屬層上塗覆光刻膠層；(v)曝光和顯影包括所述至少一個結構組件的通孔柱的正性圖案；(vi)蝕刻掉暴露的金屬層；(vii)剝除所述光刻膠，留下直立的包括所述至少一個結構組件的通孔柱；和(viii)在所述通孔柱和至少一個結構組件上層壓介電材料。
  34. 如請求項33所述的方法，包括另一步驟：(ix)減薄以暴露出金屬。
  35. 如請求項33所述的方法，包括另一步驟：(x)在經減薄的表面上沈積金屬種子層。
TW102107898A 2012-07-23 2013-03-06 多層電子支撐結構及其製造方法 TWI579978B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/555,437 US9615447B2 (en) 2012-07-23 2012-07-23 Multilayer electronic support structure with integral constructional elements

Publications (2)

Publication Number Publication Date
TW201405720A TW201405720A (zh) 2014-02-01
TWI579978B true TWI579978B (zh) 2017-04-21

Family

ID=48721529

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102107898A TWI579978B (zh) 2012-07-23 2013-03-06 多層電子支撐結構及其製造方法

Country Status (5)

Country Link
US (1) US9615447B2 (zh)
JP (1) JP6213760B2 (zh)
KR (4) KR101489266B1 (zh)
CN (1) CN103199078B (zh)
TW (1) TWI579978B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739003B (zh) * 2017-05-11 2021-09-11 義大利商探針科技公司 電子裝置的測試設備的探針卡的多層的製造方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9440135B2 (en) * 2012-05-29 2016-09-13 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic structures with integral vias extending in in-plane direction
US20140198034A1 (en) 2013-01-14 2014-07-17 Thalmic Labs Inc. Muscle interface device and method for interacting with content displayed on wearable head mounted displays
US10152082B2 (en) 2013-05-13 2018-12-11 North Inc. Systems, articles and methods for wearable electronic devices that accommodate different user forms
US11921471B2 (en) 2013-08-16 2024-03-05 Meta Platforms Technologies, Llc Systems, articles, and methods for wearable devices having secondary power sources in links of a band for providing secondary power in addition to a primary power source
US10188309B2 (en) 2013-11-27 2019-01-29 North Inc. Systems, articles, and methods for electromyography sensors
US20150124566A1 (en) 2013-10-04 2015-05-07 Thalmic Labs Inc. Systems, articles and methods for wearable electronic devices employing contact sensors
US11426123B2 (en) 2013-08-16 2022-08-30 Meta Platforms Technologies, Llc Systems, articles and methods for signal routing in wearable electronic devices that detect muscle activity of a user using a set of discrete and separately enclosed pod structures
US10042422B2 (en) 2013-11-12 2018-08-07 Thalmic Labs Inc. Systems, articles, and methods for capacitive electromyography sensors
US9788789B2 (en) * 2013-08-30 2017-10-17 Thalmic Labs Inc. Systems, articles, and methods for stretchable printed circuit boards
KR102372544B1 (ko) 2014-02-14 2022-03-10 페이스북 테크놀로지스, 엘엘씨 탄성 전기 케이블 및 이를 사용하는 웨어러블 전자 장치를 위한 시스템, 물품, 및 방법
US10199008B2 (en) 2014-03-27 2019-02-05 North Inc. Systems, devices, and methods for wearable electronic devices as state machines
CN104270885A (zh) * 2014-05-05 2015-01-07 珠海越亚封装基板技术股份有限公司 具有聚合物基质的插件框架及其制造方法
US10103447B2 (en) 2014-06-13 2018-10-16 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling structure
US9917372B2 (en) 2014-06-13 2018-03-13 Nxp Usa, Inc. Integrated circuit package with radio frequency coupling arrangement
US9880632B2 (en) 2014-06-19 2018-01-30 Thalmic Labs Inc. Systems, devices, and methods for gesture identification
CN104299955B (zh) * 2014-07-25 2017-06-27 华为技术有限公司 一种方形扁平无引脚封装
US10225925B2 (en) * 2014-08-29 2019-03-05 Nxp Usa, Inc. Radio frequency coupling and transition structure
US9887449B2 (en) * 2014-08-29 2018-02-06 Nxp Usa, Inc. Radio frequency coupling structure and a method of manufacturing thereof
CN104333978A (zh) * 2014-10-20 2015-02-04 中山市惠亚线路版有限公司 线路板的喷锡前处理方法及喷锡前的线路板
TWI576025B (zh) 2014-10-29 2017-03-21 矽品精密工業股份有限公司 基板結構及其製法
US9807221B2 (en) 2014-11-28 2017-10-31 Thalmic Labs Inc. Systems, devices, and methods effected in response to establishing and/or terminating a physical communications link
US10078435B2 (en) 2015-04-24 2018-09-18 Thalmic Labs Inc. Systems, methods, and computer program products for interacting with electronically displayed presentation materials
KR102411998B1 (ko) * 2015-06-25 2022-06-22 삼성전기주식회사 회로 기판 및 그 제조방법
US11216069B2 (en) 2018-05-08 2022-01-04 Facebook Technologies, Llc Systems and methods for improved speech recognition using neuromuscular information
WO2020112986A1 (en) 2018-11-27 2020-06-04 Facebook Technologies, Inc. Methods and apparatus for autocalibration of a wearable electrode sensor system
WO2018022602A1 (en) 2016-07-25 2018-02-01 Ctrl-Labs Corporation Methods and apparatus for predicting musculo-skeletal position information using wearable autonomous sensors
TWI594338B (zh) * 2016-08-09 2017-08-01 矽品精密工業股份有限公司 電子堆疊結構及其製法
US10340251B2 (en) 2017-04-26 2019-07-02 Nxp Usa, Inc. Method for making an electronic component package
WO2019079757A1 (en) 2017-10-19 2019-04-25 Ctrl-Labs Corporation SYSTEMS AND METHODS FOR IDENTIFYING BIOLOGICAL STRUCTURES ASSOCIATED WITH NEUROMUSCULAR SOURCE SIGNALS
CN109841577B (zh) * 2017-11-27 2021-02-02 中芯国际集成电路制造(上海)有限公司 芯片及其制造方法、晶圆结构
KR102013283B1 (ko) * 2017-12-05 2019-08-22 재단법인 오송첨단의료산업진흥재단 열팽창 계수를 이용한 박막전극 분리 방법
US11493993B2 (en) 2019-09-04 2022-11-08 Meta Platforms Technologies, Llc Systems, methods, and interfaces for performing inputs based on neuromuscular control
US11481030B2 (en) 2019-03-29 2022-10-25 Meta Platforms Technologies, Llc Methods and apparatus for gesture detection and classification
US11150730B1 (en) 2019-04-30 2021-10-19 Facebook Technologies, Llc Devices, systems, and methods for controlling computing devices via neuromuscular signals of users
US10937414B2 (en) 2018-05-08 2021-03-02 Facebook Technologies, Llc Systems and methods for text input using neuromuscular information
US11907423B2 (en) 2019-11-25 2024-02-20 Meta Platforms Technologies, Llc Systems and methods for contextualized interactions with an environment
US11961494B1 (en) 2019-03-29 2024-04-16 Meta Platforms Technologies, Llc Electromagnetic interference reduction in extended reality environments
US10592001B2 (en) 2018-05-08 2020-03-17 Facebook Technologies, Llc Systems and methods for improved speech recognition using neuromuscular information
US10770385B2 (en) 2018-07-26 2020-09-08 International Business Machines Corporation Connected plane stiffener within integrated circuit chip carrier
WO2020047429A1 (en) 2018-08-31 2020-03-05 Ctrl-Labs Corporation Camera-guided interpretation of neuromuscular signals
EP3853698A4 (en) 2018-09-20 2021-11-17 Facebook Technologies, LLC NEUROMUSCULAR TEXT ENTRY, WRITING AND DRAWING IN SYSTEMS WITH EXTENDED REALITY
CN109729639B (zh) * 2018-12-24 2020-11-20 奥特斯科技(重庆)有限公司 在无芯基板上包括柱体的部件承载件
CN112312658B (zh) * 2020-10-30 2022-02-15 维沃移动通信有限公司 封装结构和电子设备
US11868531B1 (en) 2021-04-08 2024-01-09 Meta Platforms Technologies, Llc Wearable device providing for thumb-to-finger-based input gestures detected based on neuromuscular signals, and systems and methods of use thereof
DE102021113686A1 (de) 2021-05-27 2022-12-01 Infineon Technologies Ag Halbleitergehäuse, das einen laminierten chipträger mit metallbarrieren aufweist und verfahren zur herstellung desselben

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200934340A (en) * 2007-11-29 2009-08-01 Shinko Electric Ind Co Wiring board and electronic component device
US8138424B2 (en) * 2007-12-06 2012-03-20 Shinko Electric Industries Co., Ltd. Wiring substrate including a reinforcing structural body
TW201220980A (en) * 2010-08-02 2012-05-16 Ngk Spark Plug Co Multilayer wiring substrate

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5304743A (en) * 1992-05-12 1994-04-19 Lsi Logic Corporation Multilayer IC semiconductor package
JP2000013019A (ja) * 1998-06-23 2000-01-14 Sharp Corp ビルトアップ多層プリント配線板およびその製造方法
US6713685B1 (en) * 1998-09-10 2004-03-30 Viasystems Group, Inc. Non-circular micro-via
JP2001007530A (ja) * 1999-06-25 2001-01-12 Matsushita Electric Ind Co Ltd 回路基板
US6506979B1 (en) * 2000-05-12 2003-01-14 Shipley Company, L.L.C. Sequential build circuit board
US6946692B1 (en) * 2004-11-16 2005-09-20 United Microelectronics Corp. Interconnection utilizing diagonal routing
IL171378A (en) * 2005-10-11 2010-11-30 Dror Hurwitz Integrated circuit support structures and the fabrication thereof
JP2007109825A (ja) * 2005-10-12 2007-04-26 Nec Corp 多層配線基板、多層配線基板を用いた半導体装置及びそれらの製造方法
IL175011A (en) * 2006-04-20 2011-09-27 Amitech Ltd Coreless cavity substrates for chip packaging and their fabrication
US7682972B2 (en) 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
JP2008147498A (ja) * 2006-12-12 2008-06-26 Toppan Printing Co Ltd 多層配線板及び半導体装置パッケージ
JP2010135418A (ja) * 2008-12-02 2010-06-17 Shinko Electric Ind Co Ltd 配線基板及び電子部品装置
JP5339928B2 (ja) * 2009-01-15 2013-11-13 新光電気工業株式会社 配線基板及びその製造方法
JP4576480B1 (ja) * 2010-01-18 2010-11-10 新光電気工業株式会社 多層配線基板
KR101688006B1 (ko) * 2010-11-26 2016-12-20 삼성전자주식회사 반도체 장치
US8674518B2 (en) * 2011-01-03 2014-03-18 Shu-Ming Chang Chip package and method for forming the same
JPWO2012117872A1 (ja) * 2011-02-28 2014-07-07 株式会社村田製作所 部品内蔵樹脂基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200934340A (en) * 2007-11-29 2009-08-01 Shinko Electric Ind Co Wiring board and electronic component device
US8138424B2 (en) * 2007-12-06 2012-03-20 Shinko Electric Industries Co., Ltd. Wiring substrate including a reinforcing structural body
TW201220980A (en) * 2010-08-02 2012-05-16 Ngk Spark Plug Co Multilayer wiring substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI739003B (zh) * 2017-05-11 2021-09-11 義大利商探針科技公司 電子裝置的測試設備的探針卡的多層的製造方法
US12019111B2 (en) 2017-05-11 2024-06-25 Technoprobe S.P.A. Manufacturing method of a multi-layer for a probe card

Also Published As

Publication number Publication date
JP6213760B2 (ja) 2017-10-18
KR20140012909A (ko) 2014-02-04
KR20150126327A (ko) 2015-11-11
CN103199078A (zh) 2013-07-10
KR101489266B1 (ko) 2015-02-04
JP2014022716A (ja) 2014-02-03
CN103199078B (zh) 2016-01-27
TW201405720A (zh) 2014-02-01
US9615447B2 (en) 2017-04-04
KR101751232B1 (ko) 2017-06-27
KR20140012882A (ko) 2014-02-04
KR20160124063A (ko) 2016-10-26
KR101679619B1 (ko) 2016-11-25
US20140020945A1 (en) 2014-01-23

Similar Documents

Publication Publication Date Title
TWI579978B (zh) 多層電子支撐結構及其製造方法
US9570367B2 (en) Ultra fine pitch PoP coreless package
US20090215231A1 (en) Method of manufacturing electronic component built-in substrate
US8581388B2 (en) Multilayered wiring substrate
JP6079992B2 (ja) 一体的金属コアを備えた多層電子支持構造体
US7923302B2 (en) Method for manufacturing a semiconductor package
US20090139751A1 (en) Wiring substrate and manufacturing method thereof
TWI505756B (zh) 印刷電路板及其製造方法
TWI624912B (zh) 於層狀基版上具有嵌埋墊的積體電路封裝系統及其製造方法
US9818702B2 (en) Wiring substrate and semiconductor device
US10506712B1 (en) Printed circuit board
US20110216515A1 (en) Electro device embedded printed circuit board and manufacturing method thereof
US11037869B2 (en) Package structure and preparation method thereof
US9099458B2 (en) Construction of reliable stacked via in electronic substrates—vertical stiffness control method
JP2018032850A (ja) プリント回路基板
KR20190022947A (ko) 인쇄회로기판 및 그 제조 방법
JP2007324232A (ja) Ｂｇａ型多層配線板及びｂｇａ型半導体パッケージ
CN112420522A (zh) 封装结构及其制备方法