TWI576025B - 基板結構及其製法 - Google Patents

基板結構及其製法 Download PDF

Info

Publication number
TWI576025B
TWI576025B TW103137357A TW103137357A TWI576025B TW I576025 B TWI576025 B TW I576025B TW 103137357 A TW103137357 A TW 103137357A TW 103137357 A TW103137357 A TW 103137357A TW I576025 B TWI576025 B TW I576025B
Authority
TW
Taiwan
Prior art keywords
layer
substrate structure
dielectric layer
circuit layer
circuit
Prior art date
Application number
TW103137357A
Other languages
English (en)
Other versions
TW201616925A (zh
Inventor
游進暐
陳俊龍
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW103137357A priority Critical patent/TWI576025B/zh
Priority to CN201410668545.XA priority patent/CN105679740A/zh
Priority to US14/833,101 priority patent/US9907161B2/en
Publication of TW201616925A publication Critical patent/TW201616925A/zh
Application granted granted Critical
Publication of TWI576025B publication Critical patent/TWI576025B/zh
Priority to US15/867,924 priority patent/US10764995B2/en

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0165—Holder for holding a Printed Circuit Board [PCB] during processing, e.g. during screen printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0709—Catalytic ink or adhesive for electroless plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/181—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating
    • H05K3/182—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method
    • H05K3/184—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by electroless plating characterised by the patterning method using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Laminated Bodies (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

基板結構及其製法
本發明係有關於一種基板結構及其製法，尤指一種可減少熱翹曲問題之基板結構及其製法。
電子產業近年來的蓬勃發展，電子產品逐漸要求薄型化。為滿足此一薄型化的需求，減少基板厚度成為薄型化其中一個重要的發展方向。請參閱第1A至1G圖為習知基板結構之製法。
如第1A圖所示，提供一承載板10，接著於該承載板10之表面形成種子層11。
如第1B圖所示，於該種子層11上形成一圖案化阻層12後，利用電鍍方式於該圖案化阻層12開口中形成第一線路層13。
如第1C圖所示，接著移除該圖案化阻層12。
如第1D圖所示，再於該承載板10及第一線路層13上形成介電層14。
如第1E圖所示，之後於該介電層14形成開孔，再於該介電層14上形成第二線路層15，並於該介電層開孔中 形成導電盲孔15a，以使該第一線路層13及第二線路層15透過導電盲孔15a相互電性連接。
如第1F圖所示，移除該承載板10及種子層11，以外露出該第一線路層13。
如第1G圖所示，於該介電層14之相對二表面形成如綠漆(solder mask)之絕緣保護層16，以得到基板結構1。
然而，前述習知基板結構雖可達到薄型化目的，但在該基板結構與晶片接合模壓(molding)形成封裝結構時，如基板結構因受熱產生熱翹曲，而同時模壓化合物(molding compund)的厚度過薄(例如低於0.5mm)，則該模壓化合物將無法抵抗或無法與基板結構的熱翹曲應力形成平衡，最後將導致整個封裝結構發生翹曲問題，這也使得封裝結構薄型化發展受到限制。
因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。
鑒於上述習知技術之缺失，本發明係提供一種基板結構之製法，係包括：於一承載板上設置至少一強化單元及形成第一線路層；於該承載板、強化單元及第一線路層上形成一介電層；於該介電層上形成第二線路層，並使該第二線路層電性連接至該第一線路層；移除該承載板，以外露出該第一線路層；以及於該第一線路層及第二線路層上形成保護層，且該保護層形成有外露部分該第一線路層及第二線路層之開口。
本發明復提供一種基板結構，係包括：介電層，具有相對第一表面及第二表面；第一線路層，形成於該介電層第一表面；第二線路層，形成於該介電層第二表面；導電盲孔，貫穿該介電層，以供該第二線路層透過該導電盲孔電性連接至該第一線路層；至少一強化單元，設於該介電層中；以及保護層，設於該介電層、第一線路層及第二線路層上，且該保護層具有開口以外露部份該第一及第二線路層。
由上可知，本發明之基板結構及其製法，係在基板結構之介電層中埋設強化單元，以增加基板結構強度，並可減少介電層單位溫度下的長度變化，進而減少基板結構熱翹曲問題。
1、2、3、4、5、6‧‧‧基板結構
10、20‧‧‧承載板
11、21‧‧‧種子層
12、22‧‧‧圖案化阻層
13、23‧‧‧第一線路層
14、24‧‧‧介電層
24a‧‧‧開孔
15、25‧‧‧第二線路層
15a、25a‧‧‧導電盲孔
16、26‧‧‧絕緣保護層
27、37、47、57、67‧‧‧強化單元
第1A至1G圖係為習知基板結構之製法示意圖；第2A至2H圖係為本發明基板結構之製法示意圖；第3A及3B圖係為本發明基板結構之一實施例平面示意圖；第4圖係為本發明基板結構之另一實施例平面示意圖；第5圖係為本發明基板結構之另一實施例平面示意圖；以及第6圖係為本發明基板結構之另一實施例剖面示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」、「頂」及「底」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
請參閱第2A至2H圖，係為本發明基板結構之製法示意圖。
如第2A圖所示，係提供一具有相對第一表面及第二表面之承載板20，並於該承載板20之第一表面及第二表面上設置至少一強化單元27。該強化單元27例如是層狀壓合的封裝化合物或射出成型的封裝化合物等材料，亦或例如是金屬材料(例如銅)，或是其它強度較高之有機材料，例如為ABS樹脂(丙烯腈-丁二烯-苯乙烯共聚物)，其中該有機材料之抗拉強度大於3200kg/mm2，且其熱膨脹係數不大於5ppm/deg。
如第2B圖所示，於該承載板20第一表面及第二表面上設置種子層21，接著於該種子層21上形成一圖案化阻 層22，並使該圖案化阻層22覆蓋該強化單元27，且該圖案化阻層22設有複數開口以外露部分該種子層21。於本實施例中，係以無電鍍(Electro-less)或濺鍍等方式形成該種子層21，且該種子層21之材料例如為銅。
如第2C圖所示，於該種子層21之外露部分上以例如電鍍等方式形成第一線路層23。
如第2D圖所示，移除該圖案化阻層22。
如第2E圖所示，於該第一線路層23、強化單元27及種子層21上覆蓋一介電層24，並於該介電層24設置至少一外露部分該第一線路層23之開孔24a。於本實施例中，係透過雷射鑽孔或機械鑽孔形成該開孔24a。另外該強化單元27之材料強度大於該介電層24材料強度，且該強化單元27係嵌埋於該介電層24中。
如第2F圖所示，於該介電層24上及其開孔24a中形成第二線路層25及導電盲孔25a，以使該第二線路層25透過該導電盲孔25a電性連接至該第一線路層23。
如第2G圖所示，移除該承載板20及位於該承載板第一表面及第二表面上之種子層21，以外露出該第一線路層23及強化單元27。
如第2H圖所示，於該介電層24、強化單元27、第一線路層23及第二線路層25上形成絕緣保護層26，並於該絕緣保護層26形成複數開口，以外露出部分該第一線路層23及部分該第二線路層25，藉以形成本發明之基板結構2。於本實施例中，該絕緣保護層26之材質例如為綠漆 (solder mask)。
因此本發明之基板結構2，係包括一具有相對第一表面及第二表面之介電層24；形成於該介電層24第一表面之第一線路層23；形成於該介電層24第二表面之第二線路層25；貫穿該介電層24之導電盲孔25a，其中該第二線路層25係透過該導電盲孔25a電性連接至該第一線路層23；設於該介電層24中之強化單元27；以及設於該介電層24、第一線路層23及第二線路層25上之絕緣保護層26。該絕緣保護層26具有開口以外露部份該第一線路層23及第二線路層25，該絕緣保護層26之材質例如為綠漆(solder mask)。
該強化單元27例如是層狀壓合的封裝化合物或射出成型的封裝化合物等材料，亦或例如是金屬材料，或是其它強度較高之有機材料，例如為ABS樹脂(丙烯腈-丁二烯-苯乙烯共聚物)。該強化單元27之材料強度大於該介電層24材料強度。以透過在基板結構之介電層中埋設強化單元，增加基板結構強度，進而減少基板結構熱翹曲問題。
請參閱第3A及3B圖，係為本發明之基板結構一實施例的平面示意圖。
如圖所示，設於基板結構3中之強化單元37係為框住基板結構以增加固定效果及圍束力量的框型結構。且該框型結構的強化單元37可選擇性地設置於該基板結構3之內側(如第3A圖所示)，亦或設置於該基板結構3之邊緣(如第3B圖所示)。另外，於本實施例中，該強化單元37雖以 方框做為說明，但不以此為限，實施上亦可為圓形或其它形狀之框型結構。
請參閱第4圖，係為本發明之基板結構另一實施例的平面示意圖。
如圖所示，設於基板結構4中之強化單元47以鋪銅方式，避開線路層而鋪滿於該基板結構4之介電層中。
請參閱第5圖，係為本發明之基板結構另一實施例的平面示意圖。
如圖所示，設於基板結構5中之強化單元57係以柱狀方式分布於該基板結構5之介電層中，藉以分散並減輕介電層之單位溫度下的長度變化(CTE)效應。
請參閱第6圖，係為本發明之基板結構另一實施例的剖面示意圖。
如圖所示，基板結構6為多層板結構，亦即持續在第二線路層上增設至少一介電層及第三線路層，並使該第三線路層電性連接至第二線路層，且強化單元67可選擇性地設置於單層之該介電層中或貫穿設於多層之該介電層中。
透過前述可知，藉由本發明所提供的基板結構及其製法，係預先在基板結構之介電層中埋設強化單元，以增加基板結構強度，並可減少介電層單位溫度下的長度變化，進而減少基板結構熱翹曲問題。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修 改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧基板結構
23‧‧‧第一線路層
24‧‧‧介電層
25‧‧‧第二線路層
25a‧‧‧導電盲孔
26‧‧‧絕緣保護層
27‧‧‧強化單元

Claims (17)

  1. 一種基板結構之製法，係包括：於一承載板上設置至少一強化單元及形成第一線路層；於該承載板、強化單元及第一線路層上形成一介電層；於該介電層上形成第二線路層，並使該第二線路層電性連接至該第一線路層；移除該承載板，以外露出該第一線路層；以及於該第一線路層及第二線路層上形成具有複數開口之保護層，以外露部分該第一線路層及第二線路層。
  2. 如申請專利範圍第1項所述之基板結構之製法，其中，該強化單元為層狀壓合的封裝化合物、射出成型的封裝化合物、金屬材料、或有機材料。
  3. 如申請專利範圍第1項所述之基板結構之製法，其中，該強化單元之材料強度大於該介電層材料強度。
  4. 如申請專利範圍第1項所述之基板結構之製法，其中，該強化單元係嵌埋於該介電層中。
  5. 如申請專利範圍第1項所述之基板結構之製法，復包括：於該承載板上形成種子層；於該種子層上形成一圖案化阻層，該圖案化阻層設有複數開口以外露部分該種子層；於該種子層之外露部分上形成第一線路層；以及 移除該圖案化阻層。
  6. 如申請專利範圍第1項所述之基板結構之製法，復包括於該介電層中形成開孔以外露出部分第一線路層，並於該開孔中形成導電盲孔，以使該第二線路層透過該導電盲孔電性連接至該第一線路層。
  7. 如申請專利範圍第1項所述之基板結構之製法，其中，該強化單元係呈框型結構，並選擇性地設置於該基板結構之內側或基板結構之邊緣。
  8. 如申請專利範圍第1項所述之基板結構之製法，其中，該強化單元係避開線路層而鋪滿於該介電層中。
  9. 如申請專利範圍第1項所述之基板結構之製法，其中，該強化單元係以柱狀方式分布於該介電層中。
  10. 如申請專利範圍第1項所述之基板結構之製法，復包括於第二線路層上增設至少一介電層及第三線路層，並使該第三線路層電性連接至第二線路層，且該強化單元選擇性地設置於單層之該介電層中或貫穿設於多層之該介電層中。
  11. 一種基板結構，係包括：介電層，具有相對第一表面及第二表面；第一線路層，形成於該介電層第一表面；第二線路層，形成於該介電層第二表面，且該第二線路層係電性連接至該第一線路層；至少一強化單元，嵌埋於該介電層中，該強化單元之材料強度大於該介電層之材料強度；以及 保護層，形成於該介電層、第一線路層及第二線路層上，且該保護層具有複數開口以外露部份該第一及第二線路層。
  12. 如申請專利範圍第11項所述之基板結構，其中，該強化單元為層狀壓合的封裝化合物、射出成型的封裝化合物、金屬材料、或有機材料。
  13. 如申請專利範圍第11項所述之基板結構，其中，該介電層中設有導電盲孔，以使該第二線路層透過該導電盲孔電性連接至該第一線路層。
  14. 如申請專利範圍第11項所述之基板結構，其中，該強化單元係呈框型結構，並選擇性地設置於該基板結構之內側或基板結構之邊緣。
  15. 如申請專利範圍第11項所述之基板結構，其中，該強化單元係避開線路層而鋪滿於該介電層中。
  16. 如申請專利範圍第11項所述之基板結構，其中，該強化單元係以柱狀方式分布於該介電層中。
  17. 如申請專利範圍第11項所述之基板結構，復包括有形成於第二線路層上之介電層及第三線路層，且該強化單元係選擇性地設置於單層之該介電層中或貫穿設於多層之該介電層中。
TW103137357A 2014-10-29 2014-10-29 基板結構及其製法 TWI576025B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
TW103137357A TWI576025B (zh) 2014-10-29 2014-10-29 基板結構及其製法
CN201410668545.XA CN105679740A (zh) 2014-10-29 2014-11-20 基板结构及其制法
US14/833,101 US9907161B2 (en) 2014-10-29 2015-08-23 Substrate structure and fabrication method thereof
US15/867,924 US10764995B2 (en) 2014-10-29 2018-01-11 Fabrication method of substrate structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103137357A TWI576025B (zh) 2014-10-29 2014-10-29 基板結構及其製法

Publications (2)

Publication Number Publication Date
TW201616925A TW201616925A (zh) 2016-05-01
TWI576025B true TWI576025B (zh) 2017-03-21

Family

ID=55854371

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103137357A TWI576025B (zh) 2014-10-29 2014-10-29 基板結構及其製法

Country Status (3)

Country Link
US (2) US9907161B2 (zh)
CN (1) CN105679740A (zh)
TW (1) TWI576025B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI655739B (zh) * 2018-04-19 2019-04-01 南亞電路板股份有限公司 封裝結構及其形成方法
CN112105174B (zh) * 2019-06-18 2022-02-22 宏启胜精密电子(秦皇岛)有限公司 电路板及其制造方法
TWI812977B (zh) * 2021-07-16 2023-08-21 欣興電子股份有限公司 電路板強化結構及其製作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI315658B (en) * 2007-03-02 2009-10-01 Phoenix Prec Technology Corp Warp-proof circuit board structure
TWI390692B (zh) * 2009-06-23 2013-03-21 Unimicron Technology Corp 封裝基板與其製法暨基材
TWI418013B (zh) * 2010-04-26 2013-12-01 Nepes Corp 晶圓級半導體封裝及其製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6317331B1 (en) * 1998-08-19 2001-11-13 Kulicke & Soffa Holdings, Inc. Wiring substrate with thermal insert
US6944945B1 (en) * 2000-05-12 2005-09-20 Shipley Company, L.L.C. Sequential build circuit board
TW564533B (en) * 2002-10-08 2003-12-01 Siliconware Precision Industries Co Ltd Warpage-preventing substrate
JP4646618B2 (ja) * 2004-12-20 2011-03-09 イビデン株式会社 光路変換部材、多層プリント配線板および光通信用デバイス
JP4526983B2 (ja) * 2005-03-15 2010-08-18 新光電気工業株式会社 配線基板の製造方法
JP4897281B2 (ja) * 2005-12-07 2012-03-14 新光電気工業株式会社 配線基板の製造方法及び電子部品実装構造体の製造方法
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
US7719109B2 (en) * 2006-09-29 2010-05-18 Intel Corporation Embedded capacitors for reducing package cracking
WO2009013678A2 (en) * 2007-07-26 2009-01-29 Nxp B.V. Reinforced structure for a stack of layers in a semiconductor component
JP2009135184A (ja) * 2007-11-29 2009-06-18 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
JP4888736B2 (ja) * 2008-08-29 2012-02-29 Ｔｄｋ株式会社 配線基板の製造方法
JP5356883B2 (ja) * 2009-03-30 2013-12-04 日本特殊陶業株式会社 補強材付き配線基板の製造方法
KR20110030152A (ko) * 2009-09-17 2011-03-23 삼성전기주식회사 패키지기판 및 그 제조방법
CN102376676A (zh) * 2010-08-04 2012-03-14 欣兴电子股份有限公司 嵌埋有半导体芯片的封装基板
JP2013214568A (ja) * 2012-03-30 2013-10-17 Fujitsu Ltd 配線基板及び配線基板の製造方法
US8664768B2 (en) * 2012-05-03 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Interposer having a defined through via pattern
US9615447B2 (en) * 2012-07-23 2017-04-04 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Multilayer electronic support structure with integral constructional elements
CN104576596B (zh) * 2013-10-25 2019-01-01 日月光半导体制造股份有限公司 半导体基板及其制造方法
KR102107037B1 (ko) * 2014-02-21 2020-05-07 삼성전기주식회사 인쇄회로기판 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI315658B (en) * 2007-03-02 2009-10-01 Phoenix Prec Technology Corp Warp-proof circuit board structure
TWI390692B (zh) * 2009-06-23 2013-03-21 Unimicron Technology Corp 封裝基板與其製法暨基材
TWI418013B (zh) * 2010-04-26 2013-12-01 Nepes Corp 晶圓級半導體封裝及其製造方法

Also Published As

Publication number Publication date
US20160128184A1 (en) 2016-05-05
CN105679740A (zh) 2016-06-15
TW201616925A (zh) 2016-05-01
US9907161B2 (en) 2018-02-27
US20180139840A1 (en) 2018-05-17
US10764995B2 (en) 2020-09-01

Similar Documents

Publication Publication Date Title
US10045436B2 (en) Printed circuit board and method of manufacturing the same
TWI426584B (zh) 半導體封裝件及其製法
TWI548043B (zh) 封裝結構及其製法
KR101506794B1 (ko) 인쇄회로기판 및 그 제조방법
US20140146500A1 (en) Multi-piece substrate
TWI594382B (zh) 電子封裝件及其製法
TW201816964A (zh) 封裝載板及其製作方法
TWI602481B (zh) 嵌入電子元件之印刷電路板及其製造方法
TWI556382B (zh) 封裝基板及其製法
TWI576025B (zh) 基板結構及其製法
TW201618261A (zh) 電子元件封裝結構及製作方法
JP2011187913A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
TW201334656A (zh) 印刷電路板及其製造方法
JP2011187912A (ja) 電子素子内蔵型印刷回路基板及びその製造方法
TWI624011B (zh) 封裝結構及其製法
TWI573231B (zh) 封裝基板及其製法
TWI551207B (zh) 基板結構及其製法
KR20150028031A (ko) 인쇄회로기판
TW201407726A (zh) 無核心封裝基板及其製法
JP5392726B2 (ja) 集合配線基板
TWI612590B (zh) 電子封裝件及其製法
KR102026197B1 (ko) 인쇄회로기판, 이를 포함하는 디스플레이장치 및 이의 제조 방법
US8125074B2 (en) Laminated substrate for an integrated circuit BGA package and printed circuit boards
TWI836754B (zh) 內埋元件電路板及其製造方法
TW201442179A (zh) 半導體封裝件之製法