TWI812977B - 電路板強化結構及其製作方法 - Google Patents

電路板強化結構及其製作方法 Download PDF

Info

Publication number
TWI812977B
TWI812977B TW110126309A TW110126309A TWI812977B TW I812977 B TWI812977 B TW I812977B TW 110126309 A TW110126309 A TW 110126309A TW 110126309 A TW110126309 A TW 110126309A TW I812977 B TWI812977 B TW I812977B
Authority
TW
Taiwan
Prior art keywords
dielectric layer
circuit
opening
forming
circuit board
Prior art date
Application number
TW110126309A
Other languages
English (en)
Other versions
TW202306449A (zh
Inventor
王擇威
Original Assignee
欣興電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股份有限公司 filed Critical 欣興電子股份有限公司
Priority to TW110126309A priority Critical patent/TWI812977B/zh
Priority to US17/384,903 priority patent/US20230012572A1/en
Publication of TW202306449A publication Critical patent/TW202306449A/zh
Application granted granted Critical
Publication of TWI812977B publication Critical patent/TWI812977B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0023—Etching of the substrate by chemical or physical means by exposure and development of a photosensitive insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Diaphragms For Electromechanical Transducers (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本發明提供一種電路板強化結構製作方法，包含下列步驟。提供一基板。形成第一線路於基板上。形成包覆第一線路的第一介電層於基板上。形成第一開口於第一介電層上。形成第一圖形化光阻層於第一介電層上，使第一介電層之表面藉由第一圖形化光阻層分隔為第一結構強化區及第二線路區，其中第一開口位於第一結構強化區中。形成第二線路於第二線路區中，以及形成第一強化結構件於第一開口中，且延伸出第一開口。移除第一圖形化光阻層。形成包覆第二線路及第一強化結構件的第二介電層於第一介電層上。

Description

電路板強化結構及其製作方法
本發明係有關於一種強化結構及其製作方法，特別是有關於一種電路板強化結構及其製作方法。
請參閱圖5A，其係為習知電路板結構的剖面圖。習知電路板結構3包含基板31、第一線路32、第一介電層33、第二線路34、第二介電層35、第三線路36以及保護層37。第一線路32設置於基板31上。第一介電層33設置於基板31上且包覆第一線路32，第一介電層33的表面具有第一通孔331。第二線路34設置於第一介電層33上。第二介電層35設置於第一介電層33上且包覆第二線路34，第二介電層35的表面具有第二通孔351。第三線路36設置於第二介電層35上。保護層37設置於第二介電層35上，且外露一部分第三線路36，並包覆另一部分第三線路36。
承上所述，上述的電路板結構3在製作第一線路32及第二線路34時，係分別藉由第一介電層33及第二介電層35逐層包覆堆疊形成在基板31上。然而，當電路板結構3使用相同材質或相異材質的介電層堆疊在基板31上時，在第一介電層33及第二介電層35之間的接觸面則容易產生結合強度不佳，以及在各個線路層結合界面出現分層不良的問題。
請參閱圖5B，其係為圖5A習知電路板結構的局部放大圖。進一步而言，在基板31上製作完成線路層的結構後，容易因後續的測試與成型製程，使得尚未完成的電路板結構3長期暴露於環境中，以至於電路板結構3容易因吸收環境中的濕氣後，導致電路板結構3於後續的組裝或封裝的熱製程時，產生不同結構接觸層的崩壞，形成脫層與爆米花效應的異常，特別是在各個介電層之間的接觸面G1、G3以及各個線路層與介電層之間的接觸面G2、G4。
再者，在形成介電層的製程中，由於介電層在經過烘烤的高溫製程並固化後，由於熱脹冷縮的原理，因而會在介電層內部產生熱應力，並在介電層內部各個區域差生不同的熱應力差值。
據此，如何提供一種電路板強化結構及其製作方法已成為目前急需研究的課題。
鑑於上述問題，本發明提供一種電路板強化結構製作方法，包含下列步驟。提供一基板。形成第一線路於基板上。形成第一介電層於基板上，第一介電層係包覆第一線路。形成至少一第一開口於第一介電層之表面。根據至少一第一開口於第一介電層表面上的位置，形成第一圖形化光阻層於第一介電層之表面上，使第一介電層表面藉由第一圖形化光阻層分隔為第一結構強化區及第二線路區，其中至少一第一開口位於第一結構強化區中。形成第二線路於第二線路區中，以及形成至少一第一強化結構件於第一結構強化區之至少一第一開口中，且延伸出至少一第一開口。移除第一圖形化光阻層。形成第二介電層於第一介電層上，第二介電層包覆第二線路及第一強化結構件。形成至少一第二開口於第二介電層表面。根據至少一第二開口於第二介電層表面上的位置以及第三線路於第二介電層表面上的預設位置，形成第二圖形化光阻層於第二介電層表面上，使第二介電層表面藉由第二圖形化光阻層分隔為第二結構強化區及第三線路區，其中至少一第二開口位於第二結構強化區中。形成第三線路於第三線路區中，以及形成至少一第二強化結構件於第二結構強化區的至少一第二開口中，且第二強化結構件延伸出至少一第二開口。移除第二圖形化光阻層。形成保護層於第二介電層上，並包覆第二強化結構件及第三線路。形成至少一開口於保護層上，以外露一部分第三線路。
承上所述，本發明電路板強化結構及其製作方法利用結構強化層增強在不同製程結構結合面之間的垂直結合力，例如增強在不同介電層之間的結合力，以及增強在介電層和保護層之間的結合力，以克服各個介電層之間的接觸面，以及各個線路層之間的接觸面容易產生脫層的問題。此外，藉由結構強化層穿入到介電層的內部，亦可降低及釋放介電層內部的熱應力，進一步加強電路板整體結構強度，同時改善電鍍製程的均勻性，使得本發明電路板強化結構及其製作方法可進一步應用到需低熱膨脹係數的線路層結構以及應用到5G產品中具有低粗糙表面的材質結構。
請參閱圖1A至圖1N所示，其係為本發明電路板強化結構製作方法的流程圖。電路板強化結構製作方法包含下列步驟。如圖1A所示，於步驟S11中，提供一基板11；如圖1B所示，於步驟S12中，形成第一線路12於基板11上；如圖1C所示，於步驟S13中，形成第一介電層13於基板11上，第一介電層13係包覆第一線路12；如圖1D所示，於步驟S14中，形成至少一第一開口131於第一介電層13表面。如圖1E所示，於步驟S15中，根據至少一第一開口131於第一介電層13表面上的位置以及第二線路14於第一介電層13表面上的預設位置，形成第一圖形化光阻層M1於第一介電層13之表面上，使第一介電層13之表面藉由第一圖形化光阻層M1分隔為第一結構強化區132及第二線路區133，其中至少一第一開口131位於第一結構強化區132中；如圖1F所示，於步驟S16中，形成第二線路14於第二線路區133中，以及形成第一強化結構件15於第一結構強化區132之第一開口131中，且第一強化結構件15延伸出第一開口131。如圖1G所示，於步驟S17中，移除第一圖形化光阻層M1。如圖1H所示，於步驟S18中，形成第二介電層16於第一介電層13上，第二介電層16包覆第二線路14及第一強化結構件15。如圖1I所示，於步驟S19中，形成至少一第二開口161於第二介電層16表面；如圖1J所示，於步驟S20中，根據至少一第二開口161於第二介電層16表面上的位置以及第三線路17於第二介電層16表面上的預設位置，形成第二圖形化光阻層M2於第二介電層16表面上，使第二介電層16表面藉由第二圖形化光阻層M2分隔為第二結構強化區162及第三線路區163，其中至少一第二開口161位於第二結構強化區162中；如圖1K所示，於步驟S21中，形成第三線路17於第三線路區163中，以及形成至少一第二強化結構件18於第二結構強化區162的至少一第二開口161中，且第二強化結構件18延伸出至少一第二開口161；如圖1L所示，於步驟S22中，移除第二圖形化光阻層M2。如圖1M所示，於步驟S23中，形成保護層19於第二介電層16上，並包覆第二強化結構件18及第三線路17；如圖1N所示，於步驟S24中，形成至少一開口191於保護層19上，以外露一部分第三線路17。
於上述實施例中，第一強化結構件15藉由第一圖形化光阻層M1，使其形成的高度高於第一開口131的深度，因此第一強化結構件15能通過第一開口131向下深入第一介電層13中，且同時第一強化結構件15延伸出第一開口131的部分會被第二介電層16包覆，亦即第一強化結構件15的高度係位於第二介電層13的表面下而未突破第二介電層13的上表面，以藉由連接第二介電層16及第一介電層13，強化第一介電層13與第二介電層16接觸面之間的結合力。
再者，第二強化結構件18藉由第二圖形化光阻層M2，使其形成之高度高於第二開口161之深度，因此第二強化結構件18能通過第二開口161向下深入第二介電層16中，且同時第二強化結構件18延伸出第二開口161的部分會被第保護層19包覆，亦即第二強化結構件18的高度係位於保護層19的表面下而未突破保護層19的上表面，以藉由連接保護層19及第二介電層16，強化第二介電層16與保護層19接觸面之間的結合力。
此外，在步驟S14中，更包含形成第一通孔134於第一介電層13中，使第二線路14透過第一通孔133電性連接第一線路12。在步驟S19中，更包含形成第二通孔164於第二介電層16中，使第三線路17透過第二通孔164電性連接第二線路14。
請參閱圖2A至圖2N所示，其係為本發明電路板強化結構製作方法另一實施例的流程圖。於此實施例中，電路板強化結構2製作方法包含下列步驟。如圖2A所示，於步驟S31中，提供一基板11；如圖2B所示，於步驟S32中，形成第一線路12於基板11上；如圖2C所示，於步驟S33中，形成第一介電層13於基板11上，第一介電層13係包覆第一線路12；如圖2D所示，於步驟S34中，形成至少一第一開口131於第一介電層13表面。如圖2E所示，於步驟S35中，根據至少一第一開口131於第一介電層13表面上的位置以及第二線路14於第一介電層13表面上的預設位置，形成第一圖形化光阻層M1於第一介電層13之表面上，使第一介電層13之表面藉由第一圖形化光阻層M1分隔為第一結構強化區132及第二線路區133，其中至少一第一開口131位於第一結構強化區132中；如圖2F所示，於步驟S36中，形成第二線路14於第二線路區133中，以及形成第一強化結構件15於第一結構強化區132之第一開口131中，且第一強化結構件15延伸出第一開口131。如圖2G所示，於步驟S37中，移除第一圖形化光阻層M1。如圖2H所示，於步驟S38中，形成第二介電層16於第一介電層13上，第二介電層16包覆第二線路14及第一強化結構件15。如圖2I所示，於步驟S39中，形成至少一第二開口161於第二介電層16表面；如圖2J所示，於步驟S40中，根據至少一第二開口161於第二介電層16表面上的位置以及第三線路17於第二介電層16表面上的預設位置，形成第二圖形化光阻層M2於第二介電層16表面上，使第二介電層16表面藉由第二圖形化光阻層M2分隔為第二結構強化區162及第三線路區163，其中至少一第二開口161位於第二結構強化區162中；如圖2K所示，於步驟S41中，形成第三線路17於第三線路區163中，以及形成至少一第二強化結構件18於第二結構強化區162的至少一第二開口161中，且第二強化結構件18延伸出至少一第二開口161；如圖2L所示，於步驟S42中，移除第二圖形化光阻層M2。如圖2M所示，於步驟S43中，形成保護層19於第二介電層16上，並包覆第二強化結構件18及第三線路17；如圖2N所示，於步驟S44中，形成至少一開口191於保護層19上，以外露一部分第三線路17。
於此實施例中，第一強化結構件15藉由第一圖形化光阻層M1，使其形成的高度高於第一開口131的深度，因此第一強化結構件15能通過第一開口131向下深入第一介電層13中，且同時第一強化結構件15延伸出第一開口131的部分會被第二介電層16包覆，亦即第一強化結構件15的高度係位於第二介電層13的表面下而未突破第二介電層13的上表面，以藉由連接第二介電層16及第一介電層13，強化第一介電層13與第二介電層16接觸面之間的結合力。
於此實施例中，第二強化結構件18藉由第二圖形化光阻層M2，使其形成之高度高於第二開口161之深度，因此第二強化結構件18能通過第二開口161向下深入第二介電層16中，且同時第二強化結構件18延伸出第二開口161的部分會被保護層19包覆，亦即第二強化結構件18的高度係位於保護層19的表面下而未突破保護層19的上表面，以藉由連接保護層19及第二介電層16，強化第二介電層16與保護層19接觸面之間的結合力。
此外，於此實施例中的電路板強化結構2除了藉由上述的第一強化結構件15及第二強化結構件18達到強化的作用之外，更可在形成第二線路14的第二線路區133及形成第三線路17的第三線路區163中，藉由改變第二線路14及第三線路17的結構，使線路本身除了具有訊號連接的功能外，進一步強化第一介電層13及第二介電層16之間的結合力，以及強化第二介電層16與保護層19接觸面之間的結合力。進一步而言，如圖2D所示，於步驟S34形成至少一第一開口131於第一介電層13表面的步驟中，更包含形成第一溝渠135於第一介電層13的表面上。此外，如圖2I所示，於步驟S39形成至少一第二開口161於第二介電層16表面的步驟中，更包含形成第二溝渠165於第二介電層16的表面上。於本發明的實施例中，第一溝渠135及第二溝渠165具有上寬下窄的結構，包含錐狀結構。此外，第一溝渠135及第二溝渠165的設置位置係根據第二線路14B及第三線路17B分別在第一介電層13表面上及第二介電層16表面上的預設位置設置。
承上所述，於圖2F形成第二線路14於第二線路區133的步驟S36中，更包含形成第二線路14B於至少一第一溝渠135中。於圖2K形成第三線路17於第三線路區163的步驟S41中，更包含形成第三線路17B於至少一第二溝渠165中。
承上所述，形成於第一溝渠135中的第二線路14B藉由第一圖形化光阻層M1，使其形成之高度高於第一溝渠135之深度，因此第二線路14B能通過第一溝渠135向下深入第一介電層13中，且同時第二線路14B延伸出第一溝渠135的部分會被第二介電層16包覆，亦即第二線路14B的高度係位於第二介電層16的表面下而未突破第二介電層16的上表面，以藉由連接第一介電層13及第二介電層16，強化第一介電層13及第二介電層16之間的結合力。
相似地，形成於第二溝渠165中的第三線路17B藉由第二圖形化光阻層M2，使其形成之高度高於第二溝渠165之深度，因此第三線路17B能通過第二溝渠165向下深入第二介電層16中，且同時第三線路17B延伸出第二溝渠165的部分會被保護層19包覆，亦即第三線路17B的高度係位於保護層19的表面下而未突破保護層19的上表面，以藉由連接保護層19及第二介電層16，強化保護層19及第二介電層16之間的結合力。
此外，於圖2D形成至少一第一開口131的步驟S34中，更包含形成第一通孔134於第一介電層13中，使得在圖2F形成第二線路14於第二線路區133的步驟S36中，原有的第二線路14區分為形成於第一通孔134中的第二線路14A，以及形成於第一溝渠135中的第二線路14B。形成於第一通孔134中的第二線路14A透過第一通孔134上下電性連接第一線路12，形成於第一溝渠135中的第二線路14B透過第一溝渠135的結構強化第一介電層13及第二介電層16之間的結合力。此外，由於在本案的圖式中僅繪製剖面圖式，實際上，形成於第一溝渠135中的第二線路14B亦與形成於第一通孔134中的第二線路14A電性連接，以傳送訊號。
再者，於圖2I形成至少一第二開口161的步驟S39中，更包含形成第二通孔164於第二介電層16中，使得在圖2K形成第三線路17於第三線路區163的步驟S41中，原有的第三線路17區分為形成於第二通孔164中的第三線路17A，以及形成於第二溝渠165中的第三線路17B。形成於第二通孔164中的第三線路17A透過第二通孔164上下電性連接第二線路14A，形成於第二溝渠165中的第三線路17B透過第二溝渠165的結構強化保護層19及第二介電層16之間的結合力。此外，由於在本案的圖式中僅繪製剖面圖式，實際上，形成於第二溝渠165中的第三線路17B亦與形成於第二通孔164中的第三線路17A電性連接，以傳送訊號。
於步驟S14、步驟S19、步驟S34及步驟S39中，第一開口131及第二開口161、第一溝渠135、第二溝渠165藉由蝕刻製程或者曝光顯影製程形成。
於步驟S23及步驟S43中，形成的保護層19係為低吸濕材料，包含防焊綠漆或鐵氟龍等材料。此外，未被保護層19所覆蓋、而外露部分的第三線路17係作為外接連接點。
請參閱圖3，其係為根據圖1A至圖1N電路板強化結構製作方法所完成之電路板強化結構的剖面圖。電路板強化結構1包含基板11、第一線路12、第一介電層13、至少一第一強化結構件15、第二線路14以及第二介電層16。第一線路12設置於基板11上。第一介電層13設置於基板11上且包覆第一線路12，第一介電層13的表面具有第一開口131。第二線路14設置於第一介電層13的表面上。至少一第一強化結構件15設置於第一介電層13的至少一第一開口131中，且延伸出至少一第一開口131。第二線路14設置於第一介電層13的表面上。第二介電層16設置於第一介電層13上且包覆第二線路14及至少一第一強化結構件15。
於上述結構中，第一強化結構件15形成的高度高於第一開口131的深度，因此第一強化結構件15能通過第一開口131向下深入第一介電層13中，且同時第一強化結構件15延伸出第一開口131的部分會被第二介電層16包覆，亦即第一強化結構件15的高度係位於第二介電層16的表面下而未突破第二介電層16的上表面，以藉由連接第二介電層16及第一介電層13，強化第一介電層13與第二介電層16接觸面之間的結合力。此外，由於第一強化結構件15係設置於第一開口131中，而第一開口131設置於第一介電層13表面上的位置及寬度並不限定，而是在非線路區、與第二線路14之間的間距不小於最小製程間距的情況下設置。第一結構強化區132則是由第一圖形化光阻層M1圍繞各個第一開口131所形成的區域。
於上述結構中，第二強化結構件18形成的高度高於第二開口161的深度，因此第二強化結構件18能通過第二開口161向下深入第二介電層16中，且同時第二強化結構件18延伸出第二開口161的部分會被保護19包覆，亦即第二強化結構件18的高度係位於保護層19的表面下而未突破保護層19的上表面，以藉由連接第二介電層16及保護層19，強化保護層19與第二介電層16接觸面之間的結合力。此外，由於第二強化結構件18係設置於第二開口161中，而第二開口161設置於第二介電層16表面上的位置及寬度並不限定，而是在非線路區、與第三線路17之間的間距不小於最小製程間距的情況下設置。第二結構強化區162則是由第二圖形化光阻層M2圍繞各個第二開口161所形成的區域。
於此實施例中，至少一第一開口131及至少一第二開口161的形狀包含柱狀的形狀，以強化第一介電層13與第二介電層16接觸面之間的結合力。
請參閱圖4，其係為根據圖2A至圖2N電路板強化結構製作方法所完成之電路板強化結構的剖面圖。於此實施例中，電路板強化結構2係基於上述電路板強化結構1所進一步形成的結構，包含基板11、第一線路12、第一介電層13、至少一第一強化結構件15、第二線路14、第二介電層16、第三線路17、至少一第二強化結構件18以及保護層19。第一線路12設置於基板11上。第一介電層13設置於基板11上且包覆第一線路12，第一介電層13的表面具有第一開口131。第二線路14設置於第一介電層13的表面上。至少一第一強化結構件15設置於第一介電層13的至少一第一開口131中，且延伸出至少一第一開口131。第二線路14設置於第一介電層13的表面上。第二介電層16設置於第一介電層13上且包覆第二線路14及至少一第一強化結構件15。第二介電層16的表面具有第二開口161。第三線路17設置於第二介電層16的表面上。至少一第二強化結構件18設置於第二介電層16的至少一第二開口161中，且延伸出至少一第二開口161。保護層19設置於第二介電層16上，包覆第二強化結構件18及第三線路17，且具有至少一開口191，以外露一部分第三線路17。
於上述結構中，第一強化結構件15形成的高度高於第一開口131的深度，因此第一強化結構件15能通過第一開口131向下深入第一介電層13中，且同時第一強化結構件15延伸出第一開口131的部分會被第二介電層16包覆，亦即第一強化結構件15的高度係位於第二介電層16的表面下而未突破第二介電層16的上表面，以藉由連接第二介電層16及第一介電層13，強化第一介電層13與第二介電層16接觸面之間的結合力。此外，由於第一強化結構件15係設置於第一開口131中，而第一開口131設置於第一介電層13表面上的位置及寬度並不限定，而是在非線路區、與第二線路14之間的間距不小於最小製程間距的情況下設置。第一結構強化區132則是由第一圖形化光阻層M1圍繞各個第一開口131所形成的區域。
同理，於此結構中，第二強化結構件18藉由第二圖形化光阻層M2，使其形成之高度高於第二開口161之深度，因此第二強化結構件18能通過第二開口161向下深入第二介電層16中，且同時第二強化結構件18延伸出第二開口161的部分會被第保護層19包覆，亦即第二強化結構件18的高度係位於保護層19的表面下而未突破保護層19的上表面，以藉由連接保護層19及第二介電層16，強化第二介電層16與保護層19接觸面之間的結合力。此外，由於第二強化結構件18係設置於第二開口161中，而第二開口161設置於第二介電層16表面上的位置及寬度並不限定，而是在非線路區、且第二強化結構件18與第三線路17之間的間距不小於最小製程間距的情況下設置。第二結構強化區162則是由第二圖形化光阻層M2圍繞各個第二開口161所形成的區域。
於此實施例中，至少一第一開口131及至少一第二開口161的形狀包含柱狀的形狀，使得設置於第一開口131中的第一強化結構件15以及設置於第二開口161中的第二強化結構件18可分別強化第一介電層13與第二介電層16接觸面之間的結合力，以及強化第二介電層16與保護層19接觸面之間的結合力。
於此實施例中，電路板強化結構2更包含至少一第一溝渠135及至少一第二溝渠165，至少一第一溝渠135及至少一第二溝渠165的形狀包含上寬下窄的錐狀的形狀，使得設置於第一溝渠135中的第二線路14B以及設置於第二溝渠165中的第三線路17B可分別強化第一介電層13與第二介電層16接觸面之間的結合力，以及強化第二介電層16與保護層19接觸面之間的結合力。
於此實施例中，電路板強化結構2更包含第一通孔134及第二通孔164，第一通孔134設置於第一介電層13中，使第二線路14A透過第一通孔133電性連接第一線路12。第二通孔164設置於第二介電層16中，使第三線路17A透過第二通孔164電性連接第二線路14A。
於本發明之實施例中，第一線路12、第二線路14A、第二線路14B、第三線路17A、第三線路17B、第一強化結構件15及第二強化結構件18係使用相同材料，例如銅等導電金屬材料，以便於減少電路板強化結構1製作方法的步驟。
綜上所述，本發明電路板強化結構及其製作方法利用結構強化層增強在不同製程結構結合面之間的垂直結合力，例如增強在不同介電層之間的結合力，以及增強在介電層和保護層之間的結合力，以克服各個介電層之間的接觸面，以及各個線路層之間的接觸面容易產生脫層的問題。此外，藉由結構強化層穿入到介電層的內部，亦可降低及釋放介電層內部的熱應力，進一步加強電路板整體結構強度，同時改善電鍍製程的均勻性，使得本發明電路板強化結構及其製作方法可進一步應用到需低熱膨脹係數的線路層結構以及應用到5G產品中具有低粗糙表面的材質結構。
1:電路板強化結構 2:電路板強化結構 11:基板 12:第一線路 13:第一介電層 131:第一開口 132:第一結構強化區 133:第二線路區 134:第一通孔 135:第一溝渠 14:第二線路 14A:第二線路 14B:第二線路 15:第一強化結構件 16:第二介電層 161:第二開口 162:第二結構強化區 163:第三線路區 164:第二通孔 165:第二溝渠 17:第三線路 17A:第三線路 17B:第三線路 18:第二強化結構件 19:保護層 191:開口 3:電路板結構 31:基板 32:第一線路 33:第一介電層 331:第一通孔 34:第二線路 35:第二介電層 351:第二通孔 36:第三線路 37:保護層 M1:第一圖形化光阻層 M2:第二圖形化光阻層 G1~G4:接觸面 S11~S24:步驟 S31~S44:步驟
圖1A至圖1N係為本發明電路板強化結構製作方法的流程圖； 圖2A至圖2N係為本發明電路板強化結構製作方法另一實施例的流程圖； 圖3係為根據圖1A至圖1N電路板強化結構製作方法所完成之電路板強化結構的剖面圖； 圖4係為根據圖2A至圖2N電路板強化結構製作方法所完成之電路板強化結構的剖面圖； 圖5A係為習知電路板結構的剖面圖；以及 圖5B係為圖5A習知電路板結構的局部放大圖。
2:電路板強化結構
11:基板
12:第一線路
13:第一介電層
131:第一開口
14:第二線路
15:第一強化結構件
16:第二介電層
161:第二開口
17:第三線路
18:第二強化結構件
19:保護層
191:開口

Claims (17)

  1. 一種電路板強化結構製作方法，包含： 提供一基板； 形成一第一線路於該基板上； 形成一第一介電層於該基板上，該第一介電層包覆該第一線路； 形成至少一第一開口於該第一介電層之一表面； 形成一第一圖形化光阻層於該第一介電層之該表面上，使該第一介電層之該表面藉由該第一圖形化光阻層分隔為一第一結構強化區及一第二線路區，其中該至少一第一開口位於該第一結構強化區中； 形成一第二線路於該第二線路區中，以及形成至少一第一強化結構件於該第一結構強化區之該至少一第一開口中，且延伸出該至少一第一開口； 移除該第一圖形化光阻層；以及 形成一第二介電層於該第一介電層上，該第二介電層包覆該第二線路及該至少一第一強化結構件。
  2. 如請求項1所述之電路板強化結構製作方法，更包含下列步驟： 形成至少一第二開口於該第二介電層之一表面； 形成一第二圖形化光阻層於該第二介電層之該表面上，使該第二介電層之該表面藉由該第二圖形化光阻層分隔為一第二結構強化區及一第三線路區，其中該至少一第二開口位於該第二結構強化區中； 形成一第三線路於該第三線路區中，以及形成至少一第二強化結構件於該第二結構強化區之該至少一第二開口中，且延伸出該至少一第二開口； 移除該第二圖形化光阻層； 形成一保護層於該第二介電層之該表面上，並包覆該第二強化結構件及該第三線路；以及 形成至少一開口於該保護層上，以外露一部分該第三線路。
  3. 如請求項2所述之電路板強化結構製作方法，其中在形成該至少一第一開口於該第一介電層之該表面的步驟中，更包含在該第一介電層之該表面形成上寬下窄之至少一第一溝渠。
  4. 如請求項3所述之電路板強化結構製作方法，其中形成該第二線路於該第二線路區的步驟中，更包含形成該第二線路於該至少一第一溝渠中。
  5. 如請求項4所述之電路板強化結構製作方法，其中在形成該至少一第二開口於該第二介電層之該表面的步驟中，更包含在該第二介電層之該表面形成上寬下窄之至少一第二溝渠。
  6. 如請求項5所述之電路板強化結構製作方法，其中形成該第三線路於該第三線路區的步驟中，更包含形成該第三線路於該至少一第二溝渠中。
  7. 如請求項6所述之電路板強化結構製作方法，其中該第一開口、該第二開口、該第一溝渠及該第二溝渠藉由一蝕刻製程或者一曝光顯影製程形成。
  8. 如請求項6所述之電路板強化結構製作方法，其中在於該第一介電層之該表面形成該至少一第一開口的步驟中，更包含以下步驟： 形成一第一通孔於該第一介電層之該第二線路區中，該第一通孔連通該第一線路及該第二線路。
  9. 如請求項8所述之電路板強化結構製作方法，其中在於該第二介電層之該表面形成該至少一第二開口的步驟中，更包含以下步驟： 形成一第二通孔於該第二介電層之該第三線路區中，該第二通孔連通該第二線路及該第三線路。
  10. 一種電路板強化結構，包含： 一基板； 一第一線路，設置於該基板上； 一第一介電層，設置於該基板上且包覆該第一線路，該第一介電層之一表面具有至少一第一開口； 至少一第一強化結構件，設置於該第一介電層之該至少一第一開口中，且延伸出該至少一第一開口； 一第二線路，設置於該第一介電層之該表面上；以及 一第二介電層，設置於該第一介電層上且包覆該第二線路及該至少一第一強化結構件。
  11. 如請求項10所述之電路板強化結構，其中該第二介電層之一表面具有至少一第二開口，且該電路板強化結構更包含： 一第三線路，設置於該第二介電層之該表面上； 至少一第二強化結構件，設置於該第二介電層之該至少一第二開口中，且延伸出該至少一第二開口；以及 一保護層，設置於該第二介電層上，且外露一部分該第三線路，並包覆該至少一第二強化結構件及另一部分該第三線路。
  12. 如請求項11所述之電路板強化結構，其中該第一線路、該第二線路、該第三線路、該至少一第一強化結構件及該至少一第二強化結構件係為相同材料。
  13. 如請求項11所述之電路板強化結構，其中該第一介電層及該第二介電層分別具有至少一第一通孔及至少一第二通孔，該第二線路透過該至少一第一通孔電性連接該第一線路，該第三線路透過該至少一第二通孔電性連接該第二線路。
  14. 如請求項13所述之電路板強化結構，其中該第一介電層之該表面具有至少一第一溝渠，該第二線路更設置於該至少一第一溝渠中。
  15. 如請求項14所述之電路板強化結構，其中該第二介電層之該表面具有至少一第二溝渠，該第三線路更設置於該至少一第二溝渠中。
  16. 如請求項10所述之電路板強化結構，其中該至少一第一開口及該至少一第二開口包含一柱狀。
  17. 如請求項15所述之電路板強化結構，其中該至少一第一溝渠及該至少一第二溝渠包含一錐狀。
TW110126309A 2021-07-16 2021-07-16 電路板強化結構及其製作方法 TWI812977B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110126309A TWI812977B (zh) 2021-07-16 2021-07-16 電路板強化結構及其製作方法
US17/384,903 US20230012572A1 (en) 2021-07-16 2021-07-26 Circuit board enhancing structure and manufacture method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110126309A TWI812977B (zh) 2021-07-16 2021-07-16 電路板強化結構及其製作方法

Publications (2)

Publication Number Publication Date
TW202306449A TW202306449A (zh) 2023-02-01
TWI812977B true TWI812977B (zh) 2023-08-21

Family

ID=84891838

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110126309A TWI812977B (zh) 2021-07-16 2021-07-16 電路板強化結構及其製作方法

Country Status (2)

Country Link
US (1) US20230012572A1 (zh)
TW (1) TWI812977B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150179476A1 (en) * 2012-07-26 2015-06-25 Unimicron Technology Corporation Method of fabricating a through-holed interposer
TW201616925A (zh) * 2014-10-29 2016-05-01 矽品精密工業股份有限公司 基板結構及其製法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI331494B (en) * 2007-03-07 2010-10-01 Unimicron Technology Corp Circuit board structure
JP6081693B2 (ja) * 2011-09-12 2017-02-15 新光電気工業株式会社 配線基板及び配線基板の製造方法
CN111491458A (zh) * 2019-01-25 2020-08-04 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150179476A1 (en) * 2012-07-26 2015-06-25 Unimicron Technology Corporation Method of fabricating a through-holed interposer
TW201616925A (zh) * 2014-10-29 2016-05-01 矽品精密工業股份有限公司 基板結構及其製法

Also Published As

Publication number Publication date
US20230012572A1 (en) 2023-01-19
TW202306449A (zh) 2023-02-01

Similar Documents

Publication Publication Date Title
JP5390346B2 (ja) パッケージ基板の製造方法
TWI595812B (zh) 線路板結構及其製作方法
US7393720B2 (en) Method for fabricating electrical interconnect structure
TW201722216A (zh) 線路板結構及其製作方法
TWI434638B (zh) 線路基板製程
CN104241239A (zh) 半导体基板及其制造方法
JPH11274158A (ja) 集積回路の金属被覆内の応力を低減する方法及びそれにより生成された集積回路
TWI812977B (zh) 電路板強化結構及其製作方法
TWI532424B (zh) 蓋板結構及其製作方法
US7183196B2 (en) Multilayer interconnection board and production method thereof
TWI643534B (zh) 線路板結構及其製作方法
TWI576033B (zh) 線路基板及其製作方法
TWI611743B (zh) 圖案化線路結構及其製作方法
TWI605741B (zh) 線路板及其製作方法
TW202135178A (zh) 封裝基板及其製造方法
TWI728410B (zh) 電路板結構及其製作方法
CN115623705A (zh) 电路板强化结构及其制作方法
US20180332706A1 (en) Landless multilayer circuit board and manufacturing method thereof
JP2007180081A (ja) 集積化インダクタおよびその製造方法
TWI558290B (zh) 線路板的製造方法
CN211529939U (zh) 封装基板
TWI453878B (zh) 封裝基板及其製法
US11134567B1 (en) Embedded component structure and manufacturing method thereof
JP7428837B2 (ja) パッケージ基板を製造するための載置板、パッケージ基板構造及びその製造方法
TWI835219B (zh) 減成法細線路電路板製造方法