TW201722216A - 線路板結構及其製作方法 - Google Patents
線路板結構及其製作方法 Download PDFInfo
- Publication number
- TW201722216A TW201722216A TW105124741A TW105124741A TW201722216A TW 201722216 A TW201722216 A TW 201722216A TW 105124741 A TW105124741 A TW 105124741A TW 105124741 A TW105124741 A TW 105124741A TW 201722216 A TW201722216 A TW 201722216A
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- patterned
- dielectric layer
- build
- circuit
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000010410 layer Substances 0.000 claims abstract description 427
- 239000012792 core layer Substances 0.000 claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 claims description 82
- 239000002184 metal Substances 0.000 claims description 82
- 229910000679 solder Inorganic materials 0.000 claims description 44
- 238000000034 method Methods 0.000 claims description 39
- 238000005553 drilling Methods 0.000 claims description 8
- 239000000523 sample Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 4
- 230000000149 penetrating effect Effects 0.000 claims 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910052703 rhodium Inorganic materials 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 2
- 238000002679 ablation Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09036—Recesses or grooves in insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0376—Etching temporary metallic carrier substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/163—Monitoring a manufacturing process
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
一種線路板結構，包括一內層線路結構以及一第一增層線路結構。內層線路結構包括一具有一上表面與一下表面的核心層、一配置於上表面上的第一圖案化線路層、一配置於下表面上的第二圖案化線路層及一連接第一圖案化線路層與第二圖案化線路層的導電通孔。第一增層線路結構至少具有一凹槽及一內層介電層。內層介電層具有一連通凹槽開口，且第一圖案化線路層的一接墊位於開口中。開口的孔徑小於凹槽的孔徑。凹槽所暴露出的內層介電層的一內表面與接墊的一頂表面切齊或具有一高度差。
Description
本發明是有關於一種線路板結構及其製作方法，且特別是有關於一種具有凹槽的線路板結構及其製作方法。
一般來說，要製作出具有凹槽的線路板結構，通常需於內層線路結構的核心層上製作出對位銅層，其目的在於：後續透過雷射燒蝕線路結構而形成凹槽的過程時，對位銅層除了可視為一雷射阻擋層，以避免過渡燒蝕線路結構之外，亦可視為一雷射對位圖案，有利於進行雷射燒蝕程序。然而，由於對位銅層是直接形成在內層線路層的核心層上，因而限制了核心層的線路佈局，進而降低了核心層的佈線靈活度。
本發明提供一種線路板結構，其可具有較佳佈線靈活度。
本發明提供一種線路板結構的製作方法，其用以製作上述線路板結構。
本發明的線路板結構，其包括一內層線路結構以及一第一增層線路結構。內層線路結構包括一具有彼此相對的一上表面與一下表面的核心層、一配置於上表面上的第一圖案化線路層、一配置於下表面上的第二圖案化線路層以及一連接第一圖案化線路層與第二圖案化線路層的導電通孔。第一增層線路結構配置於核心層的上表面上，且覆蓋第一圖案化線路層，其中第一增層線路結構至少具有一凹槽以及一內層介電層。凹槽暴露出部分內層介電層，而內層介電層直接覆蓋核心層的上表面與第一圖案化線路層，且內層介電層具有一連通凹槽的開口。第一圖案化線路層的一接墊位於開口中，而開口的孔徑小於凹槽的孔徑，且凹槽所暴露出的內層介電層的一內表面與接墊的一頂表面切齊或具有一高度差。
在本發明的一實施例中，上述的線路板結構，更包括：一金屬柱、一第一圖案化防銲層、一第二增層線路結構以及一第二圖案化防銲層。金屬柱配置於開口內，且直接覆蓋接墊的頂表面，其中金屬柱的一上表面切齊於內層介電層的內表面。第一圖案化防銲層配置於第一增層線路結構相對遠離內層線路結構的一第一表面上以及內層介電層的內表面上。第二增層線路結構配置於核心層的下表面上，且覆蓋第二圖案化線路層。第二圖案化防銲層配置於第二增層線路結構上相對遠離內層線路結構的一第二表面上。
在本發明的一實施例中，上述的第一增層線路結構更包括至少一第一介電層、至少一第一圖案化導電層以及至少一貫穿第一介電層與內層介電層的第一導電通孔結構。第一圖案化導電層與第一介電層依序疊置於內層介電層上，且第一圖案化導電層透過第一導電通孔結構與第一圖案化線路層電性連接。第二增層線路結構包括至少一第二介電層、至少一第二圖案化導電層以及至少一貫穿第二介電層的第二導電通孔結構。第二介電層與第二圖案化導電層依序疊置於核心層的下表面上，且第二圖案化導電層透過第二導電通孔結構與第二圖案化線路層電性連接。
在本發明的一實施例中，上述的線路板結構更包括一第一圖案化防銲層、一第二增層線路結構以及一第二圖案化防銲層。第一圖案化防銲層配置於第一增層線路結構相對遠離內層線路結構的一第一表面上。第二增層線路結構配置於核心層的下表面上，且覆蓋第二圖案化線路層。第二圖案化防銲層配置於第二增層線路結構上相對遠離內層線路結構的一第二表面上。
在本發明的一實施例中，上述的第一增層線路結構更包括至少一第一介電層、至少一第一圖案化導電層以及至少一貫穿第一介電層與內層介電層的第一導電通孔結構。第一圖案化導電層與第一介電層依序疊置於內層介電層上，且第一圖案化導電層透過第一導電通孔結構與第一圖案化線路層電性連接。第二增層線路結構包括至少一第二介電層、至少一第二圖案化導電層以及至少一貫穿第二介電層的第二導電通孔結構。第二介電層與第二圖案化導電層依序疊置於核心層的下表面上，且第二圖案化導電層透過第二導電通孔結構與第二圖案化線路層電性連接。
在本發明的一實施例中，上述的內層介電層延伸覆蓋於接墊的部分頂表面上。
在本發明的一實施例中，上述的內層介電層的內表面包括一第一內表面與一第二內表面，第一內表面高於第二內表面，且第二內表面切齊於接墊的頂表面。
本發明的線路板結構的製作方法，其包括以下製作步驟。提供一內層線路結構。內層線路結構包括一具有彼此相對的一上表面與一下表面的核心層、一配置於上表面上的第一圖案化線路層、一配置於下表面上的第二圖案化線路層以及一連通第一圖案化線路層與第二圖案化線路層的導電通孔。形成一金屬柱於第一圖案化線路層的一接墊上。進行一增層程序，以壓合一第一增層線路結構於第一圖案化線路層上。第一增層線路層至少包括一內層介電層，且內層介電層直接覆蓋核心層的上表面與第一圖案化線路層。利用一接觸式距離偵測器偵測金屬柱相對遠離第一圖案化線路層的一上表面。以金屬柱的上表面為一深度基準面，對第一增層線路層進行一鑽孔程序，以移除部分第一增層線路層與全部或部分金屬柱，而形成一從第一增層線路層相對遠離內層線路結構的一第一表面延伸至部分內層介電層的凹槽。凹槽暴露出內層介電層的一內表面，且內層介電層具有一連通凹槽開口。接墊位於開口中，而開口的孔徑小於凹槽的孔徑，且凹槽所暴露出的內層介電層的一內表面與接墊的一頂表面切齊或具有一高度差。
在本發明的一實施例中，上述的接觸式距離偵測器為一探針裝置。
在本發明的一實施例中，上述的金屬柱的邊緣切齊於接墊的邊緣。
在本發明的一實施例中，上述的線路板結構的製作方法，更包括：進行增層程序時，同時壓合一第二增層線路結構於第二圖案化線路層上；移除部分第一增層線路層與部分金屬柱之後，剩餘的金屬柱位於開口內，且金屬柱的一上表面切齊於內層介電層的內表面；形成一第一圖案化防銲層於第一增層線路結構相對遠離內層線路結構的一第一表面上內層介電層的內表面上，其中第一圖案化防銲層暴露出金屬柱的上表面；以及形成一第二圖案化防銲層於第二增層線路結構上相對遠離內層線路結構的一第二表面上。
在本發明的一實施例中，上述的移除部分第一增層線路層與至少部分金屬柱之後，剩餘的金屬柱的高度為原來的金屬柱的高度的5%至50%。
在本發明的一實施例中，上述的第一增層線路結構更包括至少一第一介電層、至少一第一圖案化導電層以及至少一貫穿第一介電層與內層介電層的第一導電通孔結構。第一圖案化導電層與第一介電層依序疊置於內層介電層上，且第一圖案化導電層透過第一導電通孔結構與第一圖案化線路層電性連接。第二增層線路結構包括至少一第二介電層、至少一第二圖案化導電層以及至少一貫穿第二介電層的第二導電通孔結構。第二介電層與第二圖案化導電層依序疊置於核心層的下表面上，且第二圖案化導電層透過第二導電通孔結構與第二圖案化線路層電性連接。
在本發明的一實施例中，上述的線路板結構的製作方法，更包括：進行增層程序時，同時壓合一第二增層線路結構於第二圖案化線路層上；對第一增層線路層進行鑽孔程序之前，形成一第一圖案化防銲層於第一增層線路結構相對遠離內層線路結構的一第一表面上；以及對第一增層線路層進行鑽孔程序之前，形成一第二圖案化防銲層於第二增層線路結構上相對遠離內層線路結構的一第二表面上。
在本發明的一實施例中，上述的第一增層線路結構更包括至少一第一介電層、至少一第一圖案化導電層以及至少一貫穿第一介電層與內層介電層的第一導電通孔結構。第一圖案化導電層與第一介電層依序疊置於內層介電層上，且第一圖案化導電層透過第一導電通孔結構與第一圖案化線路層電性連接。第二增層線路結構包括至少一第二介電層、至少一第二圖案化導電層以及至少一貫穿第二介電層的第二導電通孔結構。第二介電層與第二圖案化導電層依序疊置於核心層的下表面上，且第二圖案化導電層透過第二導電通孔結構與第二圖案化線路層電性連接。
在本發明的一實施例中，上述的金屬柱的邊緣內縮於接墊的邊緣。
在本發明的一實施例中，上述的移除部分第一增層線路層與全部金屬柱之後，內層介電層覆蓋於接墊的部分頂表面上。
在本發明的一實施例中，上述的金屬柱的邊緣突出於接墊的邊緣。
在本發明的一實施例中，上述的移除部分第一增層線路層與全部金屬柱之後，內層介電層的內表面包括一第一內表面與一第二內表面，第一內表面高於第二內表面，且第二內表面切齊於接墊的頂表面。
基於上述，由於本發明的線路板結構於製作的過程中，是將金屬柱形成於內層線路結構的部分第一圖案化線路層上，因此後續於製作完增層線路結構之後，可透過接觸式距離偵測器來偵測金屬柱的上表面，並以金屬柱的上表面為一深度基準面，進行鑽孔而形成凹槽。如此一來，凹槽的形成並不會影響內層線路結構的線路佈局，因此本發明所形成的線路板結構可提供較大的佈局空間。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
圖1A至圖1F繪示為本發明的一實施例的一種線路板結構的製作方法的剖面示意圖。關於本實施例的線路板結構的製作方法，首先，請參考圖1A，提供一內層線路結構110，其中內層線路結構110包括一具有彼此相對的一上表面111與一下表面113的核心層112、一配置於上表面111上的第一圖案化線路層114、一配置於下表面113上的第二圖案化線路層116以及一連通第一圖案化線路層114與第二圖案化線路層116的導電通孔118。此處，第一圖案化線路層114的材質第二圖案化線路層116的材質例如是銅、鎳、鈀、鈹或其銅合金。
接著，請參考圖1B，形成一金屬柱120於第一圖案化線路層114的一接墊P上。此處，如圖1B所示，金屬柱120的邊緣切齊於接墊P的邊緣，且金屬柱120的厚度大於第一圖案化線路層114的厚度，其中金屬柱120的材質與第一圖案化線路層114的材質相同，其例如是銅、鎳、鈀、鈹或其銅合金。
接著，請參考圖1C，進行一增層程序，以分別壓合一第一增層線路結構130與一第二增層線路結構140於第一圖案化線路層114上與第二圖案化線路層116上。第一增層線路結構130至少包括一內層介電層132，且內層介電層132直接覆蓋核心層112的上表面111與第一圖案化線路層114。進一步來說，本實施例的第一增層線路結構130更包括至少一第一介電層134、至少一第一圖案化導電層136以及至少一貫穿第一介電層134與內層介電層132的第一導電通孔結構138。第一圖案化導電層136與第一介電層134依序疊置於內層介電層132上，且第一圖案化導電層136透過第一導電通孔結構138與第一圖案化線路層114電性連接。第二增層線路結構140包括至少一第二介電層142、至少一第二圖案化導電層144以及至少一貫穿第二介電層142的第二導電通孔結構146。第二介電層142與第二圖案化導電層144依序疊置於核心層110的下表面113上，且第二圖案化導電層144透過第二導電通孔結構146與第二圖案化線路層116電性連接。
接著，請再參考圖1C，形成一第一圖案化防銲層150於第一增層線路結構130相對遠離內層線路結構110的一第一表面131上；以及形成一第二圖案化防銲層160於第二增層線路結構140上相對遠離內層線路結構110的一第二表面141上。此處，第一圖案化防銲層150暴露出最遠離內層線路結構110的部分第一介電層134與部分第一圖案化導電層136。第二圖案化防銲層160暴露出最遠離內層線路結構110的部分第二介電層142與部分第二圖案化導電層144。
接著，請參考圖1D，利用一接觸式距離偵測器10偵測金屬柱120相對遠離第一圖案化線路層114的一上表面121。此處，接觸式距離偵測器10具體化為一探針裝置。具體來說，接觸式距離偵測器10主要是利用電容的變化來確定偵測的位置。當接觸式距離偵測器10刺穿第一增層線路結構130而接觸到金屬柱120的上表面121時，電容值為因為感應到導電材料而產生變化，進而可得知金屬柱120相對於第一增層線路結構130的第一表面131的深度。
接著，請同時參考圖1D與圖1E，以金屬柱120的上表面121為一深度基準面，對第一增層線路結構130進行一鑽孔程序，以移除部分第一增層線路結構130與部分金屬柱120，而形成一從第一增層線路結構130相對遠離內層線路結構110的第一表面131延伸至部分內層介電層132的凹槽C。此處，凹槽C暴露出內層介電層132的一內表面133，而金屬柱120並未完全被移除，且剩餘的金屬柱120的上表面121切齊於內層介電層132的內表面133。
更進一步來說，本實施例中的第一圖案化線路層114、第二圖案化線路層116、金屬柱120材質皆為銅、鎳、鈀、鈹或其銅合金，以蝕刻法移除金屬柱120時，可全部移除或部分移除金屬柱120，於此並不加以限制。如圖1E所示，剩餘的金屬柱120是位於內層介電層132的一開口O內，其中開口O的孔徑等於金屬柱120的直徑。需說明的是，移除部分第一增層線路結構130與部分金屬柱120之後，剩餘的金屬柱120的高度為原來的金屬柱120的高度的5%至50%。較佳地，剩餘的金屬柱120的高度為原來的金屬柱120的高度的10%至30%。也就是說，鑽孔程序是以深度基準面為基準，更往內層線路結構110的方向鑽孔形成凹槽C。故，凹槽C的底面實質上是低於或等於深度基準面（即金屬柱120的上表面121）。
最後，請參考圖1F，移除剩餘的金屬柱120，而暴露出接墊P的一頂表面115。此處，移除剩餘的金屬柱120的方法例如是蝕刻法。如圖1F所示，內層介電層132具有一連通該凹槽C的開口O，而第一圖案化線路層114的接墊P位於開口O中，且開口O的孔徑小於凹槽C的孔徑，而凹槽C所暴露出的內層介電層132的內表面133與接墊P的頂表面115具有一高度差H。如此一來，內層介電層132亦可視為是接墊P的防銲層。至此，以完成線路板結構100a的製作。
在結構上，請再參考圖1F，本實施例的線路板結構100a包括內層線路結構110、第一增層線路結構130以及第二增層線路結構140。內層線路結構110包括具有彼此相對的上表面111與下表面113的核心層112、配置於上表面111上的第一圖案化線路層114、配置於下表面113上的第二圖案化線路層116以及連接第一圖案化線路層114與第二圖案化線路層116的導電通孔118。第一增層線路結構130配置於核心層110的上表面111上，且覆蓋第一圖案化線路層114。第一增層線路結構130至少具有凹槽C以及內層介電層132。凹槽C暴露出部分內層介電層132，而內層介電層132直接覆蓋核心層110的上表面111與第一圖案化線路層114。內層介電層132具有連通凹槽C的開口O，而第一圖案化線路層114的接墊P位於開口O中，且開口O的孔徑小於凹槽C的孔徑。凹槽C所暴露出的內層介電層132的內表面133與接墊P的頂表面115具有高度差H。第二增層線路結構140配置於核心層110的下表面113上，且覆蓋第二圖案化線路層116。
更具體來說，第一增層線路結構130更包括至少一第一介電層134、至少一第一圖案化導電層136以及至少一貫穿第一介電層134與內層介電層132的第一導電通孔結構138。第一圖案化導電層136與第一介電層134依序疊置於內層介電層132上，且第一圖案化導電層136透過第一導電通孔結構138與第一圖案化線路層114電性連接。第二增層線路結構140包括至少一第二介電層142、至少一第二圖案化導電層144以及至少一貫穿第二介電層142的第二導電通孔結構146。第二介電層142與第二圖案化導電層144依序疊置於核心層110的下表面113上，且第二圖案化導電層144透過第二導電通孔結構146與第二圖案化線路層116電性連接。此外，線路板結構100a更包括第一圖案化防銲層150以及第二圖案化防銲層160。第一圖案化防銲層150配置於第一增層線路結構130相對遠離內層線路結構110的第一表面131上。第二圖案化防銲層160配置於第二增層線路結構140上相對遠離內層線路結構110的第二表面141上。
由於本實施例的線路板結構100a的凹槽C所暴露出的內層介電層132的內表面133與接墊P的頂表面115具有高度差H。因此，內層介電層132可視為是接墊P的防銲層。此外，金屬柱120是形成於第一圖案化線路層114的接墊P上，其目的在於作為接觸式距離偵測器10的偵測目標，以作為定義凹槽C所形成的深度及位置的依據。再者，金屬柱120於後續製程中已被完全移除，因此凹槽C的形成並不會影響內層線路結構110的線路佈局，因此本實施例所形成的線路板結構100a可提供較大的佈局空間。
於另一實施例中，請參考圖2，本實施例的線路板結構100b與圖1的線路板結構100a相似，惟二者主要差異之處在於：於上述圖1D與圖1E的步驟時，即以金屬柱120的上表面121為一深度基準面，對第一增層線路結構130進行一鑽孔程序，是移除部分第一增層線路結構130與全部金屬柱120。因此，所形成的凹槽C’其所暴露出的內層介電層132的內表面133’實質上切齊於接墊P的頂表面115。
圖3繪示為本發明的另一實施例的一種線路板結構的剖面示意圖。請參考圖3，本實施例的線路板結構100c與圖1的線路板結構100a相似，惟二者主要差異之處在於：線路板結構100c亦包括有金屬柱120，也就是說，於圖1E的步驟之後，即形成凹槽C之後，並沒有將剩餘的金屬柱120移除，而其仍然是位於內層介電層132的開口O內。如圖3所示，金屬柱120的上表面121切齊於內層介電層132的內表面133，且第一圖案化防銲層150a配置於第一增層線路結構130相對遠離內層線路結構110的第一表面131上以及內層介電層132的內表面133上。
在製程上，本實施例的第一圖案化防銲層150a與第二圖案化防銲層160的形成是在凹槽C形成之後，而非在圖1D的步驟之前，即利用接觸式距離偵測器10來偵測金屬柱120的上表面121之前。此處，第一圖案化防銲層150a與第二圖案化防銲層160的形成方式例如是噴印法，但必不以此為限。透過噴印法的方式所形成的第一圖案化防銲層150a可使得本實施例的凹槽C具有非單一深度，意即凹槽C所暴露出的第一圖案化防銲層150a與金屬柱120的上表面121具有一高度差H’。
圖4A與圖4B繪示為本發明的另一實施例的一種線路板結構的製作方法的局部步驟的剖面示意圖。請先參考圖4B，本實施例的線路板結構100d與圖1的線路板結構100a相似，惟二者主要差異之處在於：線路板結構100d的內層介電層132會延伸覆蓋於接墊P的部分頂表面115上，且凹槽C所暴露出的內層介電層132的內表面133與接墊P的頂表面115具有高度差H。此時，接墊P可視為是一種類似銲罩定義型的接墊。
在製程上，於圖1A的步驟後，即提供內層線路結構110之後，請參考圖4A，形成一金屬柱120’於第一圖案化線路層114的一接墊P上。此處，如圖4A所示，金屬柱120’的邊緣內縮於接墊P的邊緣，且金屬柱120’的厚度大於第一圖案化線路層114的厚度。接著，依序完成圖1C至圖1F的步驟，即可完成圖4B的線路板結構100d。
圖5A與圖5B繪示為本發明的另一實施例的一種線路板結構的製作方法的局部步驟的剖面示意圖。請先參考圖5B，本實施例的線路板結構100e與圖1的線路板結構100a相似，惟二者主要差異之處在於：線路板結構100內層介電層132的內表面133’’包括一第一內表面135與一第二內表面137，而第一內表面135高於第二內表面137，且第二內表面137切齊於接墊P的頂表面115。
在製程上，於圖1A的步驟後，即提供內層線路結構110之後，請參考圖5A，形成一金屬柱120’’於第一圖案化線路層114的一接墊P上。此處，如圖5A所示，金屬柱120’’的邊緣突出於接墊P的邊緣，且金屬柱120’’的厚度大於第一圖案化線路層114的厚度。接著，依序完成圖1C至圖1F的步驟，即可完成圖5B的線路板結構100e。
綜上所述，由於本發明的線路板結構於製作的過程中，是將金屬柱形成於內層線路結構的部分第一圖案化線路層上，因此後續於製作完增層線路結構之後，可透過接觸式距離偵測器來偵測金屬柱的上表面，並以金屬柱的上表面為一深度基準面，進行鑽孔而形成凹槽。如此一來，凹槽的形成並不會影響內層線路結構的線路佈局，因此本發明所形成的線路板結構可提供較大的佈局空間。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10‧‧‧接觸式距離偵測器
100a、100b、100c 、100d 、100e‧‧‧線路板結構
110‧‧‧內層線路結構
111‧‧‧上表面
112‧‧‧核心層
113‧‧‧下表面
114‧‧‧第一圖案化線路層
115‧‧‧頂表面
116‧‧‧第二圖案化線路層
118‧‧‧導電通孔
120、120’ 、120’’‧‧‧金屬柱
121‧‧‧上表面
130‧‧‧第一增層線路結構
131‧‧‧第一表面
132‧‧‧內層介電層
133、133’ 、133’’‧‧‧內表面
134‧‧‧第一介電層
135‧‧‧第一內表面
136‧‧‧第一圖案化導電層
137‧‧‧第二內表面
138‧‧‧第一導電通孔結構
140‧‧‧第二增層線路結構
141‧‧‧第二表面
142‧‧‧第二介電層
144‧‧‧第二圖案化導電層
146‧‧‧第二導電通孔結構
150、150a‧‧‧第一圖案化防銲層
160‧‧‧第二圖案化防銲層
C、C’‧‧‧凹槽
H、H’‧‧‧高度差
P‧‧‧接墊
O‧‧‧開口
100a、100b、100c 、100d 、100e‧‧‧線路板結構
110‧‧‧內層線路結構
111‧‧‧上表面
112‧‧‧核心層
113‧‧‧下表面
114‧‧‧第一圖案化線路層
115‧‧‧頂表面
116‧‧‧第二圖案化線路層
118‧‧‧導電通孔
120、120’ 、120’’‧‧‧金屬柱
121‧‧‧上表面
130‧‧‧第一增層線路結構
131‧‧‧第一表面
132‧‧‧內層介電層
133、133’ 、133’’‧‧‧內表面
134‧‧‧第一介電層
135‧‧‧第一內表面
136‧‧‧第一圖案化導電層
137‧‧‧第二內表面
138‧‧‧第一導電通孔結構
140‧‧‧第二增層線路結構
141‧‧‧第二表面
142‧‧‧第二介電層
144‧‧‧第二圖案化導電層
146‧‧‧第二導電通孔結構
150、150a‧‧‧第一圖案化防銲層
160‧‧‧第二圖案化防銲層
C、C’‧‧‧凹槽
H、H’‧‧‧高度差
P‧‧‧接墊
O‧‧‧開口
圖1A至圖1F繪示為本發明的一實施例的一種線路板結構的製作方法的剖面示意圖。 圖2繪示為本發明的另一實施例的一種線路板結構的剖面示意圖。 圖3繪示為本發明的另一實施例的一種線路板結構的剖面示意圖。 圖4A與圖4B繪示為本發明的另一實施例的一種線路板結構的製作方法的局部步驟的剖面示意圖。 圖5A與圖5B繪示為本發明的另一實施例的一種線路板結構的製作方法的局部步驟的剖面示意圖。
100a‧‧‧線路板結構
110‧‧‧內層線路結構
111‧‧‧上表面
112‧‧‧核心層
113‧‧‧下表面
114‧‧‧第一圖案化線路層
115‧‧‧頂表面
116‧‧‧第二圖案化線路層
118‧‧‧導電通孔
130‧‧‧第一增層線路結構
131‧‧‧第一表面
132‧‧‧內層介電層
133‧‧‧內表面
134‧‧‧第一介電層
136‧‧‧第一圖案化導電層
138‧‧‧第一導電通孔結構
140‧‧‧第二增層線路結構
141‧‧‧第二表面
142‧‧‧第二介電層
144‧‧‧第二圖案化導電層
146‧‧‧第二導電通孔結構
150‧‧‧第一圖案化防銲層
160‧‧‧第二圖案化防銲層
C‧‧‧凹槽
H‧‧‧高度差
O‧‧‧開口
P‧‧‧接墊
Claims (19)
- 一種線路板結構，包括： 一內層線路結構，包括一具有彼此相對的一上表面與一下表面的核心層、一配置於該上表面上的第一圖案化線路層、一配置於該下表面上的第二圖案化線路層以及一連接該第一圖案化線路層與該第二圖案化線路層的導電通孔；以及 一第一增層線路結構，配置於該核心層的該上表面上，且覆蓋該第一圖案化線路層，其中該第一增層線路結構至少具有一凹槽以及一內層介電層，該凹槽暴露出部分該內層介電層，而該內層介電層直接覆蓋該核心層的該上表面與該第一圖案化線路層，且該內層介電層具有一連通該凹槽的開口，該第一圖案化線路層的一接墊位於該開口中，而該開口的孔徑小於該凹槽的孔徑，且該凹槽所暴露出的該內層介電層的一內表面與該接墊的一頂表面切齊或具有一高度差。
- 如申請專利範圍第1項所述的線路板結構，更包括： 一金屬柱，配置於該開口內，且直接覆蓋該接墊的該頂表面，其中該金屬柱的一上表面切齊於該內層介電層的該內表面； 一第一圖案化防銲層，配置於該第一增層線路結構相對遠離該內層線路結構的一第一表面上以及該內層介電層的該內表面上； 一第二增層線路結構，配置於該核心層的該下表面上，且覆蓋該第二圖案化線路層；以及 一第二圖案化防銲層，配置於該第二增層線路結構上相對遠離該內層線路結構的一第二表面上。
- 如申請專利範圍第2項所述的線路板結構，其中該第一增層線路結構更包括至少一第一介電層、至少一第一圖案化導電層以及至少一貫穿該第一介電層與該內層介電層的第一導電通孔結構，該第一圖案化導電層與該第一介電層依序疊置於該內層介電層上，且該第一圖案化導電層透過該第一導電通孔結構與該第一圖案化線路層電性連接，而該第二增層線路結構包括至少一第二介電層、至少一第二圖案化導電層以及至少一貫穿該第二介電層的第二導電通孔結構，該第二介電層與該第二圖案化導電層依序疊置於該核心層的該下表面上，且該第二圖案化導電層透過該第二導電通孔結構與該第二圖案化線路層電性連接。
- 如申請專利範圍第1項所述的線路板結構，更包括： 一第一圖案化防銲層，配置於該第一增層線路結構相對遠離該內層線路結構的一第一表面上； 一第二增層線路結構，配置於該核心層的該下表面上，且覆蓋該第二圖案化線路層；以及 一第二圖案化防銲層，配置於該第二增層線路結構上相對遠離該內層線路結構的一第二表面上。
- 如申請專利範圍第4項所述的線路板結構，其中該第一增層線路結構更包括至少一第一介電層、至少一第一圖案化導電層以及至少一貫穿該第一介電層與該內層介電層的第一導電通孔結構，該第一圖案化導電層與該第一介電層依序疊置於該內層介電層上，且該第一圖案化導電層透過該第一導電通孔結構與該第一圖案化線路層電性連接，而該第二增層線路結構包括至少一第二介電層、至少一第二圖案化導電層以及至少一貫穿該第二介電層的第二導電通孔結構，該第二介電層與該第二圖案化導電層依序疊置於該核心層的該下表面上，且該第二圖案化導電層透過該第二導電通孔結構與該第二圖案化線路層電性連接。
- 如申請專利範圍第1項所述的線路板結構，其中該內層介電層延伸覆蓋於該接墊的部分該頂表面上。
- 如申請專利範圍第1項所述的線路板結構，其中該內層介電層的該內表面包括一第一內表面與一第二內表面，該第一內表面高於該第二內表面，且該第二內表面切齊於該接墊的該頂表面。
- 一種線路板結構的製作方法，包括： 提供一內層線路結構，該內層線路結構包括一具有彼此相對的一上表面與一下表面的核心層、一配置於該上表面上的第一圖案化線路層、一配置於該下表面上的第二圖案化線路層以及一連通該第一圖案化線路層與該第二圖案化線路層的導電通孔； 形成一金屬柱於該第一圖案化線路層的一接墊上； 進行一增層程序，以壓合一第一增層線路結構於該第一圖案化線路層上，其中該第一增層線路層至少包括一內層介電層，且該內層介電層直接覆蓋該核心層的該上表面與該第一圖案化線路層； 利用一接觸式距離偵測器偵測該金屬柱相對遠離該第一圖案化線路層的一上表面；以及 以該金屬柱的該上表面為一深度基準面，對該第一增層線路層進行一鑽孔程序，以移除部分該第一增層線路層與全部或部分該金屬柱，而形成一從該第一增層線路層相對遠離該內層線路結構的一第一表面延伸至部分該內層介電層的凹槽，其中該凹槽暴露出該內層介電層的一內表面，且該內層介電層具有一連通該凹槽的開口，該接墊位於該開口中，而該開口的孔徑小於該凹槽的孔徑，且該凹槽所暴露出的該內層介電層的一內表面與該接墊的一頂表面切齊或具有一高度差。
- 如申請專利範圍第8項所述的線路板結構的製作方法，其中該接觸式距離偵測器為一探針裝置。
- 如申請專利範圍第8項所述的線路板結構的製作方法，其中該金屬柱的邊緣切齊於該接墊的邊緣。
- 如申請專利範圍第10項所述的線路板結構的製作方法，更包括： 進行該增層程序時，同時壓合一第二增層線路結構於該第二圖案化線路層上； 移除部分該第一增層線路層與部分該金屬柱之後，剩餘的該金屬柱位於該開口內，且該金屬柱的一上表面切齊於該內層介電層的該內表面； 形成一第一圖案化防銲層於該第一增層線路結構相對遠離該內層線路結構的一第一表面上該內層介電層的該內表面上，其中該第一圖案化防銲層暴露出該金屬柱的該上表面；以及 形成一第二圖案化防銲層於該第二增層線路結構上相對遠離該內層線路結構的一第二表面上。
- 如申請專利範圍第11項所述的線路板結構的製作方法，其中移除部分該第一增層線路層與部分該金屬柱之後，剩餘的該金屬柱的高度為原來的該金屬柱的高度的5%至50%。
- 如申請專利範圍第11項所述的線路板結構的製作方法，其中該第一增層線路結構更包括至少一第一介電層、至少一第一圖案化導電層以及至少一貫穿該第一介電層與該內層介電層的第一導電通孔結構，該第一圖案化導電層與該第一介電層依序疊置於該內層介電層上，且該第一圖案化導電層透過該第一導電通孔結構與該第一圖案化線路層電性連接，而該第二增層線路結構包括至少一第二介電層、至少一第二圖案化導電層以及至少一貫穿該第二介電層的第二導電通孔結構，該第二介電層與該第二圖案化導電層依序疊置於該核心層的該下表面上，且該第二圖案化導電層透過該第二導電通孔結構與該第二圖案化線路層電性連接。
- 如申請專利範圍第10項所述的線路板結構的製作方法，更包括： 進行該增層程序時，同時壓合一第二增層線路結構於該第二圖案化線路層上； 對該第一增層線路層進行該鑽孔程序之前，形成一第一圖案化防銲層於該第一增層線路結構相對遠離該內層線路結構的一第一表面上；以及 對該第一增層線路層進行該鑽孔程序之前，形成一第二圖案化防銲層於該第二增層線路結構上相對遠離該內層線路結構的一第二表面上。
- 如申請專利範圍第14項所述的線路板結構的製作方法，其中該第一增層線路結構更包括至少一第一介電層、至少一第一圖案化導電層以及至少一貫穿該第一介電層與該內層介電層的第一導電通孔結構，該第一圖案化導電層與該第一介電層依序疊置於該內層介電層上，且該第一圖案化導電層透過該第一導電通孔結構與該第一圖案化線路層電性連接，而該第二增層線路結構包括至少一第二介電層、至少一第二圖案化導電層以及至少一貫穿該第二介電層的第二導電通孔結構，該第二介電層與該第二圖案化導電層依序疊置於該核心層的該下表面上，且該第二圖案化導電層透過該第二導電通孔結構與該第二圖案化線路層電性連接。
- 如申請專利範圍第8項所述的線路板結構的製作方法，其中該金屬柱的邊緣內縮於該接墊的邊緣。
- 如申請專利範圍第16項所述的線路板結構的製作方法，其中移除部分該第一增層線路層與全部該金屬柱之後，該內層介電層覆蓋於該接墊的部分該頂表面上。
- 如申請專利範圍第8項所述的線路板結構的製作方法，其中該金屬柱的邊緣突出於該接墊的邊緣。
- 如申請專利範圍第18項所述的線路板結構的製作方法，其中移除部分該第一增層線路層與全部該金屬柱之後，該內層介電層的該內表面包括一第一內表面與一第二內表面，該第一內表面高於該第二內表面，且該第二內表面切齊於該接墊的該頂表面。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW104141883 | 2015-12-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201722216A true TW201722216A (zh) | 2017-06-16 |
| TWI608767B TWI608767B (zh) | 2017-12-11 |
Family
ID=58360183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105124741A TWI608767B (zh) | 2015-12-14 | 2016-08-04 | 線路板結構及其製作方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (4) | US9609746B1 (zh) |
| TW (1) | TWI608767B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI808716B (zh) * | 2022-04-08 | 2023-07-11 | 欣興電子股份有限公司 | 具有對接結構的電路板、電路板模組及電路板製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI595812B (zh) * | 2016-11-30 | 2017-08-11 | 欣興電子股份有限公司 | 線路板結構及其製作方法 |
| US20180226271A1 (en) | 2017-01-31 | 2018-08-09 | Skyworks Solutions, Inc. | Control of under-fill using a film during fabrication for a dual-sided ball grid array package |
| TWI643534B (zh) * | 2018-02-07 | 2018-12-01 | 欣興電子股份有限公司 | 線路板結構及其製作方法 |
| CN110545635B (zh) * | 2018-05-29 | 2021-09-14 | 鹏鼎控股(深圳)股份有限公司 | 多层电路板的制作方法 |
| KR102679998B1 (ko) * | 2019-06-13 | 2024-07-02 | 삼성전기주식회사 | 인쇄회로기판 |
| US10804205B1 (en) | 2019-08-22 | 2020-10-13 | Bridge Semiconductor Corp. | Interconnect substrate with stiffener and warp balancer and semiconductor assembly using the same |
| KR20230094663A (ko) * | 2021-12-21 | 2023-06-28 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4680075A (en) * | 1986-01-21 | 1987-07-14 | Unisys Corporation | Thermoplastic plug method of fabricating an integrated circuit package having bonding pads in a stepped cavity |
| US5542175A (en) * | 1994-12-20 | 1996-08-06 | International Business Machines Corporation | Method of laminating and circuitizing substrates having openings therein |
| EP0831528A3 (en) * | 1996-09-10 | 1999-12-22 | Hitachi Chemical Company, Ltd. | Multilayer wiring board for mounting semiconductor device and method of producing the same |
| KR100298897B1 (ko) * | 1998-12-23 | 2001-09-22 | 이형도 | 인쇄회로기판제조방법 |
| US8129828B2 (en) * | 2008-09-29 | 2012-03-06 | Ngk Spark Plug Co., Ltd. | Wiring substrate with reinforcement |
| TWI392404B (zh) * | 2009-04-02 | 2013-04-01 | Unimicron Technology Corp | 線路板及其製作方法 |
| US20110057307A1 (en) * | 2009-09-10 | 2011-03-10 | Topacio Roden R | Semiconductor Chip with Stair Arrangement Bump Structures |
| TWI400998B (zh) * | 2010-08-20 | 2013-07-01 | Nan Ya Printed Circuit Board | 印刷電路板及其製造方法 |
| WO2012053728A1 (en) | 2010-10-20 | 2012-04-26 | Lg Innotek Co., Ltd. | Printed circuit board and method for manufacturing the same |
| US8865525B2 (en) * | 2010-11-22 | 2014-10-21 | Bridge Semiconductor Corporation | Method of making cavity substrate with built-in stiffener and cavity substrate manufactured thereby |
| CN102548253B (zh) * | 2010-12-28 | 2013-11-06 | 富葵精密组件(深圳)有限公司 | 多层电路板的制作方法 |
| TWM438094U (en) * | 2012-04-17 | 2012-09-21 | Unimicron Technology Corp | Circuit board structure |
| TWI473552B (zh) * | 2012-11-21 | 2015-02-11 | Unimicron Technology Corp | 具有元件設置區之基板結構及其製程 |
| CN104425286A (zh) * | 2013-08-23 | 2015-03-18 | 宏启胜精密电子(秦皇岛)有限公司 | Ic载板、具有该ic载板的半导体器件及制作方法 |
| WO2015064642A1 (ja) * | 2013-10-30 | 2015-05-07 | 京セラ株式会社 | 配線基板およびこれを用いた実装構造体 |
| TWI500374B (zh) | 2014-04-08 | 2015-09-11 | Unimicron Technology Corp | 封裝基板及其製法 |
| US20160037645A1 (en) * | 2014-08-01 | 2016-02-04 | Samsung Electro-Mechanics Co., Ltd. | Embedded board and method of manufacturing the same |
-
2016
- 2016-01-31 US US15/011,649 patent/US9609746B1/en active Active
- 2016-08-04 TW TW105124741A patent/TWI608767B/zh active
- 2016-10-06 US US15/287,718 patent/US9860984B2/en active Active
-
2017
- 2017-02-07 US US15/426,062 patent/US9832873B2/en active Active
- 2017-11-27 US US15/822,222 patent/US10080284B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI808716B (zh) * | 2022-04-08 | 2023-07-11 | 欣興電子股份有限公司 | 具有對接結構的電路板、電路板模組及電路板製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI608767B (zh) | 2017-12-11 |
| US20170171975A1 (en) | 2017-06-15 |
| US10080284B2 (en) | 2018-09-18 |
| US20170171973A1 (en) | 2017-06-15 |
| US9609746B1 (en) | 2017-03-28 |
| US9860984B2 (en) | 2018-01-02 |
| US9832873B2 (en) | 2017-11-28 |
| US20180077799A1 (en) | 2018-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI608767B (zh) | 線路板結構及其製作方法 | |
| TWI595812B (zh) | 線路板結構及其製作方法 | |
| TWI513379B (zh) | 內埋元件的基板結構與其製造方法 | |
| US9301405B1 (en) | Method for manufacturing microthrough-hole in circuit board and circuit board structure with microthrough-hole | |
| TWI556382B (zh) | 封裝基板及其製法 | |
| US9161454B2 (en) | Electrical device package structure and method of fabricating the same | |
| TWI388043B (zh) | 線路板及其製作方法 | |
| TWI599281B (zh) | 封裝載板及其製作方法 | |
| TWI678952B (zh) | 線路板結構及其製作方法 | |
| CN106912157B (zh) | 线路板结构及其制作方法 | |
| TWI479968B (zh) | 線路板製作方法、線路板及晶片封裝結構 | |
| US20160086879A1 (en) | Package substrate and method of fabricating the same | |
| CN108235558B (zh) | 线路板结构及其制作方法 | |
| TWI556704B (zh) | Non - welded multilayer circuit board and its manufacturing method | |
| US10779405B2 (en) | Landless multilayer circuit board and manufacturing method thereof | |
| JP5375537B2 (ja) | プリント配線基板及びその製造方法 | |
| TWI394495B (zh) | 電路板結構及其製法 | |
| TWI500369B (zh) | 嵌埋有電子元件之封裝基板之製作方法 | |
| US9095083B2 (en) | Manufacturing method for multi-layer circuit board | |
| TWI610604B (zh) | 電路板鑽孔保護結構及具有此鑽孔保護結構之印刷電路板製造方法 | |
| TWI617227B (zh) | 電路板鑽孔導引結構及具有此鑽孔導引結構之印刷電路板製造方法 | |
| TWI554172B (zh) | 線路板的製作方法 | |
| TW201427525A (zh) | 印刷電路板及其製造方法 | |
| TWI436715B (zh) | 具有內埋元件的多層線路板結構及製造方法 | |
| KR20090124707A (ko) | 인쇄회로기판 및 그 제조방법 |