KR20230094663A - 인쇄회로기판 및 그 제조방법 - Google Patents

인쇄회로기판 및 그 제조방법 Download PDF

Info

Publication number
KR20230094663A
KR20230094663A KR1020210184002A KR20210184002A KR20230094663A KR 20230094663 A KR20230094663 A KR 20230094663A KR 1020210184002 A KR1020210184002 A KR 1020210184002A KR 20210184002 A KR20210184002 A KR 20210184002A KR 20230094663 A KR20230094663 A KR 20230094663A
Authority
KR
South Korea
Prior art keywords
layer
wiring
insulating
insulating layer
circuit board
Prior art date
Application number
KR1020210184002A
Other languages
English (en)
Inventor
고찬훈
전기수
조기은
성민재
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020210184002A priority Critical patent/KR20230094663A/ko
Priority to US17/698,339 priority patent/US20230199974A1/en
Priority to CN202210628361.5A priority patent/CN116321672A/zh
Publication of KR20230094663A publication Critical patent/KR20230094663A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/05Insulated conductive substrates, e.g. insulated metal substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183Components mounted in and supported by recessed areas of the printed circuit board
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4697Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0347Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/025Abrading, e.g. grinding or sand blasting
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 제1절연층; 상기 제1절연층의 상면 상에 배치되며, 제1배선부 및 제2배선부를 포함하는 제1배선층; 및 상기 제1절연층의 상면 상에 배치되며, 상기 제2배선부의 상면을 노출시키는 캐비티를 가지며, 상기 제1배선부를 커버하는 제1절연부 및 상기 캐비티로부터 상면이 노출되는 제2절연부를 포함하는 제2절연층; 을 포함하며, 상기 제2배선부 및 상기 제2절연부 사이에 하나 이상의 갭이 존재하는, 인쇄회로기판과 그 제조방법에 관한 것이다.

Description

인쇄회로기판 및 그 제조방법{PRINTED CIRCUIT BOARD AND MANUFACTURING METHOD OF THE SAME}
본 개시는 인쇄회로기판, 예를 들면, 전자부품이 배치될 수 있는 캐비티를 갖는 인쇄회로기판 및 그 제조방법에 관한 것이다.
최근 모바일 기기의 배터리 용량 확보 및 다기능 구현에 의하여, 경박 단소형 부품이 요구되고 있다. 이러한 요구에 의하여, 패키지 두께를 줄이기 위한 방법으로 캐비티 기판을 이용하는 것이 개발되고 있다. 한편, 일반적으로 블라스트 가공 등의 캐비티 가공 방법은 물리적으로 대상 재료에 데미지를 가하는바, 재료의 물성에 따라서 가공 속도가 달라질 수 있다. 예를 들면, 박형 패키지에 사용되는 절연재는 구리에 비하여 가공 속도가 느리기 때문에, 구리 패드가 노출되고 난 후에도 그 주변의 절연재 가공을 위하여 구리 패드가 상당 시간 연마재에 노출될 수 있다. 이 경우, 구리가 쉽게 밀링되거나 리프트되는 문제가 발생할 수 있다.
본 개시의 여러 목적 중 하나는 캐비티 가공에 의하여 노출되는 배선의 데미지를 최소화할 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 캐비티 가공에 의한 밀링이나 리프트 현상을 방지할 수 있는 인쇄회로기판 및 그 제조방법을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 캐비티가 가공되는 영역에 배치되는 배선층에 미리 금속층을 형성하고, 캐비티 가공 후에 금속층을 제거하여, 배선층을 보호하면서 캐비티를 가공하는 것이다.
예를 들면, 일례에 따른 인쇄회로기판은 제1절연층; 상기 제1절연층의 상면 상에 배치되며, 제1배선부 및 제2배선부를 포함하는 제1배선층; 및 상기 제1절연층의 상면 상에 배치되며, 상기 제2배선부의 상면을 노출시키는 캐비티를 가지며, 상기 제1배선부를 커버하는 제1절연부 및 상기 캐비티로부터 상면이 노출되는 제2절연부를 포함하는 제2절연층; 을 포함하며, 상기 제2배선부 및 상기 제2절연부 사이에 하나 이상의 갭이 존재하는 것일 수 있다.
예를 들면, 일례에 따른 인쇄회로기판의 제조방법은 제1절연층의 상면 상에 제1배선부 및 제2배선부를 포함하는 제1배선층을 형성하는 단계; 상기 제2배선부의 표면에 금속층을 형성하는 단계; 상기 제1절연층의 상면 상에 상기 제1배선부를 커버하는 제1절연부 및 상기 제2배선부를 커버하는 제2절연부를 포함하는 제2절연층을 형성하는 단계; 상기 제2절연층에 상기 제2배선부의 상면 및 상기 제2절연부의 상면을 노출시키는 캐비티를 형성하는 단계; 및 상기 금속층을 제거하는 단계; 를 포함하는 것일 수 있다.
본 개시의 여러 효과 중 일 효과로서 캐비티 가공에 의하여 노출되는 배선의 데미지를 최소화할 수 있는 인쇄회로기판 및 그 제조방법을 제공할 수 있다.
본 개시의 여러 효과 중 다른 일 효과로서 캐비티 가공에 의한 밀링이나 리프트 현상을 방지할 수 있는 인쇄회로기판 및 그 제조방법을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도 4는 도 3의 인쇄회로기판의 개략적인 탑-뷰에서의 평면도다.
도 5a 내지 도 5j는 도 3의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도들이다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 칩 관련부품(1020)이 서로 조합될 수 있음은 물론이다. 칩 관련부품(1020)은 상술한 칩이나 전자부품을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련부품(1020) 및/또는 네트워크 관련부품(1030)과 서로 조합될 수도 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 마더보드(1110)가 수용되어 있으며, 이러한 마더보드(1110)에는 다양한 부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140)와 같이 마더보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 내부에 수용되어 있다. 부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 부품 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 부품 패키지(1121)는 능동부품 및/또는 수동부품을 포함하는 전자부품이 표면실장 배치된 인쇄회로기판 형태일 수 있다. 또는, 부품 패키지(1121)는 능동부품 및/또는 수동부품이 내장된 인쇄회로기판 형태일 수도 있다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
인쇄회로기판
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도 4는 도 3의 인쇄회로기판의 개략적인 탑-뷰에서의 평면도다.
도면을 참조하면, 일례에 따른 인쇄회로기판(100)은 제1절연층(111), 제1절연층(111)의 상면 상에 배치되는 제1배선층(121), 및 제1절연층(111)의 상면 상에 배치되며 제1배선층(121)을 커버하는 제2절연층(112)을 포함한다. 제2절연층(112)은 캐비티(C)를 가진다. 제1배선층(121)은 캐비티(C)가 형성되지 않은 제1영역(R1)에 배치되는 제1배선부(121A) 및 캐비티(C)가 형성된 제2영역(R2)에 배치되며 캐비티(C)로부터 상면이 노출되는 제2배선부(121B)를 포함한다. 제2절연층(112)은 제1영역(R1)에 배치되며 제1배선부(121A)를 커버하는 제1절연부(112A) 및 제2영역(R2)에 배치되며 캐비티(C)로부터 상면이 노출되는 제2절연부(112B)를 포함한다. 제2배선부(121B)와 제2절연부(112B) 사이에는 하나 이상의 갭(G)이 존재한다.
상술한 바와 같이, 일반적으로 블라스트 가공 등의 캐비티 가공 방법은 물리적으로 대상 재료에 데미지를 가하는바, 재료의 물성에 따라서 가공 속도가 달라질 수 있다. 예를 들면, 박형 패키지에 사용되는 절연재는 구리에 비하여 가공 속도가 느리기 때문에, 구리 패드가 노출되고 난 후에도 그 주변의 절연재 가공을 위하여 구리 패드가 상당 시간 연마재에 노출될 수 있다. 이 경우, 구리가 쉽게 밀링되거나 리프트되는 문제가 발생할 수 있다.
반면, 일례에 따른 인쇄회로기판(100)은 후술하는 공정에서와 같이 캐비티(C)가 가공되는 영역에 배치되는 제1배선층(121)의 제2배선부(121B)에 표면 처리, 예컨대 표면 도금으로 미리 니켈(Ni) 등을 포함하는 금속층을 형성하여 제2배선부(121B)를 보호할 수 있으며, 이후 캐비티(C) 가공 후에 금속층을 제거할 수 있다. 그 결과, 캐비티(C)로부터 상면이 노출되는 제2배선부(121B)와 제2절연부(112B) 사이에는 금속층이 제거되면서 하나 이상의 갭(G)이 형성될 수 있다. 이와 같이, 캐비티(C) 가공시에 제2배선부(121B)가 보호될 수 있는바, 데미지를 최소화할 수 있으며, 따라서 밀링이나 리프트 현상을 효과적으로 방지할 수 있다.
한편, 하나 이상의 갭(G)은 각각 캐비티(C)와 연결될 수 있다. 또한, 하나 이상의 갭(G)은 제1절연층(111)의 상면을 노출시킬 수 있다. 이러한 형태로 하나 이상의 갭(G)을 형성하는 경우, 캐비티(C) 가공시에 제2배선부(121B)로의 데미지를 최소화하여, 밀링이나 리프트 현상을 보다 효과적으로 방지할 수 있다.
한편, 캐비티(C)는 두께 방향을 기준으로 제2절연층(112)의 일부를 관통할 수 있으며, 따라서 제1절연부(112A)는 캐비티(C)로부터 측면이 노출될 수 있는 반면, 제2절연부(112B)는 캐비티(C)로부터 상면이 노출될 수 있다. 그 결과, 제2절연부(112B)의 상면은 제1절연부(112A)의 상면과 단차를 가질 수 있으며, 제2배선부(121B)의 상면과는 실질적으로 코플래너 할 수 있다. 이러한 형태로 캐비티(C)를 형성하는 경우, 캐비티(C) 가공시에 제2배선부(121B)로의 데미지를 최소화하여, 밀링이나 리프트 현상을 보다 효과적으로 방지할 수 있다.
한편, 캐비티(C)에는 전자부품이 배치될 수 있다. 전자부품은 능동부품 및/또는 수동부품일 수 있다. 능동부품은 다양한 종류의 집적회로 다이일 수 있다. 수동부품은 다양한 종류의 칩 타입의 수동부품일 수 있다. 따라서, 제2배선부(121B)는 전자부품이 실장되기 위한 패드를 포함할 수 있다. 패드의 형상, 개수, 크기 등은 설계에 따라 다양하게 변경될 수 있다.
한편, 일례에 따른 인쇄회로기판(100)은 제1절연층(111)의 하면 상에 배치되는 제2배선층(122), 제1절연층(111)을 관통하며 제1 및 제2배선층(121, 122)을 전기적으로 연결하는 제1비아층(131), 제1절연층(111)의 하면 상에 배치되며 제2배선층(122)을 커버하는 제3절연층(113), 제2절연층(112)의 상면 상에 배치되는 제3배선층(123), 제3절연층(113)의 하면 상에 배치되는 제4배선층(124), 제2절연층(112)을 관통하며 제1 및 제3배선층(121, 123)을 전기적으로 연결하는 제2비아층(132), 및/또는 제3절연층(113)을 관통하며 제2 및 제4배선층(122, 124)을 전기적으로 연결하는 제3비아층(133)을 더 포함할 수 있다. 이와 같이, 인쇄회로기판(100)은 다층 코어 기판 형태일 수 있다. 다만, 이에 한정되는 것은 아니며, 다층 코어리스 기판 형태일 수도 있다. 또한, 보다 많은 수의 층을 가질 수도 있다.
필요에 따라서, 캐비티(C)가 제3절연층(113)에도 형성될 수 있으며, 이 경우 캐비티(C)와 관련된 상술한 내용이 이에도 실질적으로 동일하게 적용될 수 있다. 예를 들면, 제2배선층(122)도 제1 및 제2배선부에 대응되는 구성을 포함할 수 있으며, 제3절연층(113)도 제1 및 제2절연부에 대응되는 구성을 포함할 수 있다. 또한, 하나 이상의 갭(G)에 대응되는 구성이 형성될 수 있다.
한편, 일례에 따른 인쇄회로기판(100)은 제2절연층(112)의 상면 상에 배치되며 제3배선층(123)을 커버하되 제3배선층(123)의 일부의 상면의 적어도 일부를 각각 노출시키는 복수의 개구를 가지는 제1패시베이션층(141), 및/또는 제3절연층(113)의 하면 상에 배치되며 제4배선층(124)을 커버하되 제4배선층(124)의 일부의 하면의 적어도 일부를 각각 노출시키는 복수의 개구를 가지는 제2패시베이션층(142)을 더 포함할 수 있다. 이와 같이, 인쇄회로기판(100)은 최외측에 내부 구성울 보호하는 보호층이 배치될 수 있다. 제1패시베이션층(141)은 캐비티(C)를 노출시키는 관통부(H)를 가질 수 있다. 관통부(H)는 캐비티(C)와 연결될 수 있다.
이하에서는 도면을 참조하여 일례에 따른 인쇄회로기판(100)의 구성요소에 대하여 보다 자세히 설명한다.
제1절연층(111)은 코어층일 수 있다. 제1절연층(111)은 절연재료를 포함할 수 있다. 절연재료는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이러한 수지와 함께 무기필러, 유기필러 및/또는 유리섬유를 포함하는 재료를 포함할 수 있다. 예를 들면, 절연재료로는 PPG 등이 이용될 수 있으며, 이는 CCL(Copper Clad Laminate) 등을 통하여 도입될 수 있으나, 이에 한정되는 것은 아니며, 다른 기타 고분자 재료를 포함할 수도 있다.
제2 및 제3절연층(112, 113)은 빌드업층일 수 있다. 제2 및 제3절연층(112, 113)은 각각 절연재료를 포함할 수 있다. 절연재료는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이러한 수지와 함께 무기필러, 유기필러 및/또는 유리섬유를 포함하는 재료를 포함할 수 있다. 예를 들면, 절연재료로는 PPG, ABF 등이 이용될 수 있으며, 이는 RCC(Resin Coated Copper) 등을 통하여 도입될 수 있으나, 이에 한정되는 것은 아니며, 다른 기타 고분자 재료를 포함할 수도 있다.
제1 내지 제4배선층(121, 122, 123, 124)은 각각 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 제1 내지 제4배선층(121, 122, 123, 124)은 해당 층의 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드 패턴, 파워 패턴 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등을 포함할 수 있다. 이들 패턴은 각각 라인 패턴, 플레인 패턴 및/또는 패드 패턴을 포함할 수 있다. 제1 내지 제4배선층(121, 122, 123, 124)은 각각 무전해 도금층(또는 화학동)과 전해 도금층(또는 전기동)을 포함할 수 있다. 필요에 따라서는, 동박층을 더 포함할 수도 있다.
제1비아층(131)은 제1 및 제2배선층(121, 122)을 서로 전기적으로 연결시킬 수 있으며, 그 결과 인쇄회로기판(100) 내에 전기적 경로를 형성시킬 수 있다. 제1비아층(131)은 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 관통비아, 파워 관통비아, 신호 관통비아 등을 포함할 수 있다. 제1비아층(131)은 복수의 관통비아를 포함할 수 있다. 제1비아층(131)의 관통비아는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로 금속 물질을 포함할 수 있다. 이들은 각각 무전해 도금층(또는 화학동)과 전해 도금층(또는 전기동)을 포함할 수 있다. 필요에 따라서는, 동박층을 더 포함할 수도 있다. 제1비아층(131)의 관통비아는 도전성 물질로 채워진 타입일 수 있으나, 비아홀의 벽면을 따라서 도전성 물질이 배치된 컨포멀 타입일 수도 있다. 제1비아층(131)의 관통비아는 원통 형상 또는 모래시계 형상 등을 가질 수 있다.
제2 및 제3비아층(132, 133)은 서로 다른 층에 형성된 제1 내지 제4배선층(121, 122, 123, 124)을 전기적으로 연결시킬 수 있으며, 그 결과 인쇄회로기판(100) 내에 전기적 경로를 형성시킬 수 있다. 제1 내지 제6비아층(332, 333, 334, 335, 336)은 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 접속비아, 파워 접속비아, 신호 접속비아 등을 포함할 수 있다. 제2 및 제3비아층(132, 133)각각은 복수의 접속비아를 포함할 수 있다. 제2 및 제3비아층(132, 133) 각각의 접속비아는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로 금속 물질을 포함할 수 있다. 이들은 각각 무전해 도금층(또는 화학동)과 전해 도금층(또는 전기동)을 포함할 수 있다. 필요에 따라서는, 동박층을 더 포함할 수도 있다. 제2 및 제3비아층(132, 133) 각각의 접속비아는 도전성 물질로 채워진 타입일 수 있으나, 비아홀의 벽면을 따라서 도전성 물질이 배치된 컨포멀 타입일 수도 있다. 제2 및 제3비아층(132, 133) 각각의 접속비아는 테이퍼 형상을 가질 수 있다.
제1 및 제2패시베이션층(141, 142)은 인쇄회로기판(100)의 최외측에 배치되어, 내부 구성요소를 보호할 수 있다. 제1 및 제2패시베이션층(141, 142)의 재료는 특별히 한정되는 않는다. 예를 들면, 절연물질이 사용될 수 있는데, 이때 절연물질로는 솔더레지스트(Solder Resist)가 사용될 수 있다. 다만, 이에 한정되는 것은 아니며, ABF 등이 사용될 수도 있다.
도 5a 내지 도 5j는 도 3의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도들이다.
도 5a를 참조하면, 제1절연층(111)의 상면 상에 제1배선부(121A) 및 제2배선부(121B)를 포함하는 제1배선층(121)을 형성한다. 필요에 따라서, 제1절연층(111)의 하면 상에 제2배선층(122)을 더 형성할 수 있다. 또한, 제1절연층(111)을 관통하며, 제1 및 제2배선층(121, 122)을 전기적으로 연결하는 제1비아층(131)을 더 형성할 수 있다. 제1 및 제2배선층(121, 122)과 제1비아층(131)은 각각 AP(Additive Process), SAP(Semi Additive Process), MSAP(Modified Semi Additive Process), TT(Tenting) 등을 이용하는 도금 공정으로 형성할 수 있다. 제1비아층(131)을 형성하기 위한 비아홀은 레이저 가공, 드릴 가공 등을 이용하여 형성할 수 있다.
도 5b를 참조하면, 제2배선부(121B)의 표면에 금속층(P)을 형성한다. 금속층(P)은 제1배선층(121)에 포함된 금속, 예를 들면, 구리(Cu)와 상이한 금속, 예를 들면, 니켈(Ni)을 이용하여 제2배선부(121B)의 표면을 도금하여 형성할 수 있다. 도금으로는 전해 도금 또는 무전해 도금을 이용할 수 있다. 예를 들면, 금속층(P)은 니켈(Ni) 도금층 등일 수 있으나, 이에 한정되는 것은 아니다.
도 5c를 참조하면, 제1절연층(111)의 상면 상에 제1배선부(121A)를 커버하는 제1절연부(112A) 및 제2배선부(121B)를 커버하는 제2절연부(112B)를 포함하는 제2절연층(112)을 형성한다. 필요에 따라서, 제1절연층(111)의 하면 상에 제2배선층(122)을 커버하는 제3절연층(113)을 더 형성할 수 있다. 제2 및 제3절연층(112, 113)은 RCC를 적층하고 필요시 경화하여 형성할 수 있다.
도 5d를 참조하면, 필요에 따라서, 제2절연층(112)의 상면 상에 제3배선층(123)을 더 형성할 수 있다. 또한, 제3절연층(113)의 하면 상에 제4배선층(124)을 더 형성할 수 있다. 또한, 제2절연층(112)을 관통하며 제1 및 제3배선층(121, 123)을 전기적으로 연결하는 제2비아층(132)을 더 형성할 수 있다. 또한, 제3절연층(113)을 관통하며 제2 및 제4배선층(122, 124)을 전기적으로 연결하는 제3비아층(133)을 더 형성할 수 있다. 제3 및 제4배선층(123, 124)과 제2 및 제3비아층(132, 133)은 각각 AP, SAP, MSAP, TT 등을 이용하는 도금 공정으로 형성할 수 있다. 제2 및 제3비아층(132, 133)을 형성하기 위한 비아홀은 각각 레이저 가공, 드릴 가공 등을 이용하여 형성할 수 있다.
도 5e를 참조하면, 필요에 따라서, 제2절연층(112)의 상면 상에 제3배선층(123)을 커버하는 제1패시베이션층(141)을 더 형성할 수 있다. 또한, 제3절연층(113)의 하면 상에 제4배선층(124)을 커버하는 제2패시베이션층(142)을 더 형성할 수 있다. 제1 및 제2패시베이션층(141, 142)은 각각 솔더레지스트 재료를 도포하거나, 미경화 솔더레지스트층을 적층 후, 경화하는 방법 등으로 형성할 수 있다.
도 5f를 참조하면, 필요에 따라서, 제1 및 제2패시베이션층(141, 142)에 각각 복수의 개구를 형성할 수 있다. 또한, 제1패시베이션층(141)에 제2절연부(112B)를 노출시키는 관통부(H)를 형성할 수 있다. 복수의 개구와 관통부(H)는 포토리소그래피 공정, 예를 들면, 노광 및 현상 등을 이용하여 형성할 수 있다.
도 5g를 참조하면, 필요에 따라서, 제1 및 제2패시베이션층(141, 142) 상에 각각 제1 및 제2드라이 필름(210, 220)을 더 형성할 수 있다. 제1드라이 필름(210)은 관통부(H)를 노출시키는 패턴홀(PH)을 가질 수 있다. 패턴홀(PH)은 포토리소그래피 공정, 예를 들면, 노광 및 현상 등을 이용하여 형성할 수 있다.
도 5h를 참조하면, 제2절연층(112)에 제2배선부(121B)의 상면 및 제2절연부(112B)의 상면을 노출시키는 캐비티(C)를 형성한다. 캐비티(C)는 블라스트 가공으로 형성할 수 있다. 블라스트 가공에 의하여 제2배선부(121B)의 상면에 형성된 금속층(P)이 연마되어 제거될 수 있다. 캐비티(C) 가공시에 금속층(P)의 표면이 마스킹 역할을 할 수 있는바, 연질의 제2절연층(112)이 블라스트에 의하여 가공되는 동안, 제2배선부(121B)의 밀링이나 리프트 등을 방지할 수 있다. 제2배선부(121B)의 표면이 노출될 때 까지 블라스트 가공이 진행될 수 있는바, 가공 후 제2배선부(121B)의 상면과 제2절연부(112B)의 상면은 실질적으로 코플래너 할 수 있다.
도 5i를 참조하면, 필요에 따라서, 제1 및 제2드라이 필름(210, 220)을 제거한다. 제1 및 제2드라이 필름(210, 220)은 현상액 처리로 제거할 수 있다.
도 5j를 참조하면, 금속층(P)을 제거한다. 금속층(P)은 에칭으로 제거할 수 있다. 에칭에 의하여 제2배선부(121B)의 측면에 형성된 금속층(P)이 제거될 수 있다. 그 결과, 제2배선부(121B)와 제2절연부(112B) 사이에 상술한 하나 이상의 갭(G)이 형성될 수 있다.
일련의 과정을 통하여 상술한 일례에 따른 인쇄회로기판(100)이 제조될 수 있으며, 다만 이는 일례에 불과하며, 이와 다른 방법으로 상술한 일례에 따른 인쇄회로기판(100)이 제조될 수도 있음은 물론이다.
한편, 그 외에 다른 내용, 예를 들면, 상술한 일례에 따른 인쇄회로기판(100)에서 설명한 내용 들은, 모순되지 않는 이상 제조 일례에도 적용될 수 있으며, 이와 관련된 중복되는 내용의 설명은 생략한다.
본 개시에서 실질적으로는 제조 공정 상에서 발생하는 공정 오차나 위치 편차, 측정 시의 오차 등을 포함하여 판단할 수 있다. 예를 들면, 실질적으로 코플래너 하다는 것은, 완전히 동일 레벨에 위치하는 것 뿐만 아니라, 공정 오차 등을 고려하여, 대략적으로 동일한 레벨에 위치하는 것을 포함할 수 있다.
본 개시에서 단면 상에서는 대상물을 수직하게 절단하였을 때의 단면 형상, 또는 대상물을 사이드-뷰로 바라 보았을 때의 단면 형상을 의미할 수 있다. 예를 들면, 도 3의 단면도는 단면 상에서를 의미할 수 있다.
본 개시에서 평면 상에서는 대상물을 수평하게 절단하였을 때의 평면 형상, 또는 대상물을 탑-뷰 또는 바텀-뷰로 바라 보았을 때의 평면 형상을 의미할 수 있다. 예를 들면, 도 4의 평면도는 평면 상에서를 의미할 수 있다.
본 개시에서 두께 방향으로는 단면 상에서 상부 방향 및/또는 하부 방향으로의 수직한 방향을 의미할 수 있다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 아래쪽 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향을 의미하는 것으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이며, 상/하의 개념은 언제든지 바뀔 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
100: 인쇄회로기판
111, 112, 113: 제1 내지 제3절연층
112A, 112B: 제1 및 제2절연부
121, 122, 123: 제1 내지 제3배선층
121A, 121B: 제1 및 제2배선부
131, 132, 133: 제1 내지 제3비아층
141, 142: 제1 및 제2패시베이션층
C: 캐비티
H: 관통부
R1, R2: 제1 및 제2영역
P: 금속층
210, 220: 제1 및 제2드라이 필름
1000: 전자기기
1010: 마더보드
1020: 칩 관련부품
1030: 네트워크 관련부품
1040: 기타부품
1050: 카메라
1060: 안테나
1070: 디스플레이
1080: 배터리
1090: 신호라인
1100: 스마트폰
1110: 메인보드
1120: 부품
1121: 부품 패키지
1130: 카메라 모듈
1140: 스피커

Claims (16)

  1. 제1절연층;
    상기 제1절연층의 상면 상에 배치되며, 제1배선부 및 제2배선부를 포함하는 제1배선층; 및
    상기 제1절연층의 상면 상에 배치되며, 상기 제2배선부의 상면을 노출시키는 캐비티를 가지며, 상기 제1배선부를 커버하는 제1절연부 및 상기 캐비티로부터 상면이 노출되는 제2절연부를 포함하는 제2절연층; 을 포함하며,
    상기 제2배선부 및 상기 제2절연부 사이에 하나 이상의 갭이 존재하는,
    인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 하나 이상의 갭은 각각 상기 캐비티와 연결되는,
    인쇄회로기판.
  3. 제 2 항에 있어서,
    상기 하나 이상의 갭은 각각 상기 제1절연층의 상면을 노출시키는,
    인쇄회로기판.
  4. 제 1 항에 있어서,
    상기 캐비티는 두께 방향을 기준으로 상기 제2절연층의 일부를 관통하며,
    상기 제1절연부는 상기 캐비티로부터 측면이 노출되며,
    상기 제2절연부는 상기 캐비티로부터 상면이 노출되는,
    인쇄회로기판.
  5. 제 4 항에 있어서,
    상기 제1절연부의 상면은 상기 제2절연부의 상면과 단차를 가지는,
    인쇄회로기판.
  6. 제 1 항에 있어서,
    상기 제2배선부의 상면은 상기 제2절연부의 상면과 실질적으로 코플래너한,
    인쇄회로기판.
  7. 제 1 항에 있어서,
    상기 제1절연층의 하면 상에 배치되는 제2배선층;
    상기 제1절연층을 관통하며, 상기 제1 및 제2배선층을 전기적으로 연결하는 제1비아층; 및
    상기 제1절연층의 하면 상에 배치되며, 상기 제2배선층을 커버하는 제3절연층; 을 더 포함하는,
    인쇄회로기판.
  8. 제 7 항에 있어서,
    상기 제2절연층의 상면 상에 배치되는 제3배선층;
    상기 제3절연층의 하면 상에 배치되는 제4배선층;
    상기 제2절연층을 관통하며, 상기 제1 및 제3배선층을 전기적으로 연결하는 제2비아층; 및
    상기 제3절연층을 관통하며, 상기 제2 및 제4배선층을 전기적으로 연결하는 제3비아층; 을 더 포함하는,
    인쇄회로기판.
  9. 제 8 항에 있어서,
    상기 제2절연층의 상면 상에 배치되며, 상기 제3배선층을 커버하되 상기 제3배선층의 일부의 상면의 적어도 일부를 각각 노출시키는 복수의 개구를 가지는 제1패시베이션층; 및
    상기 제3절연층의 하면 상에 배치되며, 상기 제4배선층을 커버하되 상기 제4배선층의 일부의 하면의 적어도 일부를 각각 노출시키는 복수의 개구를 가지는 제2패시베이션층; 을 더 포함하며,
    상기 제1패시베이션층은 상기 캐비티를 노출시키는 관통부를 가지는,
    인쇄회로기판.
  10. 제1절연층의 상면 상에 제1배선부 및 제2배선부를 포함하는 제1배선층을 형성하는 단계;
    상기 제2배선부의 표면에 금속층을 형성하는 단계;
    상기 제1절연층의 상면 상에 상기 제1배선부를 커버하는 제1절연부 및 상기 제2배선부를 커버하는 제2절연부를 포함하는 제2절연층을 형성하는 단계;
    상기 제2절연층에 상기 제2배선부의 상면 및 상기 제2절연부의 상면을 노출시키는 캐비티를 형성하는 단계; 및
    상기 금속층을 제거하는 단계; 를 포함하는,
    인쇄회로기판의 제조방법.
  11. 제 10 항에 있어서,
    상기 금속층을 형성하는 단계는 상기 제1배선층에 포함되는 금속과 상이한 금속을 이용하여 상기 제2배선부의 표면을 도금하는 것을 포함하며,
    상기 도금에 의해 상기 제2배선부의 상면 및 측면에 상기 금속층이 형성되며,
    상기 제1배선층에 포함되는 금속은 구리(Cu)를 포함하며,
    상기 제1배선층에 포함되는 금속과 상이한 금속은 니켈(Ni)을 포함하는,
    인쇄회로기판의 제조방법.
  12. 제 11 항에 있어서,
    상기 캐비티를 형성하는 단계는 상기 제2절연층을 블라스트 가공하는 단계 포함하며,
    상기 블라스트 가공에 의하여 상기 제2배선부의 상면에 형성된 금속층이 제거되는,
    인쇄회로기판의 제조방법.
  13. 제 12 항에 있어서,
    상기 금속층을 제거하는 단계는 상기 금속층을 에칭하는 단계를 포함하며,
    상기 에칭에 의하여 상기 제2배선부의 측면에 형성된 금속층이 제거되는,
    인쇄회로기판의 제조방법.
  14. 제 10 항에 있어서,
    상기 금속층을 형성하는 단계 전에,
    상기 제1절연층의 하면 상에 제2배선층을 형성하는 단계; 및
    상기 제1절연층을 관통하며 상기 제1 및 제2배선층을 전기적으로 연결하는 제1비아층을 형성하는 단계; 를 더 포함하는,
    인쇄회로기판의 제조방법.
  15. 제 14 항에 있어서,
    상기 금속층을 형성하는 단계 후에,
    상기 제1절연층의 하면 상에 상기 제2배선층을 커버하는 제3절연층을 형성하는 단계;
    상기 제2절연층의 상면 상에 제3배선층을 형성하는 단계;
    상기 제2절연층을 관통하며, 상기 제1 및 제3배선층을 전기적으로 연결하는 제2비아층을 형성하는 단계;
    상기 제3절연층의 하면 상에 제4배선층을 형성하는 단계; 및
    상기 제3절연층을 관통하며, 상기 제2 및 제4배선층을 전기적으로 연결하는 제3비아층을 형성하는 단계; 를 더 포함하는,
    인쇄회로기판의 제조방법.
  16. 제 15 항에 있어서,
    상기 캐비티를 형성하는 단계 전에,
    상기 제2절연층의 상면 상에 상기 제3배선층을 커버하는 제1패시베이션층을 형성하는 단계;
    상기 제3절연층의 하면 상에 상기 제4배선층을 커버하는 제2패시베이션층을 형성하는 단계; 및
    상기 제1패시베이션층에 상기 제2절연부의 상면을 노출시키는 관통부를 형성하는 단계; 를 더 포함하는,
    인쇄회로기판의 제조방법.
KR1020210184002A 2021-12-21 2021-12-21 인쇄회로기판 및 그 제조방법 KR20230094663A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210184002A KR20230094663A (ko) 2021-12-21 2021-12-21 인쇄회로기판 및 그 제조방법
US17/698,339 US20230199974A1 (en) 2021-12-21 2022-03-18 Printed circuit board and method for manufacturing the same
CN202210628361.5A CN116321672A (zh) 2021-12-21 2022-06-06 印刷电路板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210184002A KR20230094663A (ko) 2021-12-21 2021-12-21 인쇄회로기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20230094663A true KR20230094663A (ko) 2023-06-28

Family

ID=86769468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210184002A KR20230094663A (ko) 2021-12-21 2021-12-21 인쇄회로기판 및 그 제조방법

Country Status (3)

Country Link
US (1) US20230199974A1 (ko)
KR (1) KR20230094663A (ko)
CN (1) CN116321672A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6896173B2 (en) * 2003-07-21 2005-05-24 Via Technologies, Inc. Method of fabricating circuit substrate
JP5592459B2 (ja) * 2012-11-07 2014-09-17 日本特殊陶業株式会社 配線基板の製造方法
US9609746B1 (en) * 2015-12-14 2017-03-28 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
US9999134B2 (en) * 2016-03-14 2018-06-12 Multek Technologies Limited Self-decap cavity fabrication process and structure

Also Published As

Publication number Publication date
CN116321672A (zh) 2023-06-23
US20230199974A1 (en) 2023-06-22

Similar Documents

Publication Publication Date Title
KR102597149B1 (ko) 패키지 기판
KR20210081530A (ko) 전자부품 내장기판
KR20220065550A (ko) 연결구조체 내장기판
US20230245989A1 (en) Printed circuit board and electronic component package including the same
KR20220015011A (ko) 인쇄회로기판 및 전자부품 내장기판
KR20230094663A (ko) 인쇄회로기판 및 그 제조방법
KR20220070684A (ko) 인쇄회로기판
KR20220033234A (ko) 인쇄회로기판 및 전자부품 내장기판
JP2022027393A (ja) 印刷回路基板及びその製造方法
US20240147634A1 (en) Printed circuit board
US11627659B2 (en) Printed circuit board and electronic package comprising the same
KR20230026105A (ko) 인쇄회로기판
KR20230026101A (ko) 인쇄회로기판
KR20230099205A (ko) 인쇄회로기판 및 그 제조방법.
KR102671975B1 (ko) 전자부품 내장기판
US20240147620A1 (en) Printed circuit board
KR102345112B1 (ko) 인쇄회로기판
KR20230172910A (ko) 인쇄회로기판
KR20230090082A (ko) 인쇄회로기판
KR20230003864A (ko) 연결구조체 내장기판
KR20210123817A (ko) 인쇄회로기판
KR20220151431A (ko) 인쇄회로기판
KR20240021482A (ko) 인쇄회로기판
KR20230061801A (ko) 전자부품 내장기판
KR20230168426A (ko) 인쇄회로기판