KR20230168426A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20230168426A
KR20230168426A KR1020220068861A KR20220068861A KR20230168426A KR 20230168426 A KR20230168426 A KR 20230168426A KR 1020220068861 A KR1020220068861 A KR 1020220068861A KR 20220068861 A KR20220068861 A KR 20220068861A KR 20230168426 A KR20230168426 A KR 20230168426A
Authority
KR
South Korea
Prior art keywords
insulating layer
layer
printed circuit
circuit board
wiring
Prior art date
Application number
KR1020220068861A
Other languages
English (en)
Inventor
최성호
전성일
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020220068861A priority Critical patent/KR20230168426A/ko
Priority to US17/901,402 priority patent/US20230397330A1/en
Priority to JP2022142098A priority patent/JP2023179343A/ja
Priority to CN202211424053.7A priority patent/CN117202475A/zh
Publication of KR20230168426A publication Critical patent/KR20230168426A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0275—Fibers and reinforcement materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09554—Via connected to metal substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 절연층; 및 상기 절연층의 일면 측에 적어도 일부가 매립되며, 일면이 상기 절연층의 일면으로부터 노출되는 제1배선층; 을 포함하며, 상기 절연층은, 상기 제1배선층의 측면의 적어도 일부를 커버하는 제1절연층, 및 상기 제1절연층 및 상기 제1배선층 상에 배치되는 제2절연층, 을 포함하며, 상기 제1 및 제2절연층은 서로 다른 절연재료를 포함하는, 인쇄회로기판에 관한 것이다.

Description

인쇄회로기판{PRINTED CIRCUIT BOARD}
본 개시는 인쇄회로기판에 관한 것이다.
얇은 두께의 자재를 사용하는 ETS(Embedded Trace Substrate) 구조의 인쇄회로기판은, 예컨대 에폭시와 글래스를 포함하는 자재를 이용하는 경우, 임베딩된 구리 배선과 글래스 조직의 물리적 충돌로 인하여 구리 배선 상부에 에폭시 부족이 발생할 수 있으며, 따라서 적층 후 보이드 불량이 야기될 수 있다.
본 개시의 여러 목적 중 하나는 글래스를 포함하는 얇은 두께의 자재를 사용함에도 보이드 불량을 방지할 수 있는 ETS 구조의 기판을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 디테치 코어에 배선을 형성한 후 글래스 등의 보강재를 포함하지 않는 제1절연층을 도포하고, 이후 티닝(thinning) 공정으로 제1절연층의 두께를 얇게하며, 그 후 글래스 등의 보강재가 포함된 얇은 두께의 제2절연층을 사용하여 적층 공정을 진행하는 것이다.
예를 들면, 일례에 따른 인쇄회로기판은 절연층; 및 상기 절연층의 일면 측에 적어도 일부가 매립되며, 일면이 상기 절연층의 일면으로부터 노출되는 제1배선층; 을 포함하며, 상기 절연층은, 상기 제1배선층의 측면의 적어도 일부를 커버하는 제1절연층, 및 상기 제1절연층 및 상기 제1배선층 상에 배치되는 제2절연층, 을 포함하며, 상기 제1 및 제2절연층은 서로 다른 절연재료를 포함하는 것일 수 있다.
예를 들면, 일례에 따른 인쇄회로기판은 제1절연층; 상기 제1절연층에 의하여 측면의 일부가 커버되며, 일면이 상기 제1절연층의 일면으로부터 노출되는 제1배선층; 및 상기 제1절연층의 타면 및 상기 제1배선층의 타면 상에 배치되며, 상기 제1배선층의 측면의 다른 일부를 커버하는 제2절연층; 을 포함하며, 상기 제1배선층의 타면은 상기 제1절연층의 타면 상으로 돌출되는 것일 수도 있다.
본 개시의 여러 효과 중 일 효과로서 글래스를 포함하는 얇은 두께의 자재를 사용함에도 보이드 불량을 방지할 수 있는 ETS 구조의 기판을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도 4는 도 3의 A 영역의 일례에 따른 개략적인 확대도다.
도 5는 도 3의 A 영역의 다른 일례에 따른 개략적인 확대도다.
도 6 내지 도 14는 도 3의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.
도 15는 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 칩 관련부품(1020)이 서로 조합될 수 있음은 물론이다. 칩 관련부품(1020)은 상술한 칩이나 전자부품을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련부품(1020) 및/또는 네트워크 관련부품(1030)과 서로 조합될 수도 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 마더보드(1110)가 수용되어 있으며, 이러한 마더보드(1110)에는 다양한 부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140)와 같이 마더보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 부품이 내부에 수용되어 있다. 부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 부품 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 부품 패키지(1121)는 능동부품 및/또는 수동부품을 포함하는 전자부품이 표면실장 배치된 인쇄회로기판 형태일 수 있다. 또는, 부품 패키지(1121)는 능동부품 및/또는 수동부품이 내장된 인쇄회로기판 형태일 수도 있다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
인쇄회로기판
도 3은 인쇄회로기판의 일례를 개략적으로 나타낸 단면도다.
도 4는 도 3의 A 영역의 일례에 따른 개략적인 확대도다.
도 5는 도 3의 A 영역의 다른 일례에 따른 개략적인 확대도다.
도면을 참조하면, 일례에 따른 인쇄회로기판(100)은 절연층(110), 및 절연층(110)의 일측에 적어도 일부가 매립되며 일면이 절연층(110)의 일면으로부터 노출되는 제1배선층(120)을 포함한다. 절연층(110)은 제1배선층(120)의 측면의 적어도 일부를 커버하는 제1절연층(111), 및 제1절연층(111) 및 제1배선층(120) 상에 배치되는 제2절연층(112)을 포함한다.
또한, 일례에 따른 인쇄회로기판(100)은 절연층(110)의 타면 상에 배치되는 제2배선층(130), 절연층(110)을 관통하며 제1 및 제2배선층(120, 130)을 전기적으로 연결하는 비아층(140), 절연층(110)의 일면 상에 배치되며 제1배선층(120)의 적어도 일부를 오픈시키는 제1개구부(150h)를 가지는 제1레지스트층(150), 및/또는 절연층(110)의 타면 상에 배치되며 제2배선층(130)의 적어도 일부를 오픈시키는 제2개구부(160h)를 가지는 제2레지스트층(160)을 더 포함할 수 있다.
한편, 제1 및 제2절연층(111, 112)은 서로 다른 절연재료를 포함할 수 있다. 예를 들면, 제1절연층(111)은 보강재를 포함하지 않는 절연재를 포함할 수 있으며, 제2절연층(112)은 보강재를 포함하는 절연재를 포함할 수 있다. 여기서, 보강재는 강성 유지를 위하여 포함되는 것으로, 예를 들면, 유리섬유(Glass Fiber, Glass Cloth, and/or Glass Fabric)일 수 있으나, 이에 한정되는 것은 아니다. 보다 구체적으로는, 제1절연층(111)은 솔더 레지스트를 포함할 수 있고, 제2절연층(112)은 프리프레그를 포함할 수 있으나, 이에 한정되는 것은 아니다. 이와 같이, 제1배선층(120)의 상부를 커버하는 제1절연층(111)의 재료로 보강재를 포함하지 않는 절연재를 이용하는 경우, 제1배선층(120)의 상부에서 에폭시 등의 수지 부족으로 인한 보이드가 발생하는 것을 효과적으로 방지할 수 있다. 또한, 제2절연층(112)의 재료로 보강재를 포함하는 절연재를 이용하는 경우, 얇은 두께로도 절연층(110)에 충분한 강성을 제공하여, 워피지 제어에 유리할 수 있다.
한편, 제1절연층(111)의 두께(t1)는 제2절연층(112)의 두께(t2)보다 얇을 수 있다. 보다 바람직하게는, 제1절연층(111)의 두께(t1)는 제1배선층(120)의 두께(t3)보다 얇을 수 있다. 따라서, 제1절연층(111)은 제1배선층(120)의 측면의 일부를 커버할 수 있으며, 제2절연층(112)은 제1배선층(120)의 측면의 다른 일부를 커버할 수 있다. 여기서, 두께는 평균 두께를 의미하는 것일 수 있다. 두께는 인쇄회로기판(100)의 절단 단면을 주사현미경으로 촬영하여 측정할 수 있으며, 평균 두께는 임의의 다섯 지점에서 측정한 두께의 평균 값일 수 있다. 이와 같이, 보이드 발생을 방지할 정도로만 제1절연층(111)을 형성하고, 제2절연층(112)은 충분한 두께로 형성하는 경우, 보이드 발생과 워피지 제어를 동시에 달성하는 것에 보다 효과적일 수 있다. 또한, 제1절연층(111)과 제2절연층(112)이 모두 제1배선층(120)의 측면에 접할 수 있는바, 신뢰성이 보다 우수할 수 있다.
한편, 제2배선층(130)은 제1배선층(120)보다 많은 수의 금속층을 포함할 수 있다. 예를 들면, 제1배선층(120)은 전해 도금으로 형성되는 하나의 금속층(121) 만을 포함할 수 있는 반면, 제2배선층(130)은 무전해 도금 또는 동박으로 형성되는 금속층(131)과 전해 도금으로 형성되는 금속층(132) 등 두개 이상의 금속층(131, 132)을 포함할 수 있다. 제2배선층(130)과 함께 형성되는 비아층(140) 역시 무전해 도금 또는 동박으로 형성되는 금속층(141)과 전해 도금으로 형성되는 금속층(142) 등 두개 이상의 금속층(141, 142)을 포함할 수 있다. 제2배선층(130)의 금속층(131, 132)은 각각 비아층(140)의 금속층(141, 142)과 일체화될 수 있다. 이와 같이, 일례에 따른 인쇄회로기판(100)은 ETS 구조를 가질 수 있으며, 따라서 기판의 전체 두께를 보다 박형화할 수 있다.
한편, 도 4에서와 같이, 제1배선층(120)의 일면은 절연층(110)의 일면, 보다 구체적으로는 제1절연층(111)의 일면과 실질적으로 코플래너할 수 있다. 여기서, 실질적으로 코플래너 하다는 것은 공정 오차 범위 내에서 양자의 일면이 거의 동일한 레벨에 위치하는 것을 의미할 수 있다. 이와 같이, ETS 구조를 형성할 때 디테치 코어의 동박 등으로부터 제공되는 시드층을 에칭할 때 리세스 깊이(recess depth)가 발생하는 것을 방지하여 제1배선층(120)의 일면과 절연층(110)의 일면이 실질적으로 코플래너 하도록 할 수 있다.
한편, 도 5에서와 같이, 제1배선층(120)의 일면은 절연층(110)의 일면, 보다 구체적으로는 제1절연층(111)의 일면과 단차(h)르 가질 수도 있다. 여기서, 단차(h)를 가진다는 것은 공정 오차 범위 밖에서 양자의 일면이 서로 다른 레벨에 위치하는 것을 의미할 수 있다. 이와 같이, ETS 구조를 형성할 때 디테치 코어의 동박 등으로부터 제공되는 시드층을 에칭할 때 리세스 깊이(recess depth)가 발생하는 것을 의도하여 제1배선층(120)의 일면과 절연층(110)의 일면이 단차(h)를 갖도록 할 수도 있다.
이하에서는 도면을 참조하여 일례에 따른 인쇄회로기판(100)의 구성요소에 대하여 보다 자세히 설명한다.
제1절연층(111)은 절연재료를 포함할 수 있다. 절연재료는 에폭시 수지와 같은 열경화성 수지, 또는 이러한 수지와 함께 무기필러 및/또는 유기필러를 포함하는 재료를 포함할 수 있다. 절연재료는 감광성 재료 및/또는 비감광성 재료일 수 있다. 예컨대, 절연재료로는 SR(Solder Resist) 등이 이용될 수 있으나, 이에 한정되는 것은 아니며, 그 외에도 다른 티닝(thinning) 공정의 적용이 가능한 기타 고분자 소재가 이용될 수 있다.
제2절연층(112)은 절연재료를 포함할 수 있다. 절연재료는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이러한 수지와 함께 무기필러, 유기필러 및/또는 유리섬유(Glass Fiber, Glass Cloth, and/or Glass Fabric)를 포함하는 재료를 포함할 수 있다. 절연재료는 감광성 재료 및/또는 비감광성 재료일 수 있다. 예컨대, 절연재료로는 PPG(Prepreg), RCC(Resin Coated Copper)의 절연재, CCL(Copper Clad Laminate)의 절연재 등이 이용될 수 있으나, 이에 한정되는 것은 아니며, 그 외에도 다른 강성이 우수한 기타 고분자 소재가 이용될 수 있다.
제1배선층(120)은 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 제1배선층(120)은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드, 파워 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등의 전기적 경로를 제공하는 패턴을 포함할 수 있다. 이들 패턴은 각각 라인(line) 패턴, 플레인(Plane) 패턴 및/또는 패드(Pad) 패턴을 포함할 수 있다. 제1배선층(120)은 전해 도금층(또는 전기동)일 수 있다.
제2배선층(130)은 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 제2배선층(130)은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드, 파워 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등의 전기적 경로를 제공하는 패턴을 포함할 수 있다. 이들 패턴은 각각 라인(line) 패턴, 플레인(Plane) 패턴 및/또는 패드(Pad) 패턴을 포함할 수 있다. 제2배선층(130)은 무전해 도금층(또는 화학동) 및 전해 도금층(또는 전기동)을 포함할 수 있다. 또는, 금속박(또는 동박) 및 전해 도금층(또는 전기동)을 포함할 수 있다. 또는, 금속박(또는 동박), 무전해 도금층(또는 화학동) 및 전해 도금층(또는 전기동)을 포함할 수 있다.
비아층(140)은 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 비아층(140)은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 비아, 파워 비아, 신호 비아 등을 포함할 수 있다. 여기서, 신호 비아는 그라운드, 파워 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등의 전기적 연결을 위한 비아를 포함할 수 있다. 비아층(140)의 비아는 각각 단면 상에서 제1배선층(120)과 연결되는 일면의 폭이 제2배선층(130)과 연결되는 타면의 폭보다 좁은 테이퍼진 형태를 가질 수 있다. 비아층(140)은 제2배선층(130)과 동일한 도금 공정으로함께 형성될 수 있으며, 따라서 제2배선층(130)과 일체화될 수 있다. 비아층(140)은 무전해 도금층(또는 화학동) 및 전해 도금층(또는 전기동)을 포함할 수 있다.
제1레지스트층(150)은 절연재료를 포함할 수 있다. 절연재료는 에폭시 수지와 같은 열경화성 수지, 또는 이러한 수지와 함께 무기필러 및/또는 유기필러를 포함하는 재료를 포함할 수 있다. 절연재료는 감광성 재료 및/또는 비감광성 재료일 수 있다. 예컨대, 절연재료로는 SR(Solder Resist) 등이 이용될 수 있으나, 이에 한정되는 것은 아니며, 그 외에도 기판의 최외층 재료로 이용될 수 있는 다양한 고분자 물질이 이용될 수 있다. 제1레지스트층(150)은 제1배선층(120)의 적어도 일부를 각각 오픈시키는 복수의 개구부(150h)를 가질 수 있으며, 개구부(150h)는 각각 SMD(solder Mask Defnied) 타입 또는 NSMD(Non-Solder Mask Defined) 타입으로 제1배선층(120)의 적어도 일부를 노출시킬 수 있다.
제2레지스트층(160)은 절연재료를 포함할 수 있다. 절연재료는 에폭시 수지와 같은 열경화성 수지, 또는 이러한 수지와 함께 무기필러 및/또는 유기필러를 포함하는 재료를 포함할 수 있다. 절연재료는 감광성 재료 및/또는 비감광성 재료일 수 있다. 예컨대, 절연재료로는 SR(Solder Resist) 등이 이용될 수 있으나, 이에 한정되는 것은 아니며, 그 외에도 기판의 최외층 재료로 이용될 수 있는 다양한 고분자 물질이 이용될 수 있다. 제2레지스트층(160)은 제2배선층(130)의 적어도 일부를 각각 오픈시키는 복수의 개구부(160h)를 가질 수 있으며, 개구부(160h)는 각각 SMD(solder Mask Defnied) 타입 또는 NSMD(Non-Solder Mask Defined) 타입으로 제2배선층(130)의 적어도 일부를 노출시킬 수 있다. 한편, 빌드업 층이 더 형성되는 경우에는, 개구부(160h)는 빌드업 배선층의 적어도 일부를 노출시킬 수 있다.
도 6 내지 도 14는 도 3의 인쇄회로기판의 제조 일례를 개략적으로 나타낸 공정도다.
도 6을 참조하면, 절연재(210)의 일면 또는 양면에 금속박(220), 예컨대 동박이 적층된 디테치 코어(200)를 준비한다. 예를 들면, CCL(Copper Clad Laminate)을 이용할 수 있으나, 이에 한정되는 것은 아니며, 그 외에도 코어리스 공정에 이용되는 다양한 디테치 코어가 이용될 수 있다.
도 7을 참조하면, 금속박(220) 상에 제1배선층(120)을 형성한다. 제1배선층(120)은 포토레지스트를 이용하여 전해 도금 공정으로 형성할 수 있다. 예를 들면, 금속박(220) 상에 포토레지스트를 형성하고, 노광 및 현상 공정으로 패터닝한 후, 패터닝된 영역을 전해 도금으로 채우고, 포토레지스트를 박리하여 형성할 수 있다.
도 8을 참조하면, 금속박(220 상에 제1배선층(120)을 매립하는 제1절연층(111)을 형성한다. 제1절연층(111)은, 예를 들면, 솔더 레지스트를 도포하여 형성할 수 있다.
도 9를 참조하면, 제1절연층(111)의 두께를 제1배선층(120)의 두께보다 얇게 박형화한다. 예를 들면, 티닝(thinning) 공정을 이용할 수 있다. 이를 통하여, 제1절연층(111)이 제1배선층(120)의 측면의 일부를 커버할 수 있으며, 제1배선층(120)의 일면이 제1절연층(111)의 일면 상으로 돌출될 수 있다.
도 10을 참조하면, 제1절연층(111)과 제1배선층(120) 상에 제2절연층(112)을 형성한다. 제2절연층(112)은, 예를 들면, 프리프레그 또는 RCC(Resin Coated Copper)를 적층하여 형성할 수 있다. 제2절연층(112)은 제1절연층(111)과 제1배선층(120) 각각의 타면을 커버할 수 있으며, 제1배선층(120)의 측면의 다른 일부를 커버할 수 있다. 그 후, 제2절연층(112) 상에 제2배선층(130)과 비아층(140)을 형성한다. 예를 들면, 제2절연층(112)이 레이저 가공이나 기계적 드릴 등으로 비아홀을 형성하고, 무전해 도금으로 시드층을 형성한 후, 포토레지스트를 이용한 전해 도금 공정으로 제2배선층(130)과 비아층(140)을 형성할 수 있다.
도 11을 참조하면, 상술한 과정을 ??아여 제조된 구조체를 디테치 코어(200)로부터 분리한다.
도 12를 참조하면, 시드층 에칭 공정을 진행한다. 시드층 에칭 공정을 통하여 금속박(220)이 제거될 수 있다. 또한, 제2절연층(112) 상에 형성된 시드층 및/또는 동박이 제거될 수 있다.
도 13을 참조하면, 절연층(110)의 양면에 제1 및 제2레지스트층(150, 160)을 형성한다. 제1 및 제2레지스트층(150, 160)은 각각 솔더 레지스트를 도포하여 형성할 수 있으나, 이에 한정되는 것은 아니다.
도 14를 참조하면, 포토리소그래피 공정 등으로 제1 및 제2레지스트층(150, 160)에 각각 제1 및 제2개구부(150h, 160h)를 형성한다.
일련의 과정을 통하여 상술한 일례에 따른 인쇄회로기판(100)이 형성될 수 있다. 그 외에 다른 중복되는 내용은 생략한다.
도 15는 인쇄회로기판의 다른 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 다른 일례에 따른 인쇄회로기판(105)은, 상술한 일례에 따른 인쇄회로기판(100)에 있어서, 제2절연층(112)의 제1절연층(111)과 인접한 일면의 반대측 면인 타면 상에 배치되며 제2배선층(130)의 적어도 일부를 커버하는 제3절연층(113), 제3절연층(113)의 제2절연층(112)과 인접한 일면의 반대측 면인 타면 상에 돌출되어 배치되는 제3배선층(135), 및 제3절연층(113)을 관통하며 제2 및 제3배선층(130, 135)을 전기적으로 연결하는 제2비아층(145)을 더 포함한다.
제3절연층(113)은 절연재료를 포함할 수 있다. 절연재료는 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이러한 수지와 함께 무기필러, 유기필러 및/또는 유리섬유(Glass Fiber, Glass Cloth, and/or Glass Fabric)를 포함하는 재료를 포함할 수 있다. 절연재료는 감광성 재료 및/또는 비감광성 재료일 수 있다. 예컨대, 절연재료로는 PPG(Prepreg), RCC(Resin Coated Copper)의 절연재, CCL(Copper Clad Laminate)의 절연재 등이 이용될 수 있으나, 이에 한정되는 것은 아니며, 그 외에도 다른 강성이 우수한 기타 고분자 소재가 이용될 수 있다. 제3절연층(113)은 제2절연층(112)과 실질적으로 동일한 절연재료를 포함할 수 있으며, 실질적으로 동일한 절연재료로는 조성이 완전히 동일한 경우뿐만 아니라 실질적으로 동일한 경우를 포함하며, 예를 들면, 동일한 상품명으로 시판되는 절연층 등일 수 있다.
제3배선층(135)은 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 제3배선층(135)은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 여기서, 신호 패턴은 그라운드, 파워 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등의 전기적 경로를 제공하는 패턴을 포함할 수 있다. 이들 패턴은 각각 라인(line) 패턴, 플레인(Plane) 패턴 및/또는 패드(Pad) 패턴을 포함할 수 있다. 제3배선층(135)은 무전해 도금층(또는 화학동) 및 전해 도금층(또는 전기동)을 포함할 수 있다. 또는, 금속박(또는 동박) 및 전해 도금층(또는 전기동)을 포함할 수 있다. 또는, 금속박(또는 동박), 무전해 도금층(또는 화학동) 및 전해 도금층(또는 전기동)을 포함할 수 있다.
제2비아층(145)은 금속물질을 포함할 수 있다. 금속물질은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 및/또는 이들의 합금 등을 포함할 수 있다. 제2비아층(145)은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 비아, 파워 비아, 신호 비아 등을 포함할 수 있다. 여기서, 신호 비아는 그라운드, 파워 등을 제외한 각종 신호, 예를 들면, 데이터 신호 등의 전기적 연결을 위한 비아를 포함할 수 있다. 제2비아층(145)의 비아는 각각 단면 상에서 제2배선층(130)과 연결되는 일면의 폭이 제3배선층(135)과 연결되는 타면의 폭보다 좁은 테이퍼진 형태를 가질 수 있다. 제2비아층(145)은 제3배선층(135)과 동일한 도금 공정으로함께 형성될 수 있으며, 따라서 제3배선층(135)과 일체화될 수 있다. 제2비아층(145)은 무전해 도금층(또는 화학동) 및 전해 도금층(또는 전기동)을 포함할 수 있다.
한편, 필요에 따라서는 제2절연층(112)과 제3절연층(113) 사이에 제4절연층이 더 배치될 수 있으며, 이 경우 제2배선층(130)은 일면이 제4절연층의 일면으로부터 노출되도록 제4절연층의 일면 측에 매립될 수 있다. 또한, 제2비아층(145)은 제4절연층도 관통할 수 있다. 또한, 제4절연층은 제2배선층(130) 및 제3절연층(113) 각각보다 두께가 얇을 수 있다. 따라서, 제4절연층은 제2배선층(130)의 측면의 일부를 커버할 수 있고, 제3절연층(113)은 제2배선층(130)의 측면의 나머지 일부를 커버할 수 있다. 한편, 제4절연층은 제1절연층(111)과 실질적으로 동일한 절연재료를 포함할 수 있다. 그 외에도 기타 제1절연층(111)에서 설명한 특징이 제4절연층에도 적용될 수 있다.
한편, 필요에 따라서는 절연층(110)의 타면 상에 추가적으로 빌드업 절연층, 빌드업 배선층, 및 빌드업 비아층이 더 형성될 수 있으며, 구체적은 층 수는 특별히 한정되지 않는다. 빌드업 절연층은 각각 절연층(110)과 마찬가지로 제1 및 제2절연층(111, 112) 등의 복수의 절연층을 포함하거나, 또는 제2절연층(112) 등의 하나의 절연층만을 포함할 수 있다. 빌드업 배선층은 각각 제2배선층(130)과 실질적으로 동알한 구조 및 재료를 포함할 수 있다. 빌드업 비아층은 각각 비아층(140)과 실질적으로 동일한 구조 및 재료를 포함할 수 있다.
그 외에 다른 내용은 상술한 일례에 따른 인쇄회로기판(100)에서 설명한 바와 실질적으로 동일하며, 모순되지 않는 이상 상술한 일례에 따른 인쇄회로기판(100)에서 설명한 내용은 다른 일례에 따른 인쇄회로기판(105)에도 적용될 수 있다. 따라서, 중복되는 내용에 대한 자세한 설명은 생략한다.
본 개시에서 단면 상에서의 의미는 대상물을 수직하게 절단하였을 때의 단면 형상, 또는 대상물을 사이드-뷰로 보았을 때의 단면 형상을 의미할 수 있다. 또한, 평면 상에서의 의미는 대상물을 수평하게 절단 하였을 때의 형상, 또는 대상물을 탑-뷰 또는 바텀-뷰로 보았을 때의 평면 형상일 수 있다.
본 개시에서 하측, 하부, 하면 등은 편의상 도면의 단면을 기준으로 유기 인터포저를 포함하는 반도체 패키지의 실장 면을 향하는 방향을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등은 그 반대 방향으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아님은 물론이다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
100, 105: 인쇄회로기판
110: 절연층
111: 제1절연층
112: 제2절연층
113: 제3절연층
120: 제1배선층
130: 제2배선층
135: 제3배선층
140: 비아층(제1비아층)
145: 제2비아층
150: 제1레지스트층
150h: 제1개구부
160: 제2레지스트층
160h: 제2개구부
1000: 전자기기
1010: 마더보드
1020: 칩 관련부품
1030: 네트워크 관련부품
1040: 기타부품
1050: 카메라
1060: 안테나
1070: 디스플레이
1080: 배터리
1090: 신호라인
1100: 스마트폰
1110: 메인보드
1120: 부품
1121: 부품 패키지
1130: 카메라 모듈
1140: 스피커

Claims (17)

  1. 절연층; 및
    상기 절연층의 일면 측에 적어도 일부가 매립되며, 일면이 상기 절연층의 일면으로부터 노출되는 제1배선층; 을 포함하며,
    상기 절연층은,
    상기 제1배선층의 측면의 적어도 일부를 커버하는 제1절연층, 및
    상기 제1절연층 및 상기 제1배선층 상에 배치되는 제2절연층, 을 포함하며,
    상기 제1 및 제2절연층은 서로 다른 절연재료를 포함하는,
    인쇄회로기판.
  2. 제 1 항에 있어서,
    상기 제1절연층은 보강재를 포함하지 않으며,
    상기 제2절연층은 보강재를 포함하는,
    인쇄회로기판.
  3. 제 2 항에 있어서,
    상기 보강재는 유리섬유를 포함하는,
    인쇄회로기판.
  4. 제 1 항에 있어서,
    상기 제1절연층은 솔더 레지스트를 포함하며,
    상기 제2절연층은 프리프레그를 포함하는,
    인쇄회로기판.
  5. 제 1 항에 있어서,
    상기 제1절연층은 상기 제1배선층보다 두께가 얇은,
    인쇄회로기판.
  6. 제 5 항에 있어서,
    상기 제1절연층은 상기 제1배선층의 측면의 일부를 커버하며,
    상기 제2절연층은 상기 제1배선층의 측면의 다른 일부를 커버하는,
    인쇄회로기판.
  7. 제 1 항에 있어서,
    상기 제1배선층의 일면은 상기 절연층의 일면과 실질적으로 코플래너한,
    인쇄회로기판.
  8. 제 1 항에 있어서,
    상기 제1배선층의 일면은 상기 절연층의 일면과 단차를 갖는,
    인쇄회로기판.
  9. 제 1 항에 있어서,
    상기 절연층의 타면 상에 배치되는 제2배선층; 을 더 포함하는,
    인쇄회로기판.
  10. 제 9 항에 있어서,
    상기 제2배선층은 상기 제1배선층보다 많은 수의 금속층을 포함하는,
    인쇄회로기판.
  11. 제 9 항에 있어서,
    상기 절연층을 관통하며, 상기 제1 및 제2배선층을 전기적으로 연결하는 비아층; 을 더 포함하는,
    인쇄회로기판.
  12. 제 9 항에 있어서,
    상기 절연층의 일면 상에 배치되며, 상기 제1배선층의 적어도 일부를 오픈시키는 제1개구부를 갖는 제1레지스트층; 을 더 포함하는,
    인쇄회로기판.
  13. 제 12 항에 있어서,
    상기 절연층의 타면 상에 배치되며, 상기 제2배선층의 적어도 일부를 오픈시키는 제2개구부를 갖는 제2레지스트층; 을 더 포함하는,
    인쇄회로기판.
  14. 제1절연층;
    상기 제1절연층에 의하여 측면의 일부가 커버되며, 일면이 상기 제1절연층의 일면으로부터 노출되는 제1배선층; 및
    상기 제1절연층의 타면 및 상기 제1배선층의 타면 상에 배치되며, 상기 제1배선층의 측면의 다른 일부를 커버하는 제2절연층; 을 포함하며,
    상기 제1배선층의 타면은 상기 제1절연층의 타면 상으로 돌출되는,
    인쇄회로기판.
  15. 제 14 항에 있어서,
    상기 제1절연층은 상기 제2절연층보다 두께가 얇은,
    인쇄회로기판.
  16. 제 14 항에 있어서,
    상기 제2절연층의 상기 제1절연층과 인접한 일면의 반대측 면인 타면 상에 돌출되어 배치되는 제2배선층; 및
    상기 제2절연층을 관통하며, 상기 제1 및 제2배선층을 전기적으로 연결하는 제1비아층; 을 더 포함하는,
    인쇄회로기판.
  17. 제 16 항에 있어서,
    상기 제2절연층의 타면 상에 배치되며, 상기 제2배선층의 적어도 일부를 커버하는 제3절연층; 및
    상기 제3절연층의 상기 제2절연층과 인접한 일면의 반대측 면인 타면 상에 돌출되어 배치되는 제3배선층; 및
    상기 제3절연층을 관통하며, 상기 제2 및 제3배선층을 전기적으로 연결하는 제2비아층; 을 더 포함하는,
    인쇄회로기판.
KR1020220068861A 2022-06-07 2022-06-07 인쇄회로기판 KR20230168426A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220068861A KR20230168426A (ko) 2022-06-07 2022-06-07 인쇄회로기판
US17/901,402 US20230397330A1 (en) 2022-06-07 2022-09-01 Printed circuit board
JP2022142098A JP2023179343A (ja) 2022-06-07 2022-09-07 プリント回路基板
CN202211424053.7A CN117202475A (zh) 2022-06-07 2022-11-14 印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220068861A KR20230168426A (ko) 2022-06-07 2022-06-07 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20230168426A true KR20230168426A (ko) 2023-12-14

Family

ID=88976331

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220068861A KR20230168426A (ko) 2022-06-07 2022-06-07 인쇄회로기판

Country Status (4)

Country Link
US (1) US20230397330A1 (ko)
JP (1) JP2023179343A (ko)
KR (1) KR20230168426A (ko)
CN (1) CN117202475A (ko)

Also Published As

Publication number Publication date
US20230397330A1 (en) 2023-12-07
CN117202475A (zh) 2023-12-08
JP2023179343A (ja) 2023-12-19

Similar Documents

Publication Publication Date Title
KR20220005236A (ko) 전자부품 내장기판
KR20230168426A (ko) 인쇄회로기판
KR20220062913A (ko) 브리지 내장기판
KR20240067555A (ko) 인쇄회로기판
US20240215158A1 (en) Printed circuit board and manufacturing method thereof
US20230209710A1 (en) Printed circuit board and method for manufacturing the same
US20240147620A1 (en) Printed circuit board
US11895771B2 (en) Printed circuit board
US20240215157A1 (en) Printed circuit board
KR20230147884A (ko) 인쇄회로기판 및 그 제조방법
KR20240085704A (ko) 인쇄회로기판
US20230147912A1 (en) Printed circuit board
KR20230026101A (ko) 인쇄회로기판
US20240172373A1 (en) Printed circuit board and manufacturing method for the same
KR20210123817A (ko) 인쇄회로기판
KR20240010902A (ko) 인쇄회로기판
KR20240059139A (ko) 인쇄회로기판
KR20230095348A (ko) 인쇄회로기판
KR20220042603A (ko) 인쇄회로기판 및 이를 포함하는 전자부품 패키지
KR20230094663A (ko) 인쇄회로기판 및 그 제조방법
JP2024083206A (ja) プリント回路基板
KR20220151431A (ko) 인쇄회로기판
KR20240071853A (ko) 인쇄회로기판
KR20240071966A (ko) 인쇄회로기판 및 그 제조방법
KR20230153698A (ko) 인쇄회로기판