KR20220062913A - 브리지 내장기판 - Google Patents

브리지 내장기판 Download PDF

Info

Publication number
KR20220062913A
KR20220062913A KR1020200148660A KR20200148660A KR20220062913A KR 20220062913 A KR20220062913 A KR 20220062913A KR 1020200148660 A KR1020200148660 A KR 1020200148660A KR 20200148660 A KR20200148660 A KR 20200148660A KR 20220062913 A KR20220062913 A KR 20220062913A
Authority
KR
South Korea
Prior art keywords
layer
bridge
insulating film
disposed
insulating
Prior art date
Application number
KR1020200148660A
Other languages
English (en)
Inventor
허문석
이형기
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020200148660A priority Critical patent/KR20220062913A/ko
Priority to US17/168,071 priority patent/US11602051B2/en
Priority to CN202110505345.2A priority patent/CN114466509A/zh
Publication of KR20220062913A publication Critical patent/KR20220062913A/ko
Priority to US18/104,523 priority patent/US20230180388A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 제1 절연필름을 포함하는 제1 연결구조체; 상기 제1 연결구조체 상에 배치되며, 상기 제1 절연필름과 일면이 접촉하는 브리지; 및 상기 제1 연결구조체 상에 배치되며, 제2 절연필름을 포함하는 제2 연결구조체; 를 포함하며, 상기 제2 절연필름은 상기 브리지의 타면의 적어도 일부를 덮는 브리지 내장기판에 관한 것이다.

Description

브리지 내장기판 {PRINTED CIRCUIT BOARD WITH EMBEDDED BRIDGE}
본 개시는 인쇄회로기판 상에 배치된 전자부품들을 전기적으로 연결할 수 있는 브리지가 인쇄회로기판 내에 내장된 브리지 내장기판에 관한 것이다.
차세대 전자제품의 고성능화에 따른 비약적인 입력/출력 신호 개수 증가 및 집적화에 따라, 기판에서 고다층화 및 고집적화 기술이 요구되고 있다. 이에 미세회로 구현을 통하여 고집적회로 구현 및 기판의 층(Layer) 감소에 대한 기술적인 요구가 커지고 있다. 또한, 고다층, 고집적회로를 구현함으로써 공정 수율을 향상시키기 위한 요구가 지속적으로 발생하고 있다.
본 개시의 여러 목적 중 하나는 브리지를 내장한 구조를 가짐에도 공정 축소가 가능한 브리지 내장기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 브리지를 내장한 구조를 가짐에도 사이즈 감소를 통한 소형화가 가능한 브리지 내장기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 브리지를 내장한 구조를 가짐에도 접착필름의 구성이 별도로 필요하지 않은 브리지 내장기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 브리지를 내장한 구조를 가짐에도 캐비티의 가공이 별도로 필요하지 않은 브리지 내장기판을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는 캐비티가 형성된 브리지 내장기판에 비하여 상대적으로 소형화 및 박형화가 가능하며, 동시에 공정 축소가 가능한 브리지 내장기판을 구현하는 것이다.
예를 들면, 일례에 따른 브리지 내장기판은 제1 절연필름을 포함하는 제1 연결구조체; 상기 제1 연결구조체 상에 배치되며, 상기 제1 절연필름과 일면이 접촉하는 브리지; 및 상기 제1 연결구조체 상에 배치되며, 제2 절연필름을 포함하는 제2 연결구조체; 를 포함하며, 상기 제2 절연필름은 상기 브리지의 상기 일면의 반대측 면인 타면의 적어도 일부를 덮는 것일 수 있다.
예를 들면, 일례에 따른 브리지 내장기판은 제1 절연필름; 상기 제1 절연필름 상에 배치된 브리지; 및 상기 제1 절연필름과 상기 브리지 각각의 상면을 덮는, 제2 절연필름; 을 포함하며, 상기 제1 절연필름의 상면과 상기 브리지의 하면은 단차를 갖는 것일 수 있다.
본 개시의 여러 효과 중 하나로서 브리지를 내장한 구조를 가짐에도 공정 축소가 가능한 브리지 내장기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 하나로서 브리지를 내장한 구조를 가짐에도 사이즈 감소를 통한 소형화가 가능한 브리지 내장기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 하나로서 브리지를 내장한 구조를 가짐에도 접착필름의 구성이 별도로 필요하지 않은 브리지 내장기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 하나로서 브리지를 내장한 구조를 가짐에도 캐비티의 가공이 별도로 필요하지 않은 브리지 내장기판을 제공할 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도 3은 본 발명에 따른 브리지 내장기판의 구조를 개략적으로 나타낸 단면도다.
도 4 내지 도 15는, 본 발명에 따른 브리지 내장기판의 제조공정을 개략적으로 나타낸 공정도이며, 도 4는, 캐리어의 구조를 개시한다.
도 5는 도 4의 캐리어의 동박층을 패터닝한 구조를 개시한다.
도 6은 패터닝된 캐리어의 일면에 절연층, 배선층 및 비아층이 배치된 구조 개략적으로 나타낸 단면도다.
도 7은 도 6의 구조 상에 제1 절연필름이 배치된 구조를 개략적으로 나타낸 단면도다.
도 8은 미세회로패턴이 배치된 브리지의 구조를 개략적으로 나타낸 단면도다.
도 9는 도 7의 제1 절연필름 상에 브리지가 배치된 구조를 개략적으로 나타낸 단면도다.
도 10은 도 9의 제1 절연필름 및 브리지 상에 제2 절연필름이 배치된 구조를 개략적으로 나타낸 단면도다.
도 11은 도 10의 제2 절연필름 상에 배선층이 배치되며, 관통비아가 형성된 구조를 개략적으로 나타낸 단면도다.
도 12는 도 11의 제2 절연필름 상에 절연층, 배선층 및 비아층이 배치된 구조를 개략적으로 나타낸 단면도다.
도 13은 도 12의 구조에서 캐리어가 분리된 구조를 개략적으로 나타낸 단면도다.
도 14는 도 13의 구조 상에 개구부를 갖는 솔더레지스트가 배치된 구조를 개략적으로 나타낸 단면도다.
도 15는 도 14의 개구부에 배치된 솔더를 포함하는 본 발명에 따른 브리지 내장기판의 구조를 개략적으로 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
도 1은 전자기기 시스템의 예를 개략적으로 나타내는 블록도다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이러한 칩 외에도 기타 다른 형태의 칩 관련부품이 포함될 수도 있다. 또한, 이들 칩 관련부품이 서로 조합될 수도 있다. 칩 관련부품(1020)은 상술한 칩을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련부품(1020)과 조합되어 패키지 형태로 제공될 수도 있다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련부품(1020) 및/또는 네트워크 관련부품(1030)과 조합되어 패키지 형태로 제공될 수도 있다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 전자기기의 일례를 개략적으로 나타낸 사시도다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 마더보드(1110)가 수용되어 있으며, 이러한 마더보드(1110)에는 다양한 전자부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140) 등이 내부에 수용되어 있다. 전자부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 전자부품 내장기판 (1121)일 수 있으나, 이에 한정되는 것은 아니다. 전자부품 내장기판(1121)은 다층 인쇄회로기판 내에 전자부품이 내장된 형태일 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
도 3은 본 발명에 따른 브리지 내장기판의 구조를 개략적으로 나타낸 단면도다.
도면을 참조하면, 일례에 따른 브리지 내장기판(900)은, 제1 연결구조체(110), 제2 연결구조체(120), 브리지(130), 관통비아(141), 솔더레지스트(150) 및 솔더볼(160)을 포함할 수 있다.
도 3의 개시를 참조하면, 브리지 내장기판(900)은 제1 및 제2 연결구조체(110, 120) 및 브리지(130)를 포함한다.
제1 연결구조체(110)는, 한층 이상의 제1 절연층(111)과 제1 절연층(111) 상에 각각 배치된 한층 이상의 제1 배선층(112)과 제1 절연층(111)을 각각 관통하며 제1 배선층(112)과 각각 전기적으로 연결된 한층 이상의 제1 비아층(113)과 가장 외층의 제1 절연층(111) 상에 배치되는 제1 절연필름(114)을 포함할 수 있다.
제2 연결구조체(120)는, 제1 연결구조체(110) 상에 배치되어 관통비아(141)를 통해 제1 연결구조체(110)와 연결될 수 있고, 한층 이상의 제2 절연층(121)과 제2 절연층(121) 상에 각각 배치된 한층 이상의 제2 배선층(122)과 제2 절연층(121)을 각각 관통하며 제2 배선층(122)과 각각 전기적으로 연결된 한층 이상의 제2 비아층(123)과 가장 외층의 제2 절연층(121) 상에 배치되는 제2 절연필름(124)을 포함할 수 있다.
제1 및 제2 절연층(111, 121)의 재료로는 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric)에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있으며, 감광성 절연물질인 PID(Photo Image-able Dielectric)를 포함할 수도 있으나, 이에 한정되는 것은 아니고, 통상의 절연재료로 이용될 수 있는 물질은 제한되지 않고 이용될 수 있다.
제1 및 제2 배선층(112, 122)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 제1 및 제2 배선층(112, 122)은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드 패턴, 파워 패턴, 신호 패턴 등을 포함할 수 있다. 이들 패턴은 각각 라인, 플레인, 또는 패드 형태를 가질 수 있다. 제1 및 제2 배선층(112, 122)은 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 제1 및 제2 배선층(112, 122)으로 RCC를 이용하는 경우, 최하측에 동박 등의 금속박을 더 포함할 수 있으며, 필요에 따라서는 금속박의 표면에 형성된 프라이머 수지를 더 포함할 수도 있다.
제1 및 제2 비아층(113, 123)의 재료로는 금속물질이 사용될 수 있으며, 금속물질로는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등을 이용할 수 있다. 제1 및 제2 비아층(113, 123)은 설계 디자인에 따라서 신호용 비아, 그라운드용 비아, 파워용 비아 등을 포함할 수 있다. 제1 및 제2 비아층(113, 123)의 비아는 각각 비아홀이 금속물질로 완전히 충전된 것일 수 있고, 또는 금속물질이 비아홀의 벽면을 따라 형성된 것일 수도 있다. 제1 및 제2 비아층(113, 123)도 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 제1 및 제2 비아층(113, 123)의 각각의 비아는 상면의 폭이 하면의 폭보다 큰 테이퍼 형상을 가질 수 있다.
브리지(130)는 제2 연결구조체(120) 내에 매립되며 제2 비아층(123)을 통하여 제2 배선층(122)과 전기적으로 연결될 수 있다. 브리지(130)는 한층 이상의 유기 절연층(131), 유기 절연층(131) 상에 각각 배치된 회로층(132), 및 유기 절연층(131)을 각각 관통하며 회로층(132)과 각각 연결된 연결비아층(133)을 포함할 수 있다. 유기 절연층(131)과 회로층(132)과 연결비아층(133)의 층 수는 도면에 도시한 것 보다 많을 수도 있고, 적을 수도 있다. 브리지(130)의 회로층(132)는, 제1 및 제2 연결구조체(110, 120)의 제1 및 제2 배선층(112, 122)보다 평균적으로 두께 및 폭이 작을 수 있다. 따라서, 브리지(130)의 회로층(132)의 경우, 제1 및 제2 배선층(112, 122)에 비해 상대적으로 미세한 회로패턴을 형성할 수 있다. 브리지(130)의 미세회로패턴 형성을 위하여, 브리지(130)의 연결비아층(133)의 두께 및 폭 역시, 제1 및 제2 비아층(113, 123)에 비하여 작을 수 있다.
브리지(130)의 유기 절연층(131)은 절연물질을 포함할 수 있으며, 이때 절연물질은 예컨대 PID(Photo Image-able Dielectric)일 수 있으나 이에 한정되지 않는다. 유기 절연층(131)의 각각의 층은 서로 경계가 구분될 수도 있고, 불확실할 수도 있다. 유기 절연층(131)의 재료로 PID를 사용하는 경우 유기 절연층(131)의 두께를 최소화할 수 있으며, 포토 비아홀을 형성할 수 있는바, 회로층(132)과 연결비아층(133)을 용이하게 고밀도로 설계할 수 있다. 구체적으로, 회로층(132) 각각의 두께는 제1 및 제2 배선층(112, 122) 각각의 두께보다 얇을 수 있으며, 상/하 간격이 더 좁을 수 있다. 또한, 연결비아층(133) 각각의 연결비아의 평균직경이 제1 및 제2 비아층(113, 123) 각각의 접속비아의 평균직경 보다 작을 수 있으며, 높이 또는 두께 역시 더 작을 수 있고, 보다 파인 피치(Fine Pitch)로 비아간 피치가 더 좁을 수 있다. 유기 절연층(131)의 절연물질로 다른 물질을 사용하는 경우라도, 회로층(132)과 연결비아층(133)은 제1 및 제2 배선층(112, 122)과 제1 및 제2 비아층(113, 123) 보다 고밀도로 설계함이 바람직하다.
브리지(130)의 유기 절연층(131)은 상술한 바와 같이 유기물질을 포함할 수 있으며, 이를 통해 브리지(130)를 둘러싸는 제1 및 제2 절연필름(114, 124)와 동일한 유기물질을 포함할 수 있다. 본 발명에 따른 브리지 내장기판(900)은 이렇게 브리지(130)와 제1 및 제2 절연필름(114, 124)이 동일한 유기물질을 포함할 수 있음에 따라, 이종 물질 간의 CTE(Coefficient of thermal expansion, 열팽창계수) 부정합 문제를 해결할 수 있으며, 이를 통하여 기판 전체의 휨(Warpage) 문제를 개선할 수 있고, 높은 신뢰성 확보가 가능하여, 브리지 내장기판(900)을 다른 구성과 조립할 경우의 부품 특성의 개선도 가능하게 한다.
브리지(130)의 회로층(132)은 실질적으로 제2 비아층(123)을 통해 제2 배선층(122)과 서로 전기적으로 연결한다. 회로층(132)은 해당 층의 설계에 따라서 다양한 기능을 수행할 수 있으나, 적어도 신호 패턴과 신호 패드를 포함한다. 회로층(132)은 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로는 금속 물질을 사용할 수 있다.
브리지(130)의 연결비아층(133)은 서로 다른 층에 형성된 회로층(132)을 전기적으로 연결시키며, 그 결과 브리지(130) 내에 전기적 경로를 형성시킨다. 연결비아층(133) 각각은 복수의 연결비아를 포함할 수 있다. 연결비아층(133) 각각의 연결비아는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질, 구체적으로 금속 물질을 포함할 수 있다. 연결비아층(133)은 해당 층의 설계 디자인에 따라서 다양한 기능을 수행할 수 있으나, 적어도 신호 비아를 포함한다. 연결비아층(133) 각각의 연결비아는 도전성 물질로 채워진 필드 타입일 수도 있고, 비아의 벽면을 따라서 도전성 물질이 배치된 컨포멀 타입일 수도 있다. 연결비아층(133) 각각의 연결비아는 제1 및 제2 비아층(113, 123) 각각의 비아와 서로 동일한 방향의 테이퍼 형상을 가질 수 있다.
브리지(130)는, 제1 연결구조체(110)의 제1 절연필름(114)과 일면이 접촉하도록 배치되며, 적어도 일부가 제1 절연필름(114)으로 매립된 구조를 가질 수 있다. 따라서, 브리지(130)의 적어도 일부 영역은 제1 절연필름(114)으로 매립되고, 브리지(130)의 나머지 적어도 일부 영역은 제1 절연필름(114)으로부터 돌출된 구조를 가질 수 있다. 또한, 브리지(130)가 제1 절연필름(114)에 일부 매립됨에 따라서, 제1 절연필름(114)의 상면과 브리지(130)의 하면, 즉 브리지(130)의 일면은 단차를 가질 수 있다.
결과적으로 상기 브리지(130)의 제1 절연필름(114)으로부터 돌출된 영역은 제2 절연필름(124)에 의해 매립될 수 있다. 결과적으로, 브리지(130)의 일면과 마주하는 브리지(130)의 타면 중 적어도 일부는 제2 절연필름(124)에 의해 덮여있다.
상술한 바와 같이, 제1 및 제2 절연필름(114, 124)는 브리지(130)의 유기 절연층(131)과 동일한 유기물질을 포함할 수 있다. 제1 및 제2 절연필름(114, 124)은, 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric)에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다.
이와 같이, 브리지(130)가 제1 및 제2 절연필름(114, 124)에 의해 둘러싸인 형태의 구조를 가지고, 제1 및 제2 절연필름(114, 124)이 경화되기 전 배치될 경우, 절연필름의 특징인 점착성에 의해 고정되는 바, 별도의 접착층이 없이도 제1 및 제2 연결구조체(110, 120) 사이에 배치되어 고정될 수 있어 전체 기판의 박형화 및 소형화가 가능하다. 또한, 공정 상에 브리지(130) 내장을 위한 별도의 캐비티가 가공되는 공정이 수행될 필요가 없이, 제1 및 제2 절연필름(114, 124)에 의해 브리지(130)가 내장될 수 있어, 공정의 간소화 및 생산성 향상의 효과 달성이 가능하다. 도시되지는 않았으나, 브리지(130) 이외의 다른 구성이 브리지(130)와 동일 레벨에 배치될 수 있으며, 예를 들면 커패시터, 인덕터 등의 수동부품이 배치될 수도 있다. 이 경우에도 마찬가지로, 별도의 캐비티 공정이 필요하지 않아, 공정의 간소화 및 생산성 향상이 가능하다.
이러한 형태의 브리지(130)는, 제4 비아(123b)를 통해 제2 연결구조체(120)의 제2 배선층(122)과 전기적으로 연결될 수 있다. 또한, 제2 연결구조체(120)의 제2 배선층(122)은 관통비아(141)를 통해 제1 연결구조체(110)의 제1 배선층(112)과 전기적으로 연결될 수 있다. 이 때, 관통비아(141)는, 제1 및 제2 연결구조체(110, 120) 간의 전기적 연결을 위해 배치될 수 있으며, 제1 및 제2 절연필름(114, 124) 각각의 적어도 일부를 관통하도록 배치될 수 있다. 결과적으로 브리지(130)와 제1 및 제2 배선층(111, 112)이 전기적으로 연결될 수 있다.
따라서, 브리지 내장기판(900)은 브리지(130) 및/또는 수동부품(미도시)이 제1 연결구조체(110) 및 제1 연결구조체(110) 상에 배치된 제2 연결구조체(120) 사이에 내장되며, 제1 및 제2 연결구조체(110, 120)는 상술한 바와 같이 각각 제1 및 제2 절연필름(114, 124)을 포함하면서도 이와 동시에 관통비아(141)에 의해 연결되는, 서로 구별되는 구성요소이다. 이와 같이, 브리지 내장기판(900)은 브리지(130) 및/또는 수동부품(미도시)을 기준으로 실질적으로 상/하부에 각각 전기적 연결 경로인 연결구조체(110, 120)를 포함하는바, 상/하부의 전기적 연결이 용이하여, 이를 포함하는 전자기기의 성능을 향상시킬 수 있다.
또한, 이러한 형태의 브리지 내장기판(900)은 브리지(130)의 일면과 제1 연결구조체(110)가 접촉하도록 브리지(130)를 제1 연결구조체(110) 상에 배치하고, 이후에 브리지(130)의 타면을 덮는 제2 연결구조체(120)를 형성하는 방법으로 제조할 수 있으며, 이 경우 브리지(130)의 부착이 쉽다. 또한, 브리지(130)의 적어도 일부를 제1 연결구조체(110)에 매립한 후, 브리지(130)가 제1 연결구조체(110)로부터 돌출된 영역을 제2 연결구조체(120)가 덮을 수 있는 바, 공정 난이도를 낮출 수 있다.
한편, 제1 연결구조체(110)의 제1 비아층(113)은 제1 및 제2 비아(113a, 113b)를 포함할 수 있고, 제2 연결구조체(110)의 제2 비아층(123)은, 제3 비아(123a)와 제4 비아(123b)를 포함할 수 있다. 제1 연결구조체(110)의 제1 비아층(113)은, 제1 배선층(112) 간을 전기적으로 연결할 수 있으며, 제2 연결구조체(120)의 제3 비아(123a)는 제2 배선층(122) 간을 전기적으로 연결할 수 있다. 한편, 제2 연결구조체(120)의 제4 비아(123b)는 제2 배선층(122)과 브리지(130)의 회로층(132)을 연결할 수 있다. 제4 비아(123b)를 통해 브리지(130)와 제2 연결구조체(120)가 연결되며, 관통비아(141)를 통해 제2 연결구조체(120)와 제1 연결구조체(110)가 연결되므로, 결과적으로 브리지(130)와 제1 연결구조체(110) 또한 전기적으로 연결될 수 있다.
솔더레지스트(150)는, 제1 및 제2 연결구조체(110, 120) 각각의 외층에 배치될 수 있다. 솔더레지스트(150)에는, 제1 및 제2 배선층(112, 122)을 노출시키는 개구부(151)가 형성될 수 있다. 개구부(151)에는 솔더볼(160)이 배치되며, 솔더볼(160)은 제1 및 제2 연결구조체(110, 120)를 다른 구성과 전기적으로 연결시키는 통로가 될 수 있다. 도 3의 솔더볼(160)은 저융점 금속, 예를 들면, 주석(Sn)-알루미늄(Al)-구리(Cu) 등의 솔더(solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 솔더볼(160)은 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 솔더볼(160)은 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 구리 필라(pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석-은 솔더나 구리를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
도 4 내지 도 15는, 본 발명에 따른 브리지 내장기판의 제조공정을 개략적으로 나타낸 공정도이다.
도 4는, 캐리어의 구조를 개시하고, 도 5는 도 4의 캐리어의 동박층을 패터닝한 구조를 개시한다.
도 4를 참조하면, 먼저 캐리어(10)를 준비한다.캐리어(10)는 동박적층판(CCL, Copper Clad Laminate) 형태의 디태치 필름일 수 있다. 절연재20)의 양면에 배치되는 동박층(30)을 포함한다. 동박층(30)이 패터닝되어, 브리지 내장기판(900)의 배선층이 될 수 있으며, 패터닝 공정은, 통상의 패터닝 공정이라면 제한되지 않으며, 예를 들어 감광성 레지스트를 배치한 뒤, 노광/현상을 통해 선택적으로 감광성 레지스트를 박리하고, 동박층(30)의 노출된 영역을 선택적으로 에칭한 뒤, 다시 잔여 감광성 레지스트를 박리하여 진행할 수 있다. 배선층은 AP, SAP, MSAP, TT 등의 도금 공정으로 형성될 수 있으며, 그 결과 각각 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다.
도 6은 패터닝된 캐리어의 일면에 절연층, 배선층 및 비아층이 배치된 구조 개략적으로 나타낸 단면도다.
도 6을 참고하면, 제1 연결구조체(110)의 일부 구성으로서, 제1 절연층(111), 제1 절연층(111)에 배치되는 제1 배선층(112) 및 제1 배선층(112) 간을 연결하는 제1 비아층(113)이 배치될 수 있다. 제1 비아층(113)은, 제1 및 제2 비아(113a, 113b)를 포함할 수 있다. 제1 비아층(113)의 제1 및 제2 비아(113a, 113b) 각각은, CO2 또는 YAG 레이저 등을 이용하여, 제1 절연층(111)에 비아홀을 가공한 뒤, 도금 공정으로 형성될 수 있다. 따라서, 각각의 제1 및 제2 비아(113a, 113b)는 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다.
도 6의 구조는, 한층 이상의 제1 절연층(111), 제1 배선층(112) 및 제1 비아층(113)을 개시하며, 도시된 것보다 더 많은 층의 제1 절연층(111), 제1 배선층(112) 및 제1 비아층(113)이 배치될 수도 있고, 더 적은 층의 제1 절연층(111), 제1 배선층(112) 및 제1 비아층(113)이 배치될 수도 있다.
도 7은 도 6의 구조 상에 제1 절연필름이 배치된 구조를 개략적으로 나타낸 단면도다.
도 7을 참조하면, 제1 절연필름(114)은, 제1 절연층(111)이 절연재(20)과 접촉하는 면의 반대측 면 상에 배치될 수 있다. 제1 절연필름(114)는, 제1 절연층(111)의 절연재(20)과 접촉하는 면의 반대측 최외곽층에 배치된 제1 배선층(112)을 덮는다. 제1 절연필름(114)은, 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric)에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다.
제1 절연필름(114)은, 경화(Cure)되지 않은 상태에서 제1 배선층(112)을 덮으며 제1 절연층(111) 상에 배치될 수 있다. 따라서, 점착성을 가지면서도, 외력에 대하여, 약간의 유동성을 가질 수 있다.
제1 절연필름(114)이 제1 절연층(111) 상에 배치됨에 따라, 제1 절연층(111), 제1 배선층(112), 제1 비아층(113) 및 제1 절연필름(114)을 포함하는 제1 연결구조체(110)의 구조가 도 7에 도시된다.
도 8은 미세회로패턴이 배치된 브리지의 구조를 개략적으로 나타낸 단면도다.
브리지(130)는 한층 이상의 유기 절연층(131), 유기 절연층(131) 상에 각각 배치된 회로층(132), 및 유기 절연층(131)을 각각 관통하며 회로층(132)과 각각 연결된 연결비아층(133)을 포함할 수 있다. 상술한 유기 절연층(131), 회로층(132) 및 연결비아층(133)의 층수는, 각각 도 8에 도시된 것보다 더 많을 수 있으며, 더 적을 수도 있다. 브리지(130)의 회로층(132)는, 제1 및 제2 연결구조체(110, 120)의 제1 및 제2 배선층(112, 122)보다 평균적으로 두께 및 폭이 작을 수 있다. 따라서, 브리지(130)의 회로층(132)의 경우, 제1 및 제2 배선층(112, 122)에 비해 상대적으로 미세한 회로패턴을 형성할 수 있다. 브리지(130)의 미세회로패턴 형성을 위하여, 브리지(130)의 연결비아층(133)의 두께 및 폭 역시, 제1 및 제2 비아층(113, 123)에 비하여 작을 수 있다.
이와 같이, 미세회로패턴을 갖는 회로층(132)과 연결비아층(133)을 구비한 브리지(130)의 내장을 통해, 브리지 내장기판(900)에서 전기적 연결의 신뢰성을 향상시키고, 미세구조 구현이 가능하다.
도 9는 도 7의 제1 절연필름 상에 브리지가 배치된 구조를 개략적으로 나타낸 단면도다.
도 9를 참조하면, 제1 절연필름(114) 상에 브리지(130)가 접촉하며 배치될 수 있다. 상기 제1 절연필름(114)과 접촉하는 면은 브리지(130)의 일면일 수 있다. 이 때, 상술한 바와 같이 제1 절연필름(114)는 아직 경화(Cure)되기 전 상태로서, 유동성을 갖는 바, 외력에 의해 그 형상이 일부 변형될 수 있으며, 접착성을 가질 수 있다. 이러한 접착성으로 인하여, 별도의 접착층 없이도 본 발명에 따른 브리지 내장기판(900)의 경우 제1 절연필름(114)이 브리지(130)와 직접 접촉하며, 브리지(130)를 고정시키는 기능을 수행할 수 있어, 기판의 소형화 및 박형화에 유리할 수 있다.
도 9에 개시된 바와 같이 브리지(130)가 제1 절연필름(114) 상에 배치될 경우, 브리지(130)는 적어도 일부가 제1 절연필름(114)에 매립된 구조를 가질 수 있다. 따라서, 브리지(130) 중 제1 절연필름(114)에 매립되지 않은 영역은 제1 절연필름(114)의 상면으로부터 돌출된 구조를 갖는다 할 것이다.
또한, 경화 전 제1 절연필름(114)의 형상이 변형됨에 따라, 제1 절연필름(114)의 표면에는 단차가 형성될 수 있다. 따라서, 제1 절연필름(114)의 상면은, 제1 절연필름(114)의 표면 중 브리지(130)가 배치된 영역과 단차를 가질 수 있다. 다시 말해, 브리지(130)의 하면과 제1 절연필름(114)의 상면은 단차를 가질 수 있다.
도 10은 도 9의 제1 절연필름 및 브리지 상에 제2 절연필름이 배치된 구조를 개략적으로 나타낸 단면도다.
도 10을 참조하면, 제2 절연필름(124)은 제1 절연필름(114) 상에 배치되어, 제1 절연필름(114) 및 브리지(130)을 덮을 수 있다. 제2 절연필름(124)은, 제1 절연필름(114)과 같은 재질을 포함할 수 있다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지가 무기필러와 혼합되거나, 또는 무기필러와 함께 유리섬유(Glass Fiber, Glass Cloth, Glass Fabric)에 함침된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다.
제2 절연필름(124) 또한 아직 경화되지 않은 상태에서 제1 절연필름(114) 및 브리지(130)를 덮도록 배치될 수 있다. 따라서, 유동성 및 점착성을 가질 수 있고, 제1 절연필름(114)과 함께 브리지(130)를 고정시킬 수 있다. 따라서, 제1 및 제2 절연필름(114, 124) 모두가 브리지(130)의 표면과 직접 접촉하며 브리지(130)를 고정시키는 기능을 수행할 수 있다.
도 10과 같이 제2 절연필름(124)이 제1 절연필름(114) 상에 배치된 이후, 제1 및 제2 절연필름(114, 124)이 모두 경화처리 될 수 있다. 이 때 제1 및 제2 절연필름(114, 124)의 경화 공정은 일괄적으로 진행될 수도 있다. 제1 및 제2 절연필름(114, 124)에 경화 공정을 수행함에 따라, 제1 및 제2 절연필름(114, 124)이 브리지(130)에 직접 접촉한 채로 경화되어, 브리지(130)를 기판 내부에 안정적으로 고정시킬 수 있다. 또한, 브리지(130)가 캐비티에 배치된 구조와 비교할 때, 미경화 상태의 유동성이 있는 제1 및 제2 절연필름(114, 124)의 경우 보이드(Void) 발생 없이 브리지(130)와 제1 및 제2 절연필름(114, 124)이 밀접하게 접촉되어, 밀착력이 향상되고 브리지(130)를 안정적으로 고정시킬 수 있다.
도 11은 도 10의 제2 절연필름 상에 배선층이 배치되며, 관통비아가 형성된 구조를 개략적으로 나타낸 단면도다.
도 11를 참조하면, 경화된 제2 절연필름(124) 상에 제2 배선층(122), 제1 및 제2 절연필름(114, 124) 각각의 적어도 일부를 관통하는 관통비아(140), 제2 절연필름(124)의 적어도 일부를 관통하며, 제2 배선층(122)과 브리지(130)를 전기적으로 연결하는 제4 비아(123b)를 포함한 구조가 도시된다.
관통비아(140) 및 제4 비아(123b)는, CO2 또는 YAG 레이저 등을 이용하여 제1 절연필름(114)의 적어도 일부 영역 및 제2 절연필름(124)에 비아홀을 가공한 뒤, 도금 공정으로 형성될 수 있다. 따라서, 각각의 관통비아(140) 및 제4 비아(123b)는 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다.
제2 배선층(122) 또한, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다. 제2 배선층(122) 중 적어도 일부는 관통비아(140)를 통해 제1 배선층(112)의 적어도 일부와 전기적으로 연결될 수 있으며, 제2 배선층(122)의 다른 적어도 일부는 제4 비아(123b)를 통해 브리지(130)의 회로층(132)과 전기적으로 연결될 수 있다. 이 때, 제4 비아(123b)는 미세회로패턴에 해당하는 브리지(130)의 회로층(132)과 연결되어야 하는 바, 제4 비아(123b)의 두께 및 폭은 제1 비아층(113) 및 관통비아(140)의 두께 및 폭에 비해 상대적으로 작을 수 있다.
도 12는 도 11의 제2 절연필름 상에 절연층, 배선층 및 비아층이 배치된 구조를 개략적으로 나타낸 단면도이며, 도 13은 도 12의 구조에서 캐리어가 분리된 구조를 개략적으로 나타낸 단면도다.
도 12를 참조하면, 경화된 제2 절연필름(124) 상에, 제2 절연층(121), 제2 배선층(122) 및 제3 비아(123a)를 포함하는 제2 비아층(122)이 배치될 수 있다. 제2 비아층(122) 역시, CO2 또는 YAG 레이저 등을 이용하여 제2 절연층(121)의 적어도 일부 영역에 비아홀을 가공한 뒤, 도금 공정으로 형성될 수 있다. 따라서, 각각의 제2 비아층(123)는 도금 공정, 예를 들면, AP, SAP, MSAP, TT 등의 공정으로 형성될 수 있으며, 무전해 도금층인 시드층과 이러한 시드층을 기초로 형성되는 전해 도금층을 포함할 수 있다.
제2 절연층(121), 제2 배선층(122) 및 제3 비아(123a)를 포함하는 제2 비아층(122)이 배치되어 제2 연결구조체(120)가 제1 연결구조체(110) 상에 배치되면, 지지체 역할의 캐리어(10)가 제거될 수 있다. 본 도시에서는, 제2 연결구조체(120)의 배치 이후 캐리어(10)가 제거되는 과정을 도시하나, 캐리어(10)는 제1 연결구조체(110)가 완성된 이후, 즉 제1 절연필름(114)이 배치된 이후에 제거될 수도 있다.
도 14는 도 13의 구조 상에 개구부를 갖는 솔더레지스트가 배치된 구조를 개략적으로 나타낸 단면도를 나타낸다. 도 15는 도 14의 개구부에 배치된 솔더를 포함하는 본 발명에 따른 브리지 내장기판의 구조를 개략적으로 나타낸 단면도다.
도 14를 참조하면, 솔더레지스트(150)가 제1 및 제2 연결구조체(110, 120) 각각의 최외층에 배치될 수 있다. 이후, CO2 또는 YAG 레이저 가공 등 통상의 가공방식을 통해 솔더레지스트(150)에 개구부(151)가 형성되어, 제1 및 제2 연결구조체(110, 120) 각각의 외층에 배치된 제1 및 제2 배선층(112, 122)을 노출시킬 수 있다.
이후, 도 15에 개시된 바와 같이, 솔더볼(160)이 배치될 수 있다. 솔더볼(160)은 각각 저융점 금속, 예를 들면, 주석(Sn)-알루미늄(Al)-구리(Cu) 등의 솔더(Solder) 등으로 형성될 수 있으나, 이는 일례에 불과하며 재질이 특별히 이에 한정되는 것은 아니다. 솔더볼(160)은 랜드(land), 볼(ball), 핀(pin) 등일 수 있다. 또한, 솔더볼(160)은 다중층 또는 단일층으로 형성될 수 있다. 다중층으로 형성되는 경우에는 솔더볼(160)은 구리 필라(Copper Pillar) 및 솔더를 포함할 수 있으며, 단일층으로 형성되는 경우에는 주석(Sm)-은(Ag) 솔더나 구리(Cu)를 포함할 수 있으나, 역시 이는 일례에 불과하며 이에 한정되는 것은 아니다.
본 개시에서 측부, 측면 등의 표현은 편의상 도면을 기준으로 좌/우 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였고, 상측, 상부, 상면 등의 표현은 편의상 도면을 기준으로 위 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였으며, 하측, 하부, 하면 등은 편의상 아래 방향 또는 그 방향에서의 면을 의미하는 것으로 사용하였다. 더불어, 측부, 상측, 상부, 하측, 또는 하부에 위치한다는 것은 대상 구성요소가 기준이 되는 구성요소와 해당 방향으로 직접 접촉하는 것뿐만 아니라, 해당 방향으로 위치하되 직접 접촉하지는 않는 경우도 포함하는 개념으로 사용하였다. 다만, 이는 설명의 편의상 방향을 정의한 것으로, 특허청구범위의 권리범위가 이러한 방향에 대한 기재에 의하여 특별히 한정되는 것이 아니며, 상/하의 개념 등은 언제든지 바뀔 수 있다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례 라는 표현은 서로 동일한 실시 예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
10: 캐리어
20: 절연재
30: 동박층
110, 120: 제1 및 제2 연결 구조체
111, 121: 제1 및 제2 절연층
112. 122: 제1 및 제2 배선층
113, 123: 제1 및 제2 비아층
114, 124: 제1 및 제2 절연필름
113a, 113b, 123a, 123b: 제1 내지 제4 비아
130: 브리지
131: 유기 절연층
132: 회로층
133: 연결비아층
140: 관통비아
150: 솔더레지스트
160: 솔더볼
900: 브리지 내장기판

Claims (16)

  1. 제1 절연필름을 포함하는 제1 연결구조체;
    상기 제1 연결구조체 상에 배치되며, 상기 제1 절연필름과 일면이 접촉하는 브리지; 및
    상기 제1 연결구조체 상에 배치되며, 제2 절연필름을 포함하는 제2 연결구조체; 를 포함하며,
    상기 제2 절연필름은 상기 브리지의 상기 일면의 반대측 면인 타면의 적어도 일부를 덮는 브리지 내장기판.
  2. 제1 항에 있어서,
    상기 브리지의 적어도 일부는 상기 제1 절연필름에 매립된, 브리지 내장기판.
  3. 제2 항에 있어서,
    상기 브리지가 상기 제1 절연필름으로부터 돌출된 영역은, 상기 제2 절연필름에 매립된, 브리지 내장기판.
  4. 제3 항에 있어서,
    상기 브리지는 유기 절연층, 상기 유기 절연층 상에 배치된 회로층, 및 상기 유기 절연층을 관통하며 상기 회로층과 연결된 연결비아층을 포함하는, 브리지 내장기판.
  5. 제4 항에 있어서,
    상기 회로층의 적어도 일부는, 상기 제2 절연필름을 통해 노출되는, 브리지 내장기판.
  6. 제5 항에 있어서,
    상기 제1 연결구조체는 제1 배선층, 상기 제1 배선층과 전기적으로 연결된 제1 비아층 및 상기 제1 배선층 및 제1 비아층이 배치된 제1 절연층을 더 포함하고.
    상기 제2 연결구조체는 제2 배선층, 상기 제2 배선층과 전기적으로 연결된 제2 비아층 및 상기 제2 배선층 및 제2 비아층이 배치된 제2 절연층을 더 포함하는, 브리지 내장기판.
  7. 제6 항에 있어서,
    상기 제1 절연필름은 상기 제1 절연층 상에 배치되며, 상기 제2 절연층은 상기 제2 절연필름 상에 배치되는, 브리지 내장기판.
  8. 제7 항에 있어서,
    상기 제1 절연필름은, 상기 제1 배선층의 적어도 일부를 덮는, 브리지 내장기판.
  9. 제8 항에 있어서,
    상기 제2 배선층은, 상기 제2 비아층을 통하여 상기 브리지와 연결되는, 브리지 내장기판.
  10. 제9 항에 있어서,
    상기 제1 및 제2 절연필름 각각의 적어도 일부를 관통하여, 상기 제1 및 제2 배선층을 전기적으로 연결하는 관통비아; 를 더 포함하는, 브리지 내장기판.
  11. 제10 항에 있어서,
    상기 제2 연결구조체 상에 배치되며,
    상기 제2 배선층의 적어도 일부를 노출시키는 개구부를 갖는 솔더레지스트층; 을 더 포함하는, 브리지 내장기판.
  12. 제11 항에 있어서,
    상기 개구부에 배치되는 솔더; 를 더 포함하는, 브리지 내장기판.
  13. 제1 절연필름;
    상기 제1 절연필름 상에 배치된 브리지; 및
    상기 제1 절연필름과 상기 브리지 각각의 상면을 덮는 제2 절연필름; 을 포함하며,
    상기 제1 절연필름의 상면과 상기 브리지의 하면은 단차를 갖는, 브리지 내장기판.
  14. 제13 항에 있어서,
    상기 제1 및 제2 절연필름 각각의 적어도 일부는, 상기 브리지의 측면과 접촉하는, 브리지 내장기판.
  15. 제14 항에 있어서,
    상기 제1 절연필름 상에 배치되는 제1 절연층;
    상기 제2 절연필름 상에 배치되는 제2 절연층;
    상기 제1 및 제2 절연층 각각에 배치되는 제1 및 제2 배선층; 및
    상기 제1 및 제2 배선층 각각과 전기적으로 연결된 제1 및 제2 비아층; 을 더 포함하며,
    상기 제2 배선층은, 상기 제2 비아층을 통해 상기 브리지와 전기적으로 연결된, 브리지 내장기판.
  16. 제15 항에 있어서,
    상기 제1 및 제2 절연필름 각각을 관통하며,
    상기 제1 배선층과 상기 제2 배선층을 전기적으로 연결하는, 관통비아; 를 더 포함하는, 브리지 내장기판.

KR1020200148660A 2020-11-09 2020-11-09 브리지 내장기판 KR20220062913A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020200148660A KR20220062913A (ko) 2020-11-09 2020-11-09 브리지 내장기판
US17/168,071 US11602051B2 (en) 2020-11-09 2021-02-04 Printed circuit board with embedded bridge
CN202110505345.2A CN114466509A (zh) 2020-11-09 2021-05-10 具有嵌入式桥的印刷电路板及制造其的方法
US18/104,523 US20230180388A1 (en) 2020-11-09 2023-02-01 Printed circuit board with embedded bridge

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200148660A KR20220062913A (ko) 2020-11-09 2020-11-09 브리지 내장기판

Publications (1)

Publication Number Publication Date
KR20220062913A true KR20220062913A (ko) 2022-05-17

Family

ID=81406289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200148660A KR20220062913A (ko) 2020-11-09 2020-11-09 브리지 내장기판

Country Status (3)

Country Link
US (2) US11602051B2 (ko)
KR (1) KR20220062913A (ko)
CN (1) CN114466509A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024072184A1 (ko) * 2022-09-29 2024-04-04 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8546698B2 (en) * 2009-10-30 2013-10-01 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
WO2011102561A1 (ja) * 2010-02-22 2011-08-25 三洋電機株式会社 多層プリント配線基板およびその製造方法
US9287034B2 (en) * 2012-02-27 2016-03-15 Ibiden Co., Ltd. Printed wiring board, inductor component, and method for manufacturing inductor component
JP2014090080A (ja) * 2012-10-30 2014-05-15 Ibiden Co Ltd プリント配線板、プリント配線板の製造方法及び電子部品
US9351410B2 (en) * 2014-03-07 2016-05-24 Fujikura Ltd. Electronic component built-in multi-layer wiring board and method of manufacturing the same
US9443824B1 (en) 2015-03-30 2016-09-13 Qualcomm Incorporated Cavity bridge connection for die split architecture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024072184A1 (ko) * 2022-09-29 2024-04-04 엘지이노텍 주식회사 회로 기판 및 이를 포함하는 반도체 패키지

Also Published As

Publication number Publication date
US20220151071A1 (en) 2022-05-12
US20230180388A1 (en) 2023-06-08
CN114466509A (zh) 2022-05-10
US11602051B2 (en) 2023-03-07

Similar Documents

Publication Publication Date Title
JP6668403B2 (ja) ファン−アウト半導体パッケージ及びその製造方法
JP6912194B2 (ja) 電子部品パッケージ及びその製造方法
KR20220065550A (ko) 연결구조체 내장기판
US20230180388A1 (en) Printed circuit board with embedded bridge
KR20220086320A (ko) 연결구조체 내장기판
KR20220130916A (ko) 전자부품 내장기판
KR102045236B1 (ko) 팬-아웃 반도체 패키지
KR20220005236A (ko) 전자부품 내장기판
US11552009B2 (en) Printed circuit board
KR20210077373A (ko) 전자부품　내장기판
KR20220093425A (ko) 연결구조체 내장기판
KR20220033234A (ko) 인쇄회로기판 및 전자부품 내장기판
KR20210078952A (ko) 전자부품 내장기판
KR20210072939A (ko) 패키지 기판 및 이를 포함하는 멀티 칩 패키지
US20240147620A1 (en) Printed circuit board
US20230147912A1 (en) Printed circuit board
KR102671975B1 (ko) 전자부품 내장기판
US20230199956A1 (en) Printed circuit board and method for manufacturing the same
KR20220042603A (ko) 인쇄회로기판 및 이를 포함하는 전자부품 패키지
JP2024064950A (ja) プリント回路基板
KR20230090619A (ko) 인쇄회로기판
KR20210123817A (ko) 인쇄회로기판
KR20220075932A (ko) 인쇄회로기판
KR20220136869A (ko) 인쇄회로기판 및 이를 포함하는 전자부품 패키지
KR20230168426A (ko) 인쇄회로기판