KR102671975B1 - 전자부품 내장기판 - Google Patents

전자부품 내장기판 Download PDF

Info

Publication number
KR102671975B1
KR102671975B1 KR1020190106881A KR20190106881A KR102671975B1 KR 102671975 B1 KR102671975 B1 KR 102671975B1 KR 1020190106881 A KR1020190106881 A KR 1020190106881A KR 20190106881 A KR20190106881 A KR 20190106881A KR 102671975 B1 KR102671975 B1 KR 102671975B1
Authority
KR
South Korea
Prior art keywords
insulating layer
electronic component
layer
board
groove
Prior art date
Application number
KR1020190106881A
Other languages
English (en)
Other versions
KR20210026304A (ko
Inventor
함호형
심재성
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020190106881A priority Critical patent/KR102671975B1/ko
Priority to US16/681,110 priority patent/US11076488B2/en
Priority to CN202010079838.XA priority patent/CN112449481A/zh
Publication of KR20210026304A publication Critical patent/KR20210026304A/ko
Application granted granted Critical
Publication of KR102671975B1 publication Critical patent/KR102671975B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0156—Temporary polymeric carrier or foil, e.g. for processing or transferring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 개시는 바닥면을 갖는 홈부를 갖는 코어층, 상기 홈부의 바닥면 상에 상기 홈부의 바닥면과 이격되어 배치된 전자부품, 및 상기 코어층 상에 배치되며, 상기 전자부품의 적어도 일부를 덮는 절연층을 포함하며, 상기 절연층은, 상기 홈부의 바닥면 및 상기 전자부품 사이의 적어도 일부를 채우는 전자부품 내장기판에 관한 것이다.

Description

전자부품 내장기판{PRINTED CIRCUIT BOARD WITH EMBEDDED ELECTRONIC COMPONENT}
본 개시는 전자부품 내장기판에 관한 것이다.
최근 휴대폰, 테블릿 PC 등 휴대 가능한 전자기기는 높은 성능을 가지면서도 크기의 소형화 및 박형화가 요구된다. 이에 따라, 인쇄회로기판 내부에 수동소자 및 능동소자 등과 같은 전자부품을 내장하는 전자부품 내장기판에 대한 기술이 개발되고 있다.
본 개시의 여러 목적 중 하나는 워피지(Warpage) 발생 가능성을 저감 시킬 수 있는 전자부품 내장기판을 제공하는 것이다.
본 개시의 여러 목적 중 다른 하나는 단순화된 공정으로 제조된 전자부품 내장기판을 제공하는 것이다.
본 개시를 통하여 제안하는 여러 해결 수단 중 하나는, 바닥면을 갖는 홈부를 갖는 코어층, 상기 홈부의 바닥면 상에 상기 홈부의 바닥면과 이격되어 배치된 전자부품, 및 상기 코어층 상에 배치되며, 상기 전자부품의 적어도 일부를 덮는 절연층을 포함하며, 상기 절연층은, 상기 홈부의 바닥면 및 상기 전자부품 사이의 적어도 일부를 채우는 전자부품 내장기판을 제공하는 것이다.
본 개시의 여러 효과 중 일 효과로서, 워피지(Warpage) 발생 가능성을 저감 시킬 수 있는 전자부품 내장기판을 제공할 수 있다.
본 개시의 여러 효과 중 다른 효과로서, 단순화된 공정으로 제조된 전자부품 내장기판을 제공할 수 있다.
도 1은 일례에 따른 전자기기 시스템의 블록도의 예를 개략적으로 나타낸 것이다.
도 2는 일례에 따른 전자기기의 사시도를 개략적으로 나타낸 것이다.
도 3은 일례에 따른 전자부품 내장기판의 단면도를 개략적으로 나타낸 것이다.
도 4는 다른 일례에 따른 전자부품 내장기판의 단면도를 개략적으로 나타낸 것이다.
도 5는 다른 일례에 따른 전자부품 내장기판의 단면도를 개략적으로 나타낸 것이다.
도 6은 다른 일례에 따른 전자부품 내장기판의 단면도를 개략적으로 나타낸 것이다.
도 7 내지 도 9는 일례에 따른 전자부품 내장기판의 제조 공정 일부를 개략적으로 나타낸 것이다.
도 10은 일례에 따른 전자부품 내장기판에 반도체 패키지가 실장된 경우의 일례를 개략적으로 나타낸 단면도다.
이하, 첨부된 도면을 참조하여 본 개시에 대해 설명한다. 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장되거나 축소될 수 있다.
전자기기
도 1은 일례에 따른 전자기기 시스템의 블록도의 예를 개략적으로 나타낸 것이다.
도면을 참조하면, 전자기기(1000)는 메인보드(1010)를 수용한다. 메인보드(1010)에는 칩 관련부품(1020), 네트워크 관련부품(1030), 및 기타부품(1040) 등이 물리적 및/또는 전기적으로 연결되어 있다. 이들은 후술하는 다른 전자부품과도 결합되어 다양한 신호라인(1090)을 형성한다.
칩 관련부품(1020)으로는 휘발성 메모리(예컨대, DRAM), 비-휘발성 메모리(예컨대, ROM), 플래시 메모리 등의 메모리 칩; 센트랄 프로세서(예컨대, CPU), 그래픽 프로세서(예컨대, GPU), 디지털 신호 프로세서, 암호화 프로세서, 마이크로 프로세서, 마이크로 컨트롤러 등의 어플리케이션 프로세서 칩; 아날로그-디지털 컨버터, ASIC(application-specific IC) 등의 로직 칩 등이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 형태의 칩 관련 전자부품이 포함될 수 있음은 물론이다. 또한, 이들 전자부품(1020)이 서로 조합될 수 있음은 물론이다. 칩 관련부품(1020)은 상술한 칩이나 전자부품을 포함하는 패키지 형태일 수도 있다.
네트워크 관련부품(1030)으로는, Wi-Fi(IEEE 802.11 패밀리 등), WiMAX(IEEE 802.16 패밀리 등), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPS, GPRS, CDMA, TDMA, DECT, Bluetooth, 3G, 4G, 5G 및 그 이후의 것으로 지정된 임의의 다른 무선 및 유선 프로토콜들이 포함되며, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다수의 무선 또는 유선 표준들이나 프로토콜들 중의 임의의 것이 포함될 수 있다. 또한, 네트워크 관련부품(1030)이 칩 관련 전자부품(1020)과 더불어 서로 조합될 수 있음은 물론이다.
기타부품(1040)으로는, 고주파 인덕터, 페라이트 인덕터, 파워 인덕터, 페라이트 비즈, LTCC(low Temperature Co-Firing Ceramics), EMI(Electro Magnetic Interference) filter, MLCC(Multi-Layer Ceramic Condenser) 등이 포함된다. 다만, 이에 한정되는 것은 아니고, 이 외에도 기타 다른 다양한 용도를 위하여 사용되는 칩 부품 형태의 수동소자 등이 포함될 수 있다. 또한, 기타부품(1040)이 칩 관련 전자부품(1020) 및/또는 네트워크 관련 전자부품(1030)과 서로 조합될 수도 있음은 물론이다.
전자기기(1000)의 종류에 따라, 전자기기(1000)는 메인보드(1010)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품을 포함할 수 있다. 다른 전자부품의 예를 들면, 카메라 모듈(1050), 안테나 모듈(1060), 디스플레이(1070), 배터리(1080) 등이 있다. 다만, 이에 한정되는 것은 아니고, 오디오 코덱, 비디오 코덱, 전력 증폭기, 나침반, 가속도계, 자이로스코프, 스피커, 대량 저장 장치(예컨대, 하드디스크 드라이브), CD(compact disk), DVD(digital versatile disk) 등일 수도 있다. 이 외에도 전자기기(1000)의 종류에 따라 다양한 용도를 위하여 사용되는 기타 전자부품 등이 포함될 수 있음은 물론이다.
전자기기(1000)는, 스마트폰(smart phone), 개인용 정보 단말기(personal digital assistant), 디지털 비디오 카메라(digital video camera), 디지털 스틸 카메라(digital still camera), 네트워크 시스템(network system), 컴퓨터(computer), 모니터(monitor), 태블릿(tablet), 랩탑(laptop), 넷북(netbook), 텔레비전(television), 비디오 게임(video game), 스마트 워치(smart watch), 오토모티브(Automotive) 등일 수 있다. 다만, 이에 한정되는 것은 아니며, 이들 외에도 데이터를 처리하는 임의의 다른 전자기기일 수 있음은 물론이다.
도 2는 일례에 따른 전자기기의 사시도를 개략적으로 나타낸 것이다.
도면을 참조하면, 전자기기는, 예를 들면, 스마트폰(1100)일 수 있다. 스마트폰(1100)의 내부에는 메인보드(1110)가 수용되어 있으며, 이러한 메인보드(1110)에는 다양한 전자부품(1120)들이 물리적 및/또는 전기적으로 연결되어 있다. 또한, 카메라 모듈(1130) 및/또는 스피커(1140)와 같이 메인보드(1110)에 물리적 및/또는 전기적으로 연결되거나 그렇지 않을 수도 있는 다른 전자부품이 내부에 수용되어 있다. 전자부품(1120) 중 일부는 상술한 칩 관련부품일 수 있으며, 예를 들면, 반도체 패키지(1121)일 수 있으나, 이에 한정되는 것은 아니다. 반도체 패키지(1121)는 다층 전자부품 내장기판 형태의 패키지 기판 상에 반도체칩이나 수동부품과 같은 표면 실장 된 형태일 수 있으나, 이에 한정되는 것은 아니다. 한편, 전자기기는 반드시 스마트폰(1100)에 한정되는 것은 아니며, 상술한 바와 같이 다른 전자기기일 수도 있음은 물론이다.
전자부품 내장기판
도 3은 일례에 따른 전자부품 내장기판(100A)의 단면도를 개략적으로 나타낸 것이다.
도 3을 참조하면, 일례에 따른 전자부품 내장기판(100A)은 홈부(130H)를 갖는 코어층(130), 홈부(130H)의 바닥면(130F) 상에 홈부(130H)의 바닥면(130F)과 이격되어 배치된 전자부품(120), 코어층(130)의 홈부(130H)가 형성된 일면 상에 배치되며, 전자부품(120)의 적어도 일부를 덮는 제1절연층(111A), 제1절연층(111A) 상에 배치된 제2절연층(142A), 제1절연층(142A) 상에 배치된 제1배선층(142A), 제2절연층(142A) 및 제1배선층(142A) 상에 배치된 제1연결부재(150), 코어층(130)의 홈부(130H)가 형성된 일면의 반대면인 타면 상에 배치된 제3절연층(142B), 제3절연층(142B)상에 배치된 제2배선층(142B), 제3절연층(142B) 및 제2배선층(142B) 상에 배치된 제2연결부재(160), 제1절연층(141A)을 관통하며 전자부품(120) 및 제1배선층(142A)을 연결하는 비아(143), 및 제1절연층(111A), 코어층(130), 제1절연층(141B), 및 제2절연층(141B)을 관통하며 제1배선층(142A) 및 제2배선층(142B)을 연결하는 관통비아(144)를 포함한다.
제1절연층(111A)은 홈부(130H)의 적어도 일부를 채운다. 보다 구체적으로, 제1절연층(111A)는 전자부품(120) 및 홈부(130H)의 바닥면(130F) 사이의 공간을 채운다. 따라서, 전자부품(120)은 제1절연층(111A)에 의해 홈부(130H)의 바닥면(130F) 상에 홈부(130H)의 바닥면(130F)과 소정거리 이격되어 배치된다. 따라서, 전자부품(120) 및 홈부(130H) 바닥면(130F)은 서로 접하지 않는다.
다만, 홈부(130H)에 대응되는 부분의 적어도 일부에 전자부품(120)의 적어도 일부가 배치될 수 있다. 즉, 홈부(130H) 주위에서 제1절연층(111A) 및 코어층(130)이 접하는 경계면은 전자부품(120)의 상면 및 하면 사이의 레벨에 배치될 수 있다.
또한, 전자부품(120) 일면은 제1절연층(111A) 일면으로 노출될 수 있다. 전자부품(120) 및 홈부(130H) 바닥면(130F) 사이는 제1절연층(111A)으로 채워지므로, 전자부품(120)의 홈부(130H) 바닥면(130F)과 마주보는 면의 반대면이 제1절연층(111A) 일면으로 노출될 수 있다. 이 경우, 전자부품(120)의 홈부(130H) 바닥면(130F)과 마주보는 면 및 제1절연층(111A) 일면은 실질적으로 코플래너(co-planner)할 수 있다. 본 명세서에서 코플래너할 수 있다 함은, 완벽히 동일한 공면을 이루는 것뿐 아니라, 대략 코플래너한 공면을 이루는 것을 포함하는 의미이다.
한편, 도면에 도시된 바와 같이, 홈부(130H) 주위에서 코어층(130)의 두께는 제1절연층(111A)의 두께보다 두꺼울 수 있다.
이하, 일례에 따른 전자부품 내장기판(100A)의 각 구성에 대하여 보다 자세히 설명한다.
제1절연층(111A)의 재료는 특별히 한정되지는 않으며, 절연성을 갖는 물질이라면 어느 것이든 사용 가능하다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지에 무기 필러 및/또는 유리 섬유(Glass Cloth, Glass Fabric) 등의 보강재가 더 포함된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
이 때, 부분 확대도를 참조하면, 제1절연층(111A) 형성 재료가 무기 필러 및/또는 유리 섬유 등의 보강재를 포함하는 경우, 후술하는 공정에 따라, 보강재는 홈부(130H)는 채우지 않을 수 있다. 따라서, 홈부(130H) 이외의 영역에 배치된 제1절연층(111A)만이 보강재를 포함하고, 홈부(130H) 영역은 무기 필러 및 유리 섬유 등의 보강재를 제외한 수지만을 포함할 수 있다. 즉, 보강재는 제1절연층(111A)이 코어층(130)과 홈부(130H) 주위에서 접하는 면인 제1절연층(111A) 일면 및 그 반대면인 타면 사이에 배치될 수 있다.
전자부품(120)은 적층 세라믹 커패시터(MLCC: Multi Layer Ceramic Capacitor) 또는 파워 인덕터(PI: Power Inductor) 등의 수동부품일 수 있으며, 집적회로(IC: Integrated Circuit) 다이(Die)와 같은 능동부품일 수도 있다. 전자부품(120)은 전극패드 또는 전극부(120P)를 포함할 수 있다.
코어층(130)의 재료는 특별히 한정되지는 않으며, 절연성을 갖는 물질이라면 어느 것이든 사용 가능하다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지에 무기 필러 및/또는 유리 섬유(Glass Cloth, Glass Fabric) 등의 보강재가 더 포함된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
제1절연층(111A) 및 코어층(130)은 동일한 재료로 구성될 수 있다. 즉, 제1절연층(111A) 및 코어층(130)은 단일 재료로 구성될 수 있다. 이 경우, 단일 재료가 열공정을 거치면서 나타나는 열적 거동 및 특성을 예측할 수 있으며, 복합 재료를 사용하는 경우에 비하여 워피지(Warpage) 발생 가능성이 저감된 유리한 특성을 가질 수 있다.
홈부(130H)의 형상은 특별히 제한되지 않는다. 일례로 홈부(130H)는 사각기둥 형상, 측면이 경사진 사각 기둥 형상, 원기둥 형상, 측면이 경사진 원기둥 형상 등을 가질 수 있으나 이에 제한되는 것은 아니다.
홈부(130H)는 바닥면(130F)을 가질 수 있다. 본 명세서에서 바닥면(130F)은 반드시 평평한 면만을 의미하는 것은 아니며, 경사지거나 굴곡진 면을 포함하는 의미이다. 한편, 바닥면(130F)은 홈부(130H)에서 실질적으로 깊이가 가장 깊은 부분일 수 있다. 다만, 바닥면(130F)이 경사지거나 굴곡진 형상을 갖는 경우, 바닥면(130F)의 깊이는 측정 지점마다 동일하지 않을 수 있다.
제2절연층 및 제3절연층(141A, 141B) 각각의 재료는 특별히 한정되지는 않으며, 절연성을 갖는 물질이라면 어느 것이든 사용 가능하다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지에 무기 필러 및/또는 유리 섬유(Glass Cloth, Glass Fabric) 등의 보강재가 더 포함된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
제2절연층 및 제3절연층(141A, 141B)은 제1절연층(111A) 및/또는 코어층(130)과 동일한 물질을 포함할 수 있다.
제1배선층 및 제2배선층(142A, 142B) 각각의 형성 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 제1배선층 및 제2배선층(142A, 142B)은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면 데이터 신호 등을 포함한다. 또한, 비아 패드 등을 포함한다.
비아(143)의 형성 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 비아(143)는 도전성 물질로 완전히 충전된 것일 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 비아(143)의 형상은 테이퍼 형상, 원통 형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
관통비아(144)의 형성 재료 역시 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 관통비아(144)는 도전성 물질로 완전히 충전된 것일 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 관통비아(144)가 도전성 물질이 비아의 벽을 따라 형성된 것인 경우, 비아의 벽 내부는 절연물질 등으로 채워질 수 있다. 또한, 관통비아(144)의 형상은 테이퍼 형상, 원통 형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
제1연결부재(150)는 제1절연층(151A), 제1절연층(151A) 상에 배치된 제1재배선층(152A), 제1절연층(151A)을 관통하며, 제1배선층(142A) 및 제1배선층(152A)을 연결하는 제1비아(153A), 제1절연층(151A) 상에 배치되며 제1재배선층(152A)을 덮는 제2절연층, 제2절연층(151B) 상에 배치된 제2재배선층(152B), 제2절연층을 관통하며 제1배선층(152A) 및 제2재배선층(152B)을 연결하는 제1비아(153B)를 포함한다.
그러나 이에 한정되는 것은 아니며, 통상의 기술자가 설계 가능한 범위 내에서 얼마든지 변경 가능하다. 즉, 제1연결부재(150) 포함된 절연층, 재배선층, 및 비아의 수는 도면에 도시된 것보다 많을 수도 적을 수도 있다.
제1 내지 제2절연층(151A, 151B) 각각의 재료는 특별히 한정되지는 않으며, 절연성을 갖는 물질이라면 어느 것이든 사용 가능하다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지에 무기 필러 및/또는 유리 섬유(Glass Cloth, Glass Fabric) 등의 보강재가 더 포함된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
제1 내지 제2절연층(151A, 151B)의 경계는 각각의 절연층의 재료 및 공정 등에 따라 서로 구분되지 않을 수 있다. 즉, 적층 공정 중에 제1절연층 및 제2절연층(151A, 151B)이 서로 일체화되거나 경계면이 불분명해져 완성된 전자부품 내장기판 구조에서 육안으로 그 경계면을 확인하기 어려울 수 있다.
제1 내지 제2재배선층(152A, 152B) 각각의 형성 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 제1 내지 제2재배선층(152A, 152B)은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함한다.
제1 내지 제2비아(153A, 153B) 각각의 형성 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 제1 내지 제2비아(153A, 153B) 각각은 도전성 물질로 완전히 충전된 것일 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 제1 내지 제2비아(153A, 153B) 각각의 형상은 테이퍼 형상, 원통 형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
제2연결부재(160)는 제1절연층(161A), 제1절연층(161A) 상에 배치된 제1재배선층(162A), 제1절연층을 관통하며 제2배선층(142B) 및 제1재배선층(162A)을 연결하는 제1비아(163A), 제1절연층(161A) 상에 배치되며 제1재배선층(161B)을 덮는 제2절연층(161B), 제2절연층(161B) 상에 배치된 제1재배선층(161B), 제2절연층(161B)을 관통하며 제1재배선층(161B) 및 제1재배선층(161B)을 연결하는 제2비아(163B)를 포함한다.
다만, 제2연결부재(160)는 구성은 이에 한정되는 것은 아니며, 통상의 기술자가 설계 가능한 범위 내에서 얼마든지 변경이 가능하다. 즉, 제2연결부재(160)는에 포함된 절연층, 재배선층, 및 비아의 수는 도면에 도시된 것보다 많을 수도 적을 수도 있다.
제1 내지 제2절연층(161A, 161B) 각각의 재료는 특별히 한정되지는 않으며, 절연성을 갖는 물질이라면 어느 것이든 사용 가능하다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지에 무기 필러 및/또는 유리 섬유(Glass Cloth, Glass Fabric) 등의 보강재가 더 포함된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
제1절연층 및 제2절연층(161A, 161B)의 경계는 각각의 절연층의 재료 및 공정 등에 따라 서로 구분되지 않을 수 있다. 즉, 적층 공정 중에 제1절연층 및 제2절연층(161A, 161B) 이 서로 일체화되거나 경계면이 불분명해져 완성된 전자부품 내장기판 구조에서 육안으로 그 경계면을 확인하기 어려울 수 있다.
제1 내지 제2재배선층(162A, 162B) 각각의 형성 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 제1 내지 제2재배선층(162A, 162B)은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함한다.
제1 내지 제2비아(163A, 163B) 각각의 형성 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 제1 내지 제2비아(163A, 163B) 각각은 도전성 물질로 완전히 충전된 것일 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 제1 내지 제2비아(163A, 163B) 각각의 형상은 테이퍼 형상, 원통 형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
한편, 제1연결부재(150) 및 제2연결부재(160)에 포함된 절연층 및/또는 배선층의 수는 동일할 수 있다. 즉, 코어층(130) 및 제1절연층(111A)을 기준으로 양면에 형성된 절연층 및/또는 배선층의 수는 동일할 수 있다. 이와 같이 절연층 및/또는 배선층이 대칭 형태로 양면 빌드업(Build-Up)되는 경우, 워피지(Warpage) 개선 측면에서 유리한 효과를 가질 수 있다.
도 4는 다른 일례에 따른 전자부품 내장기판(100B)의 단면도를 개략적으로 나타낸 것이다.
도 4를 참조하면, 다른 일례에 따른 전자부품 내장기판(100B)은 상술한 일례에 따른 전자부품 내장기판(110A)에 있어서, 홈부(130H) 바닥면(130F)의 모서리가 라운드 형상을 갖는다.
이와 같이, 홈부(130H) 바닥면(130F)의 모서리가 라운드 형상을 갖는 경우, 후술하는 공정에서 제1절연층(111A)가 홈부(130H)를 채우기에 유리하다. 뿐만 아니라, 보이드(Void) 발생 가능성 또한 저감될 수 있다. 자세한 공정은 후술한다.
그 외에 다른 내용은 일례에 따른 전자부품 내장기판(100A)에서 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 5는 다른 일례에 따른 전자부품 내장기판(100C)의 단면도를 개략적으로 나타낸 것이다.
도 5를 참조하면, 다른 일례에 따른 전자부품 내장기판(100C)은, 일례에 따른 전자부품 내장기판(100A)에서 전자부품(120) 일면은 제1절연층(111A) 일면 상으로 돌출된다. 또한, 제1절연층(111A) 외에 전자부품(120)의 적어도 일부를 덮는 복수의 절연층(111B, 111C), 복수의 재배선층(112A, 112B, 112C), 및 복수의 비아(113A, 113B, 113C)가 더 배치될 수 있다.
예를 들면, 다른 일례에 따른 전자부품 내장기판(100C)은 제1절연층(111A) 상에 배치된 제1재배선층(112A), 제1절연층(111A)을 관통하며 제1배선층(142A) 및 제1재배선층(112A)을 연결하는 제1비아(113A), 제1절연층(111A) 상에 배치되며 제1재배선층(112A)을 덮는 제2절연층(111B), 제2절연층(111B) 상에 배치된 제2재배선층(112B), 제2절연층(111B) 을 관통하며 제1재배선층(112A) 및 제2재배선층(112B)을 연결하는 제2비아(113B), 제2절연층(111B) 상에 배치되며 제2재배선층(112B)을 덮는 제3절연층(111C), 제3절연층(111C) 상에 배치된 제3재배선층(112C), 제3절연층(111C)을 관통하며 제2재배선층(112B) 및 제3재배선층(112C)을 연결하는 제3비아(113C)를 포함할 수 있다. 제3비아(113C)는 또한 전자부품(120) 및 제3재배선층(112C)을 연결할 수도 있다.
그러나 이에 한정되는 것은 아니며, 통상의 기술자가 설계 가능한 범위 내에서 얼마든지 변경 가능하다. 즉, 제1절연층(111A) 상에 배치되거나 제1절연층(111A)에 매립된 복수의 절연층, 재배선층, 및 비아의 수는 도면에 도시된 것보다 많을 수도 적을 수도 있다.
제1배선층(142A) 및 제2배선층(142B)은 각각 코어층(130) 양측 상에 배치될 수 있으며, 관통비아(144)는 코어층(130)을 관통하여, 제1배선층(142A) 및 제2배선층(142B)을 연결할 수 있다.
한편, 도면에 도시되지는 않았으나, 필요한 경우 일례에 따른 전자부품 내장기판(100A)과 같이, 코어층(130) 및 제2연결부재(160) 사이에 배치된 제2절연층(142B)을 더 포함할 수도 있다. 이 경우, 제2배선층(141B)은 제2절연층(142B) 상에 배치될 수 있으며, 관통비아(144)는 제2절연층(142B)을 더 관통할 수 있다.
제1 내지 제3절연층(111A, 111B, 111C) 각각의 재료는 특별히 한정되지는 않으며, 절연성을 갖는 물질이라면 어느 것이든 사용 가능하다. 예를 들면, 에폭시 수지와 같은 열경화성 수지, 폴리이미드와 같은 열가소성 수지, 또는 이들 수지에 무기 필러 및/또는 유리 섬유(Glass Cloth, Glass Fabric) 등의 보강재가 더 포함된 수지, 예를 들면, 프리프레그(prepreg), ABF(Ajinomoto Build-up Film), FR-4, BT(Bismaleimide Triazine) 등이 사용될 수 있다. 필요에 따라서는, 감광성 절연(Photo Imagable Dielectric: PID) 수지를 사용할 수도 있다.
제1 내지 제3절연층(111A, 111B, 111C)의 경계는 각각의 절연층의 재료 및 공정 등에 따라 서로 구분되지 않을 수 있다. 즉, 적층 공정 중에 제1 내지 제3절연층(111A, 111B, 111C)이 서로 일체화되거나 경계면이 불분명해져 완성된 전자부품 내장기판 구조에서 육안으로 그 경계면을 확인하기 어려울 수 있다.
제1 내지 제3재배선층(112A, 112B, 112C) 각각의 형성 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 제1 내지 제3재배선층(112A, 112B, 112C)은 설계 디자인에 따라 다양한 기능을 수행할 수 있다. 예를 들면, 그라운드(GrouND: GND) 패턴, 파워(PoWeR: PWR) 패턴, 신호(Signal: S) 패턴 등을 포함할 수 있다. 여기서, 신호(S) 패턴은 그라운드(GND) 패턴, 파워(PWR) 패턴 등을 제외한 각종 신호, 예를 들면 데이터 신호 등을 포함한다. 또한, 비아 패드, 접속단자 패드 등을 포함한다.
제1 내지 제3비아 (113A, 113B, 113C) 각각의 형성 재료는 구리(Cu), 알루미늄(Al), 은(Ag), 주석(Sn), 금(Au), 니켈(Ni), 납(Pb), 티타늄(Ti), 또는 이들의 합금 등의 도전성 물질이 사용될 수 있다. 제1 내지 제3비아 (113A, 113B, 113C) 각각은 도전성 물질로 완전히 충전된 것일 수 있으며, 또는 도전성 물질이 비아의 벽을 따라 형성된 것일 수도 있다. 또한, 제1 내지 제3비아 (113A, 113B, 113C) 각각의 형상은 테이퍼 형상, 원통 형상 등 당해 기술분야에 공지된 모든 형상이 적용될 수 있다.
그 외에 다른 내용은 일례에 따른 전자부품 내장기판(100A)에서 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 6은 다른 일례에 따른 전자부품 내장기판(100D)의 단면도를 개략적으로 나타낸 것이다.
도 6을 참조하면, 다른 일례에 따른 전자부품 내장기판(100D)은 상술한 일례에 따른 전자부품 내장기판(110C)에 있어서, 홈부(130H) 바닥면(130F)의 모서리가 라운드 형상을 갖는다.
이와 같이, 홈부(130H) 바닥면(130F)의 모서리가 라운드 형상을 갖는 경우, 후술하는 공정에서 제1절연층(111A)가 홈부(130H)를 채우기에 유리하다. 뿐만 아니라, 보이드(Void) 발생 가능성 또한 저감될 수 있다. 자세한 공정은 후술한다.
그 외에 다른 내용은 일례에 따른 전자부품 내장기판(100A, 100C)에서 설명한 바와 실질적으로 동일한바, 자세한 설명은 생략한다.
도 7 내지 도 9는 일례에 따른 전자부품 내장기판(100A)의 제조 공정 일부를 개략적으로 나타낸 것이다.
도 7을 참조하면, 먼저 코어부재(130)를 준비한 다음, 코어부재(130)에 홈부(130H)를 형성한다. 홈부(130H) 형성은 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법 등에 의하여 수행될 수 있다. 다만, 이에 한정되는 것은 아니며 홈부(130H)는 기계적 드릴 및/또는 레이저 드릴 등으로 형성할 수도 있다. 기계적 드릴 및/또는 레이저 드릴을 사용하여 홈부(130H)를 형성한 경우에는, 과망간산염법 등의 디스미어 처리를 수행해서 홈부(130H) 내의 수지 스미어를 제거한다. 필요한 경우, 코어부재의 홈부(130H)가 형성되는 부분 주위에 마스크(210)를 덮고 홈부(130H)를 형성한 후 마스크(210)를 제거하는 공정을 포함할 수 있다.
한편, 홈부(130H) 바닥면(130F)의 모서리는 도면과 같이 각진 구조가 아닌, 라운드 형상을 가질 수 있다. 전술한 바와 같이, 홈부(130H) 바닥면(130F)의 모서리가 라운드 형상을 갖는 경우, 후술하는 공정에서 제1절연층(111A) 형성 물질이 홈부(130H)를 채우기에 유리하다. 뿐만 아니라, 보이드(Void) 발생 가능성 또한 저감될 수 있다.
도 8을 참조하면, 제1절연층(111A)를 준비한 다음 제1절연층(111A)를 관통하는 관통부(110H)를 형성한다. 관통부(110H)는 기계적 드릴 및/또는 레이저 드릴로 형성할 수 있다. 다만, 이에 한정되는 것은 아니며, 연마용 입자를 이용하는 샌드 블라스트법, 플라스마를 이용한 드라이 에칭법 등에 의하여 수행될 수도 있다. 기계적 드릴 및/또는 레이저 드릴을 사용하여 형성한 경우에는, 과망간산염법 등의 디스미어 처리를 수행해서 관통부(110H) 내의 수지 스미어를 제거한다.
한편, 제1절연층(111A) 형성 재료는 미경화 상태 또는 반경화 상태일 수 있다. 이 경우, 미경화 상태 또는 반경화 상태의 제1절연층(111A) 형성 재료가 제1절연층(111A)의 관통부(110H) 및 코어층(130)의 홈부(130H)로 흘러 관통부(110H) 및 홈부(130H)를 채울 수 있다. 이 때, 제1절연층(111A) 형성 재료가 무기 필러 및/또는 유리 섬유 등의 보강재를 포함하는 경우, 보강재는 홈부(130H)를 채우지 않거나, 관통부(110H) 및 홈부(130H)를 채우지 않을 수 있다. 따라서, 홈부(130H) 이외의 영역, 또는 관통부(110H) 및 홈부(130H) 이외의 영역에 배치된 제1절연층(111A)만이 보강재를 포함하고, 홈부(130H) 영역, 또는 관통부(110H) 및 홈부(130H) 영역은 무기 필러 및 유리 섬유 등의 보강재를 제외한 수지만을 포함할 수 있다. 예를 들면, 보강재는 제1절연층(111A)이 코어층(130)과 홈부(130H) 주위에서 접하는 면인 제1절연층(111A) 일면 및 그 반대면인 타면 사이에 배치될 수 있다.
다음으로, 제1절연층(111A)의 일측에 점착필름(220)을 부착한다. 점착필름(220)은 제1절연층(111A)를 고정할 수 있으면 어느 것이나 사용이 가능하며, 제한되지 않는 일례로서 공지의 테이프 등이 사용될 수 있다. 공지의 테이프의 예로서는 열처리에 의해 부착력이 약화되는 열처리 경화성 접착 테이프, 자외선 조사에 의해 부착력이 약화되는 자외선 경화성 접착 테이프 등을 들 수 있다.
다음으로, 제1절연층(111A)의 관통부(110H) 내에 전자부품(120)을 배치한다. 예를 들면, 관통부(110H) 내의 점착필름(220) 상에 전자부품(120)을 부착하는 방법으로 이를 배치한다. 이 때, 전자부품(120)은 관통부(110H) 내에 제1절연층(111A)과 소정거리 이격되어 배치될 수 있다.
도 9를 참조하면, 관통부(110H) 내에 전자부품(120)이 배치된 제1절연층(111A) 및 홈부(130H)가 형성된 코어층(130)을 적층한다. 전술한 바와 같이, 제1절연층(111A)형성 재료는 적층 전 미경화 상태 또는 반경화 상태일 수 있으며, 적층 후 경화될 수 있다. 따라서 제1절연층(111A)의 형성 재료가 관통부(110H) 및 코어층(130)의 홈부(130H)로 흘러 관통부(110H) 및 홈부(130H)를 채울 수 있다.
다음으로, 제1절연층(111A)의 일측에 부착된 점착필름(220)을 박리한다. 박리 방법은 특별히 제한되지 않으며, 공지의 방법으로 수행이 가능하다. 예를 들면, 점착필름(220)으로 열처리에 의해 부착력이 약화되는 열처리 경화성 접착 테이프, 자외선 조사에 의해 부착력이 약화되는 자외선 경화성 접착 테이프 등을 사용한 경우에는, 점착필름(220)을 열처리하여 부착력을 약화시킨 이후에 수행하거나, 또는 점착필름(220)에 자외선을 조사하여 부착력을 약화시킨 이후에 수행할 수 있다.
필요한 경우, 도면에 도시한 바와 같이, 제2절연층(141A) 및 제3절연층(141B)을 각각 제1절연층(111A) 및 코어층(130) 상에 추가로 적층할 수 있다.
한편, 제품 설계 또는 사용자의 요구 등에 따라 필요한 경우, 필요한 기판 두께를 맞추기 위하여 다수의 절연층 및 접착층 등 상이한 재료를 적층하여 전자부품 내장기판을 형성하는 경우를 생각해볼 수 있다.
이와 같이, 적층 재료가 상이한 물질로 구성되는 경우, 복수의 물질이 복합적으로 갖는 열적 특성을 해석 및 예측하기 어려워 기판의 워피지(Warpage)를 제어하기 어려운 단점이 있다. 뿐만 아니라, 다수의 절연층 및 접착층 등의 적층 재료를 적층하기 위한 전처리 공정이 필요할 수 있으며, 공정이 복잡해짐에 따라 공정 시간 및 비용이 증가할 수 있다.
반면, 일례에 따른 전자부품 내장기판의 제조 공정을 거치는 경우, 홈부를 갖는 코어층의 두께를 조절하는 것 만으로, 제품 설계 또는 사용자의 요구 등에 부합하는 두께를 갖는 전자부품 내장기판을 제공할 수 있다. 또한, 코어층 및 절연층이 동일한 재료로 구성되는 경우, 단일 재료가 열공정을 거치면서 나타나는 열적 거동 및 특성을 예측할 수 있으며, 복합 재료를 사용하는 경우에 비하여 워피지(Warpage) 발생 가능성이 저감된 유리한 특성을 가질 수 있다. 또한, 전처리 공정이 상대적으로 단순화될 수 있어, 공정 시간 및 비용 절감이 가능하다.
한편, 도면에 도시하지 않았으나, 필요에 따라 제1배선층(141A), 제2배선층(141B), 관통비아(144), 제1연결부재(150), 제2연결부재(160) 등을 더 형성할 수 있음은 물론이다. 이들의 형성 방법은 특별히 제한되지 않으며, 공지의 방법을 사용할 수 있다.
또한, 일례에 따른 전자부품 내장기판(100A)의 제조 공정은 통상의 기술자가 실시 가능한 범위 내에서 변경이 가능하다. 예를 들면, 각 구성의 제조 순서 및/또는 제조 방법을 변경하여 실시할 수 있을 것이다.
도 10은, 전자부품 내장기판(100A)에 반도체 패키지가 실장된 경우의 일례를 개략적으로 나타낸 단면도다.
도면을 참조하면, 본 개시에 따른 상술한 전자부품 내장기판(100A, 100B, 100C, 100D)을 이용하는 경우, 인터포저(320) 상에 제1 내지 제3반도체칩(311, 312, 313)이 실장되어 서로 전기적으로 연결된 반도체 패키지(300)이 수동부품 내장기판(100A, 100B, 100C, 100D)상에 실장되며, 이때 내장된 전자부품(120)은 매우 짧은 전기적 경로로 반도체 패키지(300)의 제1 내지 제3반도체칩(311, 312, 313)과 전기적으로 연결될 수 있다.
제1반도체칩(311)은 ASIC(Application Specific Integrated Circuit) 일 수 있고, 제2 및 제3반도체칩(312, 313)은 HBM(High Bandwidth Memory)일 수 있으나, 이에 한정되는 것은 아니다.
본 개시에서 연결된다는 의미는 직접 연결된 것뿐만 아니라, 접착제 층 등을 통하여 간접적으로 연결된 것을 포함하는 개념이다. 또한, 전기적으로 연결된다는 의미는 물리적으로 연결된 경우와 연결되지 않은 경우를 모두 포함하는 개념이다. 또한, 제1, 제2 등의 표현은 한 구성요소와 다른 구성요소를 구분 짓기 위해 사용되는 것으로, 해당 구성요소들의 순서 및/또는 중요도 등을 한정하지 않는다. 경우에 따라서는 권리범위를 벗어나지 않으면서, 제1 구성요소는 제2 구성요소로 명명될 수도 있고, 유사하게 제2 구성요소는 제1 구성요소로 명명될 수도 있다.
본 개시에서 사용된 일례라는 표현은 서로 동일한 실시예를 의미하지 않으며, 각각 서로 다른 고유한 특징을 강조하여 설명하기 위해서 제공된 것이다. 그러나, 상기 제시된 일례들은 다른 일례의 특징과 결합되어 구현되는 것을 배제하지 않는다. 예를 들어, 특정한 일례에서 설명된 사항이 다른 일례에서 설명되어 있지 않더라도, 다른 일례에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 일례에 관련된 설명으로 이해될 수 있다.
본 개시에서 사용된 용어는 단지 일례를 설명하기 위해 사용된 것으로, 본 개시를 한정하려는 의도가 아니다. 이때, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.

Claims (16)

  1. 바닥면을 갖는 홈부를 갖는 코어층;
    상기 홈부의 바닥면 상에 상기 홈부의 바닥면과 이격되어 배치된 전자부품; 및
    상기 코어층 상에 배치되며, 상기 전자부품의 적어도 일부를 덮는 제1절연층; 를 포함하며,
    상기 제1절연층은, 상기 홈부의 바닥면 및 상기 전자부품 사이의 적어도 일부를 채우고,
    상기 전자부품과 상기 홈부의 바닥면 사이에 배치된 제1 절연층의 일부분의 조성비와 상기 코어층 상에 배치된 제1 절연층의 일부분의 조성비는 실질적으로 상이한,
    전자부품 내장기판.
  2. 제1항에 있어서,
    상기 전자부품의 상기 홈부의 바닥면과 마주보는 면의 반대면은 상기 제1절연층의 일면으로 노출된,
    전자부품 내장기판.
  3. 제2항에 있어서,
    상기 전자부품의 상기 홈부의 바닥면과 마주보는 면의 반대면 및 상기 제1절연층의 일면은 실질적으로 코플래너한,
    전자부품 내장기판.
  4. 제1항에 있어서,
    상기 홈부의 바닥면의 모서리는 라운드 형상을 갖는,
    전자부품 내장기판.
  5. 제1항에 있어서,
    상기 홈부 주위에서 상기 코어층의 두께는 상기 제1절연층의 두께보다 두꺼운,
    전자부품 내장기판.
  6. 제1항에 있어서,
    상기 제1절연층은 보강재를 포함하는,
    전자부품 내장기판.
  7. 제6항에 있어서,
    상기 보강재는 무기 필러 및 유리 섬유를 포함하는,
    전자부품 내장기판.
  8. 제6항에 있어서,
    상기 보강재는 상기 홈부 주위에서 상기 코어층과 접하는 상기 제1절연층의 일면 및 상기 제1절연층 일면의 반대면인 타면 사이에 배치된,
    전자부품 내장기판.
  9. 제1항에 있어서,
    상기 홈부 주위에서 상기 코어층 및 상기 제1절연층이 접하는 경계면은 상기 전자부품의 상면 및 하면 사이의 레벨에 위치하는,
    전자부품 내장기판.
  10. 제1항에 있어서,
    상기 제1절연층 상에 배치되며, 상기 전자부품과 연결된 제1재배선층을 포함하는 제1연결부재; 를 더 포함하는,
    전자부품 내장기판.
  11. 제10항에 있어서,
    상기 코어층 상에 배치되며, 제2재배선층을 포함하는 제2연결부재; 를 더 포함하는,
    전자부품 내장기판.
  12. 제11항에 있어서,
    상기 코어층 및 상기 제1절연층을 관통하며, 상기 제1재배선층 및 상기 제2재배선층을 연결하는 제1관통비아; 를 더 포함하는,
    전자부품 내장기판.
  13. 제1항에 있어서,
    상기 전자부품의 상기 홈부의 바닥면과 마주보는 면의 반대면은 상기 제1절연층의 일면 상으로 돌출된,
    전자부품 내장기판.
  14. 제13항에 있어서,
    상기 제1절연층 상에 배치되며, 상기 전자부품의 적어도 일부를 덮는 제2절연층;
    상기 제2절연층 상에 배치되며, 상기 전자부품과 연결된 제3재배선층; 을 더 포함하는,
    전자부품 내장기판.
  15. 제14항에 있어서,
    상기 코어층 상에 배치되며, 제4재배선층을 포함하는 제3연결부재; 를 더 포함하는,
    전자부품 내장기판.
  16. 제15항에 있어서,
    상기 코어층을 관통하며, 상기 제3재배선층 및 상기 제4재배선층을 연결하는 제2관통비아; 를 더 포함하는,
    전자부품 내장기판.
KR1020190106881A 2019-08-29 2019-08-29 전자부품 내장기판 KR102671975B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190106881A KR102671975B1 (ko) 2019-08-29 2019-08-29 전자부품 내장기판
US16/681,110 US11076488B2 (en) 2019-08-29 2019-11-12 Board having electronic component embedded therein
CN202010079838.XA CN112449481A (zh) 2019-08-29 2020-02-04 嵌有电子组件的板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190106881A KR102671975B1 (ko) 2019-08-29 2019-08-29 전자부품 내장기판

Publications (2)

Publication Number Publication Date
KR20210026304A KR20210026304A (ko) 2021-03-10
KR102671975B1 true KR102671975B1 (ko) 2024-06-05

Family

ID=74680327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190106881A KR102671975B1 (ko) 2019-08-29 2019-08-29 전자부품 내장기판

Country Status (3)

Country Link
US (1) US11076488B2 (ko)
KR (1) KR102671975B1 (ko)
CN (1) CN112449481A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040014317A1 (en) * 2000-09-25 2004-01-22 Hajime Sakamoto Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US20110291293A1 (en) * 2003-04-01 2011-12-01 Imbera Electronics Oy Method for manufacturing an electronic module and an electronic module
US20180315674A1 (en) * 2017-04-26 2018-11-01 Powertech Technology Inc. Package process method including disposing a die within a recess of a one-piece material

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4544989A (en) * 1980-06-30 1985-10-01 Sharp Kabushiki Kaisha Thin assembly for wiring substrate
US5745984A (en) * 1995-07-10 1998-05-05 Martin Marietta Corporation Method for making an electronic module
KR101084525B1 (ko) 1999-09-02 2011-11-18 이비덴 가부시키가이샤 프린트배선판 및 그 제조방법
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
CN101102642B (zh) * 2000-02-25 2010-11-10 揖斐电株式会社 多层印刷电路板
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
KR100789530B1 (ko) * 2006-11-20 2007-12-28 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
KR100916697B1 (ko) 2007-08-30 2009-09-11 트리포드 테크놀로지 코포레이션 수동소자가 직접 내장된 인쇄회로기판의 제작방법
DE112013004495T5 (de) * 2012-09-14 2015-06-11 Ps5 Luxco S.A.R.L. Halbleiterbauelement und Verfahren zum Herstellen eines Halbleiterbauelements
CN205093051U (zh) * 2013-05-14 2016-03-16 株式会社村田制作所 部件内置基板以及通信模块
KR102171021B1 (ko) * 2014-03-14 2020-10-28 삼성전자주식회사 회로기판 및 반도체 패키지 제조방법
KR101696705B1 (ko) * 2015-01-30 2017-01-17 주식회사 심텍 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
KR20210076586A (ko) * 2019-12-16 2021-06-24 삼성전기주식회사 전자부품 내장기판

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040014317A1 (en) * 2000-09-25 2004-01-22 Hajime Sakamoto Semiconductor element, method of manufacturing semiconductor element, multi-layer printed circuit board, and method of manufacturing multi-layer printed circuit board
US20110291293A1 (en) * 2003-04-01 2011-12-01 Imbera Electronics Oy Method for manufacturing an electronic module and an electronic module
US20180315674A1 (en) * 2017-04-26 2018-11-01 Powertech Technology Inc. Package process method including disposing a die within a recess of a one-piece material

Also Published As

Publication number Publication date
CN112449481A (zh) 2021-03-05
KR20210026304A (ko) 2021-03-10
US20210068259A1 (en) 2021-03-04
US11076488B2 (en) 2021-07-27

Similar Documents

Publication Publication Date Title
JP6668403B2 (ja) ファン−アウト半導体パッケージ及びその製造方法
CN107230666B (zh) 扇出型半导体封装件
JP6912194B2 (ja) 電子部品パッケージ及びその製造方法
KR102015335B1 (ko) 전자부품 패키지 및 그 제조방법
KR102019353B1 (ko) 팬-아웃 센서 패키지 및 이를 포함하는 광학방식 지문센서 모듈
JP6443893B2 (ja) ファン−アウト半導体パッケージ
KR102017635B1 (ko) 팬-아웃 반도체 패키지
KR102008343B1 (ko) 팬-아웃 반도체 패키지
KR102019351B1 (ko) 전자 부품 패키지 및 그 제조방법
KR102586890B1 (ko) 반도체 패키지
KR102632363B1 (ko) 브리지 내장기판 및 반도체 패키지
KR102045236B1 (ko) 팬-아웃 반도체 패키지
KR20210081530A (ko) 전자부품 내장기판
KR20220065550A (ko) 연결구조체 내장기판
KR20220005236A (ko) 전자부품 내장기판
KR20220015011A (ko) 인쇄회로기판 및 전자부품 내장기판
KR102671975B1 (ko) 전자부품 내장기판
KR20220062913A (ko) 브리지 내장기판
KR20220033234A (ko) 인쇄회로기판 및 전자부품 내장기판
KR20210079034A (ko) 전자부품 내장기판
KR20210077373A (ko) 전자부품　내장기판
KR20210076589A (ko) 전자부품 내장기판
KR102613241B1 (ko) 기판 구조체 및 이를 포함하는 반도체 패키지
US20240147620A1 (en) Printed circuit board
US20240196533A1 (en) Printed circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right