JP6912194B2 - 電子部品パッケージ及びその製造方法 - Google Patents

電子部品パッケージ及びその製造方法 Download PDF

Info

Publication number
JP6912194B2
JP6912194B2 JP2016251220A JP2016251220A JP6912194B2 JP 6912194 B2 JP6912194 B2 JP 6912194B2 JP 2016251220 A JP2016251220 A JP 2016251220A JP 2016251220 A JP2016251220 A JP 2016251220A JP 6912194 B2 JP6912194 B2 JP 6912194B2
Authority
JP
Japan
Prior art keywords
electronic component
wiring portion
conductive pattern
frame
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016251220A
Other languages
English (en)
Other versions
JP2017130649A (ja
Inventor
ホ バエク、ヨン
ホ バエク、ヨン
クン キム、サン
クン キム、サン
ジェオン キム、エ
ジェオン キム、エ
エアン リー、ジェ
エアン リー、ジェ
ホーン チョイ、ジェ
ホーン チョイ、ジェ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2017130649A publication Critical patent/JP2017130649A/ja
Application granted granted Critical
Publication of JP6912194B2 publication Critical patent/JP6912194B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H01L2224/21—Structure, shape, material or disposition of high density interconnect preforms of an individual HDI interconnect
    • H01L2224/215—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24265—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)

Description

本発明は、電子部品パッケージ及びその製造方法に関するものである。
電子部品パッケージは、電子部品を回路基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）、例えば、電子機器のメインボードなどに電気的に接続する一方で、外部の衝撃から電子部品を保護するなどの機能を有する。一方、最近の電子部品に関する技術開発の主なトレンドの一つは、部品のサイズを縮小することである。よって、パッケージの分野でも、小型電子部品などのニーズが急増するにつれて、小型のサイズを有しながら、複数のピンを実現することが求められている。
上記のような技術的要求に適するために提示されたパッケージ技術の一つが、ウェハ上に形成された電子部品の電極パッドの再配線を用いるウェハレベルパッケージ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ：ＷＬＰ）である。ウェハレベルパッケージには、ファン−インウェハレベルパッケージ（ｆａｎ−ｉｎ ＷＬＰ）及びファン−アウトウェハレベルパッケージ（ｆａｎ−ｏｕｔ ＷＬＰ）がある。特にファン−アウトウェハレベルパッケージの場合、小型のサイズを有しながら、複数のピンを実現可能であることが有用であるため、最近活発に開発されている。
一方、このようなパッケージを製造する場合、製造不良の有無を選別するための電気検査が必要となる。従来は、ＩＣチップなどの電子部品を実装した後、電気検査を行うことが一般的であった。このように電子部品を実装した状態で電気検査をする場合は、製造不良が発生すると、パッケージを構成する配線層の他に電子部品まで使用できなくなる。これは、メーカーにとって非常に大きな損失をもたらす要因となる。
本発明の一目的は、複数の電子部品を含んでいてもコンパクトな構造を提供することができ、さらに、電子部品を実装する前に配線部に対する電気検査が可能であることにより製造効率が大幅に向上することができる電子部品パッケージを提供することにある。
本発明の他の目的は、上述の電子部品パッケージを効率的に製造することができる製造方法を提供することにある。
上述の課題を解決するための方法として、本発明は、一実施形態を通じて電子部品パッケージの新たな構造を提案する。具体的には、絶縁層、上記絶縁層に形成された導電性パターン、及び上記絶縁層を貫通して上記導電性パターンと連結された導電性ビアをそれぞれ含む第１及び第２配線部と、上記第１及び第２配線部の間に配置され、一つ以上の貫通孔と上記第１及び第２配線部を電気的に連結する導電性連結部を有するフレームと、上記貫通孔に囲まれるように配置され、上記第１配線部と接続された電子部品と、を含み、上記第１配線部の導電性パターンのうち上記電子部品側に形成されたパターンは上記第１配線部の絶縁層に埋め込まれた形態で提供される。
本発明の一実施形態が提供する電子部品パッケージを用いることにより、パッケージのサイズを減らすことができ、複数の電子部品を用いる場合でも高い活用性を有することができる。また、電子部品を実装する前に電気検査が可能になるようにすることにより、製造効率を顕著に向上させることができる。さらに、本発明の一実施形態の製造方法を用いることにより、上述の電子部品パッケージを効率的に製造することができる。
電子機器システムの例を概略的に示すブロック図である。 電子機器に適用された電子部品パッケージの例を概略的に示す図面である。 電子部品パッケージの一例を概略的に示す断面図である。 本発明の一実施形態による電子部品パッケージの製造方法を概略的に示す図面である。 本発明の一実施形態による電子部品パッケージの製造方法を概略的に示す図面である。 本発明の一実施形態による電子部品パッケージの製造方法を概略的に示す図面である。 本発明の一実施形態による電子部品パッケージの製造方法を概略的に示す図面である。 本発明の一実施形態による電子部品パッケージの製造方法を概略的に示す図面である。 本発明の他の実施形態による電子部品パッケージ及びその製造方法を概略的に示す図面である。 本発明の他の実施形態による電子部品パッケージ及びその製造方法を概略的に示す図面である。 本発明の他の実施形態による電子部品パッケージ及びその製造方法を概略的に示す図面である。 本発明の他の実施形態による電子部品パッケージ及びその製造方法を概略的に示す図面である。 電子部品パッケージの他の例を概略的に示す断面図である。
以下では、添付の図面を参照し、本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために誇張されることがある。
また、本発明を明確に説明すべく、図面において説明と関係ない部分は省略し、様々な層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。さらに、明細書全体において、ある構成要素を「含む」というのは、特に反対である記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
電子機器
図１は電子機器システムの例を概略的に示すブロック図である。図面を参照すると、電子機器１０００はメインボード１０１０を収容する。メインボード１０１０には、チップ関連部品１０２０、ネットワーク関連部品１０３０、及びその他の部品１０４０などが物理的及び／または電気的に連結される。これらは、後述する他の部品とも結合して様々な信号ライン１０９０を形成する。
チップ関連部品１０２０としては、揮発性メモリ（例えば、ＤＲＡＭ）、非揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリなどのメモリチップと、セントラルプロセッサ（例えば、ＣＰＵ）、グラフィックスプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラなどのアプリケーションプロセッサチップと、アナログ−デジタルコンバータ、ＡＳＩＣ（ａｐｐｌｉｃａｔｉｏｎ−ｓｐｅｃｉｆｉｃ ＩＣ）などのロジックチップなどが含まれるが、これに限定されるものではなく、これ以外にもその他の形態のチップ関連部品が含まれることはもちろんである。また、これらチップ関連部品１０２０が互いに組み合わせられることももちろんである。
ネットワーク関連部品１０３０としては、Ｗｉ−Ｆｉ（ＩＥＥＥ ８０２．１１ファミリーなど）、ＷｉＭＡＸ（ＩＥＥＥ ８０２．１６ファミリーなど）、ＩＥＥＥ ８０２．２０、ＬＴＥ（ｌｏｎｇ ｔｅｒｍ ｅｖｏｌｕｔｉｏｎ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＤＰＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＳ、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、ブルートゥース（登録商標）（Ｂｌｕｅｔｏｏｔｈ（登録商標））、３Ｇ、４Ｇ、５Ｇ及びその後継となる標準規格として指定された任意の他の無線プロトコル及び有線プロトコルが含まれるが、これに限定されるものではなく、これ以外にもその他の複数の無線標準プロトコルまたは有線標準またはプロトコルのうちの任意のものが含まれることはもちろんである。また、これらネットワーク関連部品１０３０が上述のチップ関連部品１０２０とともに互いに組み合わせられることももちろんである。
その他の部品１０４０としては、高周波インダクタ、フェライトインダクタ、パワーインダクタ、フェライトビーズ、ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−Ｆｉｒｉｎｇ Ｃｅｒａｍｉｃｓ）、ＥＭＩ（Ｅｌｅｃｔｒｏ Ｍａｇｎｅｔｉｃ Ｉｎｔｅｒｆｅｒｅｎｃｅ）フィルター（ｆｉｌｔｅｒ）、ＭＬＣＣ（Ｍｕｌｔｉ−Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃｏｎｄｅｎｓｅｒ）などが含まれるが、これに限定されるものではなく、これ以外にもその他の多様な用途のために用いられる受動部品などが含まれることはもちろんである。また、これら部品１０４０が上述のチップ関連部品１０２０及び／またはネットワーク関連部品１０３０とともに互いに組み合わせられることももちろんである。
電子機器１０００の種類により、電子機器１０００はメインボード１０１０に物理的及び／または電気的に連結されるか、または連結されない他の部品を含むことができる。この他の部品は、例えば、カメラ１０５０、アンテナ１０６０、ディスプレイ１０７０、バッテリー１０８０、オーディオコーデック（図示せず）、ビデオコーデック（図示せず）、電力増幅器（図示せず）、羅針盤（図示せず）、加速度計（図示せず）、ジャイロスコープ（図示せず）、スピーカー（図示せず）、大量貯蔵装置（例えば、ハードディスクドライブ）（図示せず）、ＣＤ（ｃｏｍｐａｃｔ ｄｉｓｋ）（図示せず）、及びＤＶＤ（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｋ）（図示せず）などを含むが、これに限定されるものではなく、この他にも電子機器１０００の種類によって多様な用途のために用いられるその他の部品などが含まれることはもちろんである。
電子機器１０００は、スマートフォン（ｓｍａｒｔ ｐｈｏｎｅ）、個人用情報端末（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ）、デジタルビデオカメラ（ｄｉｇｉｔａｌ ｖｉｄｅｏ ｃａｍｅｒａ）、デジタルスチルカメラ（ｄｉｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、ネットワークシステム（ｎｅｔｗｏｒｋ ｓｙｓｔｅｍ）、コンピュータ（ｃｏｍｐｕｔｅｒ）、モニター（ｍｏｎｉｔｏｒ）、タブレット（ｔａｂｌｅｔ）、ラップトップ（ｌａｐｔｏｐ）、ネットブック（ｎｅｔｂｏｏｋ）、テレビジョン（ｔｅｌｅｖｉｓｉｏｎ）、ビデオゲーム（ｖｉｄｅｏ ｇａｍｅ）、スマートウォッチ（ｓｍａｒｔ ｗａｔｃｈ）などであってよい。但し、これに限定されるものではなく、これらの他にもデータを処理する任意の他の電子機器であることはもちろんである。
図２は電子機器に適用された電子部品パッケージの例を概略的に示す図面である。電子部品パッケージは、上述のような様々な電子機器１０００に多様な用途で適用される。例えば、スマートフォン１１００の本体１１０１の内部にはメインボード１１１０が収容され、上記メインボード１１１０には様々な電子部品１１２０が物理的及び／または電気的に連結される。また、カメラ１１３０のようにメインボード１１１０に物理的及び／または電気的に連結されてもされなくてもよい他の部品が本体１１０１内に収容される。このとき、上記電子部品１１２０のうちの一部は上述のようなチップ関連部品であってよく、電子部品パッケージ１００は、例えば、そのうちアプリケーションプロセッサであってよいが、これに限定されるものではない。
電子部品パッケージ及びその製造方法
図３は電子部品パッケージの一例を概略的に示す断面図である。本実施形態による電子部品パッケージ１００は、第１配線部１１０、フレーム１２０、電子部品１３０、及び第２配線部１４０を主な構成要素として含む。
第１配線部１１０は、電子部品１３０の実装領域として提供され、電子部品１３０と電気的に連結される。第１配線部１１０は、絶縁層１１１、導電性パターン１１２、及び導電性ビア１１３を含んで構成され、電子部品１３０の配線構造を再配線する機能などを行うことができる。図１には、一例として、第１配線部１１０が多層構造を有するように示されているが、必要に応じて、単層の配線部で構成されることもできる。また、設計事項に応じて、より多くの層を有することもできる。
絶縁層１１１に含まれることができる絶縁物質としては、エポキシ樹脂のような熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、またはこれらにガラス繊維または無機フィラーなどの補強材が含浸された樹脂、例えば、プリプレグ（ｐｒｅｐｒｅｇ）、ＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）、ＦＲ−４、ＢＴ（Ｂｉｓｍａｌｅｉｍｉｄｅ Ｔｒｉａｚｉｎｅ）樹脂などを用いることができる。また、絶縁物質として光硬化性物質（ＰＩＤ）を用いる場合は、絶縁層１１１をより薄く形成することができ、微細なパターンをより容易に実現することができる。第１配線部１１０において各層をなす絶縁層１１１は、互いに同一の物質からなっていてもよく、必要に応じて、互いに異なる物質からなっていてもよい。絶縁層１１１の厚さも、特に限定されず、例えば、導電性パターン１１２を除いた各層の厚さは５μｍ〜２０μｍ程度、導電性パターン１１２の厚さを考えると１５μｍ〜７０μｍ程度であってよい。
導電性パターン１１２は、配線パターン及び／またはパッドパターンの役割を果たす。形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、またはこれらの合金などの導電性物質を用いることができる。導電性パターン１１２は、該層の設計デザインに応じて様々な機能を行うことができる。例えば、再配線パターンとして、グランド（Ｇｒｏｕｎｄ）パターン、パワー（Ｐｏｗｅｒ）パターン、信号（Ｓｉｇｎａｌ）パターンなどの役割を行うことができる。ここで、信号パターンは、グランドパターン、パワーパターンなどを除いた各種信号、例えば、データ信号などを含む。また、パッドパターンとして、ビアパッド、外部接続端子パッドなどの役割を行うことができる。導電性パターン１１２の厚さも、特に限定されず、例えば、１０μｍ〜５０μｍ程度であってよい。
本実施形態の場合、第１配線部１１０の導電性パターン１１２のうち電子部品１３０側に形成された導電性パターンＰは、絶縁層１１１に埋め込まれる形態で提供される。この場合、絶縁層１１１に埋め込まれた導電性パターン１１２は、電子部品１３０と直接連結されたものであってよい。これに加えて、電子部品１３０と直接連結された導電性パターンＰと同一のレベルにある導電性パターン１１２、即ち、フレーム１２０と直接連結されたものなどを含んでもよい。このような埋め込みパターンＰの場合、突出した形態のパターンと比較して隣接する他のパターンと短絡する可能性がより低いため、比較的狭い間隔で形成することができる。即ち、導電性パターン１１２のうち絶縁層に埋め込まれた導電性パターンＰは、絶縁層に埋め込まれていない導電性パターンよりもさらに小さいピッチを実現することができる。このように埋め込みパターンＰによって微細なパターンの実現が可能である。これにより、電子部品１３０などの実装密度の向上やパッケージのスリム化などの長所を提供する。
一方、導電性パターン１１２のうち絶縁層１１１の外部に露出した導電性パターン、例えば、電子部品１３０と接続された導電性パターンには、必要に応じて表面処理層をさらに形成することができる。上記表面処理層は、当該技術分野で公知のものであれば特に限定されるものではなく、例えば、電解金めっき、無電解金めっき、ＯＳＰまたは無電解スズめっき、無電解銀めっき、無電解ニッケルめっき／置換金めっき、ＤＩＧめっき、ＨＡＳＬなどによって形成することができる。
導電性ビア１１３は、互いに異なる層として形成された導電性パターン１１２などを互いに電気的に連結させ、その結果、パッケージ１００内に電気的経路を形成する。導電性ビア１１３も、形成物質としては、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、またはこれらの合金などの導電性物質を用いることができる。導電性ビア１１３も、導電性物質で完全に充電された導電性ビアであってよく、または導電性物質がビアの壁に沿って形成された導電性ビアであってもよい。また、形状が下面に行くほど直径が小さくなるテーパ状や、下面に行くほど直径が大きくなる逆テーパ状、円筒状など、当該技術分野で公知のすべての形状を適用することができる。
フレーム１２０は、パッケージ１００の支持機能などを実現するための部材である。これにより、剛性を維持するとともに、厚さの均一性を確保することができる。フレーム１２０は一つ以上の貫通孔を備え、電子部品１３０は上記貫通孔内に位置する。フレーム１２０を構成する物質は、特に制限されず、成形樹脂やプリプレグ（ｐｒｅｐｒｅｇ）、ひいては、金属、セラミック系の物質を用いることができる。例えば、後述するように、フレーム１２０は、プリプレグに孔を加工した後、第１配線部１１０と接合することができる。このために、これらの間には接着層１２３が介在することができる。この場合、接着層１２３は、プリプレグ、半田レジストなどを含む物質からなることができる。
本実施形態の場合、フレーム１２０には、これを貫通して第１及び第２配線部１１０、１４０と連結された導電性連結部１２２を形成することができる。一例として、図３に示すように、フレーム１２０の導電性連結部１２２は、第１配線部１１０の導電性パターン１１２、及びフレーム１２０の上部及び下部に形成された導電性パターン１２１と連結された形態で提供されることができる。導電性連結部１２２は、フレーム１２０に孔加工を行った後、これを充填するようにめっきなどの工程を用いるか、または導電性ポストの形態などで実現することができる。一方、形状の面において、図３に示された形態のように、導電性連結部１２２は、フレーム１２０の上部表面および下部表面から内部に行くほど幅が狭くなる形状を有することができる。このような導電性連結部１２２の形態は、フレーム１２０の上部及び下部にそれぞれ孔加工を行うことで得ることができるもので、製造工程と関連して後述するように、フレーム１２０を第１配線部１１０に接合する方式に適した形態である。
電子部品１３０は、様々な能動部品（例えば、ダイオード、真空管、トランジスタなど）または受動部品（例えば、インダクタ、コンデンサ、抵抗器など）であってよい。または、数百〜数百万個以上の素子が一つのチップ内に集積化した集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）チップであってよい。必要に応じて、集積回路は、フリップチップの形態でパッケージングされた電子部品であってもよい。集積回路チップは、例えば、セントラル・プロセッサ・ユニット（例えば、ＣＰＵ）、グラフィックスプロセッサ（例えば、ＧＰＵ）、デジタル信号プロセッサ、暗号化プロセッサ、マイクロプロセッサ、マイクロコントローラなどのアプリケーションプロセッサチップであってよいが、これに限定されるものではではない。この場合、図３には、第１配線部１１０上に一つの電子部品１３０が実装された形態が示されているが、二つ以上の部品を用いることもできる。
電子部品１３０は、第１配線部１１０と電気的に連結される一つ以上の電極パッド１３１を含むことができる。図３に示された例のように、電子部品１３０は、これに備えられた電極パッドが第１配線部１１０に対向する状態で実装されることができる。電子部品１３０は、第１配線部１１０によって再配線されることができる。このために、第１配線部１１０の導電性パターン１１２、及び半田などの接着性電気連結部１３２がその間に介在することができる。また、電子部品１３０の安定的な実装のために、電子部品１３０と第１配線部１１０との間には、アンダーフィル樹脂や絶縁性エポキシなどからなる接着部１３３が介在することができる。但し、このような接着部１３３は、実施形態に応じて適切に変形したり除外したりするることができる。一方、電子部品１３０の断面における厚さは、特に限定されず、電子部品１３０の種類に応じて異なり得る。例えば、電子部品が集積回路チップの場合は１００μｍ〜４８０μｍ程度であってよいが、これに限定されるものではない。
封止材（ｅｎｃａｐｓｕｌａｎｔ）１３４は、電子部品１３０などを保護するための部材で、フレーム１２０の貫通孔に充填される。電子部品の保護機能を行うことができれば、封止材１３４をなす物質は特に限定される必要がない。封止材１３４は、例えば、エポキシ樹脂のような熱硬化性樹脂、ポリイミドなどの熱可塑性樹脂、これらにガラス繊維や無機フィラーなどの補強材が含浸された樹脂、例えば、プリプレグ、ＡＢＦ、ＦＲ−４、ＢＴ、ＰＩＤ樹脂などを用いることができる。また、封止材１３４は、未硬化状態の樹脂フィルムを第１配線部１１０上に積層した後、硬化させることにより得ることができる。または、これらの方法の他にも、ＥＭＣなどの公知の成形方法を用いることができることはもちろんである。
一方、封止材１３４には、電磁波遮断のために、必要に応じて導電性粒子が含まれることができる。導電性粒子は、電磁波遮断が可能な物質であればいかなる物質をも用いることができる。例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、半田（ｓｏｌｄｅｒ）などで形成することができるが、これは一例に過ぎず、特にこれに限定されるものではない。
第２配線部１４０は、電子部品１３０及びフレーム１２０上に配置され、その上に追加の電子部品やパッケージなどを配置することができる。第１配線部１１０と同様に、第２配線部１４０は、絶縁層１４１、導電性パターン１４２、及び導電性ビア１４３を含む。第２配線部１４０は、その下部及び上部に位置する電子部品やパッケージ、その他の素子などを電気的に連結することができる。また、場合によっては、上部に配置された部品の電気配線を再配線する機能を実現することもできる。この場合、第２配線部１４０は、第１配線部１１０よりも薄く形成することができる。例えば、図３に示された形態のように、第１配線部１１０は、第２配線部１４０よりも多くの数の絶縁層１１１が積層された形態であってよい。但し、これは本発明において必須な事項ではない。
第１配線部１１０の下部、また、図示していないが第２配線部１４０の上部には、外部からの物理的及び化学的影響などから保護することができる外部層１５０が備えられることができる。この場合、外部層１５０は、導電性パターン１１２、１４２のうち少なくとも一部を露出させる開口部を有することができる。外部層１５０を形成する物質は、特に限定されず、例えば、半田レジストを用いることができる。その他にも、第１及び第２配線部１１０、１４０の絶縁層と同一の物質を用いることができる。また、外部層１５０は、単層であることが一般的であるが、必要に応じて多層で構成することもできる。
本実施形態において必須の構成ではないが、電子部品パッケージ１００の下部には接続端子１５１が備えられることができる。接続端子１５１は、電子部品パッケージ１００を外部と物理的及び／または電気的に連結させるための構成で、例えば、電子部品パッケージ１００は、接続端子１５１を通じて電子機器のメインボードに実装される。接続端子１５１は、外部層１５０に形成された開口部を通じて導電性パターン１１２と連結される。これにより、電子部品１３０などとも電気的に連結される。接続端子１５１は、導電性物質、例えば、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、半田（ｓｏｌｄｅｒ）などで形成することができるが、これは一例に過ぎず、材質が特にこれに限定されるものではない。接続端子１５１は、ランド（ｌａｎｄ）、ボール（ｂａｌｌ）、ピン（ｐｉｎ）などであってよい。接続端子１５１は、多重層または単一層から形成されることができる。多重層で形成される場合は銅ピラー（ｐｉｌｌａｒ）及び半田を含むことができ、単一層で形成される場合はスズ−銀半田や銅を含むことができるが、これは同様に一例に過ぎず、これに限定されるものではない。
一方、外部の接続端子１５１の一部は、ファン−アウト（ｆａｎ−ｏｕｔ）領域に配置することができる。ファン−アウト（ｆａｎ−ｏｕｔ）領域とは、電子部品が配置された領域を外れる領域を意味する。即ち、一例による電子部品パッケージ１００はファン−アウト（ｆａｎ−ｏｕｔ）パッケージである。ファン−アウト（ｆａｎ−ｏｕｔ）パッケージは、ファン−イン（ｆａｎ−ｉｎ）パッケージに比べて信頼性に優れ、複数のＩ／Ｏ端子の実装が可能であり、３Ｄ接続（３Ｄ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）が容易である。また、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）パッケージ、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）パッケージなどと比較して、別の基板なしで電子機器への実装が可能であるため、パッケージの厚さを薄く製造することができ、価格競争力に優れる。
上述の電子部品パッケージ１００の場合、複数の電子部品をコンパクトなサイズの単一のパッケージに実現することができる。さらに、電子部品を実装する前に部分的な電気検査を行うのに適した構造である。これにより、パッケージの構成要素のうち、相対的に価格が高い電子部品１３０の不要な消費を減らすことができる。即ち、電子部品１３０を実装した後、電気検査を行う場合は、電子部品ではなく配線部に不良が発生しても、電子部品を使用できなくなるという問題があった。以下、本発明の上述の構造を有する電子部品パッケージの製造方法を説明する。製造方法に対する説明を通じて上述の実施例や変形された例によるパッケージ構造がさらに明確に理解されることができる。
図４〜図８は本発明の一実施形態による電子部品パッケージの製造方法を概略的に示す図面である。
まず、図４に示された例のように、貫通孔Ｈを有するフレーム１２０を設ける。このために、ＣＣＬ（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｅ）などを用いることができる。より具体的には、フレーム１２０に孔加工を行い、これを導電性物質で充填して導電性連結部１２２を形成する工程や、金属薄膜をパターニングして導電性パターン１２１を形成する工程、フレーム１２０に貫通孔Ｈを形成する工程などを行う。ここで、フレーム１２０に孔加工を行う工程の場合、フレーム１２０の上下部それぞれにレーザーや機械的な加工方法を用いることができる。同様に、電子部品を収容する領域として提供される貫通孔Ｈは、フレーム１２０をレーザーや機械加工して形成することができる。
図４の工程とは別にまたは同時に、図５に示された例のように、第１サポート１６０上に第１配線部１１０を形成する。第１サポート１６０は、厚さが比較的薄い第１配線部１１０を操作（Ｈａｎｄｌｉｎｇ）するための部材であり、第１配線部１１０を支持することができる機能を実現可能な部材であれば、特に採用されることができる物質が制限されるものではない。第１サポート１６０は、多層構造であってよく、後続工程で第１配線部１１０と容易に除去されることができるように異形層や金属層などを含むことができる。本実施形態の場合、第１サポート１６０が第１配線部１１０と結合した状態で、第１配線部１１０に対する電気検査が行われることができる。具体的には、図５に示された例のように、第１配線部１１０の上部の導電性パターン１１２に検査用治具１７１を連結することができる。この場合、検査用治具１７１は複数のチップ１７２を備え、複数のチップ１７２は導電性パターン１１２の少なくとも一部に対応する位置に配置することができる。電子部品を実装する前に電気検査を行うことにより、第１配線部１１０の不良の有無を事前に確認することができるため、電子部品の不要な消費を最小限に抑えることができる。即ち、本検査過程で不良と判定された第１配線部１１０は、廃棄されるかまたは他の目的のためにリサイクルされることができ、後続工程を行わないことにより工程コストを削減することができる。このような第１配線部１１０は、電気検査のためにディジーチェーンのような付加的な構造を備えることができる。これにより、第１サポート１６０が下部に接合された状態でも、第１配線部１１０の上部を通じて電気検査が可能である。
一方、第１配線部１１０を実現するために、絶縁層１１１、導電性パターン１１２、導電性ビア１１３を意図する形状に適するように形成し、これを必要な回数だけ繰り返すことができる。具体的には、絶縁層１１１を形成する方法は公知の方法で可能であり、例えば、ラミネートしてから硬化させる方法、塗布及び硬化させる方法などで形成することができる。ラミネート方法としては、例えば、高温で一定の時間加圧した後、減圧して室温まで冷やすホットプレスした後、コールドプレスで冷やして作業ツールを分離する方法などを用いることができる。塗布方法としては、例えば、スキージでインクを塗布するスクリーン印刷法、インクを霧化して塗布する方式のスプレー印刷法などを用いることができる。硬化は、後続工程でフォトリソグラフィ工法などを利用するために完全には硬化させないように乾燥する処理であってよい。
次に、図６に示された例のように、第１配線部１１０を第２サポート１６１に接合し、第１サポート１６０は第１配線部１１０から分離する。具体的には、図５を基準に第１配線部１１０の上部に第２サポート１６１を配置した後、下部の第１サポート１６０を分離する。図６はこれを１８０°回転させて示したものである。第１配線部１１０に他のサポート１６１を接合する理由は、第１配線部１１０の上部に露出した導電性パターン１１２を埋め込みパターンＰの形態で実現し、その上に電子部品を配置するためである。
その後、図７に示された例のように、図４と関連して説明したフレーム１２０と第１配線部１１０を連結する。具体的には、第１配線部１１０上にフレーム１２０を配置し、これらを互いに接合する。この場合、フレーム１２０は、貫通孔Ｈが、電子部品が配置される埋め込みパターンＰに対応する領域に配置されるように位置を調整することができる。
第１配線部１１０とフレーム１２０を接合するために非導電性物質などからなる接着層１２３をこれらの間に介在させることができる。但し、接着層１２３なしで直接接合されることもできる。また、本実施形態では、フレーム１２０に貫通孔を形成した状態で第１配線部１１０と接合した例を挙げて説明するが、場合によっては、第１配線部１１０に接合した状態でフレーム１２０を孔加工することもできる。
続いて、図８に示された例のように、第１配線部１１０上に電子部品１３０を配置して実装する。この場合、電子部品１３０は、電極パッド１３１が第１配線部１１０に対向するように配置することができる。実装のために提供されることができる接着性電気連結部１３２及び接着部１３３に対する具体的な説明は省略する。電子部品１３０の実装後に、貫通孔に充填されるように封止材１３４を形成する。封止材１３４を形成する例として、未硬化状態の樹脂フィルムを第１配線部１１０上に積層した後、これを硬化させるか、またはＥＭＣモールドなどの方法を用いることができる。
一方、フレーム１２０を取り付けた状態で第２サポート１６１を除去することができる。さらに、当業界で用いられるエッチング及びデスミア（ｄｅｓｍｅａｒ）工程などを適切に活用することができる。但し、第２サポート１６１は、必ず本段階で除去される必要はなく、後続工程またはそれより先に削除されることもできる。
次に、フレーム１２０上に第２配線部１４０を形成して、図３に示された形態の電子部品パッケージ１００を得ることができる。第２配線部１４０は、一層以上の絶縁層１４１、絶縁層１４１に形成された導電性パターン１４２、及び絶縁層１４１を貫通する導電性ビア１４３を含み、上述の第１配線部１１０と同一の方法で得ることができる。
一方、図示してはいないが、パッケージ１００の性能向上や追加機能の拡大などのために、第２配線部１４０上に追加の電子部品やパッケージなどを配置することができる。このような付加的な電子部品などの配置を通じて、いわゆるＰＯＰ（Ｐａｃｋａｇｅ Ｏｎ Ｐａｃｋａｇｅ）構造を得ることができる。
以下、図９〜図１２を参照して、本発明の他の実施形態による電子部品パッケージの構造及びその製造方法を説明する。本実施形態は、フレームに貫通孔及び導電性連結部を形成する方法などで前の実施形態と異なるか、またはより具体的に示したもので、特に矛盾する点がない場合は前の実施形態にも適用することができる。より具体的には、ＣＣＬを加工してフレームを実現した前の実施形態とは異なり、本実施形態では、複数の層の絶縁層、例えば、プリプレグを積層する通常の基板工程を利用してフレームを形成することができる。
まず、図９に示された例のように、第１サポート２６０上にエッチング阻止層２６４を形成する。本実施形態において、第１サポート２６０は、その表面に離型層２６１及び金属薄膜２６２を含む形態である。但し、第１サポート２６０に備えられた異形層２６１及び金属薄膜２６２は除外することもできる。エッチング阻止層２６４は、Ｎｉなどをめっきして形成することができる。このために、適切な形状のマスク層２６３を利用することができる。この場合、後続過程でエッチング阻止層２６４を容易に除去するために、第１サポート２６０とエッチング阻止層２６４との間には離型層を介在させることもできる。
後述するように、エッチング阻止層２６４は、フレームに貫通孔を形成する過程で、導電性パターンなどに及ぼす被害を最小限に抑えるための被覆層である。その形状は、電子部品が実装される領域を考えて決定することができる。実施例によっては、エッチング阻止層２６４がパッケージの貫通孔の周辺領域に残る可能性があるが、電気的接続のために提供されたものではないため、電子部品とは電気的に分離された状態とすることができる。
次に、図１０に示された例のように、先に加工された第１サポート２６０上にフレーム２２０、これに備えられる導電性パターン２２１、及び導電性連結部２２２などを形成する。本実施形態の場合、フレーム２２０は、多層構造を有し、例えば、プリプレグなどを複数積層して得ることができる。この場合、図１０に示すように、導電性連結部２２２は多層構造のフレーム２２０の各層をそれぞれ貫通するように形成され、各層の導電性連結部２２２は上部から下部に行くほど幅が狭くなる形状を有することができる。このような導電性連結部２２２の形状は、前の実施形態とは異なり、各層別に積層、孔加工、導電性物質の充填などの過程が行われるにつれて順次得ることができる。
一方、図１０の下部に示すように、フレーム２２０を形成した後は、第１サポート２６０を除去する。また、金属薄膜２６２をパターニングして導電性パターン２２１の形態に形成することができる。
その後、図１１に示された例のように、フレーム２２０上に第１配線部２１０を形成する。この場合、第１配線部２１０は、図１０を基準にフレーム２２０の下面に形成された形態で、図１１と図１０は互いに反転された状態である。第１配線部２１０は、複数の絶縁層２１１、導電性パターン２１２、及び導電性ビア２１３を含む。続いて、第１配線部２１０上に第２サポート２６５を配置する。第２サポート２６５は、表面に離型層２６６及び金属薄膜２６７を含むことができる。追加のサポート２６５を利用することにより後続する貫通孔の形成工程などを容易に行うことができる。但し、実施形態によっては、第２サポート２６５を使用せずに後続工程を行うこともできる。
次に、図１２に示された例のように、レーザー加工などを利用してフレーム２２０に貫通孔Ｈを形成する。このために、再び前の構造を反転させることができる。レーザー加工後には、エッチング阻止層２６４を除去する。上述のように、エッチング阻止層２６４の下部に異形層を介在させた場合は、より容易にエッチング阻止層２６４を除去することができる。この場合、上述のように、レーザーなどを適用する際に、エッチング阻止層２６４は、パッケージ内の他の構成、例えば、導電性パターン２１２などに及ぼす被害を最小限に抑えることができ、図１２に示すように、貫通孔Ｈの周辺領域に残る可能性がある。この場合、本実施形態で必須の事項ではないが、エッチング阻止層２６４は電子部品とは電気的に分離されることができる。
一方、エッチング阻止層２６４が除去されて露出した第１配線部２１０の導電性パターンＰは、絶縁層２１１に埋め込められた形態を有する。上述のように、このような埋め込みパターンＰは、電子部品の実装密度を高め、パッケージのスリム化などに役立つことができる。
貫通孔Ｈを形成して電子部品が配置される領域を設けた後は、前の実施形態と同一の工程を利用して電子部品パッケージを実現することができる。具体的には、貫通孔Ｈに電子部品を配置して埋め込みパターンＰと電気的に連結する。但し、電子部品が必ずしも埋め込みパターンＰとだけ連結される必要はなく、他の形態の導電性パターンと連結されるようにすることもできる。その後、モールディング部や第２配線部などを形成することにより、電子部品パッケージを得ることができる。また、パッケージを完成する前に、第２サポート２６５を除去することができる。この場合、金属薄膜２６７をパターニングすることができる。
図１３は電子部品パッケージの他の例を概略的に示す断面図である。本実施形態による電子部品パッケージ１００'の場合、前の実施形態とは異なり、追加の電子部品１８０をさらに含み、図１３に示された形態のように、このような電子部品１８０は第１配線部１１０'に埋め込まれることができる。追加の電子部品１８０の場合、必須の事項ではないが、比較的サイズが小さい受動素子、例えば、キャパシタなどがこれに該当することができる。受動素子を第１配線部１１０'内に配置することにより、素子の実装面積が減少してパッケージの全体のサイズを減らすことができる。また、キャパシタなどを下部に配置することにより、電流経路が短くなるためパッケージの電気特性を向上させることができる。下部に受動素子を配置する場合、上部には能動素子を配置することができる。第１配線部１１０'内に電子部品１８０を埋め込む方法は、絶縁層１１１の積層時に電子部品１８０を配置し、これを絶縁層１１１で覆う方式を利用することができる。また、この他にも電子部品１８０を収容するコアを採用することもでき、このようなコアの上部及び下部に絶縁層１１１を積層して電子部品１８０の埋め込み構造を実現することができる。
以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有するものには明らかである。
１００、１００' 電子部品パッケージ
１１０、１１０'、２１０ 第１配線部
１１１、１４１、２１１ 絶縁層
１１２、１２１、１４２、２１２ 導電性パターン
１１３、１４３、２１３ 導電性ビア
１２２、２２２ 導電性連結部
１２３ 接着層
１２０、２２０ フレーム
１３０、１８０ 電子部品
１３１ 電極パッド
１３２ 接着性電気連結部
１３３ 接着部
１３４ 封止材
１４０ 第２配線部
１５０ 外部層
１５１ 接続端子
１６０、１６１、２６０、２６５ サポート
２６１、２６６ 離型層
２６２、２６７ 金属薄膜
２６３ マスク層
２６４ エッチング阻止層
Ｈ 貫通孔

Claims (14)

  1. 第１絶縁層、前記第１絶縁層に形成された第１導電性パターン、及び前記第１絶縁層を貫通して前記第１導電性パターンと連結された第１導電性ビアを含む第１配線部と、
    前記第１配線部上に配置され、第２絶縁層、前記第２絶縁層に形成された第２導電性パターン及び前記第２絶縁層を貫通して前記第２導電性パターンと連結された第２導電性ビアを含む第２配線部と、
    前記第１及び第２配線部の間に配置され、一つ以上の貫通孔と前記第１及び第２配線部を電気的に連結する導電性連結部を有するフレームと、
    前記貫通孔に囲まれるように配置され、電極パッドを含む電子部品と、
    前記第１配線部と前記電子部品の間に配置され、前記電子部品の前記電極パッドと前記第１配線部の前記第１導電性パターンのうち前記電子部品側に形成された導電性パターンを連結する電気連結部と、を含み、
    前記第１配線部の前記第１導電性パターンのうち前記電子部品及び前記フレーム側に形成された導電性パターンは、前記第１配線部の前記第１絶縁層に埋め込まれた形態であり、
    前記電子部品及び前記フレーム側に形成された前記第１導電性パターンの上面は、前記第１配線部の前記第１絶縁層の最上面と同一平面にあり、
    前記第１配線部と前記フレームの間で前記貫通孔の周辺領域に形成されたエッチング阻止層をさらに含む、電子部品パッケージ。
  2. 前記貫通孔に充填された封止材をさらに含む、請求項１に記載の電子部品パッケージ。
  3. 前記第１配線部において前記第１絶縁層に埋め込まれた前記第１導電性パターンは、前記電子部品及び前記フレームとは反対側で前記第１絶縁層から露出する導電性パターンよりもピッチが小さい、請求項１または請求項２に記載の電子部品パッケージ。
  4. 前記電子部品は、これに備えられた前記電極パッドが前記第１配線部に対向するように配置される、請求項１から請求項３の何れか一項に記載の電子部品パッケージ。
  5. 前記フレームはプリプレグからなり、前記第１及び第２配線部は光硬化性物質を含む、請求項１から請求項４の何れか一項に記載の電子部品パッケージ。
  6. 前記第１配線部は前記第２配線部よりも厚い、請求項１から請求項５の何れか一項に記載の電子部品パッケージ。
  7. 前記第１配線部と前記フレームとの間に介在した接着層をさらに含む、請求項１から請求項６の何れか一項に記載の電子部品パッケージ。
  8. 前記接着層はプリプレグまたは半田レジストである、請求項７に記載の電子部品パッケージ。
  9. 前記導電性連結部は、前記フレームを貫通するように形成され、前記フレームの上部表面と下部表面から内部に行くほど幅が狭くなる形状を有する、請求項７または請求項８に記載の電子部品パッケージ。
  10. 前記エッチング阻止層は、金属からなり、前記電子部品と電気的に分離される、請求項１乃至９のいずれか１項に記載の電子部品パッケージ。
  11. 前記フレームは多層構造を有する、請求項１乃至１０のいずれか１項に記載の電子部品パッケージ。
  12. 前記導電性連結部は、前記多層構造のフレームの各層をそれぞれ貫通するように形成され、前記各層の導電性連結部は、上部から下部に行くほど幅が狭くなる形状を有する、請求項１１に記載の電子部品パッケージ。
  13. 前記第１配線部内に埋め込まれた追加の電子部品をさらに含む、請求項１から請求項１２の何れか一項に記載の電子部品パッケージ。
  14. 前記電子部品は能動素子であり、前記追加の電子部品は受動素子である、請求項１３に記載の電子部品パッケージ。
JP2016251220A 2016-01-22 2016-12-26 電子部品パッケージ及びその製造方法 Active JP6912194B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160008249A KR102450576B1 (ko) 2016-01-22 2016-01-22 전자 부품 패키지 및 그 제조방법
KR10-2016-0008249 2016-01-22

Publications (2)

Publication Number Publication Date
JP2017130649A JP2017130649A (ja) 2017-07-27
JP6912194B2 true JP6912194B2 (ja) 2021-08-04

Family

ID=59359716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016251220A Active JP6912194B2 (ja) 2016-01-22 2016-12-26 電子部品パッケージ及びその製造方法

Country Status (3)

Country Link
US (3) US10325856B2 (ja)
JP (1) JP6912194B2 (ja)
KR (1) KR102450576B1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102450576B1 (ko) 2016-01-22 2022-10-07 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
CN107295747B (zh) * 2016-03-31 2021-03-12 奥特斯(中国)有限公司 器件载体及制造器件载体的方法
US11394103B2 (en) * 2017-07-18 2022-07-19 Samsung Electro-Mechanics Co., Ltd. Antenna module and manufacturing method thereof
US10511080B2 (en) 2017-08-18 2019-12-17 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR102117463B1 (ko) * 2017-08-18 2020-06-02 삼성전기주식회사 팬-아웃 반도체 패키지
KR102400748B1 (ko) 2017-09-12 2022-05-24 삼성전자 주식회사 인터포저를 포함하는 전자 장치
KR101901712B1 (ko) * 2017-10-27 2018-09-27 삼성전기 주식회사 팬-아웃 반도체 패키지
KR102025906B1 (ko) 2017-12-06 2019-11-04 삼성전자주식회사 안테나 모듈
KR102022353B1 (ko) * 2018-01-18 2019-09-18 삼성전기주식회사 안테나 모듈
US10573573B2 (en) * 2018-03-20 2020-02-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package and package-on-package structure having elliptical conductive columns
US10790162B2 (en) * 2018-09-27 2020-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and method
US11075260B2 (en) * 2018-10-31 2021-07-27 Qualcomm Incorporated Substrate comprising recessed interconnects and a surface mounted passive component
CN109390127B (zh) * 2018-11-12 2024-01-30 矽力杰半导体技术(杭州)有限公司 可支撑式封装器件和封装组件
KR102574410B1 (ko) * 2018-11-27 2023-09-04 삼성전기주식회사 하이브리드 인터포저 및 이를 구비한 반도체 패키지
KR102624986B1 (ko) * 2018-12-14 2024-01-15 삼성전자주식회사 반도체 패키지
JP7478742B2 (ja) * 2019-01-07 2024-05-07 テスラ，インコーポレイテッド 構成要素の埋め込みアレイを有するパッケージデバイス
KR102596759B1 (ko) * 2019-03-18 2023-11-02 삼성전자주식회사 반도체 패키지
KR102620892B1 (ko) * 2019-05-20 2024-01-04 삼성전자주식회사 팬-아웃 반도체 패키지
CN112310615B (zh) * 2019-07-31 2023-03-28 庆鼎精密电子（淮安）有限公司 天线模组及其制备方法
CN110783685B (zh) * 2019-10-30 2021-08-17 深圳捷豹电波科技有限公司 毫米波天线及毫米波天线制程设计
KR20210070439A (ko) * 2019-12-04 2021-06-15 주식회사 심텍 딥 캐비티 구조의 다층 인쇄회로기판 및 그 제조 방법과, 그 반도체 패키지
US11876085B2 (en) 2021-06-25 2024-01-16 Qualcomm Incorporated Package with a substrate comprising an embedded capacitor with side wall coupling

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4903320B2 (ja) * 2001-07-27 2012-03-28 京セラ株式会社 電子素子付配線基板の製造方法
JP4054216B2 (ja) * 2002-05-13 2008-02-27 日本特殊陶業株式会社 配線基板の製造方法
JP2004007006A (ja) * 2003-09-16 2004-01-08 Kyocera Corp 多層配線基板
JP2006059992A (ja) * 2004-08-19 2006-03-02 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2006073763A (ja) * 2004-09-01 2006-03-16 Denso Corp 多層基板の製造方法
US20090127686A1 (en) * 2007-11-21 2009-05-21 Advanced Chip Engineering Technology Inc. Stacking die package structure for semiconductor devices and method of the same
JP5510323B2 (ja) * 2008-07-23 2014-06-04 日本電気株式会社 コアレス配線基板、半導体装置及びそれらの製造方法
US8304915B2 (en) * 2008-07-23 2012-11-06 Nec Corporation Semiconductor device and method for manufacturing the same
US7993941B2 (en) * 2008-12-05 2011-08-09 Stats Chippac, Ltd. Semiconductor package and method of forming Z-direction conductive posts embedded in structurally protective encapsulant
JP2010147153A (ja) * 2008-12-17 2010-07-01 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
TW201110285A (en) * 2009-09-08 2011-03-16 Unimicron Technology Corp Package structure having embedded semiconductor element and method of forming the same
US8710639B2 (en) * 2010-04-08 2014-04-29 Nec Corporation Semiconductor element-embedded wiring substrate
WO2012005236A1 (ja) * 2010-07-06 2012-01-12 株式会社フジクラ 積層配線基板及びその製造方法
JP5826532B2 (ja) * 2010-07-15 2015-12-02 新光電気工業株式会社 半導体装置及びその製造方法
US8642897B2 (en) * 2010-10-12 2014-02-04 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8735739B2 (en) * 2011-01-13 2014-05-27 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2011155313A (ja) * 2011-05-18 2011-08-11 Casio Computer Co Ltd 半導体装置
US9679863B2 (en) * 2011-09-23 2017-06-13 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming interconnect substrate for FO-WLCSP
JP2013115136A (ja) * 2011-11-25 2013-06-10 Ibiden Co Ltd 電子部品内蔵基板及びその製造方法
KR101332916B1 (ko) 2011-12-29 2013-11-26 주식회사 네패스 반도체 패키지 및 그 제조 방법
JP6133549B2 (ja) * 2012-04-26 2017-05-24 新光電気工業株式会社 配線基板及び配線基板の製造方法
US20130337648A1 (en) * 2012-06-14 2013-12-19 Bridge Semiconductor Corporation Method of making cavity substrate with built-in stiffener and cavity
US20140006373A1 (en) * 2012-06-29 2014-01-02 International Business Machines Corporation Automated subject annotator creation using subject expansion, ontological mining, and natural language processing techniques
JP6076653B2 (ja) 2012-08-29 2017-02-08 新光電気工業株式会社 電子部品内蔵基板及び電子部品内蔵基板の製造方法
JP6152254B2 (ja) * 2012-09-12 2017-06-21 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
KR101601388B1 (ko) 2014-01-13 2016-03-08 하나 마이크론(주) 반도체 패키지 및 그 제조 방법
JP2016004888A (ja) * 2014-06-17 2016-01-12 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
CN114242698A (zh) * 2014-07-17 2022-03-25 蓝枪半导体有限责任公司 半导体封装结构及其制造方法
US9806040B2 (en) * 2015-07-29 2017-10-31 STATS ChipPAC Pte. Ltd. Antenna in embedded wafer-level ball-grid array package
KR102450576B1 (ko) 2016-01-22 2022-10-07 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
US10186779B2 (en) * 2016-11-10 2019-01-22 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Also Published As

Publication number Publication date
JP2017130649A (ja) 2017-07-27
US20180269156A1 (en) 2018-09-20
US10636743B2 (en) 2020-04-28
US20170213794A1 (en) 2017-07-27
KR20170088194A (ko) 2017-08-01
KR102450576B1 (ko) 2022-10-07
US20190229060A1 (en) 2019-07-25
US10325856B2 (en) 2019-06-18
US10297553B2 (en) 2019-05-21

Similar Documents

Publication Publication Date Title
JP6912194B2 (ja) 電子部品パッケージ及びその製造方法
JP6629703B2 (ja) ファンアウト半導体パッケージ及びその製造方法
JP6576383B2 (ja) ファン−アウト半導体パッケージ
KR101933409B1 (ko) 전자 부품 패키지 및 그 제조방법
KR101912278B1 (ko) 전자 부품 패키지 및 그 제조방법
JP6497684B2 (ja) ファン−アウト半導体パッケージ
KR102098593B1 (ko) 팬-아웃 반도체 패키지 및 그 제조방법
JP6443893B2 (ja) ファン−アウト半導体パッケージ
KR102192569B1 (ko) 전자 부품 패키지 및 그 제조방법
JP2019080030A (ja) ファン−アウト半導体パッケージ
JP2017175112A (ja) ファン−アウト半導体パッケージ
KR102019351B1 (ko) 전자 부품 패키지 및 그 제조방법
KR102026132B1 (ko) 팬-아웃 반도체 패키지 모듈
KR102017635B1 (ko) 팬-아웃 반도체 패키지
KR102008343B1 (ko) 팬-아웃 반도체 패키지
KR102019350B1 (ko) 전자부품 패키지 및 그 제조방법
KR20170074080A (ko) 전자 부품 패키지
KR102008344B1 (ko) 반도체 패키지
KR102045236B1 (ko) 팬-아웃 반도체 패키지
KR20170085833A (ko) 전자 부품 패키지 및 그 제조방법
JP2017228755A (ja) ファン−アウト半導体パッケージ
KR20210026304A (ko) 전자부품 내장기판

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190603

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20190619

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20190705

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210531

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210708

R150 Certificate of patent or registration of utility model

Ref document number: 6912194

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150