JP2010147153A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010147153A
JP2010147153A JP2008321038A JP2008321038A JP2010147153A JP 2010147153 A JP2010147153 A JP 2010147153A JP 2008321038 A JP2008321038 A JP 2008321038A JP 2008321038 A JP2008321038 A JP 2008321038A JP 2010147153 A JP2010147153 A JP 2010147153A
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
wiring board
wiring
adhesion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008321038A
Other languages
English (en)
Other versions
JP2010147153A5 (ja
Inventor
Atsunori Kajiki
篤典 加治木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008321038A priority Critical patent/JP2010147153A/ja
Priority to US12/639,421 priority patent/US8106495B2/en
Publication of JP2010147153A publication Critical patent/JP2010147153A/ja
Publication of JP2010147153A5 publication Critical patent/JP2010147153A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01088—Radium [Ra]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】薄型化された半導体チップが配線基板の間に実装されて樹脂封止された構造の半導体装置において、密着性が改善されて十分な信頼性が得られる半導体装置を提供する。
【解決手段】第１配線基板１０と、第１配線基板１０の上にフリップチップ実装されて、上面が鏡面処理された半導体チップ３０と、半導体チップ３０の上面に形成された密着層４０と、第１配線基板１０の上にバンプ電極６２を介して接続されて積層され、半導体チップ３０を収容する収容部を構成する第２配線基板５０と、第１配線基板１０と第２配線基板５０との間に充填されたモールド樹脂７６とを含む。密着層４０は離型材を含まない樹脂又はカップリング材から形成される。
【選択図】図５

Description

本発明は半導体装置及びその製造方法に係り、さらに詳しくは、積層された配線基板の間に半導体チップが収容され、配線基板の間に樹脂が充填された樹脂封止型の半導体装置及びその製造方法に関する。
従来、樹脂封止型の各種の半導体装置がある。特許文献１には、電子部品が実装された基板の上にはんだボールを介して電子部品が実装された基板を複数積層し、基板間を樹脂封止することが記載されている。
また、特許文献２には、一方の配線基板と他方の配線基板がはんだボールで接続されて積層され、一方の配線基板に第１の電子部品が搭載され、他方の配線基板の開口部に第２の電子部品が収容され、一対の配線基板間が樹脂封止されることが記載されている。
また、特許文献３には、半導体チップが搭載された第１基板の上にはんだボールを介して第２基板を積層して接続し、第１、第２基板の間にモールド樹脂を充填することが記載されている。
特開２００３−３４７７２２号公報 特開２００８−１５９９５６号公報 ＷＯ ２００７／０６９６０６ Ａ１
後述する関連技術の欄で説明するように、半導体チップがフリップチップ実装された第１配線基板の上にバンプ電極を介して第２配線基板を積層して接続し、配線基板の間にモールド樹脂を充填して構成される樹脂封止型の半導体装置がある。
そのような半導体装置では、装置全体の薄型化を図るため半導体チップが１００μｍ以下に研削によって薄型化されている。このため、半導体チップの研削面（上面）には微小クラックが発生していることが多く、それを除去するために半導体チップの研削面に鏡面加工が施される。
モールド樹脂は半導体チップの鏡面に形成されるので、アンカー効果による高い密着性を得ることは困難であり、半導体チップに対して密着性が低い状態で形成される問題がある。その結果、半導体装置が吸湿した水分が気化して体積膨張を起こすと、密着性の弱い半導体チップとモールド樹脂との界面で剥離が発生し、ひいては半導体装置の破壊につながるおそれがある。
本発明は以上の課題を鑑みて創作されたものであり、薄型化された半導体チップが配線基板の間に実装されて樹脂封止された構造の半導体装置において、密着性が改善されて十分な信頼性が得られる半導体装置及びその製造方法を提供することを目的とする。
上記課題を解決するため、本発明は半導体装置に係り、第１配線基板と、前記第１配線基板の上にフリップチップ実装されて、上面が鏡面処理された半導体チップと、前記半導体チップの上面に形成された密着層と、前記第１配線基板の上にバンプ電極を介して積層されて、前記半導体チップを収容する収容部を構成する第２配線基板と、前記第１配線基板と前記第２配線基板との間に充填されたモールド樹脂とを有することを特徴とする。
本発明の半導体装置を製造する際には、まず、第１配線基板の上に上面が鏡面処理された半導体チップがフリップチップ実装される。半導体チップは、表面側に素子形成領域が設けられたシリコンウェハの背面が研削されて薄型化され、鏡面処理された後にシリコンウェハがダイシングされて得られる。鏡面処理は、研削によって生じた微小クラックを除去するために行われる。このようにして、上面側が鏡面処理された半導体チップが得られる。
鏡面処理された半導体チップではアンカー効果が効きにくくなるため、半導体チップの上に形成される層（モールド樹脂など）の密着性が悪くなる。このため、本発明では、半導体チップの上面（鏡面）に密着層が形成される。密着層としては、離型材を含まない樹脂又はカップリング材が好適に使用される。
次いで、第１配線基板の上にバンプ電極を介して第２配線基板が積層され、半導体チップが第１配線基板と第２配線基板との間の収容部に収容される。このとき、半導体チップ上の密着層と第２配線基板の下面との間に隙間が生じるようにしてもよいし、あるいは、半導体チップ上の密着層が配線基板の下面に接触するようにしてもよい。
さらに、第１配線基板と第２配線基板との間にモールド樹脂が充填されて半導体チップが樹脂封止される。第２配線基板を積層する際に半導体チップ上の密着層と第２配線基板の下面との間に隙間を設ける場合は、密着層と第２配線基板との間にモールド樹脂が介在するように樹脂封止される。
本発明の半導体装置では、半導体チップの上に密着層を設けたので、半導体チップの上面がアンカー効果の効かない鏡面であってもその上に形成されるモールド樹脂が十分な密着性をもって形成される。あるいは、半導体チップ上の密着層が第２配線基板に接触する場合は、半導体チップの上に密着層によって第２配線基板が十分な密着性をもって配置される。
従って、半導体装置が吸湿した水分が気化して体積膨張を起こすとしても、半導体チップの上面側の界面は十分な密着性を有するようになるので、それらの界面で剥離が生じることが防止される。これにより、半導体装置の信頼性を向上させることができる。
以上説明したように、本発明では、薄型化された半導体チップが配線基板の間に実装されて樹脂封止された構造の半導体装置において、密着性が改善されて十分な信頼性が得られる。
以下、本発明の実施の形態について、添付の図面を参照して説明する。
（関連技術）
本発明の実施形態を説明する前に、本発明に関連する関連技術の問題点について説明する。図１は関連技術の半導体装置の製造方法を示す断面図である。
図１（ａ）に示すように、まず、第１配線基板１００の配線層（不図示）に半導体チップ２００の接続電極２２０をフリップチップ接続する。半導体チップ２００は１００μｍ以下の厚みに薄型化されており、その上面が鏡面加工されている。
その後に、半導体チップ２００の下側の隙間にアンダーフィル樹脂３００を充填する。次いで、図１（ｂ）に示すように、第１配線基板１００の上に、半導体チップ２００の収容部Ａを囲むように配置されたバンプ電極２４０を介して第２配線基板４００を積層して接続する。バンプ電極２４０の高さは半導体チップ２００の高さより高く設定され、半導体チップ２００が第１配線基板１００と第２配線基板４００の間の収容部Ａに収容される。
次いで、第１、第２配線基板１００，４００の間にモールド型を使用するトランスファモールド工法によって樹脂を充填する。これにより、図１（ｃ）に示すように、第１、第２配線基板１００，４００の間に収容された半導体チップ２００がモールド樹脂２６０によって封止される。
その後に、第１配線基板１００の下面側の配線層（不図示）にはんだボールなどを搭載して外部接続端子２８０を設ける。これにより、関連技術の樹脂封止型の半導体装置５が得られる。
樹脂封止型の半導体装置５では、装置全体の薄型化が要求されることから半導体チップ２００をできるだけ薄く設定する必要がある。半導体チップ２００は、表面側に素子形成領域が設けられたシリコンウェハの背面をグラインダで研削して所要の厚みに薄型化した後に、シリコンウェハをダイシングすることによって得られる。
このとき、半導体チップ２００の研削面に微小クラックが発生していることが多く、半導体チップ２００を薄くするほど実装工程などでクラックが進行し、半導体チップ２００が破壊することがある。
この対策として、シリコンウェハの背面を研削した後に、ウェットポリッシュなどにより鏡面加工を施している。これにより、上記したような上面が鏡面加工された半導体チップ２００が得られる。
関連技術の半導体装置５（図１（ｃ））では、半導体チップ２００の上面が鏡面となって平滑性が高いことからアンカー効果によるモールド樹脂２６０の十分な密着性は得られず、半導体チップ２００とモールド樹脂２６０との密着性が悪い問題がある。半導体チップ２００の上面が平滑であるほど、単位面積当たりのモールド樹脂２６０の接触面積が小さくなるため、アンカー効果が弱くなるからである。
また、これは、モールド樹脂２６０はモールド型から外れ易くするために離型材（ワックス）を含んでいることから、アンダーフィル樹脂３００などの他の樹脂に比べて半導体チップ２００（シリコン）との密着性が低いことにも起因する。
半導体装置５が吸湿すると、密着性の低い材料が接する界面に水分が集まる傾向がある。そして、外部接続端子２８０をリフロー加熱して実装基板に接続する工程などの加熱処理で水分が蒸発（気化）することによって体積膨張が起こり、膜を押し上げようとする力がかかる。このとき、半導体チップ２００とモールド樹脂２６０とが密着性が低い状態となっているので、その界面で剥離が発生し、ひいては半導体装置５が破壊してしまうことがある。
半導体チップ２００の上面が露出した状態（第２配線基板４００が存在しない状態）で半導体チップ２００をモールド樹脂２６０で封止する場合は、半導体チップ２００の上面をアッシング処理することによってモールド樹脂２６０の密着性を改善する方法を採用できる。
しかしながら、関連技術では、半導体チップ２００の上に第２配線基板４００が存在するため、半導体チップ２００の上面に対してアッシング処理を十分に行うことができず、アッシング処理によって密着性を改善する手法を採用することは困難である。
以下に説明する本実施形態の半導体装置の製造方法では、前述した不具合を解消することができる。
（第１の実施の形態）
図２〜図５は本発明の第１実施形態の半導体装置の製造方法を示す断面図である。第１実施形態の半導体装置の製造方法では、まず、図２（ａ）に示すような第１配線基板１０を用意する。第１配線基板１０では、ガラスエポキシ樹脂などの絶縁材料からなるコア基板１２にスルーホールＴＨが設けられている。コア基板１２の両面側にはスルーホールＴＨ内に充填された貫通電極１４を介して相互接続された配線層２０がそれぞれ形成されている。
あるいは、コア基板１２のスルーホールＴＨの内壁に設けられたスルーホールめっき層（貫通電極）を介して両面側の配線層２０が相互接続され、スルーホールＴＨの孔が樹脂で充填されていてもよい。
さらに、コア基板１２の両面側には、配線層２０の接続部上に開口部１６ａが設けられたソルダレジスト１６がそれぞれ形成されている。配線層２０の接続部にはＮｉ／Ａｕめっき層を形成するなどしてコンタクト部（不図示）が設けられている。
図２（ａ）の例では、コア基板１２の両面に一層の配線層２０がそれぞれ形成されているが、コア基板１２に形成される配線層の積層数は任意に設定することができる。また、コア基板１２をもたないコアレス配線基板を使用してもよい。
次いで、図２（ｂ）に示すように、第１配線基板１０の上面側の配線層２０の接続部に半導体チップ３０（ＬＳＩチップ）の接続電極３２をフリップチップ接続して実装する。さらに、図２（ｃ）に示すように、半導体チップ３０と第１配線基板１０との隙間にアンダーフィル樹脂１８を充填する。
前述した関連技術で説明したように、半導体チップ３０は、表面側に素子形成領域が設けられたシリコンウェハの背面がグラインダによって研削されて所要の厚みに薄型化された後に、シリコンウェハがダイシングされて得られる。
シリコンウェハは１００μｍ以下（例えば５０〜６０μｍ）の厚みに薄型化された後に、その研削面がウェットポリッシュなどによって鏡面加工される。図２（ｂ）の半導体チップ３０の上面はシリコンウェハの背面の研削面側に対応する。
半導体チップ３０の上面が鏡面になっている理由は、関連技術で説明したように、薄型化された半導体チップ３０の研削面（上面）には微小クラックが生じていることが多く、半導体チップ３０を実装するときなどにクラックが進行して破壊を招くことがあるからである。そのため、半導体チップ３０は、研削面（上面）が鏡面加工されて微小クラックが除去されている。
シリコンウェハをグラインダで研削することに基づいて得られる半導体チップ３０の研削面（上面）の表面粗さ（Ｒａ）は、０．１ｍｍ（１００μｍ）程度である。これに対して、シリコンウェハをグラインダで研削した後に、その研削面を鏡面加工することに基づいて得られる半導体チップ３０の鏡面（上面）の表面粗さ（Ｒａ）は８〜１２μｍ（１０μｍ前後）になる。
このように、グラインダでの研削面と鏡面処理が施された鏡面とでは、表面粗さ（Ｒａ）が１０倍程度異なり、鏡面加工することにより格段に平滑化されることが理解される。
本実施形態では、半導体チップ３０の上面が鏡面加工されて表面粗さ（Ｒａ）が小さくなっているので、半導体チップ３０をモールド樹脂で封止する際にアンカー効果が効きにくくなり、モールド樹脂の密着力が低くなってしまう。
そこで、本実施形態では、図３（ａ）に示すように、半導体チップ３０の上面に密着層４０を形成する。密着層４０の好適な材料としては、図２（ｃ）の工程で使用したアンダーフィル樹脂と同一の樹脂がある。
後述するモールド樹脂と違って、アンダーフィル樹脂には離型材（ワックス）が含まれていないため、半導体チップ３０（シリコン）との十分な密着性が得られる。そのような離型材（ワックス）を含まない樹脂を半導体チップ３０の上面に塗布し、１５０〜２００℃の温度雰囲気で加熱処理を行って硬化させることにより密着層４０を得る。
また、密着層４０として使用される離型材を含まない樹脂は、後述するモールド樹脂よりもフィラーの含有率が低いという観点からも半導体チップ（シリコン）との密着性がよい。例えば、密着層４０として使用される離型材を含まない樹脂では、径が５μｍ程度のフィラーが２０〜４０％（例えば３０％）含有されている。なお、本実施形態では、密着層４０として、必ずしもフィラーが含有された樹脂を使用する必要はない。
また、密着層４０の好適な材料としては、カップリング材がある。シランカップリング材などでは、一分子中に有機官能基と加水分解基を有しているため、無機物（半導体チップ３０）と有機物（後述するモールド樹脂）とを結びつけることができ、それらの密着性を改善することができる。
シランカップリング材などを半導体チップ３０の上面に塗布し、８０℃の温度雰囲気で０．５時間、加熱処理した後に、２００℃の温度雰囲気で２時間、加熱処理を行って硬化させることにより密着層４０を得る。
なお、半導体チップ３０の上面をカップリング材で表面処理した後に、離型材を含まない樹脂を塗布して密着層４０としてもよい。
密着層４０として離型材を含まない樹脂及びカップリン材を挙げたが、最終的に得られる半導体装置の信頼性を損なわない材料であれば、半導体チップ３０とモールド樹脂とを密着できる各種の密着（接着）材料を使用することができる。
次いで、図３（ｂ）に示すような第２配線基板５０を用意する。第２配線基板５０は第１配線基板１０と同様な構造を有する。つまり、コア基板５２にスルーホールＴＨが設けられており、その中に貫通電極５４が充填されている。コア基板５２の両面側には貫通電極５４を介して相互接続された配線層６０がそれぞれ形成されている。さらに、コア基板５２の両面側に配線層６０の接続部上に開口部５６ａが設けられたソルダレジスト５６がそれぞれ形成されている。
第２配線基板５０においても、第１配線基板１０と同様に、配線層の積層数は任意に設定できると共に、コアレス配線基板などの各種の配線基板を使用することができる。
さらに、第２配線基板５０の下面周縁側の配線層６０の接続部に導電性ボール６２ｘが搭載される。導電性ボール６２ｘは銅ボール６２ａの外面にはんだ層６２ｂが被覆されて構成される。半導体チップ３０は第１配線基板１０と第２配線基板５０とで構成される収容部に収容されるので、導電性ボール６２ｘの高さ(径)は半導体チップ３０の高さ（半導体チップ３０と接続電極３２のトータルの厚み）より高く設定される。
そして、第２配線基板５０の下面側の導電性ボール６２ｘを第１配線基板１０の周縁側の配線層２０の接続部上に配置する。さらに、リフロー加熱によってはんだ層６２ｂを溶融させることにより導電性ボール６２ｘを第１、第２配線基板１０，５０の配線層２０，６０に接合する。あるいは、導電性ボール６２ｘを第１配線基板１０側に搭載し、第２配線基板５０を導電性ボール６２ｘの上に配置してもよい。
これにより、図３（ｃ）に示すように、第１配線基板１０の配線層２０と第２配線基板５０の配線層６０とがバンプ電極６２によって電気的に接続される。これと同時に、半導体チップ３０は、第１配線基板１０と第２配線基板５０との間のバンプ電極６２に囲まれた収容部Ａに収容される。第１実施形態では、半導体チップ３０上の密着層４０の上面と第２配線基板５０の下面との間に隙間ｄが設けられた状態となる。
このようにして、半導体チップ３０がフリップチップ実装された第１配線基板１０の上に第２配線基板５０が積層されて構成される積層配線部材２が得られる。
次いで、図４に示すように、下型７２と上型７４により基本構成されるモールド型７０を用意する。モールド型７０はトランスファモールド工法によってモールド樹脂を充填するための金型である。下型７２の上面側には、積層配線部材２の第１配線基板１０に対応する凹部７２ａが設けられている。また、上型７４の下面側には、積層配線部材２の第２配線基板５０に対応する凹部７４ａが設けられている。
そして、下型７２の凹部７２ａに積層配線部材２を配置し、上型７４の凹部７４ａに積層配線部材２の第２配線基板５０が収容されるように上型７４を下型７２の上に配置する。
このようにして、積層配線部材２を下型７２と上型７４で挟むことにより、第１配線基板１０と第２配線基板５０との間の収容部Ａが樹脂が充填されるキャビティＣとなる。また、積層配線部材２の一端側の外部には、下型７２と上型７４との間に隙間が設けられており、そこがキャビティＣに繋がる樹脂供給部Ｂ（モールドゲート）となっている。溶融した樹脂が樹脂供給部Ｂを通ってキャビティＣに流入するようになっている。
このようなモールド型７０を使用するトランスファモールド工法によって、溶融させた樹脂を樹脂供給部Ｂを通してキャビティＣ側に流入させる。キャビティＣの全体に樹脂を充填した後に、積層配線部材２から上型７４及び下型７２を取り外し、樹脂供給部Ｂに形成されたゲート樹脂部を折り取ることによりキャビティＣ内に充填された樹脂から分離する。
これにより、図５に示すように、第１配線基板１０と第１配線基板５０の間にモールド樹脂７６が充填されて半導体チップ３０が樹脂封止される。トランスファモールド工法で使用されるモールド樹脂７６には、上記したモールド型７０から樹脂を外れ易くするため、離型材（ワックス）が含まれている。従って、半導体チップ３０の上面が鏡面加工されている場合、その鏡面にモールド樹脂７６を直接形成すると、密着性が悪くその界面での剥離が発生しやすい。
離型材（ワックス）としては、天然性の材料又は化学合成の材料がある。天然性の材料としては、例えば、ヤシ科の植物の葉の表面に吹くワックスを原料として得られるカルナバワックスがある。
また、モールド樹脂７６には、径が３０μｍ程度のフィラーが６５〜８５％（例えば７５％）で含有されており、樹脂成分が少ないという観点からも半導体チップ３０との密着性が悪い傾向がある。
しかしながら、本実施形態では、半導体チップ３０の上面に密着層４０を設けたので、モールド樹脂７６は密着層４０の上に十分な密着性をもって形成される。その結果、モールド樹脂７６は密着層４０の機能によって半導体チップ３０に対して十分な密着性をもって形成される。
その後に、第１配線基板１０の下面側の配線層２０の接続部にはんだボールを搭載するなどして外部接続端子７８を設ける。
以上により、図５に示すように、第１実施形態の樹脂封止型の半導体装置１が得られる。
図５に示すように、第１実施形態の半導体装置１では、前述した図２（ａ）で説明した第１配線基板１０の上面側の配線層２０に半導体チップ３０の接続電極３２がフリップチップ実装されている。半導体チップ３０の下の隙間にはアンダーフィル樹脂１８が充填されている。半導体チップ３０の上面は鏡面加工されており、その鏡面の表面粗さ（Ｒａ）は１０μｍ程度になって平滑化されている。
半導体チップ３０の上面（鏡面）には密着層４０が形成されている。密着層４０としては、離型材を含まない樹脂又はカップリング材などが使用される。
第１配線基板１０の上にはバンプ電極６２を介して前述した図３（ｂ）で説明した第２配線基板５０が積層されて配置されている。第１配線基板１０の配線層２０がバンプ電極６２を介して第２配線基板５０の配線層６０に電気的に接続されている。
バンプ電極６２の高さは、半導体チップ３０の高さより高く設定されており、半導体チップ３０が第１、第２配線基板１０，５０の間に収容されている。第１、第２配線基板１０，５０の間にはモールド樹脂７６が充填されており、半導体チップ３０がモールド樹脂７６によって封止されている。
このように、半導体チップ３０の上面（鏡面）には密着層４０が形成されており、その上にモールド樹脂７６が充填されている。つまり、半導体チップ３０上の密着層４０の上面と第２配線基板５０の下面の間にはモールド樹脂７６が介在している。
これにより、モールド樹脂７６は密着層４０を介して半導体チップ３０に対して十分な密着性をもって形成される。
従って、半導体装置１が吸湿して異材料の界面に集められた水分が加熱処理で蒸発（気化）することによって体積膨張を起こすとしても、半導体チップ３０、密着層４０及びモールド樹脂７６は高い密着力で相互に密着しているので、それらの界面で剥離が発生することが防止される。
その結果、半導体装置１の吸湿・加熱試験において歩留りの向上を図ることができる共に、半導体装置１を実際に使用する際の信頼性を向上させることができる。
（第２の実施の形態）
図６及び図７は本発明の第２実施形態の半導体装置の製造方法を示す断面図である。
第２実施形態の特徴は、半導体チップの上面（鏡面）と第２配線基板の下面との間にモールド樹脂を介在させずに半導体チップと第２配線基板とを密着層で直接密着させることにある。
第２実施形態では、第１実施形態と同一工程及び同一要素については、同一符号を付してその詳しい説明を省略する。
第２実施形態の半導体装置の製造方法では、図６（ａ）に示すように、前述した第１実施形態の図２（ｃ）と同一の構造体を用意する。つまり、第１配線基板１０に半導体チップ３０をフリップチップ実装した後に、半導体チップ３０の下の隙間にアンダーフィル樹脂１８を充填する。
次いで、図６（ｂ）に示すように、半導体チップ３０の上面（鏡面）に密着材４０ａを塗布する。密着材４０ａとしては、第１実施形態で説明した離型材（ワックス）を含まない樹脂が好適に使用される。
続いて、図６（ｃ）に示すように、第１実施形態の図３（ｂ）の工程と同様に、下面側に導電性ボール６２ｘが搭載された第２配線基板５０を第１配線基板１０の上に積層して接続する。第２実施形態では、半導体チップ３０上の密着材４０ａが第２配線基板５０の下面に接触して隙間が生じないように、密着材４０ａの塗布量（ボリューム）や第２配線基板５０に搭載される導電性ボール６２ｘの径が調整される。
あるいは、カップリング材を主材料に使用して密着材４０ａを形成してもよい。この場合は、例えば、カップリング材を含ませた接着剤などが使用され、その塗布量（ボリューム）や第２配線基板５０に搭載される導電性ボール６２ｘの径が調整される。
これにより、図６（ｃ）及び図７（ａ）に示すように、半導体チップ３０上の未硬化の密着材４０ａが第２配線基板５０によって横方向に押されて流動し、半導体チップ３０の上面（鏡面）と第２配線基板５０の下面との間に密着材４０ａが充填される。
さらに、密着材４０ａを加熱処理して硬化させることにより密着層４０を得る。また同時に、第１配線基板１０の配線層２０がバンプ電極６２を介して第２配線基板５０の配線層６０に電気的に接続される。
第２実施形態では、半導体チップ３０上の密着層４０と第２配線基板５０との間には隙間が設けられず、半導体チップ３０はその上面と第２配線基板５０との間に密着層４０が充填された状態で、第１、第２配線基板１０，５０の間の収容部Ａに収容される。
さらに、図７（ｂ）に示すように、第１実施形態と同様なトランスファモールド工法によって第１、第２配線基板１０，５０の間の収容部Ａ（キャビティ）にモールド樹脂７６を充填する。モールド樹脂７６は半導体チップ３０及び密着層４０を取り囲むように充填される。
これにより、第２実施形態の半導体装置１ａが得られる。第２実施形態は、第１実施形態と同様な効果を奏する。
前述した第１実施形態では、半導体チップ３０上の密着層４０と第２配線基板５０の下面のソルダレジスト５６との間にモールド樹脂７６が充填される。第１実施形態では、半導体チップ３０とモールド樹脂７６との密着性は密着層４０によって改善されるが、モールド樹脂７６と第２配線基板５０のソルダレジスト５６との密着性はそれらの材料によっては必ずしも十分に得られない場合が想定される。
第２実施形態では、半導体チップ３０の上面（鏡面）と第２配線基板５０の下面側のソルダレジスト５６との間にモールド樹脂７６が介在することなく密着層４０が充填されている。
従って、モールド樹脂７６と第２配線基板５０のソルダレジスト５６との密着性が十分に得られない場合であっても、ソルダレジスト５６は密着層４０によって半導体チップ３０に十分な密着性をもって配置され、第１、第２配線基板１０，５０の密着強度を補強することができる。
図１（ａ）〜（ｃ）は本発明に関連する関連技術の半導体装置の製造方法を示す断面図である。 図２（ａ）〜（ｃ）は本発明の第１実施形態の半導体装置の製造方法を示す断面図（その１）である。 図３（ａ）〜（ｃ）は本発明の第１実施形態の半導体装置の製造方法を示す断面図（その２）である。 図４は本発明の第１実施形態の半導体装置の製造方法を示す断面図（その３）である。 図５は本発明の第１実施形態の半導体装置示す断面図である。 図６（ａ）〜（ｃ）は本発明の第２実施形態の半導体装置の製造方法を示す断面図（その１）である。 図７（ａ）及び（ｂ）は本発明の第２実施形態の半導体装置の製造方法を示す断面図（その２）である。
符号の説明
１，１ａ…半導体装置、１０…第１配線基板、１２，５２…コア基板、１４，５４…貫通電極、１６，５６…ソルダレジスト、１６ａ，５６ａ…開口部、１８…アンダーフィル樹脂、２０，６０…配線層、３０…半導体チップ、４０…密着層、４０ａ…密着材、５０…第２配線基板、６２…バンプ電極、６２ｘ…導電性ボール、６２ａ…銅ボール、６２ｂ…はんだ層、７０…モールド型、７２…下型、７４…上型、７２ａ，７４ａ…凹部、７６…モールド樹脂、７８…外部接続端子、Ａ…収容部、Ｂ…樹脂供給部、Ｃ…キャビティ、ＴＨ…スルーホール、ｄ…隙間。

Claims (10)

  1. 第１配線基板と、
    前記第１配線基板の上にフリップチップ実装されて、上面が鏡面処理された半導体チップと、
    前記半導体チップの上面に形成された密着層と、
    前記第１配線基板の上にバンプ電極を介して接続されて積層され、前記半導体チップを収容する収容部を構成する第２配線基板と、
    前記第１配線基板と前記第２配線基板との間に充填されたモールド樹脂とを有することを特徴とする半導体装置。
  2. 前記半導体チップ上の前記密着層の上面と前記第２配線基板の下面との間に前記モールド樹脂が介在していることを特徴とする請求項１に記載の半導体装置。
  3. 前記半導体チップ上の前記密着層は前記第２配線基板の下面に接触しており、前記モールド樹脂は前記半導体チップ及び前記密着層を取り囲むように形成されていることを特徴とする請求項１に記載の半導体装置。
  4. 前記密着層は離型材を含まない樹脂又はカップリング材から形成され、前記モールド樹脂は前記離型材を含んでいることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
  5. 前記半導体チップの下側の隙間にアンダーフィル樹脂が充填されており、前記密着層は前記アンダーフィル樹脂と同一樹脂からなることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
  6. 第１配線基板の上に、上面が鏡面処理された半導体チップをフリップチップ実装する工程と、
    前記半導体チップの上に密着層を形成する工程と、
    前記第１配線基板の上にバンプ電極を介して第２配線基板を積層することにより、前記第１配線基板と前記第２配線基板との間に前記半導体チップを収容する工程と、
    トランスファモールド工法により、前記第１配線基板と前記第２配線基板との間にモールド樹脂を充填する工程とを有することを特徴とする半導体装置の製造方法。
  7. 前記半導体チップを収容する工程において、
    前記半導体チップ上の前記密着層の上面と前記第２配線基板の下面との間に隙間が設けられ、
    前記モールド樹脂を充填する工程において、
    前記隙間に前記モールド樹脂が充填されることを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記半導体チップを収容する工程において、
    前記半導体チップ上の前記密着層が前記第２配線基板の下面に接触した状態で前記第２配線基板が配置され、
    前記モールド樹脂を充填する工程において、
    前記半導体チップ及び前記密着層を取り囲むように、前記モールド樹脂が充填されることを特徴とする請求項６に記載の半導体装置の製造方法。
  9. 前記密着層は離型材を含まない樹脂又はカップリング材から形成され、前記モールド樹脂は前記離型材を含んでいることを特徴とする請求項６乃至８のいずれか一項に記載の半導体装置の製造方法。
  10. 前記半導体チップをフリップチップ実装する工程の後に、
    前記半導体チップの下側の隙間にアンダーフィル樹脂を充填する工程をさらに有し、
    前記密着層は前記アンダーフィル樹脂と同一の樹脂から形成されることを特徴とする請求項６乃至８のいずれか一項に記載の半導体装置の製造方法。
JP2008321038A 2008-12-17 2008-12-17 半導体装置及びその製造方法 Pending JP2010147153A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008321038A JP2010147153A (ja) 2008-12-17 2008-12-17 半導体装置及びその製造方法
US12/639,421 US8106495B2 (en) 2008-12-17 2009-12-16 Semiconductor apparatus and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008321038A JP2010147153A (ja) 2008-12-17 2008-12-17 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2010147153A true JP2010147153A (ja) 2010-07-01
JP2010147153A5 JP2010147153A5 (ja) 2011-10-06

Family

ID=42239520

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008321038A Pending JP2010147153A (ja) 2008-12-17 2008-12-17 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US8106495B2 (ja)
JP (1) JP2010147153A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140098694A (ko) * 2013-01-31 2014-08-08 신꼬오덴기 고교 가부시키가이샤 전자 부품 내장 기판 및 그 제조 방법
JP2015153844A (ja) * 2014-02-13 2015-08-24 日亜化学工業株式会社 発光装置
JP2017050310A (ja) * 2015-08-31 2017-03-09 新光電気工業株式会社 電子部品装置及びその製造方法
US10485098B2 (en) 2015-06-19 2019-11-19 Shinko Electric Industries Co., Ltd. Electronic component device

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5279631B2 (ja) * 2009-06-23 2013-09-04 新光電気工業株式会社 電子部品内蔵配線基板と電子部品内蔵配線基板の製造方法
US8436255B2 (en) * 2009-12-31 2013-05-07 Stmicroelectronics Pte Ltd. Fan-out wafer level package with polymeric layer for high reliability
US8502394B2 (en) * 2009-12-31 2013-08-06 Stmicroelectronics Pte Ltd. Multi-stacked semiconductor dice scale package structure and method of manufacturing same
US8466997B2 (en) * 2009-12-31 2013-06-18 Stmicroelectronics Pte Ltd. Fan-out wafer level package for an optical sensor and method of manufacture thereof
US20110156240A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Reliable large die fan-out wafer level package and method of manufacture
US8884422B2 (en) * 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
US8742603B2 (en) * 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US8378477B2 (en) * 2010-09-14 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with film encapsulation and method of manufacture thereof
KR101817159B1 (ko) * 2011-02-17 2018-02-22 삼성전자 주식회사 Ｔｓｖ를 가지는 인터포저를 포함하는 반도체 패키지 및 그 제조 방법
KR101740483B1 (ko) * 2011-05-02 2017-06-08 삼성전자 주식회사 고정 부재 및 할로겐-프리 패키지간 연결부를 포함하는 적층 패키지
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
US9013037B2 (en) 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
US8916481B2 (en) 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US8779601B2 (en) 2011-11-02 2014-07-15 Stmicroelectronics Pte Ltd Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
TWI418009B (zh) * 2011-12-08 2013-12-01 Unimicron Technology Corp 層疊封裝的封裝結構及其製法
US9659893B2 (en) * 2011-12-21 2017-05-23 Mediatek Inc. Semiconductor package
US8633588B2 (en) * 2011-12-21 2014-01-21 Mediatek Inc. Semiconductor package
US8680663B2 (en) * 2012-01-03 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reduced strain
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US9385006B2 (en) * 2012-06-21 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming an embedded SOP fan-out package
US8969730B2 (en) * 2012-08-16 2015-03-03 Apple Inc. Printed circuit solder connections
US20140210106A1 (en) * 2013-01-29 2014-07-31 Apple Inc. ULTRA THIN PoP PACKAGE
US20140225248A1 (en) * 2013-02-13 2014-08-14 Qualcomm Incorporated Power distribution and thermal solution for direct stacked integrated circuits
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
TWI533421B (zh) 2013-06-14 2016-05-11 日月光半導體製造股份有限公司 半導體封裝結構及半導體製程
KR20150014701A (ko) * 2013-07-30 2015-02-09 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
TWI520285B (zh) * 2013-08-12 2016-02-01 矽品精密工業股份有限公司 半導體封裝件及其製法
US9299650B1 (en) 2013-09-25 2016-03-29 Stats Chippac Ltd. Integrated circuit packaging system with single metal layer interposer and method of manufacture thereof
NL2011512C2 (en) * 2013-09-26 2015-03-30 Besi Netherlands B V Method for moulding and surface processing electronic components and electronic component produced with this method.
US9905491B1 (en) 2013-09-27 2018-02-27 STATS ChipPAC Pte. Ltd. Interposer substrate designs for semiconductor packages
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US20150221570A1 (en) * 2014-02-04 2015-08-06 Amkor Technology, Inc. Thin sandwich embedded package
US9693455B1 (en) 2014-03-27 2017-06-27 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with plated copper posts and method of manufacture thereof
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
KR102154830B1 (ko) * 2014-08-05 2020-09-11 삼성전자주식회사 반도체 패키지 및 그 제조 방법
KR20160022603A (ko) 2014-08-20 2016-03-02 삼성전기주식회사 플립칩 패키지 및 그 제조 방법
US9859200B2 (en) * 2014-12-29 2018-01-02 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof
US20170110392A1 (en) * 2015-10-15 2017-04-20 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same structure
KR102450576B1 (ko) * 2016-01-22 2022-10-07 삼성전자주식회사 전자 부품 패키지 및 그 제조방법
KR20180095371A (ko) * 2017-02-17 2018-08-27 엘지전자 주식회사 이동 단말기 및 인쇄 회로 기판
JP6917295B2 (ja) * 2017-12-25 2021-08-11 新光電気工業株式会社 電子部品内蔵基板、シート基板
US11094625B2 (en) * 2019-01-02 2021-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package with improved interposer structure
US11101214B2 (en) * 2019-01-02 2021-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with dam structure and method for forming the same
US11721657B2 (en) 2019-06-14 2023-08-08 Stmicroelectronics Pte Ltd Wafer level chip scale package having varying thicknesses
KR20220093507A (ko) * 2020-12-28 2022-07-05 삼성전기주식회사 패키지 내장기판
EP4181189A4 (en) * 2021-02-25 2024-03-06 Changxin Memory Tech Inc SEMICONDUCTOR STRUCTURE AND PREPARATION METHOD THEREFOR
US20230137998A1 (en) * 2021-11-03 2023-05-04 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor devices and methods of manufacturing electronic devices

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04254829A (ja) * 1991-02-07 1992-09-10 Seiko Epson Corp アクティブデバイス
JPH0577423A (ja) * 1991-09-24 1993-03-30 Canon Inc インクジエツト記録ヘツド
JPH0621271A (ja) * 1992-07-02 1994-01-28 Sharp Corp 半導体パッケージ構造
JP2001015682A (ja) * 1999-06-28 2001-01-19 Hitachi Ltd 樹脂封止型電子装置
JP2002158316A (ja) * 2000-11-16 2002-05-31 Towa Corp 半導体装置及びその製造方法
JP2004296690A (ja) * 2003-03-26 2004-10-21 Shinko Electric Ind Co Ltd 半導体素子を内蔵した多層回路基板の製造方法
JP2007048860A (ja) * 2005-08-09 2007-02-22 Toshiba Corp 半導体装置とその製造方法
JP2008294330A (ja) * 2007-05-28 2008-12-04 Shinko Electric Ind Co Ltd チップ内蔵基板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
JP2000223645A (ja) * 1999-02-01 2000-08-11 Mitsubishi Electric Corp 半導体装置
JP2003347722A (ja) 2002-05-23 2003-12-05 Ibiden Co Ltd 多層電子部品搭載用基板及びその製造方法
JP3912318B2 (ja) * 2003-05-02 2007-05-09 セイコーエプソン株式会社 半導体装置の製造方法および電子デバイスの製造方法
JP3879853B2 (ja) * 2003-10-10 2007-02-14 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
JP2007123454A (ja) * 2005-10-27 2007-05-17 Renesas Technology Corp 半導体装置及びその製造方法
JP4512545B2 (ja) * 2005-10-27 2010-07-28 パナソニック株式会社 積層型半導体モジュール
JPWO2007069606A1 (ja) 2005-12-14 2009-05-21 新光電気工業株式会社 チップ内蔵基板の製造方法
JP5068990B2 (ja) * 2006-12-26 2012-11-07 新光電気工業株式会社 電子部品内蔵基板
US7982298B1 (en) * 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04254829A (ja) * 1991-02-07 1992-09-10 Seiko Epson Corp アクティブデバイス
JPH0577423A (ja) * 1991-09-24 1993-03-30 Canon Inc インクジエツト記録ヘツド
JPH0621271A (ja) * 1992-07-02 1994-01-28 Sharp Corp 半導体パッケージ構造
JP2001015682A (ja) * 1999-06-28 2001-01-19 Hitachi Ltd 樹脂封止型電子装置
JP2002158316A (ja) * 2000-11-16 2002-05-31 Towa Corp 半導体装置及びその製造方法
JP2004296690A (ja) * 2003-03-26 2004-10-21 Shinko Electric Ind Co Ltd 半導体素子を内蔵した多層回路基板の製造方法
JP2007048860A (ja) * 2005-08-09 2007-02-22 Toshiba Corp 半導体装置とその製造方法
JP2008294330A (ja) * 2007-05-28 2008-12-04 Shinko Electric Ind Co Ltd チップ内蔵基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140098694A (ko) * 2013-01-31 2014-08-08 신꼬오덴기 고교 가부시키가이샤 전자 부품 내장 기판 및 그 제조 방법
JP2014150154A (ja) * 2013-01-31 2014-08-21 Shinko Electric Ind Co Ltd 電子部品内蔵基板及びその製造方法
KR102032844B1 (ko) * 2013-01-31 2019-10-16 신꼬오덴기 고교 가부시키가이샤 전자 부품 내장 기판 및 그 제조 방법
JP2015153844A (ja) * 2014-02-13 2015-08-24 日亜化学工業株式会社 発光装置
US10485098B2 (en) 2015-06-19 2019-11-19 Shinko Electric Industries Co., Ltd. Electronic component device
JP2017050310A (ja) * 2015-08-31 2017-03-09 新光電気工業株式会社 電子部品装置及びその製造方法

Also Published As

Publication number Publication date
US8106495B2 (en) 2012-01-31
US20100148332A1 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
JP2010147153A (ja) 半導体装置及びその製造方法
JP5942823B2 (ja) 電子部品装置の製造方法、電子部品装置及び電子装置
US8184448B2 (en) Bare chip embedded PCB
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US8334602B2 (en) Die package including encapsulated die and method of manufacturing the same
WO2005119776A1 (ja) 三次元積層構造を持つ半導体装置及びその製造方法
JP2007110117A (ja) イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法
JP2008218979A (ja) 電子パッケージ及びその製造方法
JP6242231B2 (ja) 半導体装置及びその製造方法
TW201128721A (en) Manufacturing method of semiconductor device
JP2013131669A (ja) 電子装置及びその製造方法
JP2009033153A (ja) 半導体素子パッケージ用の相互接続構造およびその方法
JP5543754B2 (ja) 半導体パッケージ及びその製造方法
JP6201610B2 (ja) 電子装置の製造方法及び回路基板
JP2005005632A (ja) チップ状電子部品及びその製造方法、並びにその実装構造
JP3666576B2 (ja) 多層モジュールおよびその製造方法
JP4479582B2 (ja) 電子部品実装体の製造方法
WO2020000179A1 (zh) 芯片封装结构及芯片封装方法
JP2002064162A (ja) 半導体チップ
US7498676B2 (en) Semiconductor device
JP5292848B2 (ja) 部品内蔵基板及びその製造方法
JP2009188392A (ja) 半導体装置及び半導体装置の製造方法
JP2003297977A (ja) 電子部品の製造方法
TW201913944A (zh) 中介基板及其製法
JP4978244B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110819

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120814

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130108