JP2000223645A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2000223645A
JP2000223645A JP11023838A JP2383899A JP2000223645A JP 2000223645 A JP2000223645 A JP 2000223645A JP 11023838 A JP11023838 A JP 11023838A JP 2383899 A JP2383899 A JP 2383899A JP 2000223645 A JP2000223645 A JP 2000223645A
Authority
JP
Japan
Prior art keywords
wiring board
semiconductor element
main substrate
semiconductor device
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11023838A
Other languages
English (en)
Inventor
Yoshihiro Tomita
至洋 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP11023838A priority Critical patent/JP2000223645A/ja
Priority to US09/354,586 priority patent/US6344682B1/en
Publication of JP2000223645A publication Critical patent/JP2000223645A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】 【課題】 構造が簡単で、基板に半導体素子を搭載した
半導体装置を得る。 【解決手段】 主基板に搭載した半導体素子の上に、配
線パターンを有する配線板を置き、配線板の四隅を接続
ピンにより主基板に固定する。また、接続ピンを導電性
にして、主基板の配線と配線板の配線とを電気的に接続
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置に関し、
さらに詳しくは、基板に半導体素子を搭載する方法を改
善した半導体装置に関するものである。
【０００２】
【従来の技術】図５は、従来の半導体装置の一例を示す
断面図である。図５において、１は半導体素子、２は主
基板である。半導体素子１は接続端子３により主基板２
に電気的に接続され、封止材４により封止されている。
６は接着樹脂又はロー材、１１は半導体素子１を保護す
るケースであり、ケース１１は接着樹脂６により、半導
体素子１に固着又は密着されている。１２は接着樹脂又
はロー材であり、ケース１１の脚部は接着樹脂１２によ
り主基板２の周辺部に固着されている。
【０００３】
【発明が解決しようとする課題】このような構造によれ
ば、ケース１１の形状を加工するためコストが高くな
り、又、半導体素子１に対し電気的に接続したり、又は
接地させることが困難であった。本発明は、上記の問題
を解決するもので、構造が簡単で製造コストを抑えるこ
とができ、また搭載する半導体素子の信頼度を向上させ
た半導体装置を得ることを目的とする。
【０００４】
【課題を解決するための手段】この発明の請求項１に係
る半導体装置は、主基板と、主面が上記主基板の主面に
対向するように搭載され、接続端子を介して上記主基板
の主面に電気的に接続された半導体素子と、少なくとも
主面に配線パターンを有しこの主面が上記半導体素子の
背面に当接または固着され、かつ、上記半導体素子の周
辺に延びた配線板と、上記半導体素子の周辺において上
記配線板と上記主基板との間に接続された複数の接続ピ
ンとを備えたことを特徴とするものである。
【０００５】また、この発明の請求項２に係る半導体装
置は、請求項１に記載のものにおいて、前記接続ピンと
して半田ボールを用いたことを特徴とするものである。
【０００６】また、この発明の請求項３に係る半導体装
置は、請求項１または２に記載のものにおいて、上記主
基板が主面に配線パターンを有し、上記接続ピンが上記
主基板の配線パターンと上記配線板の主面の配線パター
ンとを電気的に接続するようにしたことを特徴とするも
のである。
【０００７】また、この発明の請求項４に係る半導体装
置は、請求項１〜３のいずれかに記載のものにおいて、
上記配線板の主面に搭載され上記配線板の主面の配線パ
ターンに接続端子を介して接続された電気素子を備えた
ことを特徴とするものである。
【０００８】以下、図面を参照してこの発明の実施の形
態について説明する。なお、図中、同一または相当する
部分には同一の符号を付して、その説明を簡略化または
省略することがある。 実施の形態１．図１は、本発明の実施の形態１による半
導体装置の構成を示す図であり、図１（ａ）は配線板と
その関係部分の側面図、図１（ｂ）は図１（ａ）の下面
図、図１（ｃ）は半導体装置の側面からみた断面図であ
る。図１において、１は半導体チップなどの半導体素
子、２はプリント基板などの主基板、３は半導体素子１
の主面に形成された接続端子、４はエポキシ樹脂などの
封止樹脂、５は他のプリント基板などの配線板、５ａは
配線板５の表面に形成された配線パターン、５ｂは接続
ピンなどの支持部材、６は接着剤又はロー材などの接着
部材、７は接続ピン５ａを主基板２に接続する接続部、
８は主基板２の外部端子である。
【０００９】まず、図１（ｃ）に示すように、半導体素
子１の主面（図では下面）は図示下方に向けられて、主
基板２の主面（図では上面）の図示しない配線に接続端
子３により電気的に接続され、また、この接続部分とそ
の外周は封止材４により封止される。
【００１０】一方、図１（ａ），（ｂ）に示すように、
配線板５の主面（図では下面）には、配線パターン５ａ
が形成されており、その四隅には支持部材（接続ピン）
５ｂが植立されている。この配線板５が、その主面を主
基板２の主面の方に向けて（図では下方に向けて）主基
板２の上に配置され、支持部材５ｂの下端が、エポキシ
樹脂あるいは半田などによる接続部７により主基板２に
固定される。
【００１１】同時に、配線板５の主面の配線パターン５
ａと半導体素子１の背面（図では上面）との間にはエポ
キシ樹脂などの接着部材６が充填されており、この接着
剤部材６により配線板５は半導体素子１に接着ないし固
着される。また、主基板２の背面（図では下面）には、
外部端子８が配置されており、主基板２がさらに実装基
板（図示せず）に搭載される場合に電気的な接続のため
用いられる。
【００１２】本実施の形態の半導体装置は以上のように
構成されているが、本実施の形態において、配線板５と
半導体素子１とを固着する接着部材６が無くても、配線
板５に十分な剛性があって半導体素子１を保護すること
ができれば、それでもよい。
【００１３】また、本実施の形態において、支持部材５
ｂと主基板２の接続部７の材料として、実装時の温度に
おいて低弾性化し易いエポキシ等の有機材料、もしくは
半田材料を用いることで、主基板２が更に実装基板に搭
載される場合に半導体素子１に与える応力を軽減させる
ことができる。
【００１４】また、本実施の形態において、配線板５の
配線パターン５ａは、配線板５の主面に形成されてお
り、そのパターン形状は所望の半導体装置によって変化
することが考えられる。また、主基板２の主面にも配線
パターンが形成され、その配線パターンが変化すること
が考えられる。このような場合、配線板５に支持部材５
ｂを固定する位置、あるいは、主基板２に支持部材５ｂ
を固定する位置は、所望の半導体装置によって容易に変
化させることができる。また、その支持部材５ｂの数も
必要に応じて変化させることができる。
【００１５】また、本実施の形態では、従来の技術につ
いて、図５を参照して説明したような、半導体素子１を
保護する保護ケース１１のように、ケース状の部材の加
工が不要となり、安価な構造とすることができ、かつ、
半導体チップなどの半導体素子１の裏面を十分に保護す
ることが可能となる。なお本実施の形態において、配線
板５の材料には、有機、セラミック、メタル等の材料を
適用してもよい。また、配線板５の配線パターン５ａ
は、配線板５の片面（主面または背面）、あるいは両面
いずれに存在しても良く、また多層基板であっても良
い。
【００１６】また、主基板２の背面の外部端子８は無く
ても良く、また、主基板２に他の半導体素子等が搭載さ
れていてもよい。以上のように、本実施の形態によれ
ば、簡単な構造で、主基板２の上に搭載された半導体装
置１を保護することができる半導体装置が得られる。
【００１７】実施の形態２．図２は、本発明の実施の形
態２による半導体装置の構成を示す図であり、図２
（ａ）は配線板とその関係部分の側面図、図２（ｂ）は
半導体装置の側面からみた断面図である。図２におい
て、支持部材５ｂには、半田ボールなどのように、実装
時の温度において低弾性化し易い材料がもちいられる。
そして、この支持部材５ｂが、半導体素子１の周辺の四
隅で、配線板５を主基板２に接続、固定する。このよう
に支持部材５ｂを半田ボールとする場合は、配線板５と
主基板２のそれぞれの表面の配線部分、または、金属部
分に半田ボールが当接するように位置させる。
【００１８】本実施の形態では、半田ボールだけで、支
持部材と接続部材とを兼ねており、構造および製造が簡
単になる。本実施の形態は、上記のように構成されてい
るので、半田ボールなどの支持部材全体が、実装時の温
度において低弾性化し易く、主基板２が実装基板にさら
に搭載される場合に半導体素子１に与える応力を一層軽
減させることができる。
【００１９】半田ボールの組成は、Ｐｂ−６３Ｓｕ，Ｐ
ｂ−５Ｓｎ等のＰｂ／Ｓｎ半田やＳｎ−Ａｇ等どんな材
料でも可能で、又、融点の高い半田を、Ｐｂ６３Ｓｎ等
の異なる融点の半田により、配線板５と接続部７に搭載
することも可能である。以上のように、本実施の形態に
よれば、構造、製法が簡単で、かつ、搭載する半導体素
子の特性を損なわない半導体装置が得られる。
【００２０】実施の形態３．図３は、本発明の実施の形
態３による半導体装置の構成を示す図であり、半導体装
置の側面からみた断面図である。図３において、２ａは
主基板２の主面、すなわち半導体素子１搭載側に設けら
れた配線パターンである。また、接続ピン５ｂは、その
上端で、配線板５の配線パターン５ａと電気的に接続し
ており、その下端では、導電性の接続部７を介して主基
板２の配線パターン２ａと電気的に接続しているととも
に、機械的にも固着している。主基板２の配線パターン
２ａは、少なくとも支持部材５ｂとの接続部分には存在
するが、他の部分では開口していてもよい。
【００２１】本実施の形態の場合、主基板２の配線パタ
ーン２ａに接続されるのは、主として配線板５の主面、
すなわち半導体素子１の搭載側に設けられた配線パター
ン５ａである。主基板２の配線パターン２ａを接地線と
すれば、主基板２の配線数を軽減でき、又、ノイズ対策
にもなる。また、主基板２の配線パターン２ａを電源供
給ピンとしても同様の効果が得られる。
【００２２】更に、支持部材５ｂを信号を伝達する信号
ピンとすることも可能だが、配線パターン５ａは、配線
板５の主面、すなわち半導体素子搭載側の面に設けられ
るものとする。なお、接続部材としての支持部材５ｂを
実施の形態２の図２に示す半田ボールとしても効果は同
じである。以上のように本実施の形態によれば、構造、
製法が簡単で、かつ、主基板２と配線板５とを電気的に
接続できる半導体装置を得ることができる。
【００２３】実施の形態４．図４は、本発明の実施の形
態４による半導体装置の構成を示す図であり、半導体装
置の側面からみた断面図である。図４において、９は、
配線板５の配線パターン５ａ上に搭載された抵抗やコン
デンサ等の回路素子、１０は回路素子９と配線パターン
５ａとを接続する接続端子であり、１１はこの接続端子
１０の部分を保護する封止樹脂（コーティング樹脂）で
ある。
【００２４】図４において、回路素子９は、接続ピン５
ｂを介して配線板５へ接続するとともに、実施の形態３
に記載するように、さらに支持部材５ｂを介して、主基
板２上の配線パターン２ａに電気的に接続されることが
可能である。このようにすれば、電気回路のインピーダ
ンス整合を図り、高い特性を得ることができる。本実施
の形態においては上記の効果を十分に得る為、回路素子
９は、配線板５の主面、すなわち半導体素子１搭載側に
搭載するのがよい。又、接続部材としての支持部材５ｂ
は、実施の形態２に示す半田ボールとしても効果は同じ
である。以上のように、本実施の形態によれば、配線板
５に回路素子９を搭載することができ、さらにこれを支
持部材５ｂを介して主基板２に電気的接続をし、回路特
性を向上させることができる。
【００２５】
【発明の効果】請求項１に記載の発明によれば、簡単な
構造で、主基板の上に半導体素子が搭載された半導体装
置を保護することができる半導体装置が得られる。
【００２６】請求項２に記載の発明によれば、構造、製
法が簡単で、かつ、搭載する半導体素子の特性を損なわ
ない半導体装置が得られる。
【００２７】請求項３記載の発明によれば、構造、製法
が簡単で、かつ、主基板と配線板とを電気的に接続でき
る半導体装置を得ることができる。
【００２８】請求項４に記載の発明によれば、配線板に
回路素子を搭載することができ、さらにこれを支持部材
を介して主基板に電気的接続をし、回路特性を向上させ
ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１による半導体装置の構
成を示す図。
【図２】 本発明の実施の形態２による半導体装置の構
成を示す断面図。
【図３】 本発明の実施の形態３による半導体装置の構
成を示す断面図。
【図４】 本発明の実施の形態４による半導体装置の構
成を示す断面図。
【図５】 従来の半導体装置の一例を示す断面図。
【符号の説明】
１ 導体素子、 ２ 主基板、 ３ 接続端子、 ４
封止樹脂、 ５ 配線板、５ａ 配線パターン、 ５ｂ
支持部材、 ６ 接着部材、 ７ 続部、８ 外部端
子、 ９ 電気素子。

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 主基板と、 主面が上記主基板の主面に対向するように搭載され、接
    続端子を介して上記主基板の主面に電気的に接続された
    半導体素子と、 少なくとも主面に配線パターンを有しこの主面が上記半
    導体素子の背面に当接または固着され、かつ、上記半導
    体素子の周辺に延びた配線板と、 上記半導体素子の周辺において上記配線板と上記主基板
    との間に接続された複数の接続ピンとを備えたことを特
    徴とする半導体装置。
  2. 【請求項２】 前記接続ピンとして半田ボールを用いた
    ことを特徴とする請求項１に記載の半導体装置。
  3. 【請求項３】 上記主基板が主面に配線パターンを有
    し、上記接続ピンが上記主基板の配線パターンと上記配
    線板の主面の配線パターンとを電気的に接続するように
    したことを特徴とする請求項１または２に記載の半導体
    装置。
  4. 【請求項４】 上記配線板の主面に搭載され上記配線板
    の主面の配線パターンに接続端子を介して接続された電
    気素子を備えたことを特徴とする請求項１〜３のいずれ
    かに記載の半導体装置。
JP11023838A 1999-02-01 1999-02-01 半導体装置 Withdrawn JP2000223645A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP11023838A JP2000223645A (ja) 1999-02-01 1999-02-01 半導体装置
US09/354,586 US6344682B1 (en) 1999-02-01 1999-07-16 Semiconductor device comprising a semiconductor element mounted on a substrate and covered by a wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11023838A JP2000223645A (ja) 1999-02-01 1999-02-01 半導体装置

Publications (1)

Publication Number Publication Date
JP2000223645A true JP2000223645A (ja) 2000-08-11

Family

ID=12121547

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11023838A Withdrawn JP2000223645A (ja) 1999-02-01 1999-02-01 半導体装置

Country Status (2)

Country Link
US (1) US6344682B1 (ja)
JP (1) JP2000223645A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192812A (ja) * 2009-02-20 2010-09-02 Sharp Corp 電子機器モジュール
KR20160113201A (ko) * 2014-03-31 2016-09-28 마이크론 테크놀로지, 인크 열성능 개선형 적층 반도체 다이 조립체 및 관련 시스템 및 방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001274196A (ja) * 2000-03-28 2001-10-05 Rohm Co Ltd 半導体装置
US20020127771A1 (en) * 2001-03-12 2002-09-12 Salman Akram Multiple die package
SG95637A1 (en) * 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
US6441483B1 (en) * 2001-03-30 2002-08-27 Micron Technology, Inc. Die stacking scheme
US6942018B2 (en) * 2001-09-28 2005-09-13 The Board Of Trustees Of The Leland Stanford Junior University Electroosmotic microchannel cooling system
US7134486B2 (en) * 2001-09-28 2006-11-14 The Board Of Trustees Of The Leeland Stanford Junior University Control of electrolysis gases in electroosmotic pump systems
CN100350607C (zh) * 2001-12-07 2007-11-21 富士通株式会社 半导体器件及其制造方法
US6606251B1 (en) 2002-02-07 2003-08-12 Cooligy Inc. Power conditioning module
US7294928B2 (en) * 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7217597B2 (en) 2004-06-22 2007-05-15 Micron Technology, Inc. Die stacking scheme
US7323968B2 (en) * 2005-12-09 2008-01-29 Sony Corporation Cross-phase adapter for powerline communications (PLC) network
JP2010147153A (ja) * 2008-12-17 2010-07-01 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
US20110156240A1 (en) * 2009-12-31 2011-06-30 Stmicroelectronics Asia Pacific Pte. Ltd. Reliable large die fan-out wafer level package and method of manufacture
US8466997B2 (en) * 2009-12-31 2013-06-18 Stmicroelectronics Pte Ltd. Fan-out wafer level package for an optical sensor and method of manufacture thereof
US8884422B2 (en) * 2009-12-31 2014-11-11 Stmicroelectronics Pte Ltd. Flip-chip fan-out wafer level package for package-on-package applications, and method of manufacture
US8502394B2 (en) * 2009-12-31 2013-08-06 Stmicroelectronics Pte Ltd. Multi-stacked semiconductor dice scale package structure and method of manufacturing same
US8436255B2 (en) * 2009-12-31 2013-05-07 Stmicroelectronics Pte Ltd. Fan-out wafer level package with polymeric layer for high reliability
US8338934B2 (en) * 2010-03-18 2012-12-25 Marvell World Trade Ltd. Embedded die with protective interposer
US8618654B2 (en) * 2010-07-20 2013-12-31 Marvell World Trade Ltd. Structures embedded within core material and methods of manufacturing thereof
US9013037B2 (en) 2011-09-14 2015-04-21 Stmicroelectronics Pte Ltd. Semiconductor package with improved pillar bump process and structure
US8916481B2 (en) 2011-11-02 2014-12-23 Stmicroelectronics Pte Ltd. Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US8779601B2 (en) 2011-11-02 2014-07-15 Stmicroelectronics Pte Ltd Embedded wafer level package for 3D and package-on-package applications, and method of manufacture
US20150221570A1 (en) * 2014-02-04 2015-08-06 Amkor Technology, Inc. Thin sandwich embedded package
JP7006024B2 (ja) * 2017-08-30 2022-01-24 富士電機株式会社 半導体装置及びその製造方法
US11721657B2 (en) 2019-06-14 2023-08-08 Stmicroelectronics Pte Ltd Wafer level chip scale package having varying thicknesses

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2821229B2 (ja) * 1990-03-30 1998-11-05 株式会社日立製作所 電子回路装置
JP3002034B2 (ja) 1991-10-02 2000-01-24 株式会社日立製作所 半導体集積回路装置
US5969944A (en) * 1996-12-31 1999-10-19 Intel Corporation Method and apparatus for mounting a very large scale integration (VLSI) chip package to a computer chasis for cooling
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
JPH10294423A (ja) * 1997-04-17 1998-11-04 Nec Corp 半導体装置
US5869894A (en) * 1997-07-18 1999-02-09 Lucent Technologies Inc. RF IC package
US5798567A (en) * 1997-08-21 1998-08-25 Hewlett-Packard Company Ball grid array integrated circuit package which employs a flip chip integrated circuit and decoupling capacitors
JPH11121897A (ja) * 1997-10-14 1999-04-30 Fujitsu Ltd 複数の回路素子を基板上に搭載するプリント配線基板の製造方法及びプリント配線基板の構造
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192812A (ja) * 2009-02-20 2010-09-02 Sharp Corp 電子機器モジュール
KR20160113201A (ko) * 2014-03-31 2016-09-28 마이크론 테크놀로지, 인크 열성능 개선형 적층 반도체 다이 조립체 및 관련 시스템 및 방법
JP2017510076A (ja) * 2014-03-31 2017-04-06 マイクロン テクノロジー， インク． 改良された熱性能を有する積層半導体ダイアセンブリならびに関連するシステムおよび方法
KR101915869B1 (ko) * 2014-03-31 2019-01-07 마이크론 테크놀로지, 인크 열성능 개선형 적층 반도체 다이 조립체 및 관련 시스템 및 방법
US10461059B2 (en) 2014-03-31 2019-10-29 Micron Technology, Inc. Stacked semiconductor die assemblies with improved thermal performance and associated systems and methods

Also Published As

Publication number Publication date
US6344682B1 (en) 2002-02-05

Similar Documents

Publication Publication Date Title
JP2000223645A (ja) 半導体装置
US6501157B1 (en) Substrate for accepting wire bonded or flip-chip components
US20110266672A1 (en) Integrated-circuit attachment structure with solder balls and pins
JP2002373969A (ja) 半導体装置及び半導体装置の製造方法
JPH10242210A (ja) 集積回路装置の実装構造およびその製造方法
JP2003017649A (ja) 半導体装置及び半導体モジュール
JP2907127B2 (ja) マルチチップモジュール
US6320136B1 (en) Layered printed-circuit-board and module using the same
JP3209977B2 (ja) 半導体モジュ−ル
JP2817712B2 (ja) 半導体装置及びその実装方法
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
JP2004158700A (ja) 電子制御装置およびその製造方法
JP2001118951A (ja) 半導体装置
JPH0645763A (ja) 印刷配線板
JP2004146540A (ja) 接続型回路基板ならびに製造方法
JPH1079401A (ja) 半導体装置およびその製造方法
JP2879503B2 (ja) 面実装型電子回路装置
KR200179418Y1 (ko) 반도체패캐이지
JP3586867B2 (ja) 半導体装置、その製造方法及びその実装方法並びにこれを実装した回路基板
KR20020005823A (ko) 테이프 배선기판을 이용한 볼 그리드 어레이 패키지
JPH10256420A (ja) 半導体装置用パッケージ及び半導体装置
JPH03255655A (ja) 半導体装置
JPH0794670A (ja) 混成集積回路装置
KR200304742Y1 (ko) 적층형반도체패키지
JPS63226053A (ja) 混成集積チツプモジユ−ル

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060404