JP2817712B2 - 半導体装置及びその実装方法 - Google Patents
半導体装置及びその実装方法Info
- Publication number
- JP2817712B2 JP2817712B2 JP15329996A JP15329996A JP2817712B2 JP 2817712 B2 JP2817712 B2 JP 2817712B2 JP 15329996 A JP15329996 A JP 15329996A JP 15329996 A JP15329996 A JP 15329996A JP 2817712 B2 JP2817712 B2 JP 2817712B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- wiring board
- printed wiring
- semiconductor chip
- heat transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の実装方法に関し、特に半導体デバイスを格納するパッ
ケージで多ピンかつ高消費電力により発熱の多い半導体
デバイスの放熱構造を提供するものである。
の実装方法に関し、特に半導体デバイスを格納するパッ
ケージで多ピンかつ高消費電力により発熱の多い半導体
デバイスの放熱構造を提供するものである。
【０００２】
【従来の技術】半導体チップの集積度の向上と大規模チ
ップの製造技術の向上につれて、処理できる、あるいは
処理しなければならない信号が増加している。また動作
周波数の向上もあわせ半導体チップの消費電力も増加
し、これによる放熱の必要性は信頼性の面からも重要な
技術となっており、これらの諸特性を満足する収容パッ
ケージ・実装技術の向上が求められている。
ップの製造技術の向上につれて、処理できる、あるいは
処理しなければならない信号が増加している。また動作
周波数の向上もあわせ半導体チップの消費電力も増加
し、これによる放熱の必要性は信頼性の面からも重要な
技術となっており、これらの諸特性を満足する収容パッ
ケージ・実装技術の向上が求められている。
【０００３】多信号に対応して、パッケージの多端子化
や、それらを印刷配線基板に電気的に接続する半田付け
技術の改良が行われている。最近では、旧来のピン形状
の信号端子を用いる「ピン・グリッド・アレイ：ＰＧ
Ａ」に代わって、半田ボールをパッケージの接続端子に
用いる「ボール・グリッド・アレイ：ＢＧＡ」などのパ
ッケージが登場している。また、半導体チップを信号端
子の反対側からパッケージに実装し、パッケージの半導
体チップの裏側部分のパッケージ上にも信号端子を設け
て信号端子を増加させる実装方法がある。これをフェー
スアップ・マウントと呼ぶ。
や、それらを印刷配線基板に電気的に接続する半田付け
技術の改良が行われている。最近では、旧来のピン形状
の信号端子を用いる「ピン・グリッド・アレイ：ＰＧ
Ａ」に代わって、半田ボールをパッケージの接続端子に
用いる「ボール・グリッド・アレイ：ＢＧＡ」などのパ
ッケージが登場している。また、半導体チップを信号端
子の反対側からパッケージに実装し、パッケージの半導
体チップの裏側部分のパッケージ上にも信号端子を設け
て信号端子を増加させる実装方法がある。これをフェー
スアップ・マウントと呼ぶ。
【０００４】一方で高消費電力化に対応するために、パ
ッケージを低熱抵抗素材で構成したり、半導体チップを
金属などの低熱抵抗素材で放熱器に直接接続する構造を
持たせたりしている。また、放熱器を取り付ける構造を
作り出すために、半導体チップを信号端子側に実装し、
その裏面に放熱器を取り付ける構造も実用化されてい
る。これをフェースダウン・マウントと呼ぶ。フェース
アップ・マウントとフェースダウン・マウントはお互い
に相反する構造であり、フェースアップ・マウントは端
子数の増加、フェースダウン・マウントは放熱特性を高
める効果を持っているが、この２つの特性を両立させる
ことは困難であった。現在の技術では、前述のＢＧＡ技
術など端子構造の微細化により端子数の増加に対して対
応が可能になりつつある。
ッケージを低熱抵抗素材で構成したり、半導体チップを
金属などの低熱抵抗素材で放熱器に直接接続する構造を
持たせたりしている。また、放熱器を取り付ける構造を
作り出すために、半導体チップを信号端子側に実装し、
その裏面に放熱器を取り付ける構造も実用化されてい
る。これをフェースダウン・マウントと呼ぶ。フェース
アップ・マウントとフェースダウン・マウントはお互い
に相反する構造であり、フェースアップ・マウントは端
子数の増加、フェースダウン・マウントは放熱特性を高
める効果を持っているが、この２つの特性を両立させる
ことは困難であった。現在の技術では、前述のＢＧＡ技
術など端子構造の微細化により端子数の増加に対して対
応が可能になりつつある。
【０００５】図９に、従来技術による半導体装置を印刷
配線基板に実装した状態を斜視図で示す。印刷配線基板
１１４上に組み立てられた半導体パッケージ１１５が実
装されている。このような実装を図８、並びに図１０及
び図１１の組立図を用いて詳細に説明する。まず、図８
に示すように、パッケージ１１５内にはマウント金属１
０２がフェースダウン構造で組み込まれており、そこに
半導体チップ１０１が実装されている。
配線基板に実装した状態を斜視図で示す。印刷配線基板
１１４上に組み立てられた半導体パッケージ１１５が実
装されている。このような実装を図８、並びに図１０及
び図１１の組立図を用いて詳細に説明する。まず、図８
に示すように、パッケージ１１５内にはマウント金属１
０２がフェースダウン構造で組み込まれており、そこに
半導体チップ１０１が実装されている。
【０００６】半導体チップ１０１の信号はワイヤー１０
３を通じてパッケージ１１５に内蔵されている配線（図
示せず）を通して信号ボール１０５へ接続されている。
パッケージ１１５に実装されている半導体チップ１０１
の保護するためにキャップ１０４で封止されている。以
上のように構成されている半導体装置は、印刷配線基板
１１４に半田リフローなどの技術を用いて実装され、電
気的に接続されている。一方マウント金属１０２には放
熱器１０９を接触させ、板バネ１１６でパッケージ１１
５に固定されている。
３を通じてパッケージ１１５に内蔵されている配線（図
示せず）を通して信号ボール１０５へ接続されている。
パッケージ１１５に実装されている半導体チップ１０１
の保護するためにキャップ１０４で封止されている。以
上のように構成されている半導体装置は、印刷配線基板
１１４に半田リフローなどの技術を用いて実装され、電
気的に接続されている。一方マウント金属１０２には放
熱器１０９を接触させ、板バネ１１６でパッケージ１１
５に固定されている。
【０００７】図１０（ａ）〜（ｃ）及び図１１（ｄ）〜
（ｆ）に、この半導体装置自体の組み立て手順および印
刷配線基板への実装手順を示す。図１０（ａ）に示す半
導体チップマウント工程で、半導体チップ１０１がマウ
ント金属１０２が組み込まれたパッケージ１１５に取り
付けられる。次に半導体チップ１０１から信号を取り出
すために、図１０（ｂ）に示すワイヤーボンディング工
程を行う。ワイヤー１０３で半導体チップ１０１の信号
取り出し部分（図示せず）とパッケージ１１５の信号接
続部分（図示せず）を電気的に接続する。図１０（ｃ）
に示すキャップ取り付け工程で、キャップ１０４をパッ
ケージ１１５に取り付け、半導体チップ１０１を物理的
に保護する。この工程で半導体装置の完成となる。
（ｆ）に、この半導体装置自体の組み立て手順および印
刷配線基板への実装手順を示す。図１０（ａ）に示す半
導体チップマウント工程で、半導体チップ１０１がマウ
ント金属１０２が組み込まれたパッケージ１１５に取り
付けられる。次に半導体チップ１０１から信号を取り出
すために、図１０（ｂ）に示すワイヤーボンディング工
程を行う。ワイヤー１０３で半導体チップ１０１の信号
取り出し部分（図示せず）とパッケージ１１５の信号接
続部分（図示せず）を電気的に接続する。図１０（ｃ）
に示すキャップ取り付け工程で、キャップ１０４をパッ
ケージ１１５に取り付け、半導体チップ１０１を物理的
に保護する。この工程で半導体装置の完成となる。
【０００８】次に完成した半導体装置を印刷配線基板に
実装する。図１１（ｄ）に示す信号ボール１０５を印刷
配線基板１１４に準備された信号パッド（図示せず）に
位置合わせし、半田リフローなどの技術を用いて電気的
かつ機械的に実装する。図１１（ｅ）に示す放熱器取り
付け工程で、放熱器１０９をパッケージ１１５のマウン
ト金属部１０２に密着させ、板バネ１１６を用いて、図
１１（ｆ）に示すようにパッケージ１１５に放熱器１０
９を固定する。この例では、信号接合部にボールを用い
たボール・グリッド・アレイを例にとったが、信号接続
部分にピンを用いたピン・グリッド・アレイでも同じで
ある。
実装する。図１１（ｄ）に示す信号ボール１０５を印刷
配線基板１１４に準備された信号パッド（図示せず）に
位置合わせし、半田リフローなどの技術を用いて電気的
かつ機械的に実装する。図１１（ｅ）に示す放熱器取り
付け工程で、放熱器１０９をパッケージ１１５のマウン
ト金属部１０２に密着させ、板バネ１１６を用いて、図
１１（ｆ）に示すようにパッケージ１１５に放熱器１０
９を固定する。この例では、信号接合部にボールを用い
たボール・グリッド・アレイを例にとったが、信号接続
部分にピンを用いたピン・グリッド・アレイでも同じで
ある。
【０００９】また、図１２並びに図１３及び図１４で、
もう一つの従来例（例えば特開平２−１５１０５５）を
説明する。上述した従来例では、半導体装置と放熱器
が、印刷配線基板の一方の面に実装されるものであった
が、このもう一つの従来例では、印刷配線基板の一方の
面に半導体装置を、他方の面に放熱器を実装する形態が
説明されている。図１２に示すように、パッケージ１１
７には信号ピン１１０を設けられ、またパッケージ１１
７の内部に設けられたマウント金属１０２上に半導体チ
ップ１０１が実装され、ワイヤー１０３を用いて電気的
に接続、キャップ１０４で封止されている。
もう一つの従来例（例えば特開平２−１５１０５５）を
説明する。上述した従来例では、半導体装置と放熱器
が、印刷配線基板の一方の面に実装されるものであった
が、このもう一つの従来例では、印刷配線基板の一方の
面に半導体装置を、他方の面に放熱器を実装する形態が
説明されている。図１２に示すように、パッケージ１１
７には信号ピン１１０を設けられ、またパッケージ１１
７の内部に設けられたマウント金属１０２上に半導体チ
ップ１０１が実装され、ワイヤー１０３を用いて電気的
に接続、キャップ１０４で封止されている。
【００１０】印刷配線基板１１８には、伝熱ピン１１９
を通す穴が設けられており、半導体パッケージを実装し
た状態でマウント金属１０２に伝熱ピン１１９を接触さ
せ、印刷配線基板の裏面（パッケージ実装側と反対側）
から、放熱器１０９を取り付ける構造になっている。図
１３（ａ）〜（ｃ）及び図１４（ｄ）〜（ｆ）に、図１
２のもう一つの従来例の組み立て手順を示す。このパッ
ケージがフェースアップ構造となっており上述した図８
のフェースダウン構造と異なるが、図１３（ａ）〜
（ｃ）及び図１４（ｄ）の工程は同じ手順である。図１
４（ｅ）に示す放熱器の取り付け工程で、伝熱ピン１１
９を印刷配線基板１１８とパッケージ１１７に設けられ
た穴（図示せず）に差し込み、放熱器１０９と伝熱ピン
１１９を図１４（ｆ）に示すように接続・固定する。
を通す穴が設けられており、半導体パッケージを実装し
た状態でマウント金属１０２に伝熱ピン１１９を接触さ
せ、印刷配線基板の裏面（パッケージ実装側と反対側）
から、放熱器１０９を取り付ける構造になっている。図
１３（ａ）〜（ｃ）及び図１４（ｄ）〜（ｆ）に、図１
２のもう一つの従来例の組み立て手順を示す。このパッ
ケージがフェースアップ構造となっており上述した図８
のフェースダウン構造と異なるが、図１３（ａ）〜
（ｃ）及び図１４（ｄ）の工程は同じ手順である。図１
４（ｅ）に示す放熱器の取り付け工程で、伝熱ピン１１
９を印刷配線基板１１８とパッケージ１１７に設けられ
た穴（図示せず）に差し込み、放熱器１０９と伝熱ピン
１１９を図１４（ｆ）に示すように接続・固定する。
【００１１】
【発明が解決しようとする課題】上述した従来例におい
て、以下のような問題点がある。図８に示す従来例の場
合、半導体装置に放熱器をパッケージに機械的に固定し
ているが、この荷重はすべて信号接続ボールあるいはピ
ンにかかることになり、接触の信頼性上に問題がある。
これを回避するために放熱器を印刷配線基板を収容する
筐体や、印刷配線基板に固定する方法も用いられるが、
組み立て精度を確保することが困難な上、組み立て手順
が複雑になり、コストを上昇させてしまうという欠点が
あった。また、半導体チップ自体は電気的に接地電位あ
るいは電源電位に固定されなければならないため、マウ
ント金属・伝熱ピン・放熱器と電気的に接続されてしま
い、放熱器自体もその電位がかかることになる。特に電
源電位の場合、筐体（接地電位）と電気的に分離する構
造を作りこまなければならず、一段と複雑な構造・手順
が必要となる。
て、以下のような問題点がある。図８に示す従来例の場
合、半導体装置に放熱器をパッケージに機械的に固定し
ているが、この荷重はすべて信号接続ボールあるいはピ
ンにかかることになり、接触の信頼性上に問題がある。
これを回避するために放熱器を印刷配線基板を収容する
筐体や、印刷配線基板に固定する方法も用いられるが、
組み立て精度を確保することが困難な上、組み立て手順
が複雑になり、コストを上昇させてしまうという欠点が
あった。また、半導体チップ自体は電気的に接地電位あ
るいは電源電位に固定されなければならないため、マウ
ント金属・伝熱ピン・放熱器と電気的に接続されてしま
い、放熱器自体もその電位がかかることになる。特に電
源電位の場合、筐体（接地電位）と電気的に分離する構
造を作りこまなければならず、一段と複雑な構造・手順
が必要となる。
【００１２】一方、図１２のもう一つの従来例の場合、
伝熱ピンを挿入するための穴をパッケージに作りこまな
ければならないこと、さらにマウント金属をパッケージ
の内部に固定する作業が必要であり、パッケージ自体の
コストを上昇させてしまう。さらに、マウント金属をパ
ッケージに固定するために、何らかの接着剤を用いなけ
ればならず、それが伝熱ピン挿入の穴へ入り込み、伝熱
ピン接触部分の平坦性が失われ、マウント金属と伝熱ピ
ンとの接触性が損なわれ、つまりは熱抵抗が上昇してし
まうという欠点が存在する。さらに、同様の接着剤の密
着性から、半導体チップを収容する部分の気密性が損な
われる可能性があり、ゴミなどによる半導体チップ自身
の信頼性を低下させてしまう欠点もある。この点に関し
ては半導体チップ自身に保護用モールドを行うことによ
り、信頼性の問題を回避しているが、半導体チップはモ
ールドすることにより、浮遊容量が増加し電気的特性が
悪くなる性質を持っている。特に高速動作の半導体チッ
プの場合、モールドしない方がよい。
伝熱ピンを挿入するための穴をパッケージに作りこまな
ければならないこと、さらにマウント金属をパッケージ
の内部に固定する作業が必要であり、パッケージ自体の
コストを上昇させてしまう。さらに、マウント金属をパ
ッケージに固定するために、何らかの接着剤を用いなけ
ればならず、それが伝熱ピン挿入の穴へ入り込み、伝熱
ピン接触部分の平坦性が失われ、マウント金属と伝熱ピ
ンとの接触性が損なわれ、つまりは熱抵抗が上昇してし
まうという欠点が存在する。さらに、同様の接着剤の密
着性から、半導体チップを収容する部分の気密性が損な
われる可能性があり、ゴミなどによる半導体チップ自身
の信頼性を低下させてしまう欠点もある。この点に関し
ては半導体チップ自身に保護用モールドを行うことによ
り、信頼性の問題を回避しているが、半導体チップはモ
ールドすることにより、浮遊容量が増加し電気的特性が
悪くなる性質を持っている。特に高速動作の半導体チッ
プの場合、モールドしない方がよい。
【００１３】
【課題を解決するための手段】以上の問題点を解決する
ために、本発明の半導体装置は、半導体チップを収容す
る半導体パッケージ、ピンあるいはボール構造の半導体
パッケージの信号接続端子側に露出した半導体チップが
マウントされるマウント金属、該パッケージ内部の該マ
ウント金属上に実装した半導体チップ、該マウント金属
外部にパッケージの信号接続端子と同じ構造のピンある
いはボール構造の伝熱端子を有し、該伝熱端子の接触部
分に放熱構造を持たせた印刷配線基板に対し、該信号接
続端子と同じ接続手段を用いて信号接続端子と同時に該
伝熱端子と該放熱構造部とを熱的に接続し実装している
ことを特徴とするものである。また、印刷配線基板の放
熱構造部分に放熱器を接続していることを特徴とするも
のである。
ために、本発明の半導体装置は、半導体チップを収容す
る半導体パッケージ、ピンあるいはボール構造の半導体
パッケージの信号接続端子側に露出した半導体チップが
マウントされるマウント金属、該パッケージ内部の該マ
ウント金属上に実装した半導体チップ、該マウント金属
外部にパッケージの信号接続端子と同じ構造のピンある
いはボール構造の伝熱端子を有し、該伝熱端子の接触部
分に放熱構造を持たせた印刷配線基板に対し、該信号接
続端子と同じ接続手段を用いて信号接続端子と同時に該
伝熱端子と該放熱構造部とを熱的に接続し実装している
ことを特徴とするものである。また、印刷配線基板の放
熱構造部分に放熱器を接続していることを特徴とするも
のである。
【００１４】また、本発明は、半導体チップを収容する
半導体パッケージにおいて、ピンあるいはボール構造の
半導体パッケージの信号接続端子側に露出した半導体チ
ップがマウントされるマウント金属を有し、該パッケー
ジ内部の該マウント金属上に半導体チップを実装し、該
マウント金属外部にパッケージの信号接続端子と同じ構
造のピンあるいはボール構造の伝熱端子を有し、該伝熱
端子の接触部分に放熱構造を持たせた印刷配線基板に対
し、該信号接続端子と同じ接続手段を用いて、信号接続
端子と同時に該伝熱端子と該放熱構造部とを熱的に接続
する手順で実装することを特徴とする半導体装置の実装
方法である。さらに、本発明は、該伝熱端子と該放熱構
造部とを熱的に接続した後に、印刷配線基板の放熱構造
部分に放熱器を接続することを特徴とする上記に記載の
半導体装置の実装方法である。
半導体パッケージにおいて、ピンあるいはボール構造の
半導体パッケージの信号接続端子側に露出した半導体チ
ップがマウントされるマウント金属を有し、該パッケー
ジ内部の該マウント金属上に半導体チップを実装し、該
マウント金属外部にパッケージの信号接続端子と同じ構
造のピンあるいはボール構造の伝熱端子を有し、該伝熱
端子の接触部分に放熱構造を持たせた印刷配線基板に対
し、該信号接続端子と同じ接続手段を用いて、信号接続
端子と同時に該伝熱端子と該放熱構造部とを熱的に接続
する手順で実装することを特徴とする半導体装置の実装
方法である。さらに、本発明は、該伝熱端子と該放熱構
造部とを熱的に接続した後に、印刷配線基板の放熱構造
部分に放熱器を接続することを特徴とする上記に記載の
半導体装置の実装方法である。
【００１５】
【作用】本発明においては、半導体チップをフェースア
ップマウントすることによって多くの信号を収容するこ
とができ、また放熱経路を確保することができる構造を
有しているものである。そして、実装が容易であり、半
導体チップの保護のためのモールディングが不要なもの
である。
ップマウントすることによって多くの信号を収容するこ
とができ、また放熱経路を確保することができる構造を
有しているものである。そして、実装が容易であり、半
導体チップの保護のためのモールディングが不要なもの
である。
【００１６】
【発明の実施の形態】本発明の形態しては、半導体チッ
プをマウント金属が組み込まれたパッケージに取り付け
る半導体チップマウント工程、半導体チップのワイヤー
ボンディング工程、半導体チップへのキャップ取り付け
工程、信号ボールをパッケージの信号取り出し部分の位
置に、伝熱ボールをマウント金属部に取り付けるボール
付け工程、次に、完成した半導体装置を信号ボールを印
刷配線基板に作り込まれた信号パッドと伝熱ボールを印
刷配線基板を貫通する構造で作り込まれた伝熱金属部に
位置合わせし、熱的に一括して実装する印刷配線基板へ
の実装工程、放熱器を印刷配線基板の伝熱金属部に接触
させて固定する放熱器取り付け工程を含む半導体装置の
実装方法である。
プをマウント金属が組み込まれたパッケージに取り付け
る半導体チップマウント工程、半導体チップのワイヤー
ボンディング工程、半導体チップへのキャップ取り付け
工程、信号ボールをパッケージの信号取り出し部分の位
置に、伝熱ボールをマウント金属部に取り付けるボール
付け工程、次に、完成した半導体装置を信号ボールを印
刷配線基板に作り込まれた信号パッドと伝熱ボールを印
刷配線基板を貫通する構造で作り込まれた伝熱金属部に
位置合わせし、熱的に一括して実装する印刷配線基板へ
の実装工程、放熱器を印刷配線基板の伝熱金属部に接触
させて固定する放熱器取り付け工程を含む半導体装置の
実装方法である。
【００１７】
【実施例１】次ぎに本発明の実施例について図面を参照
して説明する。図１に、本発明によるパッケージの印刷
配線基板への実装状態での断面構造を示す。図１に示す
ように、パッケージ１００には、マウント金属１０２が
信号ボール１０５と同じ側から取り付けられている（フ
ェースアップ構造）。半導体チップ１０１はパッケージ
１００内部に組み込まれたマウント金属１０２上にマウ
ントされ、ワイヤー１０３で信号が引き出され、さらに
キャップ１０４で封止されている。パッケージ１００の
信号部分に信号接続用ボールおよびマウント金属１０２
部分に伝熱用ボール１０６が半田接続技術などを用いて
接続される。
して説明する。図１に、本発明によるパッケージの印刷
配線基板への実装状態での断面構造を示す。図１に示す
ように、パッケージ１００には、マウント金属１０２が
信号ボール１０５と同じ側から取り付けられている（フ
ェースアップ構造）。半導体チップ１０１はパッケージ
１００内部に組み込まれたマウント金属１０２上にマウ
ントされ、ワイヤー１０３で信号が引き出され、さらに
キャップ１０４で封止されている。パッケージ１００の
信号部分に信号接続用ボールおよびマウント金属１０２
部分に伝熱用ボール１０６が半田接続技術などを用いて
接続される。
【００１８】一方、印刷配線基板１０７には、信号接続
部分に加えて、印刷配線基板を貫通するように伝熱金属
１０８が設けられており、信号接続用ボール１０５と伝
熱用ボール１０６を印刷配線基板１０７の信号部分と放
熱金属部分に半田リフロー技術などを用いて接続してい
る。また、放熱効果を高めるために、印刷配線基板１０
７のパッケージ搭載面と反対側から伝熱金属１０８に接
触して放熱器１０９が取り付けられている。
部分に加えて、印刷配線基板を貫通するように伝熱金属
１０８が設けられており、信号接続用ボール１０５と伝
熱用ボール１０６を印刷配線基板１０７の信号部分と放
熱金属部分に半田リフロー技術などを用いて接続してい
る。また、放熱効果を高めるために、印刷配線基板１０
７のパッケージ搭載面と反対側から伝熱金属１０８に接
触して放熱器１０９が取り付けられている。
【００１９】図２（ａ）〜（ｄ）、及び図３（ｅ）〜
（ｇ）に本発明の実施例による半導体装置の組み立て手
順を示す。図２（ａ）の半導体チップマウント工程で、
半導体チップ１０１はマウント金属１０２が組み込まれ
たパッケージ１００に取り付けられる。次に、半導体チ
ップ１０１から信号を取り出すために図２（ｂ）のワイ
ヤーボンディング工程を行う。ワイヤー１０３で半導体
チップ１０１の信号取り出し部分（図示せず）とパッケ
ージ１００の信号接続部分（図示せず）を電気的に接続
する。
（ｇ）に本発明の実施例による半導体装置の組み立て手
順を示す。図２（ａ）の半導体チップマウント工程で、
半導体チップ１０１はマウント金属１０２が組み込まれ
たパッケージ１００に取り付けられる。次に、半導体チ
ップ１０１から信号を取り出すために図２（ｂ）のワイ
ヤーボンディング工程を行う。ワイヤー１０３で半導体
チップ１０１の信号取り出し部分（図示せず）とパッケ
ージ１００の信号接続部分（図示せず）を電気的に接続
する。
【００２０】図２（ｃ）のキャップ取り付け工程で、キ
ャップ１０４をパッケージ１００に取り付け、半導体チ
ップ１０１を物理的に保護する。図２（ｄ）に示すボー
ル付け工程では、信号ボール１０５をパッケージ１００
の信号取り出し部分（図示せず）の位置に、また伝熱ボ
ール１０６をマウント金属１０２部に取り付ける。この
工程で、半導体装置の完成となる。ここでは、ボールを
この段階で取り付ける手順を示したが、パッケージの段
階（チップマウント工程の前段階）でボールが取り付け
られていても構わない。
ャップ１０４をパッケージ１００に取り付け、半導体チ
ップ１０１を物理的に保護する。図２（ｄ）に示すボー
ル付け工程では、信号ボール１０５をパッケージ１００
の信号取り出し部分（図示せず）の位置に、また伝熱ボ
ール１０６をマウント金属１０２部に取り付ける。この
工程で、半導体装置の完成となる。ここでは、ボールを
この段階で取り付ける手順を示したが、パッケージの段
階（チップマウント工程の前段階）でボールが取り付け
られていても構わない。
【００２１】次に完成した半導体装置を印刷配線基板に
実装する。図３（ｅ）に示す印刷配線基板への実装工程
では、信号ボール１０５を印刷配線基板１０７に作り込
まれた信号パッド（図示せず）と伝熱ボール１０６を印
刷配線基板１０７を貫通する構造で作り込まれた伝熱金
属部１０８に位置合わせし、半田リフローなどの技術を
用いて電気的・機械的かつ熱的に一括して実装する。図
３（ｆ）の放熱器取り付け工程で、放熱器１０９を印刷
配線基板１０７の伝熱金属部１０８に接触させて固定す
る。そして図３（ｇ）に示す完成状態になる。
実装する。図３（ｅ）に示す印刷配線基板への実装工程
では、信号ボール１０５を印刷配線基板１０７に作り込
まれた信号パッド（図示せず）と伝熱ボール１０６を印
刷配線基板１０７を貫通する構造で作り込まれた伝熱金
属部１０８に位置合わせし、半田リフローなどの技術を
用いて電気的・機械的かつ熱的に一括して実装する。図
３（ｆ）の放熱器取り付け工程で、放熱器１０９を印刷
配線基板１０７の伝熱金属部１０８に接触させて固定す
る。そして図３（ｇ）に示す完成状態になる。
【００２２】
【実施例２】図４に第２の実施例によるパッケージの印
刷配線基板への実装状態での断面構造を示す。第１の実
施例では、信号や伝熱経路をボールを使って接続してい
たが、この第２の実施例はピンを用いている。図４に示
すように、パッケージ１００には、マウント金属１０２
が信号端子１１０と同じ側から取り付けられている。半
導体チップ１０１はマウント金属１０２上にマウントさ
れ、ワイヤー１０３で信号が引き出され、さらにキャッ
プ１０４で封止されている。パッケージ１００の信号部
分に信号接続用のピンが、マウント金属１０２部分に伝
熱用のピン１１１が半田接続技術などを用いて接続され
る。
刷配線基板への実装状態での断面構造を示す。第１の実
施例では、信号や伝熱経路をボールを使って接続してい
たが、この第２の実施例はピンを用いている。図４に示
すように、パッケージ１００には、マウント金属１０２
が信号端子１１０と同じ側から取り付けられている。半
導体チップ１０１はマウント金属１０２上にマウントさ
れ、ワイヤー１０３で信号が引き出され、さらにキャッ
プ１０４で封止されている。パッケージ１００の信号部
分に信号接続用のピンが、マウント金属１０２部分に伝
熱用のピン１１１が半田接続技術などを用いて接続され
る。
【００２３】一方、印刷配線基板１１３には信号接続部
分に加えて、印刷配線基板１１３を貫通するようにスル
ーホールが設けられており、部品実装面からパッケージ
１００の信号ピン１１０と伝熱ピン１１１を印刷配線基
板１１３の信号部分と伝熱用スルーホール部分に半田リ
フロー技術などを用いて接続する。また、放熱効果を高
めるために、印刷配線基板１１３のパッケージ搭載面と
反対側から金属ブロック１１２（放熱器取り付け金属）
と放熱器１０９が取り付けられている。
分に加えて、印刷配線基板１１３を貫通するようにスル
ーホールが設けられており、部品実装面からパッケージ
１００の信号ピン１１０と伝熱ピン１１１を印刷配線基
板１１３の信号部分と伝熱用スルーホール部分に半田リ
フロー技術などを用いて接続する。また、放熱効果を高
めるために、印刷配線基板１１３のパッケージ搭載面と
反対側から金属ブロック１１２（放熱器取り付け金属）
と放熱器１０９が取り付けられている。
【００２４】図５（ａ）〜（ｃ）、図６（ｄ）〜（ｆ）
及び図７（ｇ）（ｈ）に、本発明第２の実施例による半
導体装置の組み立て手順を示す。図５（ａ）の半導体チ
ップマウント工程で、半導体チップ１０１がマウント金
属１０２が組み込まれたパッケージ１００に取り付けら
れる。次に、半導体チップ１０１から信号を取り出すた
めに、図５（ｂ）のワイヤーボンディング工程を行う。
ワイヤー１０３で半導体チップ１０１の信号取り出し部
分（図示せず）とパッケージ１００の信号接続部分（図
示せず）を電気的に接続する。図５（ｃ）のキャップ取
り付け工程で、キャップ１０４をパッケージ１００に取
り付け、半導体チップ１０１を物理的に保護する。
及び図７（ｇ）（ｈ）に、本発明第２の実施例による半
導体装置の組み立て手順を示す。図５（ａ）の半導体チ
ップマウント工程で、半導体チップ１０１がマウント金
属１０２が組み込まれたパッケージ１００に取り付けら
れる。次に、半導体チップ１０１から信号を取り出すた
めに、図５（ｂ）のワイヤーボンディング工程を行う。
ワイヤー１０３で半導体チップ１０１の信号取り出し部
分（図示せず）とパッケージ１００の信号接続部分（図
示せず）を電気的に接続する。図５（ｃ）のキャップ取
り付け工程で、キャップ１０４をパッケージ１００に取
り付け、半導体チップ１０１を物理的に保護する。
【００２５】図６（ｄ）のピン取り付け工程で、信号ピ
ン１１０をパッケージ１００の信号取り出し部分（図示
せず）の位置に、また伝熱ピン１１１をマウント金属１
０２部に取り付ける。ここでは、ピンをこの段階で取り
付ける手順を示したが、パッケージの段階（チップマウ
ント工程の前段階）でピンが取り付けられていても構わ
ない。この工程で、半導体装置の完成となる。
ン１１０をパッケージ１００の信号取り出し部分（図示
せず）の位置に、また伝熱ピン１１１をマウント金属１
０２部に取り付ける。ここでは、ピンをこの段階で取り
付ける手順を示したが、パッケージの段階（チップマウ
ント工程の前段階）でピンが取り付けられていても構わ
ない。この工程で、半導体装置の完成となる。
【００２６】次に、完成した半導体装置を印刷配線基板
に実装する。図６（ｅ）に示す印刷配線基板への実装工
程では、信号ピン１１０を印刷配線基板１１３に作り込
まれた信号パッド（図示せず）と伝熱ピン１１１を印刷
配線基板１１３に作り込まれた伝熱用スルーホールに位
置合わせし、半田リフローなどの技術を用いて電気的・
機械的かつ熱的に実装する。図６（ｆ）の放熱器取り付
け金属の取り付け工程で、金属ブロック１１２（放熱器
取り付け金属）を印刷配線基板１１３を挟んで半導体装
置反対側から伝熱ピン１１３に固定する。
に実装する。図６（ｅ）に示す印刷配線基板への実装工
程では、信号ピン１１０を印刷配線基板１１３に作り込
まれた信号パッド（図示せず）と伝熱ピン１１１を印刷
配線基板１１３に作り込まれた伝熱用スルーホールに位
置合わせし、半田リフローなどの技術を用いて電気的・
機械的かつ熱的に実装する。図６（ｆ）の放熱器取り付
け金属の取り付け工程で、金属ブロック１１２（放熱器
取り付け金属）を印刷配線基板１１３を挟んで半導体装
置反対側から伝熱ピン１１３に固定する。
【００２７】図７（ｇ）に示す放熱器の取り付け工程
で、放熱器１０９を金属ブロック１１２（放熱器取り付
け金属）に固定する。そして図７（ｈ）のような完成図
となる。印刷配線基板として、メタルコア印刷配線基板
というものがある。これは、印刷配線基板の厚さ方向の
層構造に対し、（通常は中心の層に）信号から絶縁され
た金属板を挟みこみ、実装される半導体装置の熱を基板
全体に拡散、全面で放熱する構造の基板である。本発明
では、伝熱ボール／ピンの接触部分をメタルコア印刷配
線基板の放熱金属部分に直接接触させる構造を作りこむ
ことによって、さらに放熱効果を高めたり、放熱器を不
要とすることが可能となる場合がある。
で、放熱器１０９を金属ブロック１１２（放熱器取り付
け金属）に固定する。そして図７（ｈ）のような完成図
となる。印刷配線基板として、メタルコア印刷配線基板
というものがある。これは、印刷配線基板の厚さ方向の
層構造に対し、（通常は中心の層に）信号から絶縁され
た金属板を挟みこみ、実装される半導体装置の熱を基板
全体に拡散、全面で放熱する構造の基板である。本発明
では、伝熱ボール／ピンの接触部分をメタルコア印刷配
線基板の放熱金属部分に直接接触させる構造を作りこむ
ことによって、さらに放熱効果を高めたり、放熱器を不
要とすることが可能となる場合がある。
【００２８】
【発明の効果】以上説明したように本発明によれば、半
導体チップをフェースアップマウントすることによって
（フェースダウンマウントに比較して）多くの信号を収
容することを可能とし、かつ放熱経路を確保することが
できる構造を提供することができるという効果を有して
いる。また、放熱器は印刷配線基板を挟んで半導体装置
と反対側に半導体装置実装後に実装されるため、実装が
容易で、印刷配線基板に取り付け構造を持たせることに
よって、従来例にあったような信号接続部分への荷重負
荷を掛けることもなくなるという効果がある。また、も
う１つの従来例（特開平２−１５１０５５）の説明で指
摘したような半導体チップの保護のためのモールディン
グが不要となり、半導体装置を高速動作させられるとい
う効果も併せ持っているものである。
導体チップをフェースアップマウントすることによって
（フェースダウンマウントに比較して）多くの信号を収
容することを可能とし、かつ放熱経路を確保することが
できる構造を提供することができるという効果を有して
いる。また、放熱器は印刷配線基板を挟んで半導体装置
と反対側に半導体装置実装後に実装されるため、実装が
容易で、印刷配線基板に取り付け構造を持たせることに
よって、従来例にあったような信号接続部分への荷重負
荷を掛けることもなくなるという効果がある。また、も
う１つの従来例（特開平２−１５１０５５）の説明で指
摘したような半導体チップの保護のためのモールディン
グが不要となり、半導体装置を高速動作させられるとい
う効果も併せ持っているものである。
【図１】本発明の第１実施例における半導体装置の印刷
配線基板への実装状態での断面図
配線基板への実装状態での断面図
【図２】本発明の第１実施例における図１の組立工程を
示す図
示す図
【図３】本発明の第１実施例の組立工程で図２に続く工
程を示す図
程を示す図
【図４】本発明の第２実施例における半導体装置の印刷
配線基板への実装状態での断面図
配線基板への実装状態での断面図
【図５】本発明の第２実施例における図４の組立工程を
示す図
示す図
【図６】本発明の第２実施例の組立工程で図５に続く工
程を示す図
程を示す図
【図７】本発明の第２実施例の組立工程で図６に続く工
程を示す図
程を示す図
【図８】従来例の半導体装置の印刷配線基板への実装状
態での断面図
態での断面図
【図９】従来例の半導体装置の印刷配線基板に実装され
た状態の射影図
た状態の射影図
【図１０】従来例の図８の組立工程を示す図
【図１１】従来例の組立工程で図１０に続く工程を示す
図
図
【図１２】もう１つの従来例の半導体装置の印刷配線基
板への実装状態での断面図
板への実装状態での断面図
【図１３】もう１つの従来例の図１２の組立工程を示す
図
図
【図１４】もう１つの従来例の組立工程で図１３に続く
工程を示す図
工程を示す図
１００ パッケージ １０１ 半導体チップ １０２ マウント金属 １０３ ワイヤー １０４ キャップ １０５ 信号ボール １０６ 伝熱ボール １０７ 印刷配線基板（伝熱金属埋め込み） １０８ 伝熱金属 １０９ 放熱器 １１０ 信号ピン １１１ 伝熱ピン １１２ 金属ブロック（放熱器取り付け金属） １１３ 印刷配線基板（伝熱ピン用スルーホール付き） １１４ 印刷配線基板 １１５ パッケージ １１６ 板バネ（放熱器取り付け金属） １１７ パッケージ（特開平２−１５１０５５に対応） １１８ 印刷配線基板（伝熱ピン貫通用ホール付き） １１９ 伝熱ピン
Claims (4)
- 【請求項１】 半導体チップを収容する半導体パッケー
ジ、ピンあるいはボール構造の半導体パッケージの信号
接続端子側に露出した半導体チップがマウントされるマ
ウント金属、該パッケージ内部の該マウント金属上に実
装した半導体チップ、該マウント金属外部にパッケージ
の信号接続端子と同じ構造のピンあるいはボール構造の
伝熱端子を有し、該伝熱端子の接触部分に放熱構造を持
たせた印刷配線基板に対し、該信号接続端子と同じ接続
手段を用いて信号接続端子と同時に該伝熱端子と該放熱
構造部とを熱的に接続し実装していることを特徴とする
半導体装置。 - 【請求項２】 印刷配線基板の放熱構造部分に放熱器を
接続していることを特徴とする請求項１に記載の半導体
装置。 - 【請求項３】 半導体チップを収容する半導体パッケー
ジにおいて、ピンあるいはボール構造の半導体パッケー
ジの信号接続端子側に露出した半導体チップがマウント
されるマウント金属を有し、該パッケージ内部の該マウ
ント金属上に半導体チップを実装し、該マウント金属外
部にパッケージの信号接続端子と同じ構造のピンあるい
はボール構造の伝熱端子を有し、該伝熱端子の接触部分
に放熱構造を持たせた印刷配線基板に対し、該信号接続
端子と同じ接続手段を用いて、信号接続端子と同時に該
伝熱端子と該放熱構造部とを熱的に接続する手順で実装
することを特徴とする半導体装置の実装方法。 - 【請求項４】 該伝熱端子と該放熱構造部とを熱的に接
続した後に、印刷配線基板の放熱構造部分に放熱器を接
続することを特徴とする請求項３に記載の半導体装置の
実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15329996A JP2817712B2 (ja) | 1996-05-24 | 1996-05-24 | 半導体装置及びその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15329996A JP2817712B2 (ja) | 1996-05-24 | 1996-05-24 | 半導体装置及びその実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09321188A JPH09321188A (ja) | 1997-12-12 |
| JP2817712B2 true JP2817712B2 (ja) | 1998-10-30 |
Family
ID=15559448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15329996A Expired - Fee Related JP2817712B2 (ja) | 1996-05-24 | 1996-05-24 | 半導体装置及びその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2817712B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3602968B2 (ja) * | 1998-08-18 | 2004-12-15 | 沖電気工業株式会社 | 半導体装置およびその基板接続構造 |
| US7772036B2 (en) * | 2006-04-06 | 2010-08-10 | Freescale Semiconductor, Inc. | Lead frame based, over-molded semiconductor package with integrated through hole technology (THT) heat spreader pin(s) and associated method of manufacturing |
| CN101601131A (zh) | 2007-02-15 | 2009-12-09 | 日本电气株式会社 | 用于安装半导体封装的结构 |
| KR101004842B1 (ko) * | 2008-07-25 | 2010-12-28 | 삼성전기주식회사 | 전자 칩 모듈 |
| JP5858637B2 (ja) * | 2011-04-14 | 2016-02-10 | 三菱電機株式会社 | 半導体パッケージ |
| JP6501606B2 (ja) * | 2015-05-19 | 2019-04-17 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
1996
- 1996-05-24 JP JP15329996A patent/JP2817712B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09321188A (ja) | 1997-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3053585B2 (ja) | 電子パッケージ | |
| KR100426825B1 (ko) | 반도체 장치 | |
| JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| US6538313B1 (en) | IC package with integral substrate capacitor | |
| JP2816028B2 (ja) | 半導体装置の製造方法 | |
| US6329708B1 (en) | Micro ball grid array semiconductor device and semiconductor module | |
| KR20020062820A (ko) | 적층된 다수개의 칩모듈 구조를 가진 반도체장치 | |
| JP2000223645A (ja) | 半導体装置 | |
| US6166435A (en) | Flip-chip ball grid array package with a heat slug | |
| JP2817712B2 (ja) | 半導体装置及びその実装方法 | |
| US6320136B1 (en) | Layered printed-circuit-board and module using the same | |
| JP3052899B2 (ja) | 半導体装置 | |
| JPH08274214A (ja) | 半導体装置 | |
| US6278190B1 (en) | Semiconductor device | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP3328146B2 (ja) | 半導体装置 | |
| JPH09237853A (ja) | 半導体装置 | |
| JPH10321670A (ja) | 半導体装置 | |
| JP3372169B2 (ja) | 半導体パッケージ | |
| JP2822990B2 (ja) | Ｃｓｐ型半導体装置 | |
| JP2004031432A (ja) | 半導体装置 | |
| JPH08213497A (ja) | 半導体装置及びその製造方法 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JP3714808B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |