JPH10150065A - チップサイズパッケージ - Google Patents
チップサイズパッケージInfo
- Publication number
- JPH10150065A JPH10150065A JP34034396A JP34034396A JPH10150065A JP H10150065 A JPH10150065 A JP H10150065A JP 34034396 A JP34034396 A JP 34034396A JP 34034396 A JP34034396 A JP 34034396A JP H10150065 A JPH10150065 A JP H10150065A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring board
- package
- board
- flexible printed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Abstract
(57)【要約】
【課題】 配線基板に対して実装面積を小さくでき、且
つ、組立作業性が向上したチップサイズパッケージを提
供する。 【解決手段】 チップサイズパッケージ３は複数の電極
４２を配列した半導体チップ４と、その半導体チップ４
の電極形成面と電極形成面に直交する面とに亘って配設
されるフレキシブルプリント基板６と、フレキシブルプ
リント基板６に配列され配線基板２に半田付けされる半
田ボール７から成り、フレキシブルプリント基板６は半
導体チップ４の電極４２を露出させる複数の貫通孔６１
ａと、貫通孔６１ａから露出した電極４２に配線される
複数のワイヤパッド６１ｂと、半導体チップ４の電極形
成面と直交する面側に配列され配線パターンによってワ
イヤパッド６１ｂに接続されるＢＧＡパッド６１ｃとを
有し、ＢＧＡパッド６１ｃに半田ボール７を取り付けて
いる。
つ、組立作業性が向上したチップサイズパッケージを提
供する。 【解決手段】 チップサイズパッケージ３は複数の電極
４２を配列した半導体チップ４と、その半導体チップ４
の電極形成面と電極形成面に直交する面とに亘って配設
されるフレキシブルプリント基板６と、フレキシブルプ
リント基板６に配列され配線基板２に半田付けされる半
田ボール７から成り、フレキシブルプリント基板６は半
導体チップ４の電極４２を露出させる複数の貫通孔６１
ａと、貫通孔６１ａから露出した電極４２に配線される
複数のワイヤパッド６１ｂと、半導体チップ４の電極形
成面と直交する面側に配列され配線パターンによってワ
イヤパッド６１ｂに接続されるＢＧＡパッド６１ｃとを
有し、ＢＧＡパッド６１ｃに半田ボール７を取り付けて
いる。
Description
【０００１】
【発明の属する技術分野】この発明は配線基板上に半田
ボールを介して表面実装されるチップサイズパッケージ
に関するものである。
ボールを介して表面実装されるチップサイズパッケージ
に関するものである。
【０００２】
【従来の技術】従来、この種のチップサイズパッケージ
（以下パッケージという。）としては、図４に示すもの
が一般的に知られている。パッケージ１は半導体チップ
１１と、半導体チップ１１の上面に取り付けられるヒー
トシンク１２と、半導体チップ１１の底面側に重ねられ
る多層基板１３と、半導体チップ１１と多層基板１３と
の間に配設される金ボール１４と、多層基板１３に取り
付けられ配線基板２のパッド２１に半田付けされる半田
ボール１５とを有している。半導体チップ１１は外観が
偏平矩形に形成された絶縁体１１ａと、絶縁体１１ａの
底面の各辺に沿って配列された複数の電極１１ｂとを備
えている。ヒートシンク１２は半導体チップ１１とほぼ
同一寸法形状に形成されたものであり、上面には複数の
放熱フィン１２ａが配設されている。又、多層基板１３
も半導体チップ１１とほぼ同一寸法に形成されており、
半導体チップ１１に重ね合わされる一方の面には、半導
体チップ１１の電極１１ｂに対応したパッド１３ａが、
又、他方の面には、配線基板２側のパッド２１に対応す
るパッド１３ｂが形成されている。尚、パッド１３ａと
パッド１３ｂの対応するもの同士は、多層基板１３内に
配設された配線１３ｃにより配線されている。次に、パ
ッケージ１を組み立てる際は、先ず、半導体チップ１１
と多層基板１３とが電極１１ｂとパッド１３ａとの間に
金ボール１４を介在させた状態で重ね合わされる。次い
で、半導体チップ１１と配線基板２との間に樹脂材１６
が充填され、この樹脂材１６によって半導体チップ１
１、金ボール１４及び多層基板１３が強固に一体化され
る。又、多層基板１３のパッド１３ｂには半田ボール１
５が半田付けされる。上記構成のパッケージ１は半田ボ
ール１５を配線基板２の対応するパッド２１に半田付け
して配線基板２に実装され、これにより、半導体チップ
１１の電極１１ｂが金ボール１４、多層基板１３のパッ
ド１３ａ、配線１３ｃ、パッド１３ｂ及び半田ボール１
５を介して配線基板２のパッド２１に接続される。
（以下パッケージという。）としては、図４に示すもの
が一般的に知られている。パッケージ１は半導体チップ
１１と、半導体チップ１１の上面に取り付けられるヒー
トシンク１２と、半導体チップ１１の底面側に重ねられ
る多層基板１３と、半導体チップ１１と多層基板１３と
の間に配設される金ボール１４と、多層基板１３に取り
付けられ配線基板２のパッド２１に半田付けされる半田
ボール１５とを有している。半導体チップ１１は外観が
偏平矩形に形成された絶縁体１１ａと、絶縁体１１ａの
底面の各辺に沿って配列された複数の電極１１ｂとを備
えている。ヒートシンク１２は半導体チップ１１とほぼ
同一寸法形状に形成されたものであり、上面には複数の
放熱フィン１２ａが配設されている。又、多層基板１３
も半導体チップ１１とほぼ同一寸法に形成されており、
半導体チップ１１に重ね合わされる一方の面には、半導
体チップ１１の電極１１ｂに対応したパッド１３ａが、
又、他方の面には、配線基板２側のパッド２１に対応す
るパッド１３ｂが形成されている。尚、パッド１３ａと
パッド１３ｂの対応するもの同士は、多層基板１３内に
配設された配線１３ｃにより配線されている。次に、パ
ッケージ１を組み立てる際は、先ず、半導体チップ１１
と多層基板１３とが電極１１ｂとパッド１３ａとの間に
金ボール１４を介在させた状態で重ね合わされる。次い
で、半導体チップ１１と配線基板２との間に樹脂材１６
が充填され、この樹脂材１６によって半導体チップ１
１、金ボール１４及び多層基板１３が強固に一体化され
る。又、多層基板１３のパッド１３ｂには半田ボール１
５が半田付けされる。上記構成のパッケージ１は半田ボ
ール１５を配線基板２の対応するパッド２１に半田付け
して配線基板２に実装され、これにより、半導体チップ
１１の電極１１ｂが金ボール１４、多層基板１３のパッ
ド１３ａ、配線１３ｃ、パッド１３ｂ及び半田ボール１
５を介して配線基板２のパッド２１に接続される。
【０００３】
【発明が解決しようとする課題】ところで、上述したパ
ッケージ１は半導体チップ１１の電極形成面である底面
側を配線基板に対する実装面にしているが、半導体チッ
プ１１は薄く底面が広い形状に形成されているため、半
導体チップ１１の底面寸法に合わせて実装面の寸法も大
きくなってしまった。
ッケージ１は半導体チップ１１の電極形成面である底面
側を配線基板に対する実装面にしているが、半導体チッ
プ１１は薄く底面が広い形状に形成されているため、半
導体チップ１１の底面寸法に合わせて実装面の寸法も大
きくなってしまった。
【０００４】この為、配線基板２にパッケージ１を搭載
した際には、配線基板２に対してパッケージ１の占有面
積が大きくなり、ひいては電子機器の機能向上並びに小
型化などに伴なう配線基板の高密度実装化を困難にし
た。又、パッケージ１を組み立てる際は、多数の金ボー
ル１４を半導体チップ１１と多層基板１３との間に精度
よく配置しなければならず、この為、組立に手間がかか
り作業性を悪くしていた。本発明は上述したような欠点
を解決する為になされたものであって、配線基板に対し
実装面積を大きくすることなく、且つ、組立作業性を向
上させたチップサイズパッケージを提供することにあ
る。
した際には、配線基板２に対してパッケージ１の占有面
積が大きくなり、ひいては電子機器の機能向上並びに小
型化などに伴なう配線基板の高密度実装化を困難にし
た。又、パッケージ１を組み立てる際は、多数の金ボー
ル１４を半導体チップ１１と多層基板１３との間に精度
よく配置しなければならず、この為、組立に手間がかか
り作業性を悪くしていた。本発明は上述したような欠点
を解決する為になされたものであって、配線基板に対し
実装面積を大きくすることなく、且つ、組立作業性を向
上させたチップサイズパッケージを提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明は配線基板に半田
ボールを介して表面実装されるチップサイズパッケージ
において、上記チップサイズパッケージは複数の電極を
配列した半導体チップと、その半導体チップの電極形成
面と電極形成面に直交する面とに亘って配設されるフレ
キシブルプリント基板と、フレキシブルプリント基板に
配列され上記配線基板に半田付けされる半田ボールから
成り、上記フレキシブルプリント基板は上記半導体チッ
プの電極を露出させる複数の貫通孔と、上記貫通孔から
露出した上記電極に配線される複数のワイヤパッドと、
上記電極形成面と直交する面側に配列され上記フレキシ
ブルプリント基板の配線パターンによって上記ワイヤパ
ッドに接続されるＢＧＡパッドとを有し、上記ＢＧＡパ
ッドに上記半田ボールを取り付けたものである。以上の
如く構成された本発明では上記配線基板に上記チップサ
イズパッケージを搭載した際、上記半導体チップの電極
形成面に直交する面側が上記配線基板に取り付けられ
る。この為、上記半導体チップが薄く電極形成面が広い
形状であっても、上記配線基板に対する上記パッケージ
の実装面積を小さくすることができる。又、従来例のよ
うな金ボールを用いる必要がないため組立作業を容易に
したチップサイズパッケージが得られる。
ボールを介して表面実装されるチップサイズパッケージ
において、上記チップサイズパッケージは複数の電極を
配列した半導体チップと、その半導体チップの電極形成
面と電極形成面に直交する面とに亘って配設されるフレ
キシブルプリント基板と、フレキシブルプリント基板に
配列され上記配線基板に半田付けされる半田ボールから
成り、上記フレキシブルプリント基板は上記半導体チッ
プの電極を露出させる複数の貫通孔と、上記貫通孔から
露出した上記電極に配線される複数のワイヤパッドと、
上記電極形成面と直交する面側に配列され上記フレキシ
ブルプリント基板の配線パターンによって上記ワイヤパ
ッドに接続されるＢＧＡパッドとを有し、上記ＢＧＡパ
ッドに上記半田ボールを取り付けたものである。以上の
如く構成された本発明では上記配線基板に上記チップサ
イズパッケージを搭載した際、上記半導体チップの電極
形成面に直交する面側が上記配線基板に取り付けられ
る。この為、上記半導体チップが薄く電極形成面が広い
形状であっても、上記配線基板に対する上記パッケージ
の実装面積を小さくすることができる。又、従来例のよ
うな金ボールを用いる必要がないため組立作業を容易に
したチップサイズパッケージが得られる。
【０００６】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。図１（ａ）は本発明のチップサイズパ
ッケージを配線基板に接続した状態を示す断面図であ
り、同図（ｂ）はチップサイズパッケージの斜視図を示
す。パッケージ３は半導体チップ４と、半導体チップ４
の上面側に取り付けられるヒートシンク５と、半導体チ
ップ４の底面からヒートシンク５の側面に亘って配設さ
れるフレキシブルプリント基板６と、フレキシブルプリ
ント基板６に取り付けられ配線基板２に半田付けされる
半田ボール７とを有しており、上記半導体チップ４、ヒ
ートシンク５及び半田ボール７は従来例と同じものであ
る。即ち、半導体チップ４は底面４１の各辺に沿って複
数の電極４２が配設され、又、ヒートシンク５は上面に
複数の放熱フィン５１が配列されている。
づいて説明する。図１（ａ）は本発明のチップサイズパ
ッケージを配線基板に接続した状態を示す断面図であ
り、同図（ｂ）はチップサイズパッケージの斜視図を示
す。パッケージ３は半導体チップ４と、半導体チップ４
の上面側に取り付けられるヒートシンク５と、半導体チ
ップ４の底面からヒートシンク５の側面に亘って配設さ
れるフレキシブルプリント基板６と、フレキシブルプリ
ント基板６に取り付けられ配線基板２に半田付けされる
半田ボール７とを有しており、上記半導体チップ４、ヒ
ートシンク５及び半田ボール７は従来例と同じものであ
る。即ち、半導体チップ４は底面４１の各辺に沿って複
数の電極４２が配設され、又、ヒートシンク５は上面に
複数の放熱フィン５１が配列されている。
【０００７】フレキシブルプリント基板６は図２に示す
様に半導体チップ４の底面４１に配設される電極側取付
部６１と、半導体チップ４とヒートシンク５側の側面に
配設される基板取付部６２からなる長方形状に形成され
たものである。尚、図中の破線６３は電極側取付部６１
と基板取付部６２との境界線を示している。電極側取付
部６１には半導体チップ４の電極４２に対応して複数の
貫通孔６１ａが貫設されると共に、複数のワイヤパッド
６１ｂが貫通孔６１ａと一対一で対応し得るように、貫
通孔６１ａの近傍に配設されている。一方、基板取付部
６２側には電極取付部６１側のそれぞれのワイヤパッド
６１ｂに対応するＢＧＡパッド６１ｃがワイヤパッド６
１ｂの形成面と同じ基板面側に列設されており、これら
ＢＧＡパッド６１ｃは配線パターン６１ｄにより対応す
るそれぞれのワイヤパッド６１ｂに接続されている。
様に半導体チップ４の底面４１に配設される電極側取付
部６１と、半導体チップ４とヒートシンク５側の側面に
配設される基板取付部６２からなる長方形状に形成され
たものである。尚、図中の破線６３は電極側取付部６１
と基板取付部６２との境界線を示している。電極側取付
部６１には半導体チップ４の電極４２に対応して複数の
貫通孔６１ａが貫設されると共に、複数のワイヤパッド
６１ｂが貫通孔６１ａと一対一で対応し得るように、貫
通孔６１ａの近傍に配設されている。一方、基板取付部
６２側には電極取付部６１側のそれぞれのワイヤパッド
６１ｂに対応するＢＧＡパッド６１ｃがワイヤパッド６
１ｂの形成面と同じ基板面側に列設されており、これら
ＢＧＡパッド６１ｃは配線パターン６１ｄにより対応す
るそれぞれのワイヤパッド６１ｂに接続されている。
【０００８】次に、パッケージ３を組み立てるには、先
ず、フレキシブルプリント基板６のそれぞれのＢＧＡパ
ッド６１ｃ上にパッケージ実装用の端子となる半田ボー
ル７が取り付けられる。尚、半田ボール７としては全体
が半田製のもの、或は銅などの金属粒の表面に半田めっ
きを施したものなどが用いられる。次いで、半導体チッ
プ４の上面にはヒートシンク５が熱伝導性接着剤によっ
て取り付けられる。又、半導体チップ４の底面４１に
は、フレキシブルプリント基板６の電極側取付部６１が
ワイヤパッド６１ｂの形成面側を外方に向け、且つ、そ
れぞれの貫通孔６１ａから対応する電極４２を露出させ
た状態で接着剤により取り付けられる。次いで、基板取
付部６２側が境界線６３に沿って内側にほぼ直角に折り
曲げられて、半導体チップ４の側面４３及びヒートシン
ク５の放熱フィン５１の配列方向と直交する側面５２に
接着剤により固定される。これにより、半導体チップ４
の側面４３側には基板取付部６２のＢＧＡパッド６１ｃ
に取り付けられた半田ボール７が配列されることにな
り、配線基板２に対する実装面が形成される。その後、
ワイヤボンデイング作業によりフレキシブルプリント基
板６の貫通孔６１ａから露出した電極４２と、対応する
ワイヤパッド６１ｂがリードワイヤ８にて配線される。
この為、半導体チップ４の電極４２はリードワイヤ８に
よりフレキシブルプリント基板６のワイヤパッド６１ｂ
に接続され、更に、ワイヤパッド６１ｂから配線パター
ン６１ｄを介して半導体チップ４の側面４３側に配設さ
れたＢＧＡパッド６１ｃに接続され、ＢＧＡパッド６１
ｃに半田付けされた半田ボール７に導通される。その
後、半導体チップ４の底面４１側に配設されたフレキシ
ブル基板６の面には、面全体に一様にエポキシ樹脂等の
ポッテイング剤９が充填され、このポッテイング剤９中
にリードワイヤ８部分を埋設することにより、リードワ
イヤ８が保護される。上述したパッケージ３を配線基板
２に搭載する際は、半田ボール７を配列した半導体チッ
プ４の側面４３側が図３に示す如く配線基板２に取り付
けられる。この為、配線基板２に対するパッケージ３の
占有面積を小さくでき、従来例に比べて配線基板の高密
度実装化を図れる。
ず、フレキシブルプリント基板６のそれぞれのＢＧＡパ
ッド６１ｃ上にパッケージ実装用の端子となる半田ボー
ル７が取り付けられる。尚、半田ボール７としては全体
が半田製のもの、或は銅などの金属粒の表面に半田めっ
きを施したものなどが用いられる。次いで、半導体チッ
プ４の上面にはヒートシンク５が熱伝導性接着剤によっ
て取り付けられる。又、半導体チップ４の底面４１に
は、フレキシブルプリント基板６の電極側取付部６１が
ワイヤパッド６１ｂの形成面側を外方に向け、且つ、そ
れぞれの貫通孔６１ａから対応する電極４２を露出させ
た状態で接着剤により取り付けられる。次いで、基板取
付部６２側が境界線６３に沿って内側にほぼ直角に折り
曲げられて、半導体チップ４の側面４３及びヒートシン
ク５の放熱フィン５１の配列方向と直交する側面５２に
接着剤により固定される。これにより、半導体チップ４
の側面４３側には基板取付部６２のＢＧＡパッド６１ｃ
に取り付けられた半田ボール７が配列されることにな
り、配線基板２に対する実装面が形成される。その後、
ワイヤボンデイング作業によりフレキシブルプリント基
板６の貫通孔６１ａから露出した電極４２と、対応する
ワイヤパッド６１ｂがリードワイヤ８にて配線される。
この為、半導体チップ４の電極４２はリードワイヤ８に
よりフレキシブルプリント基板６のワイヤパッド６１ｂ
に接続され、更に、ワイヤパッド６１ｂから配線パター
ン６１ｄを介して半導体チップ４の側面４３側に配設さ
れたＢＧＡパッド６１ｃに接続され、ＢＧＡパッド６１
ｃに半田付けされた半田ボール７に導通される。その
後、半導体チップ４の底面４１側に配設されたフレキシ
ブル基板６の面には、面全体に一様にエポキシ樹脂等の
ポッテイング剤９が充填され、このポッテイング剤９中
にリードワイヤ８部分を埋設することにより、リードワ
イヤ８が保護される。上述したパッケージ３を配線基板
２に搭載する際は、半田ボール７を配列した半導体チッ
プ４の側面４３側が図３に示す如く配線基板２に取り付
けられる。この為、配線基板２に対するパッケージ３の
占有面積を小さくでき、従来例に比べて配線基板の高密
度実装化を図れる。
【０００９】
【発明の効果】以上説明したように、本発明は半導体チ
ップの電極形成面である底面から、底面に直角な側面に
亘ってフレキシブルプリント基板を配設し、半導体チッ
プの側面側に半田ボールがフレキシブルプリント基板上
に配列された実装面を設けたものである。これにより、
半導体チップが薄く底面が広い形状であっても、従来例
に比べ配線基板に対するパッケージの実装面積を小さく
することができる。又、従来のように金ボールを用いる
必要がないため、組立作業性も向上するチップサイズパ
ッケージが得られる。
ップの電極形成面である底面から、底面に直角な側面に
亘ってフレキシブルプリント基板を配設し、半導体チッ
プの側面側に半田ボールがフレキシブルプリント基板上
に配列された実装面を設けたものである。これにより、
半導体チップが薄く底面が広い形状であっても、従来例
に比べ配線基板に対するパッケージの実装面積を小さく
することができる。又、従来のように金ボールを用いる
必要がないため、組立作業性も向上するチップサイズパ
ッケージが得られる。
【図１】本発明のパッケージの実施例を示し、（ａ）は
パッケージを配線基板に実装した状態を示す断面図、
（ｂ）はパッケージの斜視図。
パッケージを配線基板に実装した状態を示す断面図、
（ｂ）はパッケージの斜視図。
【図２】フレキシブルプリント基板の展開図。
【図３】本発明の実装状態を示す斜視図。
【図４】従来例のパッケージを配線基板に取り付けた状
態を示す断面図。
態を示す断面図。
【図５】従来例の実装状態を示す斜視図。
２ 配線基板 ３ チップサイズパッケージ ４ 半導体チップ ４２ 電極 ６ フレキシブルプリント基板 ６１ａ 貫通孔 ６１ｂ ワイヤパッド ６１ｃ ＢＧＡパッド ６１ｄ 配線パターン ７ 半田ボール
Claims (1)
- 【請求項１】 配線基板に半田ボールを介して表面実装
されるチップサイズパッケージにおいて、上記チップサ
イズパッケージは複数の電極を配列した半導体チップ
と、その半導体チップの電極形成面と電極形成面に直交
する面とに亘って配設されるフレキシブルプリント基板
と、フレキシブルプリント基板に配列され上記配線基板
に半田付けされる半田ボールから成り、上記フレキシブ
ルプリント基板は上記半導体チップの電極を露出させる
複数の貫通孔と、上記貫通孔から露出した上記電極に配
線される複数のワイヤパッドと、上記電極形成面と直交
する面側に配列され上記フレキシブルプリント基板の配
線パターンによって上記ワイヤパッドに接続されるＢＧ
Ａパッドとを有し、上記ＢＧＡパッドに上記半田ボール
を取り付けたことを特徴とするチップサイズパッケー
ジ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34034396A JPH10150065A (ja) | 1996-11-15 | 1996-11-15 | チップサイズパッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34034396A JPH10150065A (ja) | 1996-11-15 | 1996-11-15 | チップサイズパッケージ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10150065A true JPH10150065A (ja) | 1998-06-02 |
Family
ID=18336035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34034396A Withdrawn JPH10150065A (ja) | 1996-11-15 | 1996-11-15 | チップサイズパッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10150065A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002589A (en) * | 1997-07-21 | 1999-12-14 | Rambus Inc. | Integrated circuit package for coupling to a printed circuit board |
| US6234820B1 (en) | 1997-07-21 | 2001-05-22 | Rambus Inc. | Method and apparatus for joining printed circuit boards |
| KR100452818B1 (ko) * | 2002-03-18 | 2004-10-15 | 삼성전기주식회사 | 칩 패키지 및 그 제조방법 |
| JP2007208150A (ja) * | 2006-02-04 | 2007-08-16 | Nichia Chem Ind Ltd | サブマウント基板及びこれを備える発光装置 |
-
1996
- 1996-11-15 JP JP34034396A patent/JPH10150065A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6002589A (en) * | 1997-07-21 | 1999-12-14 | Rambus Inc. | Integrated circuit package for coupling to a printed circuit board |
| US6234820B1 (en) | 1997-07-21 | 2001-05-22 | Rambus Inc. | Method and apparatus for joining printed circuit boards |
| US6447321B1 (en) | 1997-07-21 | 2002-09-10 | Rambus, Inc. | Socket for coupling an integrated circuit package to a printed circuit board |
| KR100452818B1 (ko) * | 2002-03-18 | 2004-10-15 | 삼성전기주식회사 | 칩 패키지 및 그 제조방법 |
| JP2007208150A (ja) * | 2006-02-04 | 2007-08-16 | Nichia Chem Ind Ltd | サブマウント基板及びこれを備える発光装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7547963B2 (en) | Semiconductor device and its wiring method | |
| US7049687B2 (en) | Tape carrier package having stacked semiconductor elements, and short and long leads | |
| JP2008091714A (ja) | 半導体装置 | |
| JP2568748B2 (ja) | 半導体装置 | |
| JP2000138317A (ja) | 半導体装置及びその製造方法 | |
| JP3312611B2 (ja) | フィルムキャリア型半導体装置 | |
| JP3553195B2 (ja) | 半導体装置とその製造方法 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| KR100251868B1 (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| JPH0425038A (ja) | 半導体装置およびその製造方法ならびに半導体装置を用いた電子回路装置 | |
| JPH09326450A (ja) | 半導体装置およびその製造方法 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| US6437430B2 (en) | Semiconductor apparatus and frame used for fabricating the same | |
| JP3394479B2 (ja) | 半導体装置 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JP2000183275A (ja) | 半導体装置 | |
| JPH11251497A (ja) | 電子回路モジュール | |
| JPH07297236A (ja) | 半導体素子実装用フィルムと半導体素子実装構造 | |
| JPH08107127A (ja) | 半導体装置 | |
| JP2006210796A (ja) | 回路装置およびその製造方法 | |
| JP3737093B2 (ja) | 半導体装置 | |
| JPH0982752A (ja) | 半導体装置 | |
| JP2865400B2 (ja) | 混成集積回路装置 | |
| JP2004193634A (ja) | 半導体装置とその製造方法 | |
| JP3161203B2 (ja) | テープキャリアパッケージ式の半導体実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040203 |