JP3656861B2 - 半導体集積回路装置及び半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置及び半導体集積回路装置の製造方法 Download PDFInfo
- Publication number
- JP3656861B2 JP3656861B2 JP10479995A JP10479995A JP3656861B2 JP 3656861 B2 JP3656861 B2 JP 3656861B2 JP 10479995 A JP10479995 A JP 10479995A JP 10479995 A JP10479995 A JP 10479995A JP 3656861 B2 JP3656861 B2 JP 3656861B2
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- wiring board
- integrated circuit
- semiconductor integrated
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Description
【０００１】
【目次】
以下の順序で本発明を説明する。
産業上の利用分野
従来の技術（図９及び図１０）
発明が解決しようとする課題
課題を解決するための手段
作用
実施例
（１）半導体集積回路装置の構成（図１〜図３）
（２）半導体集積回路装置の製造工程（図４〜図６）
（３）実施例の動作
（４）実施例の効果
（５）他の実施例（図７及び図８）
発明の効果
【０００２】
【産業上の利用分野】
本発明は半導体集積回路装置及び半導体集積回路装置の製造方法に関し、例えば電子部品が実装された配線基板をその厚み方向に一体に複数積層配置されてなる半導体集積回路装置及びその製造方法に適用して好適である。
【０００３】
【従来の技術】
従来、この種の半導体集積回路装置として、図９及び図１０に示すように構成されたものがある。
例えば図９に示す半導体集積回路装置１では、電子部品２が実装されてなる配線基板３をこの配線基板３の厚み方向（以下、これを単に厚み方向と呼ぶ）に複数積層配置すると共に、これら各配線基板３の周側面に厚み方向に延びる複数の I/Oピン４を所定間隔に配設することにより構成されている。
【０００４】
この場合各配線基板３の周端部には、各周端面にそれぞれ沿つて複数の電極５が配設されると共に、これら各配線基板３の各電極５は対応するもの同士が対応する I/Oピン４を介して電気的及び物理的に接続されており、これにより各配線基板３がこれら各 I/Oピン４によつて電気的及び物理的に一体化されている。
また各 I/Oピン４は、その先端部が最下段の配線基板３の下側面よりも下方向に突出するように長さが選定されている。
これによりこの半導体集積回路装置１では、各 I/Oピン４の先端部をそれぞれ基板の対応する電極に固定するようにして基板上に実装することができると共に、これら各 I/Oピン４をそれぞれ介して外部からの信号を入出力させることができ、かくして各配線基板３上にそれぞれ実装された各電子部品２を動作させ得るようになされている。
【０００５】
一方図１０の半導体集積回路装置６においては、電子部品７が実装されてなる配線基板８をこの配線基板８の厚み方向に複数積層配置すると共に、各配線基板８の複数の電極（図示せず）を全て同一端面側に設け、これら各電極からそれぞれ外方向に突出するように複数の I/Oピン９を所定間隔に配設することにより構成されている。
これにより半導体集積回路装置６では、これら各 I/Oピン９を介して外部から信号を入出力させることによつて各配線基板８に実装された各電子部品を動作させ得るようになされている。
【０００６】
【発明が解決しようとする課題】
ところでかかる構成の半導体集積回路装置１においては、高集積化による回路規模の増加に伴い各 I/Oピン４を増加させようとした場合、これら各 I/Oピン４の配設間隔をさらに狭間隔にすることは技術的に困難であり、このため各配線基板３を大きくしなければならない問題がある。
さらにこの種の半導体集積回路装置１は、各 I/Oピン４の増加に伴いこの各 I/Oピン４間の接続箇所が増えるため、接続作業が煩雑になる問題がある。
【０００７】
本発明は以上の点を考慮してなされたもので、より小型化及び高密度化し得る半導体集積回路装置及び半導体集積回路装置の製造方法を提案しようとするものである。
【０００８】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、電子部品が実装された複数の第１の配線基板をその厚み方向に順次積層配置することにより形成された半導体集積回路装置において、各第１の配線基板の周端部の所定位置にそれぞれ１つ又は複数形成された信号入出力用の第１の電極と、積層配置される各第１の配線基板のうち、最下段に配置される第１の配線基板の所定面に複数形成された所定形状の外部接続用電極と、積層配置された各第１の配線基板を、各第１の電極及び各外部接続用電極が露出するように、各第１の配線基板間の絶縁を保ちながら一体に封止する絶縁性樹脂と、積層配置され、一体に封止された各第１の配線基板の周側面を覆うように配置され、各第１の配線基板の各第１の電極にそれぞれ対応した位置に第２の電極が設けられると共に、当該各第２の電極のうち、対応するもの同士が導体パターンにより電気的に接続された第２の配線基板とを設けるようにした。
【０００９】
【作用】
従つて本発明では、積層配置した各第１の配線基板の各第１の電極のうち、対応するもの同士を第２の配線基板の第２の電極及び導体パターンを介して電気的に接続した状態で当該各第１の配線基板を第２の配線基板と共に一体化することができる。
【００１０】
【実施例】
以下図面について、本発明の一実施例を詳述する。
【００１１】
（１）半導体集積回路装置の構成
図１（Ａ）及び（Ｂ）において、１０は全体として実施例による半導体集積回路装置を示し、本体部１１と、フレキシブル配線基板１２とで構成されている。
本体部１１においては、電子部品１３（例えばICチツプ）が実装された多層配線基板１４をその厚み方向に複数積層配置し、これら各多層配線基板１４をエポキシ樹脂１５で一体に封止することにより形成されている。この場合各多層配線基板１４の各周側面には、それぞれ信号入出力用の端子１６が複数設けられている。
【００１２】
一方フレキシブル配線基板１２においては、その内側面に各多層配線基板１４の各端子１６にそれぞれ対応させて複数の電極１７が設けられると共に、これら各電極１７のうち対応するもの同士が導体パターンにより電気的に接続されるように形成されている。
この場合フレキシブル配線基板１２は、本体部１１の周側面に、この周側面を一周に亘つて覆うように、かつ各電極１７がそれぞれ本体部１１の対応する各端子１６と接触するように熱圧着等の手法により固着されている。
かくしてこの半導体集積回路装置１０では、各多層配線基板１４の各端子１６とフレキシブル配線基板１２の対応する各電極１７とが電気的に接続されることにより、このフレキシブル配線基板１２を介して各多層配線基板１４の対応する各端子１６同士の導通をとることができるようになされている。
【００１３】
さらに本体部１１の下側面を形成する最下段の多層配線基板１４の下面には、複数の外部接続用電極１８がそれぞれ対応する位置に突出形成されていると共に、これら各外部接続用電極１８がそれぞれこの多層配線基板１４の対応する各端子１６と図示しない導体パターンを介して電気的に接続されている。
かくして半導体集積回路装置１０では、これら各外部接続用電極１８をそれぞれ図示しない基板の対応する電極に接合することによりこの基板上に所定状態に実装することができると共に、この状態において各多層配線基板１４がフレキシブル配線基板１２及び各外部接続用電極１８を介して基板から信号を入力し、又は信号を出力し得るようになされている。
【００１４】
この実施例の場合、各多層配線基板１４の各端子１６は、図２に示すように、スルーホールの手法を用いて各多層配線基板１４の対応する周端部を半円柱形状に切り欠き、この半円柱形状の切り欠きの内周面に導電性金属膜１６Ａを付着させることにより形成されている。
一方フレキシブル配線基板１２の各電極１７は、図３（Ａ）、（Ｂ）に示すように、各端子１６の凹形状に対して挿着できるようにはんだ等によつて突出形状に形成され（図３（Ａ））、さらにこれら各電極１７のうち、対応するもの同士が導体パターンにより電気的に接続されている（図３（Ｂ））。
【００１５】
かくして半導体集積回路装置１０では、フレキシブル配線基板１２の内側面を本体部１１の周側面に接触するように配置することによつて、各電極１７がそれぞれ対応する各多層配線基板１４の各端子１６と嵌合することにより、本体部１１に対するフレキシブル配線基板１２の位置合わせを容易に行い得るようになされている。
【００１６】
またこの実施例の場合、電子部品１３を多層配線基板１４上に実装させる実装方法としては、フリツプチツプ接合が用いられている。
さらに外部接続用電極１８は、ボールグリツドアレイで用いられているように球状の電極（以下、これをバンプと呼ぶ）により形成されるようになされている。
【００１７】
（２）半導体集積回路装置の製造工程
ここで、実際上この半導体集積回路装置１０は、図４（Ａ）〜図６に示す以下の手順により製造することができる。
すなわち、まず図４（Ａ）に示すように、電子部品１３が実装された複数の多層配線基板１４のなかから１つの多層配線基板１４の底面の所定位置に、はんだ等でなるバンプを突出形成することにより複数の外部接続用電極１８を形成する。
【００１８】
次いで図４（Ｂ）に示すように、各多層配線基板１４を、底面に外部接続用電極１８が形成された多層配線基板１４が最下段に位置するように、かつ各多層配線基板１４がそれぞれ所定間隔を介してその厚み方向に順次位置するように固定保持した後、最上段の多層配線基板１４を除く各多層配線基板１４上にそれぞれ実装された各電子部品１３上にエポキシ樹脂等でなる接着剤１９を塗布することにより、各多層配線基板１４を仮固定する。
【００１９】
続いて図５（Ａ）に示すように、最下段に配置された多層配線基板１４の底面が露出するように、エポキシ樹脂１５によつてこれら各多層配線基板１４を一体に封止（以下これをモールドと呼ぶ）し、次いでエポキシ樹脂１５が硬化した後に周側面を研磨することにより図５（Ｂ）に示すように、これら各多層配線基板１４の周側面にそれぞれ形成された複数の端子１６を露出させるようにして本体部１１を形成する。
【００２０】
続いて図６に示すように、本体部１１の周側面に、各端子１６にそれぞれ対応させて電極１７が形成されたフレキシブル配線基板１２を配置すると共に、その後このフレキシブル配線基板１２を熱圧着等の手法により固着することにより、各端子１６と各電極１７を接続させるようにして半導体集積回路装置１０を形成する。
かくしてこの製造手順によつて各多層配線基板１４の各端子１６とフレキシブル配線基板１２の対応する各電極１７とが電気的に接続され、さらにこのフレキシブル配線基板１２を介して各多層配線基板１４の対応する各端子１６同士の導通をとることができるようになされた半導体集積回路装置１０を形成できる。
【００２１】
（３）実施例の動作
以上の構成において、この半導体集積回路装置１０では、まず電子部品１３が実装された複数の多層配線基板１４のなかから１つの多層配線基板１４の底面に複数の外部接続用電極１８を形成し（図４（Ａ））、次いで各多層配線基板１４を、底面に外部接続用電極１８が形成された多層配線基板１４が最下段に位置し、かつ各多層配線基板１４がそれぞれ所定間隔を介してその厚み方向に順次位置するように固定保持した後、最上段の多層配線基板１４を除く各多層配線基板１４上にそれぞれ実装された各電子部品１３上に接着剤１９を塗布することにより、各多層配線基板１４を仮固定する（図４（Ｂ））。
【００２２】
続いてエポキシ樹脂１５によつてこれら各多層配線基板１４を一体にモールドし（図５（Ａ））、次いでこれら各多層配線基板１４の周側面にそれぞれ形成された各端子１６を露出させて本体部１１を形成する（図５（Ｂ））。
続いて本体部１１の周側面に、フレキシブル配線基板１２を配置して固着することにより、各端子１６と各電極１７を接続して半導体集積回路装置１０を形成する（図６）。
【００２３】
この場合この半導体集積回路装置１０では、周側面にフレキシブル配線基板１２を配置させることによつて積層配置された各多層配線基板１４間を導通させるようにすることにより、各多層配線基板１４間を接続するための配線が短かくでき、かくしてこの配線の高周波特性を向上させることができる。
【００２４】
またこのフレキシブル配線基板１２を用いるようにしたことにより、各多層配線基板１４間を容易に接続できるため、接続時間が従来に比べて短縮でき生産性を向上させることができ、かくして各多層配線基板１４が増えても同様に容易に各多層配線基板１４間を接続することができる。
【００２５】
さらに各多層配線基板１４の周側面にスルーホールによつて各端子１６を形成させるようにしたことにより、この各端子１６の形成間隔を従来の I/Oピンに比べて狭く形成でき、かくして高集積化に伴い回路規模が増加しても各多層配線基板１４を大きくさせることを必要とせずに各端子１６を増加させることができる。
【００２６】
（４）実施例の効果
以上の構成によれば、半導体集積回路装置１０において、周側面に複数の端子１６が設けられ、かつ電子部品１３が実装されてなる多層配線基板１４をこの厚み方向に複数積層配置してエポキシ樹脂１５で一体に封止し、さらに最下段に配置された多層配線基板１４の底面に外部接続用電極１８が形成された本体部１１の周側面を一周に亘つて覆うように、各多層配線基板１４の各端子１６にそれぞれ対応した位置に複数の電極１７が設けられると共に、これら各電極１７のうち、対応するもの同士が導体パターンにより電気的に接続されたフレキシブル配線基板１２を配置したことにより、各多層配線基板１４の各端子１６のうち、対応するもの同士を電気的に接続することができ、かくしてより小型化及び高密度化し得る半導体集積回路装置及び半導体集積回路装置の製造方法が実現できる。
【００２７】
（５）他の実施例
なお上述の実施例においては、積層配置された各多層配線基板１４をモールドした後に周側面にフレキシブル配線基板１２を配置させるようにした場合について述べたが、本発明はこれに限らず、図７（Ａ）、（Ｂ）に示すように、各多層配線基板１４を接着剤１９によつて仮固定させ、次いで周側面にフレキシブル配線基板１２を配置させた（図７（Ａ））後に、モールドする（図７（Ｂ））ようにしても良い。
【００２８】
また上述の実施例においては、本体部１１の上面がエポキシ樹脂１５となるようにモールドさせるようにした場合について述べたが、本発明はこれに限らず、図８に示すように、本体部１１の上面のエポキシ樹脂上にアルミ等の放熱性の良い金属板２０を配置させるようにしても良く、これにより半導体集積回路装置１０の放熱特性を向上させることができる。
【００２９】
さらに上述の実施例においては、各第１の配線基板の周端部の所定位置にそれぞれ１つ又は複数形成された信号入出力用の第１の電極として、半円柱形状に切り欠いた形状に形成された端子１６を用いるようにした場合について述べたが、本発明はこれに限らず、三角柱形状の切り欠き等の種々の形状でなる第１の電極を用いるようにしても良い。
【００３０】
さらに上述の実施例においては、各第１の配線基板を、当該各第１の配線基板間の絶縁を保ちながら保持する保持手段として、エポキシ樹脂を用いるようにした場合について述べたが、本発明はこれに限らず、要は各第１の配線基板を、当該各第１の配線基板間の絶縁を保ちながら保持し得れば種々の保持手段を用いるようにしても良い。
【００３１】
さらに上述の実施例においては、積層配置された各第１の配線基板の周側面を覆うように配置され、各第１の配線基板の各第１の電極にそれぞれ対応した位置に第２の電極が設けられると共に、当該各第２の電極のうち、対応するもの同士が導体パターンにより電気的に接続された第２の配線基板として、フレキシブル配線基板１２を用いるようにした場合について述べたが、本発明はこれに限らず、本体部１１の各周端面毎に配置されるようにした多層配線基板等の種々の配線基板を用いるようにしても良い。
【００３２】
さらに上述の実施例においては、各第１の配線基板のうち、最下段に配置された第１の配線基板の所定面の所定位置に複数形成された所定形状の外部接続用電極として、はんだ等を突出形成してなる外部接続用電極１８を用いるようにした場合について述べたが、本発明はこれに限らず、種々の形状及び導電性材料でなる外部接続用電極を用いるようにしても良い。
【００３３】
さらに上述の実施例においては、各多層配線基板１４上に実装された複数の電子部品１３をフリツプチツプ接合によつて接合させるようにした場合について述べたが、本発明はこれに限らず、実装対象の電子部品１３がICチツプの場合にはワイヤボンデイング法又は TAB（Tape Automated Bonding）法等でも良く、さらに電子部品１３が QFP(Quad Flat Package）型半導体集積回路等の半導体集積回路の場合には、これら半導体集積回路の複数の端子をはんだによつて基板に接続する方法等、実装対象の電子部品１３の種類等に応じて種々の接続方法を用いるようにしても良い。
【００３４】
【発明の効果】
上述のように本発明によれば、周端部の所定位置にそれぞれ１つ又は複数の信号入出力用の第１の電極が形成された各第１の配線基板のうち、所定面の所定位置に所定形状の外部接続用電極が複数形成された第１の配線基板を最下段に配置してこれら各第１の配線基板をその厚み方向に順次積層配置し、絶縁性樹脂によりこれら各第１の配線基板間の絶縁を保ちながら一体に封止し、その積層配置した各第１の配線基板の周側面を覆うように、各第１の電極にそれぞれ対応した位置に第２の電極が設けられると共に、これら各第２の電極のうち、対応するもの同士が導体パターンにより電気的に接続された第２の配線基板を配置するようにしたことにより、積層配置した各第１の配線基板の各第１の電極のうち、対応するもの同士を第２の配線基板の第２の電極及び導体パターンを介して電気的に接続した状態で当該各第１の配線基板を第２の配線基板と共に一体化することができ、かくしてより小型化及び高密度化し得る半導体集積回路装置及び半導体集積回路装置の製造方法を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体集積回路装置の構成を示す概略図である。
【図２】各多層配線基板の周側面に形成された端子を示す概略図である。
【図３】各多層配線基板間を導通させるためのフレキシブル配線基板を示す概略図である。
【図４】本発明の一実施例による半導体集積回路装置の製造工程を示す概略図である。
【図５】本発明の一実施例による半導体集積回路装置の製造工程を示す概略図である。
【図６】本発明の一実施例による半導体集積回路装置の製造工程を示す概略図である。
【図７】他の実施例による半導体集積回路装置の製造工程を示す概略図である。
【図８】他の実施例による半導体集積回路装置の構成を示す概略図である。
【図９】従来の半導体集積回路装置の構成を示す概略図である。
【図１０】従来の半導体集積回路装置の構成を示す概略図である。
【符号の説明】
１、６、１０……半導体集積回路装置、２、７、１３……電子部品、３、８、……配線基板、４、９……I/O ピン、５、１７……電極、１１……本体部、１２……フレキシブル配線基板、１４……多層配線基板、１５……エポキシ樹脂、１６……端子、１６Ａ……導電性金属膜、１８……外部接続用電極、１９……接着剤、２０……金属板。
【目次】
以下の順序で本発明を説明する。
産業上の利用分野
従来の技術（図９及び図１０）
発明が解決しようとする課題
課題を解決するための手段
作用
実施例
（１）半導体集積回路装置の構成（図１〜図３）
（２）半導体集積回路装置の製造工程（図４〜図６）
（３）実施例の動作
（４）実施例の効果
（５）他の実施例（図７及び図８）
発明の効果
【０００２】
【産業上の利用分野】
本発明は半導体集積回路装置及び半導体集積回路装置の製造方法に関し、例えば電子部品が実装された配線基板をその厚み方向に一体に複数積層配置されてなる半導体集積回路装置及びその製造方法に適用して好適である。
【０００３】
【従来の技術】
従来、この種の半導体集積回路装置として、図９及び図１０に示すように構成されたものがある。
例えば図９に示す半導体集積回路装置１では、電子部品２が実装されてなる配線基板３をこの配線基板３の厚み方向（以下、これを単に厚み方向と呼ぶ）に複数積層配置すると共に、これら各配線基板３の周側面に厚み方向に延びる複数の I/Oピン４を所定間隔に配設することにより構成されている。
【０００４】
この場合各配線基板３の周端部には、各周端面にそれぞれ沿つて複数の電極５が配設されると共に、これら各配線基板３の各電極５は対応するもの同士が対応する I/Oピン４を介して電気的及び物理的に接続されており、これにより各配線基板３がこれら各 I/Oピン４によつて電気的及び物理的に一体化されている。
また各 I/Oピン４は、その先端部が最下段の配線基板３の下側面よりも下方向に突出するように長さが選定されている。
これによりこの半導体集積回路装置１では、各 I/Oピン４の先端部をそれぞれ基板の対応する電極に固定するようにして基板上に実装することができると共に、これら各 I/Oピン４をそれぞれ介して外部からの信号を入出力させることができ、かくして各配線基板３上にそれぞれ実装された各電子部品２を動作させ得るようになされている。
【０００５】
一方図１０の半導体集積回路装置６においては、電子部品７が実装されてなる配線基板８をこの配線基板８の厚み方向に複数積層配置すると共に、各配線基板８の複数の電極（図示せず）を全て同一端面側に設け、これら各電極からそれぞれ外方向に突出するように複数の I/Oピン９を所定間隔に配設することにより構成されている。
これにより半導体集積回路装置６では、これら各 I/Oピン９を介して外部から信号を入出力させることによつて各配線基板８に実装された各電子部品を動作させ得るようになされている。
【０００６】
【発明が解決しようとする課題】
ところでかかる構成の半導体集積回路装置１においては、高集積化による回路規模の増加に伴い各 I/Oピン４を増加させようとした場合、これら各 I/Oピン４の配設間隔をさらに狭間隔にすることは技術的に困難であり、このため各配線基板３を大きくしなければならない問題がある。
さらにこの種の半導体集積回路装置１は、各 I/Oピン４の増加に伴いこの各 I/Oピン４間の接続箇所が増えるため、接続作業が煩雑になる問題がある。
【０００７】
本発明は以上の点を考慮してなされたもので、より小型化及び高密度化し得る半導体集積回路装置及び半導体集積回路装置の製造方法を提案しようとするものである。
【０００８】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、電子部品が実装された複数の第１の配線基板をその厚み方向に順次積層配置することにより形成された半導体集積回路装置において、各第１の配線基板の周端部の所定位置にそれぞれ１つ又は複数形成された信号入出力用の第１の電極と、積層配置される各第１の配線基板のうち、最下段に配置される第１の配線基板の所定面に複数形成された所定形状の外部接続用電極と、積層配置された各第１の配線基板を、各第１の電極及び各外部接続用電極が露出するように、各第１の配線基板間の絶縁を保ちながら一体に封止する絶縁性樹脂と、積層配置され、一体に封止された各第１の配線基板の周側面を覆うように配置され、各第１の配線基板の各第１の電極にそれぞれ対応した位置に第２の電極が設けられると共に、当該各第２の電極のうち、対応するもの同士が導体パターンにより電気的に接続された第２の配線基板とを設けるようにした。
【０００９】
【作用】
従つて本発明では、積層配置した各第１の配線基板の各第１の電極のうち、対応するもの同士を第２の配線基板の第２の電極及び導体パターンを介して電気的に接続した状態で当該各第１の配線基板を第２の配線基板と共に一体化することができる。
【００１０】
【実施例】
以下図面について、本発明の一実施例を詳述する。
【００１１】
（１）半導体集積回路装置の構成
図１（Ａ）及び（Ｂ）において、１０は全体として実施例による半導体集積回路装置を示し、本体部１１と、フレキシブル配線基板１２とで構成されている。
本体部１１においては、電子部品１３（例えばICチツプ）が実装された多層配線基板１４をその厚み方向に複数積層配置し、これら各多層配線基板１４をエポキシ樹脂１５で一体に封止することにより形成されている。この場合各多層配線基板１４の各周側面には、それぞれ信号入出力用の端子１６が複数設けられている。
【００１２】
一方フレキシブル配線基板１２においては、その内側面に各多層配線基板１４の各端子１６にそれぞれ対応させて複数の電極１７が設けられると共に、これら各電極１７のうち対応するもの同士が導体パターンにより電気的に接続されるように形成されている。
この場合フレキシブル配線基板１２は、本体部１１の周側面に、この周側面を一周に亘つて覆うように、かつ各電極１７がそれぞれ本体部１１の対応する各端子１６と接触するように熱圧着等の手法により固着されている。
かくしてこの半導体集積回路装置１０では、各多層配線基板１４の各端子１６とフレキシブル配線基板１２の対応する各電極１７とが電気的に接続されることにより、このフレキシブル配線基板１２を介して各多層配線基板１４の対応する各端子１６同士の導通をとることができるようになされている。
【００１３】
さらに本体部１１の下側面を形成する最下段の多層配線基板１４の下面には、複数の外部接続用電極１８がそれぞれ対応する位置に突出形成されていると共に、これら各外部接続用電極１８がそれぞれこの多層配線基板１４の対応する各端子１６と図示しない導体パターンを介して電気的に接続されている。
かくして半導体集積回路装置１０では、これら各外部接続用電極１８をそれぞれ図示しない基板の対応する電極に接合することによりこの基板上に所定状態に実装することができると共に、この状態において各多層配線基板１４がフレキシブル配線基板１２及び各外部接続用電極１８を介して基板から信号を入力し、又は信号を出力し得るようになされている。
【００１４】
この実施例の場合、各多層配線基板１４の各端子１６は、図２に示すように、スルーホールの手法を用いて各多層配線基板１４の対応する周端部を半円柱形状に切り欠き、この半円柱形状の切り欠きの内周面に導電性金属膜１６Ａを付着させることにより形成されている。
一方フレキシブル配線基板１２の各電極１７は、図３（Ａ）、（Ｂ）に示すように、各端子１６の凹形状に対して挿着できるようにはんだ等によつて突出形状に形成され（図３（Ａ））、さらにこれら各電極１７のうち、対応するもの同士が導体パターンにより電気的に接続されている（図３（Ｂ））。
【００１５】
かくして半導体集積回路装置１０では、フレキシブル配線基板１２の内側面を本体部１１の周側面に接触するように配置することによつて、各電極１７がそれぞれ対応する各多層配線基板１４の各端子１６と嵌合することにより、本体部１１に対するフレキシブル配線基板１２の位置合わせを容易に行い得るようになされている。
【００１６】
またこの実施例の場合、電子部品１３を多層配線基板１４上に実装させる実装方法としては、フリツプチツプ接合が用いられている。
さらに外部接続用電極１８は、ボールグリツドアレイで用いられているように球状の電極（以下、これをバンプと呼ぶ）により形成されるようになされている。
【００１７】
（２）半導体集積回路装置の製造工程
ここで、実際上この半導体集積回路装置１０は、図４（Ａ）〜図６に示す以下の手順により製造することができる。
すなわち、まず図４（Ａ）に示すように、電子部品１３が実装された複数の多層配線基板１４のなかから１つの多層配線基板１４の底面の所定位置に、はんだ等でなるバンプを突出形成することにより複数の外部接続用電極１８を形成する。
【００１８】
次いで図４（Ｂ）に示すように、各多層配線基板１４を、底面に外部接続用電極１８が形成された多層配線基板１４が最下段に位置するように、かつ各多層配線基板１４がそれぞれ所定間隔を介してその厚み方向に順次位置するように固定保持した後、最上段の多層配線基板１４を除く各多層配線基板１４上にそれぞれ実装された各電子部品１３上にエポキシ樹脂等でなる接着剤１９を塗布することにより、各多層配線基板１４を仮固定する。
【００１９】
続いて図５（Ａ）に示すように、最下段に配置された多層配線基板１４の底面が露出するように、エポキシ樹脂１５によつてこれら各多層配線基板１４を一体に封止（以下これをモールドと呼ぶ）し、次いでエポキシ樹脂１５が硬化した後に周側面を研磨することにより図５（Ｂ）に示すように、これら各多層配線基板１４の周側面にそれぞれ形成された複数の端子１６を露出させるようにして本体部１１を形成する。
【００２０】
続いて図６に示すように、本体部１１の周側面に、各端子１６にそれぞれ対応させて電極１７が形成されたフレキシブル配線基板１２を配置すると共に、その後このフレキシブル配線基板１２を熱圧着等の手法により固着することにより、各端子１６と各電極１７を接続させるようにして半導体集積回路装置１０を形成する。
かくしてこの製造手順によつて各多層配線基板１４の各端子１６とフレキシブル配線基板１２の対応する各電極１７とが電気的に接続され、さらにこのフレキシブル配線基板１２を介して各多層配線基板１４の対応する各端子１６同士の導通をとることができるようになされた半導体集積回路装置１０を形成できる。
【００２１】
（３）実施例の動作
以上の構成において、この半導体集積回路装置１０では、まず電子部品１３が実装された複数の多層配線基板１４のなかから１つの多層配線基板１４の底面に複数の外部接続用電極１８を形成し（図４（Ａ））、次いで各多層配線基板１４を、底面に外部接続用電極１８が形成された多層配線基板１４が最下段に位置し、かつ各多層配線基板１４がそれぞれ所定間隔を介してその厚み方向に順次位置するように固定保持した後、最上段の多層配線基板１４を除く各多層配線基板１４上にそれぞれ実装された各電子部品１３上に接着剤１９を塗布することにより、各多層配線基板１４を仮固定する（図４（Ｂ））。
【００２２】
続いてエポキシ樹脂１５によつてこれら各多層配線基板１４を一体にモールドし（図５（Ａ））、次いでこれら各多層配線基板１４の周側面にそれぞれ形成された各端子１６を露出させて本体部１１を形成する（図５（Ｂ））。
続いて本体部１１の周側面に、フレキシブル配線基板１２を配置して固着することにより、各端子１６と各電極１７を接続して半導体集積回路装置１０を形成する（図６）。
【００２３】
この場合この半導体集積回路装置１０では、周側面にフレキシブル配線基板１２を配置させることによつて積層配置された各多層配線基板１４間を導通させるようにすることにより、各多層配線基板１４間を接続するための配線が短かくでき、かくしてこの配線の高周波特性を向上させることができる。
【００２４】
またこのフレキシブル配線基板１２を用いるようにしたことにより、各多層配線基板１４間を容易に接続できるため、接続時間が従来に比べて短縮でき生産性を向上させることができ、かくして各多層配線基板１４が増えても同様に容易に各多層配線基板１４間を接続することができる。
【００２５】
さらに各多層配線基板１４の周側面にスルーホールによつて各端子１６を形成させるようにしたことにより、この各端子１６の形成間隔を従来の I/Oピンに比べて狭く形成でき、かくして高集積化に伴い回路規模が増加しても各多層配線基板１４を大きくさせることを必要とせずに各端子１６を増加させることができる。
【００２６】
（４）実施例の効果
以上の構成によれば、半導体集積回路装置１０において、周側面に複数の端子１６が設けられ、かつ電子部品１３が実装されてなる多層配線基板１４をこの厚み方向に複数積層配置してエポキシ樹脂１５で一体に封止し、さらに最下段に配置された多層配線基板１４の底面に外部接続用電極１８が形成された本体部１１の周側面を一周に亘つて覆うように、各多層配線基板１４の各端子１６にそれぞれ対応した位置に複数の電極１７が設けられると共に、これら各電極１７のうち、対応するもの同士が導体パターンにより電気的に接続されたフレキシブル配線基板１２を配置したことにより、各多層配線基板１４の各端子１６のうち、対応するもの同士を電気的に接続することができ、かくしてより小型化及び高密度化し得る半導体集積回路装置及び半導体集積回路装置の製造方法が実現できる。
【００２７】
（５）他の実施例
なお上述の実施例においては、積層配置された各多層配線基板１４をモールドした後に周側面にフレキシブル配線基板１２を配置させるようにした場合について述べたが、本発明はこれに限らず、図７（Ａ）、（Ｂ）に示すように、各多層配線基板１４を接着剤１９によつて仮固定させ、次いで周側面にフレキシブル配線基板１２を配置させた（図７（Ａ））後に、モールドする（図７（Ｂ））ようにしても良い。
【００２８】
また上述の実施例においては、本体部１１の上面がエポキシ樹脂１５となるようにモールドさせるようにした場合について述べたが、本発明はこれに限らず、図８に示すように、本体部１１の上面のエポキシ樹脂上にアルミ等の放熱性の良い金属板２０を配置させるようにしても良く、これにより半導体集積回路装置１０の放熱特性を向上させることができる。
【００２９】
さらに上述の実施例においては、各第１の配線基板の周端部の所定位置にそれぞれ１つ又は複数形成された信号入出力用の第１の電極として、半円柱形状に切り欠いた形状に形成された端子１６を用いるようにした場合について述べたが、本発明はこれに限らず、三角柱形状の切り欠き等の種々の形状でなる第１の電極を用いるようにしても良い。
【００３０】
さらに上述の実施例においては、各第１の配線基板を、当該各第１の配線基板間の絶縁を保ちながら保持する保持手段として、エポキシ樹脂を用いるようにした場合について述べたが、本発明はこれに限らず、要は各第１の配線基板を、当該各第１の配線基板間の絶縁を保ちながら保持し得れば種々の保持手段を用いるようにしても良い。
【００３１】
さらに上述の実施例においては、積層配置された各第１の配線基板の周側面を覆うように配置され、各第１の配線基板の各第１の電極にそれぞれ対応した位置に第２の電極が設けられると共に、当該各第２の電極のうち、対応するもの同士が導体パターンにより電気的に接続された第２の配線基板として、フレキシブル配線基板１２を用いるようにした場合について述べたが、本発明はこれに限らず、本体部１１の各周端面毎に配置されるようにした多層配線基板等の種々の配線基板を用いるようにしても良い。
【００３２】
さらに上述の実施例においては、各第１の配線基板のうち、最下段に配置された第１の配線基板の所定面の所定位置に複数形成された所定形状の外部接続用電極として、はんだ等を突出形成してなる外部接続用電極１８を用いるようにした場合について述べたが、本発明はこれに限らず、種々の形状及び導電性材料でなる外部接続用電極を用いるようにしても良い。
【００３３】
さらに上述の実施例においては、各多層配線基板１４上に実装された複数の電子部品１３をフリツプチツプ接合によつて接合させるようにした場合について述べたが、本発明はこれに限らず、実装対象の電子部品１３がICチツプの場合にはワイヤボンデイング法又は TAB（Tape Automated Bonding）法等でも良く、さらに電子部品１３が QFP(Quad Flat Package）型半導体集積回路等の半導体集積回路の場合には、これら半導体集積回路の複数の端子をはんだによつて基板に接続する方法等、実装対象の電子部品１３の種類等に応じて種々の接続方法を用いるようにしても良い。
【００３４】
【発明の効果】
上述のように本発明によれば、周端部の所定位置にそれぞれ１つ又は複数の信号入出力用の第１の電極が形成された各第１の配線基板のうち、所定面の所定位置に所定形状の外部接続用電極が複数形成された第１の配線基板を最下段に配置してこれら各第１の配線基板をその厚み方向に順次積層配置し、絶縁性樹脂によりこれら各第１の配線基板間の絶縁を保ちながら一体に封止し、その積層配置した各第１の配線基板の周側面を覆うように、各第１の電極にそれぞれ対応した位置に第２の電極が設けられると共に、これら各第２の電極のうち、対応するもの同士が導体パターンにより電気的に接続された第２の配線基板を配置するようにしたことにより、積層配置した各第１の配線基板の各第１の電極のうち、対応するもの同士を第２の配線基板の第２の電極及び導体パターンを介して電気的に接続した状態で当該各第１の配線基板を第２の配線基板と共に一体化することができ、かくしてより小型化及び高密度化し得る半導体集積回路装置及び半導体集積回路装置の製造方法を実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施例による半導体集積回路装置の構成を示す概略図である。
【図２】各多層配線基板の周側面に形成された端子を示す概略図である。
【図３】各多層配線基板間を導通させるためのフレキシブル配線基板を示す概略図である。
【図４】本発明の一実施例による半導体集積回路装置の製造工程を示す概略図である。
【図５】本発明の一実施例による半導体集積回路装置の製造工程を示す概略図である。
【図６】本発明の一実施例による半導体集積回路装置の製造工程を示す概略図である。
【図７】他の実施例による半導体集積回路装置の製造工程を示す概略図である。
【図８】他の実施例による半導体集積回路装置の構成を示す概略図である。
【図９】従来の半導体集積回路装置の構成を示す概略図である。
【図１０】従来の半導体集積回路装置の構成を示す概略図である。
【符号の説明】
１、６、１０……半導体集積回路装置、２、７、１３……電子部品、３、８、……配線基板、４、９……I/O ピン、５、１７……電極、１１……本体部、１２……フレキシブル配線基板、１４……多層配線基板、１５……エポキシ樹脂、１６……端子、１６Ａ……導電性金属膜、１８……外部接続用電極、１９……接着剤、２０……金属板。
Claims (4)
- 電子部品が実装された複数の第１の配線基板をその厚み方向に順次積層配置することにより形成された半導体集積回路装置において、
各上記第１の配線基板の周端部の所定位置にそれぞれ１つ又は複数形成された信号入出力用の第１の電極と、
積層配置される各上記第１の配線基板のうち、最下段に配置される上記第１の配線基板の所定面に複数形成された所定形状の外部接続用電極と、
積層配置された各上記第１の配線基板を、各上記第１の電極及び各上記外部接続用電極が露出するように、各上記第１の配線基板間の絶縁を保ちながら一体に封止する絶縁性樹脂と、
積層配置され、一体に封止された各上記第１の配線基板の周側面を覆うように配置され、各上記第１の配線基板の各上記第１の電極にそれぞれ対応した位置に第２の電極が設けられると共に、当該各上記第２の電極のうち、対応するもの同士が導体パターンにより電気的に接続された第２の配線基板と
を具えることを特徴とする半導体集積回路装置。 - 最上段に配置された上記第１の配線基板の上部に上記絶縁性樹脂を介して配置された放熱部材を具える
ことを特徴とする請求項１に記載の半導体集積回路装置。 - 各上記第１の電極は、凹状に形成され、
各上記第２の電極は、凸状に形成された
ことを特徴とする請求項１に記載の半導体集積回路装置。 - 電子部品が実装された複数の第１の配線基板がその厚み方向に順次積層配置されてなる半導体集積回路装置の製造方法において、
各上記第１の配線基板の周端部に１つ又は複数の信号入出力用の第１の電極をそれぞれ形成する第１の工程と、
積層配置される各上記第１の配線基板のうち、最下段に配置される上記第１の配線基板の所定面に所定形状の外部接続用電極を１つ又は複数形成すると共に、各上記第１の配線基板を、上記厚み方向に順次積層配置して絶縁性樹脂により各上記外部接続用電極及び各上記第１の配線基板の各上記第１の電極が露出するように各上記第１の配線基板間の絶縁を保ちながら一体に封止する第２の工程と、
一体に封止された各上記第１の配線基板の周側面を覆うように、各上記第１の配線基板の各上記第１の電極にそれぞれ対応させて複数の第２の電極が設けられ、かつ当該各第２の電極のうち、対応するもの同士が導体パターンにより電気的に接続された第２の配線基板を配置することにより各上記第１の配線基板間を電気的に接続する第３の工程と
を具えることを特徴とする半導体集積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10479995A JP3656861B2 (ja) | 1995-04-05 | 1995-04-05 | 半導体集積回路装置及び半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10479995A JP3656861B2 (ja) | 1995-04-05 | 1995-04-05 | 半導体集積回路装置及び半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08279588A JPH08279588A (ja) | 1996-10-22 |
| JP3656861B2 true JP3656861B2 (ja) | 2005-06-08 |
Family
ID=14390495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10479995A Expired - Fee Related JP3656861B2 (ja) | 1995-04-05 | 1995-04-05 | 半導体集積回路装置及び半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3656861B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100226782B1 (ko) * | 1996-12-06 | 1999-10-15 | 김영환 | 반도체 패키지의 구조 |
| JP3934867B2 (ja) | 2000-09-29 | 2007-06-20 | 株式会社東芝 | 不揮発性半導体記憶装置および不揮発性半導体メモリシステム |
| JP4753494B2 (ja) * | 2001-07-05 | 2011-08-24 | パナソニック株式会社 | 回転多面鏡 |
| JP2006066729A (ja) * | 2004-08-27 | 2006-03-09 | Toshiba Corp | 回路基板モジュールとその製造方法 |
| CN101138089B (zh) * | 2005-01-31 | 2011-02-09 | 斯班逊有限公司 | 层叠型半导体装置及层叠型半导体装置的制造方法 |
| KR100833589B1 (ko) * | 2006-03-29 | 2008-05-30 | 주식회사 하이닉스반도체 | 스택 패키지 |
| JP5424825B2 (ja) * | 2009-11-12 | 2014-02-26 | オリンパス株式会社 | 積層実装構造体 |
| JP2012156528A (ja) * | 2012-03-22 | 2012-08-16 | Spansion Llc | 積層型半導体装置及び積層型半導体装置の製造方法 |
-
1995
- 1995-04-05 JP JP10479995A patent/JP3656861B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08279588A (ja) | 1996-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2819285B2 (ja) | 積層型ボトムリード半導体パッケージ | |
| US4618739A (en) | Plastic chip carrier package | |
| US4941033A (en) | Semiconductor integrated circuit device | |
| US5594275A (en) | J-leaded semiconductor package having a plurality of stacked ball grid array packages | |
| US6849945B2 (en) | Multi-layered semiconductor device and method for producing the same | |
| JPH11289024A (ja) | 半導体装置及びその製造方法 | |
| KR20010078712A (ko) | 칩 스택 및 그 제조 방법 | |
| KR20010034154A (ko) | 다수의 기판층과 적어도 하나의 반도체 칩을 가진 반도체소자 및 그의 제조 방법 | |
| JP2002506289A (ja) | 多数の半導体チップを有する半導体素子 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| KR100251868B1 (ko) | 가요성 회로 기판을 이용한 칩 스케일 반도체 패키지 및 그 제조 방법 | |
| KR100199286B1 (ko) | 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지 | |
| JPS6110299A (ja) | 集積回路実装構造 | |
| KR19990025705A (ko) | 고전력 칩 스케일 패키지 및 그 제조방법 | |
| JP3297959B2 (ja) | 半導体装置 | |
| JPH0517709B2 (ja) | ||
| JPH02343A (ja) | 電子部品搭載用基板 | |
| JPH08172144A (ja) | 半導体装置及びその製造方法 | |
| KR19980070133A (ko) | 반도체 장치, 반도체 장치의 실장장치 및, 반도체 장치의 제조방법 | |
| JPH10150065A (ja) | チップサイズパッケージ | |
| JPH06216492A (ja) | 電子装置 | |
| KR100470387B1 (ko) | 적층 칩 패키지 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JPH04139737A (ja) | 半導体チップの実装方法 | |
| JPH07326690A (ja) | 半導体装置用パッケージおよび半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050125 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050303 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |