JPH07122701A - 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム - Google Patents
半導体装置およびその製造方法ならびにｐｇａ用リードフレームInfo
- Publication number
- JPH07122701A JPH07122701A JP5263575A JP26357593A JPH07122701A JP H07122701 A JPH07122701 A JP H07122701A JP 5263575 A JP5263575 A JP 5263575A JP 26357593 A JP26357593 A JP 26357593A JP H07122701 A JPH07122701 A JP H07122701A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- pga
- package
- semiconductor device
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
Abstract
(57)【要約】
【目的】 半導体装置の多ピン化。
【構成】 パッケージ２の周面四面からガルウィング型
のリード（端子）３を突出させ、パッケージ２の底面４
からピングリッドアレイ状にピン（端子）５を突出させ
ることから多ピン化が図れる。パッケージ２は、ＰＧＡ
用基板１０と、このＰＧＡ用基板１０を被うレジンパッ
ケージ部１１とからなっている。前記ＰＧＡ用基板１０
の上面の窪み４４の底には半導体チップ１５が固定され
ている。前記窪み４４の縁には前記ピン５に電気的に繋
がるワイヤボンディングパッド４５が設けられている。
ＰＧＡ用基板１０上には絶縁性の接着剤２０を介してリ
ード３が固定されている。前記ワイヤボンディングパッ
ド４５およびリード３の内端はチップ１５の電極にワイ
ヤ１７を介して接続されている。
のリード（端子）３を突出させ、パッケージ２の底面４
からピングリッドアレイ状にピン（端子）５を突出させ
ることから多ピン化が図れる。パッケージ２は、ＰＧＡ
用基板１０と、このＰＧＡ用基板１０を被うレジンパッ
ケージ部１１とからなっている。前記ＰＧＡ用基板１０
の上面の窪み４４の底には半導体チップ１５が固定され
ている。前記窪み４４の縁には前記ピン５に電気的に繋
がるワイヤボンディングパッド４５が設けられている。
ＰＧＡ用基板１０上には絶縁性の接着剤２０を介してリ
ード３が固定されている。前記ワイヤボンディングパッ
ド４５およびリード３の内端はチップ１５の電極にワイ
ヤ１７を介して接続されている。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置、特にパッケ
ージの周面および底面からリードをそれぞれ突出させた
ＱＦＰ構造とＰＧＡ構造の併せ持つ半導体装置およびそ
の製造方法ならびにＰＧＡ用リードフレームに関する。
ージの周面および底面からリードをそれぞれ突出させた
ＱＦＰ構造とＰＧＡ構造の併せ持つ半導体装置およびそ
の製造方法ならびにＰＧＡ用リードフレームに関する。
【０００２】
【従来の技術】電子機器は、機能面から高密度実装化
が、実装面から軽量化，小型化，薄型化が要請されてい
る。また、電子部品の製造コストの低減のために、パッ
ケージ形態は材料が安くかつ生産性が良好な樹脂（レジ
ン）によるレジンパッケージ（プラスチックパッケー
ジ）が多用されている。小型・薄型のパッケージについ
ては、日立評論社発行「日立評論」１９９２年第３号、
平成４年３月２５日発行、Ｐ７５〜Ｐ８０に記載されて
いる。この文献には、より小型・薄型のパッケージとし
て、ＴＳＯＰ（Thin Small Outline Package），ＳＳＯ
Ｐ（Shrink Small Outline Package），ＴＱＦＰ（Thin
Quad Flat Package），ＳＴＺＩＰ（Shrink Thin Zigz
ag Inline Package)が開示されている。また、ＳＯＰ(S
mall Outline Package）はパッケージの２辺にアウター
リードを配置し、ＱＦＰ(Quad Flat Package）はパッケ
ージの４辺にアウターリードを配置した構造となってい
る。
が、実装面から軽量化，小型化，薄型化が要請されてい
る。また、電子部品の製造コストの低減のために、パッ
ケージ形態は材料が安くかつ生産性が良好な樹脂（レジ
ン）によるレジンパッケージ（プラスチックパッケー
ジ）が多用されている。小型・薄型のパッケージについ
ては、日立評論社発行「日立評論」１９９２年第３号、
平成４年３月２５日発行、Ｐ７５〜Ｐ８０に記載されて
いる。この文献には、より小型・薄型のパッケージとし
て、ＴＳＯＰ（Thin Small Outline Package），ＳＳＯ
Ｐ（Shrink Small Outline Package），ＴＱＦＰ（Thin
Quad Flat Package），ＳＴＺＩＰ（Shrink Thin Zigz
ag Inline Package)が開示されている。また、ＳＯＰ(S
mall Outline Package）はパッケージの２辺にアウター
リードを配置し、ＱＦＰ(Quad Flat Package）はパッケ
ージの４辺にアウターリードを配置した構造となってい
る。
【０００３】一方、出力端子（リード，ピン）数を増大
できる構造としてＰＧＡ（Pin GridArray）が知られて
いる。ＰＧＡについては、日経ＢＰ社発行「日経マイク
ロデバイス」1987年８月号、同年８月１日発行、Ｐ57〜
Ｐ69に記載されている。この文献には、フラット・パッ
ケージ並みの耐湿性を確保したプラスチックＰＧＡにつ
いて記載されている。プラスチックＰＧＡにおける基板
は、単層・多層・ヒートシンク付き構造となるととも
に、トリアジン系，エポキシ樹脂，ガラス・エポキシ樹
脂等によって形成されている。また、封止は樹脂のポッ
ティングやトランスファ・モールドによって行われてい
る。また、この文献には、ＰＧＡの組立において、ダイ
・ボンディング（チップボンディング）やワイヤボンデ
ィングを既存の装置を用いて行うようにするために、Ｐ
ＧＡの基板を５枚程度リードフレーム状につなげたもの
を用いる技術が開示されている。このＰＧＡ用リードフ
レームについては、日経ＢＰ社発行「日経マイクロデバ
イス」1986年12月号、同年12月１日発行、Ｐ60およびＰ
61にも記載されている。
できる構造としてＰＧＡ（Pin GridArray）が知られて
いる。ＰＧＡについては、日経ＢＰ社発行「日経マイク
ロデバイス」1987年８月号、同年８月１日発行、Ｐ57〜
Ｐ69に記載されている。この文献には、フラット・パッ
ケージ並みの耐湿性を確保したプラスチックＰＧＡにつ
いて記載されている。プラスチックＰＧＡにおける基板
は、単層・多層・ヒートシンク付き構造となるととも
に、トリアジン系，エポキシ樹脂，ガラス・エポキシ樹
脂等によって形成されている。また、封止は樹脂のポッ
ティングやトランスファ・モールドによって行われてい
る。また、この文献には、ＰＧＡの組立において、ダイ
・ボンディング（チップボンディング）やワイヤボンデ
ィングを既存の装置を用いて行うようにするために、Ｐ
ＧＡの基板を５枚程度リードフレーム状につなげたもの
を用いる技術が開示されている。このＰＧＡ用リードフ
レームについては、日経ＢＰ社発行「日経マイクロデバ
イス」1986年12月号、同年12月１日発行、Ｐ60およびＰ
61にも記載されている。
【０００４】
【発明が解決しようとする課題】半導体装置の高機能・
高集積化の要請によって、リードやピン等の端子はより
増大化（多ピン化）している。この多ピン化によってパ
ッケージサイズも大型化するため、半導体装置の実装面
積の増大から、半導体装置を組み込む電子機器の小型化
が阻まれる。
高集積化の要請によって、リードやピン等の端子はより
増大化（多ピン化）している。この多ピン化によってパ
ッケージサイズも大型化するため、半導体装置の実装面
積の増大から、半導体装置を組み込む電子機器の小型化
が阻まれる。
【０００５】本発明の目的は、パッケージサイズを増大
させることなく多ピン化が達成できる半導体装置を提供
することにある。本発明の前記ならびにそのほかの目的
と新規な特徴は、本明細書の記述および添付図面からあ
きらかになるであろう。
させることなく多ピン化が達成できる半導体装置を提供
することにある。本発明の前記ならびにそのほかの目的
と新規な特徴は、本明細書の記述および添付図面からあ
きらかになるであろう。
【０００６】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の半導体装置は、
パッケージの底面から端子であるピンをピングリッドア
レイ状に突出させるとともに、パッケージの周面からは
端子であるリードをＱＦＰ（クワッドフラットパッケー
ジ）状に突出させた構造となっている。前記半導体装置
における端子は表面実装型となっている。この半導体装
置においては、平坦なリードフレームおよびこのリード
フレームに対応しかつ一面に複数のピンが取り付けられ
たプリント基板からなるＰＧＡ用リードフレームを用意
する工程と、前記ＰＧＡ用リードフレームにリードフレ
ームを重ねて絶縁的に貼り合わせて一体化する工程と、
前記ＰＧＡ用リードフレームに半導体チップを固定する
工程と、前記半導体チップの電極と前記ＰＧＡ用リード
フレームおよびリードフレームのワイヤボンディング部
分をワイヤ等によって電気的に接続する工程と、前記Ｐ
ＧＡ用リードフレームをリードフレームに取り付けた後
ＰＧＡ用リードフレームの枠部分を切断除去する工程
と、その後前記リードフレームの所定部分をパッケージ
で封止する工程と、前記リードフレームの不要部分を切
断除去するとともに必要に応じてパッケージの周面から
突出するリードの成形を行う工程とによって製造され
る。また、前記ＰＧＡ用リードフレームは、一面にピン
が取り付けられた配線基板からなるＰＧＡ用基板を枠部
分を介して複数一列に並べて短冊状としたＰＧＡ用リー
ドフレームであって、前記ＰＧＡ用基板の周囲にはリー
ドが放射状に延在できる空間が形成されるようになって
いる。
発明のうち代表的なものの概要を簡単に説明すれば、下
記のとおりである。すなわち、本発明の半導体装置は、
パッケージの底面から端子であるピンをピングリッドア
レイ状に突出させるとともに、パッケージの周面からは
端子であるリードをＱＦＰ（クワッドフラットパッケー
ジ）状に突出させた構造となっている。前記半導体装置
における端子は表面実装型となっている。この半導体装
置においては、平坦なリードフレームおよびこのリード
フレームに対応しかつ一面に複数のピンが取り付けられ
たプリント基板からなるＰＧＡ用リードフレームを用意
する工程と、前記ＰＧＡ用リードフレームにリードフレ
ームを重ねて絶縁的に貼り合わせて一体化する工程と、
前記ＰＧＡ用リードフレームに半導体チップを固定する
工程と、前記半導体チップの電極と前記ＰＧＡ用リード
フレームおよびリードフレームのワイヤボンディング部
分をワイヤ等によって電気的に接続する工程と、前記Ｐ
ＧＡ用リードフレームをリードフレームに取り付けた後
ＰＧＡ用リードフレームの枠部分を切断除去する工程
と、その後前記リードフレームの所定部分をパッケージ
で封止する工程と、前記リードフレームの不要部分を切
断除去するとともに必要に応じてパッケージの周面から
突出するリードの成形を行う工程とによって製造され
る。また、前記ＰＧＡ用リードフレームは、一面にピン
が取り付けられた配線基板からなるＰＧＡ用基板を枠部
分を介して複数一列に並べて短冊状としたＰＧＡ用リー
ドフレームであって、前記ＰＧＡ用基板の周囲にはリー
ドが放射状に延在できる空間が形成されるようになって
いる。
【０００７】本発明の他の実施例においては、前記半導
体装置における端子は一部が表面実装型となり、一部が
挿入型となっている。
体装置における端子は一部が表面実装型となり、一部が
挿入型となっている。
【０００８】
【作用】上記した手段によれば、本発明の半導体装置
は、パッケージの底面および周面四面から端子をそれぞ
れ突出させ、かつパッケージの底面から突出させる端子
はピングリッドアレイ構造となっていることから、端子
数を大幅に増大させることができる。
は、パッケージの底面および周面四面から端子をそれぞ
れ突出させ、かつパッケージの底面から突出させる端子
はピングリッドアレイ構造となっていることから、端子
数を大幅に増大させることができる。
【０００９】本発明においては、リードフレームと重ね
て貼り合わせることができるＰＧＡ用リードフレームを
使用することから、リードフレームにＰＧＡ用リードフ
レームを貼り合わせた後、ＰＧＡ用リードフレームの枠
部分を切断除去することによって、従来確立されたリー
ドフレームによる半導体装置の製造方法をそのまま適用
できるため、生産性の向上，コストの低減が達成でき
る。
て貼り合わせることができるＰＧＡ用リードフレームを
使用することから、リードフレームにＰＧＡ用リードフ
レームを貼り合わせた後、ＰＧＡ用リードフレームの枠
部分を切断除去することによって、従来確立されたリー
ドフレームによる半導体装置の製造方法をそのまま適用
できるため、生産性の向上，コストの低減が達成でき
る。
【００１０】本発明の他の実施例による半導体装置の場
合、端子の一部が表面実装型となり、一部が挿入型とな
っていることから、挿入型端子を位置決め用として使用
することができ、半導体装置の実装時、位置決めが容易
となる。
合、端子の一部が表面実装型となり、一部が挿入型とな
っていることから、挿入型端子を位置決め用として使用
することができ、半導体装置の実装時、位置決めが容易
となる。
【００１１】
【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図１は本発明の一実施例による半導体装置
の裏返し状態を示す斜視図、図２は同じく半導体装置の
断面図、図３は同じく半導体装置の製造に使用するリー
ドフレームの平面図、図４は同じく半導体装置の製造に
使用するＰＧＡ用リードフレームの平面図、図５は同じ
く本発明のＰＧＡ用リードフレームの一部の断面図、図
６は本発明の半導体装置の製造において、ＰＧＡ用リー
ドフレームにリードフレームを重ねて貼り合わせた状態
を示す平面図、図７は同じく貼り合わせたＰＧＡ用リー
ドフレームの枠部分を切断除去した状態を示す平面図、
図８は同じくトランスファモールド後のリードフレーム
を示す模式的断面図、図９は同じく半導体装置の実装状
態を示す断面図である。
て説明する。図１は本発明の一実施例による半導体装置
の裏返し状態を示す斜視図、図２は同じく半導体装置の
断面図、図３は同じく半導体装置の製造に使用するリー
ドフレームの平面図、図４は同じく半導体装置の製造に
使用するＰＧＡ用リードフレームの平面図、図５は同じ
く本発明のＰＧＡ用リードフレームの一部の断面図、図
６は本発明の半導体装置の製造において、ＰＧＡ用リー
ドフレームにリードフレームを重ねて貼り合わせた状態
を示す平面図、図７は同じく貼り合わせたＰＧＡ用リー
ドフレームの枠部分を切断除去した状態を示す平面図、
図８は同じくトランスファモールド後のリードフレーム
を示す模式的断面図、図９は同じく半導体装置の実装状
態を示す断面図である。
【００１２】本発明の半導体装置１は、図１に示すよう
に、外観的には矩形体からなるパッケージ２と、このパ
ッケージ２の周面四面から突出するガルウィング型の複
数のリード（端子）３と、パッケージ２の底面４から突
出するピングリッドアレイ構造のピン（端子：リード）
５とからなっている。図１は半導体装置１を裏返しにし
た状態を示すものである。この半導体装置１におけるリ
ード３，５は、表面実装型となっていて、実装時は図９
に示されるように、配線基板６の表面の導体層からなる
フットプリント７上に載り、半田９によって電気的に接
続される。
に、外観的には矩形体からなるパッケージ２と、このパ
ッケージ２の周面四面から突出するガルウィング型の複
数のリード（端子）３と、パッケージ２の底面４から突
出するピングリッドアレイ構造のピン（端子：リード）
５とからなっている。図１は半導体装置１を裏返しにし
た状態を示すものである。この半導体装置１におけるリ
ード３，５は、表面実装型となっていて、実装時は図９
に示されるように、配線基板６の表面の導体層からなる
フットプリント７上に載り、半田９によって電気的に接
続される。
【００１３】前記パッケージ２は、図２に示すように、
ＰＧＡ用基板１０と、このＰＧＡ用基板１０の上に形成
されたレジンパッケージ部１１とからなる。前記ＰＧＡ
用基板１０は、ガラス・エポキシ樹脂等からなるととも
に、表面や内部に導体層（配線層）１２を他段に有しか
つ表面に選択的にレジスト層１３を有する多層構造のプ
リント基板で形成されている。また、ＰＧＡ用基板１０
の底面４には、複数のピン（リード）５が垂直状態で取
り付けられている。前記ピン５は、前記導体層１２と電
気的に接続されるとともに、図１に示すように、縦横に
整列配置されてピングリッドアレイ構造となっている。
また、前記ＰＧＡ用基板１０は、その上面中央に窪みを
有している。前記窪み底には前記導体層１２の形成時に
一緒に形成されたメタライズ層１４が設けられている。
このメタライズ層１４上には、図示しない接合材を介し
て半導体チップ（チップ）１５が固定されている。ま
た、前記チップ１５の図示しない電極とＰＧＡ用基板１
０の表面の導体層１２は、導電性のワイヤ１６によって
接続されている。
ＰＧＡ用基板１０と、このＰＧＡ用基板１０の上に形成
されたレジンパッケージ部１１とからなる。前記ＰＧＡ
用基板１０は、ガラス・エポキシ樹脂等からなるととも
に、表面や内部に導体層（配線層）１２を他段に有しか
つ表面に選択的にレジスト層１３を有する多層構造のプ
リント基板で形成されている。また、ＰＧＡ用基板１０
の底面４には、複数のピン（リード）５が垂直状態で取
り付けられている。前記ピン５は、前記導体層１２と電
気的に接続されるとともに、図１に示すように、縦横に
整列配置されてピングリッドアレイ構造となっている。
また、前記ＰＧＡ用基板１０は、その上面中央に窪みを
有している。前記窪み底には前記導体層１２の形成時に
一緒に形成されたメタライズ層１４が設けられている。
このメタライズ層１４上には、図示しない接合材を介し
て半導体チップ（チップ）１５が固定されている。ま
た、前記チップ１５の図示しない電極とＰＧＡ用基板１
０の表面の導体層１２は、導電性のワイヤ１６によって
接続されている。
【００１４】前記ＰＧＡ用基板１０上には、シリコーン
等の絶縁性の接着剤２０を介してリード３が接着されて
いる。このリード（端子）３の内端は前記半導体チップ
１５の図示しない電極と導電性のワイヤ１７で接続され
ている。前記リード３のパッケージ２から突出した部分
は途中で下方側に折れ曲がるとともに先端は外方に曲が
り、いわゆるガルウィング構造となり、表面実装型とな
っている。前記パッケージ２の底面４から突出するピン
５も表面実装型となり、リード３およびピン５の先端下
面は略同じ高さとなっている。また、前記ＰＧＡ用基板
１０上のレジンパッケージ部１１は、トランスファモー
ルドによってＰＧＡ用基板１０上に一定の高さとなるよ
うに形成され、前記半導体チップ１５やワイヤ１６，１
７等を被う構造となっている。
等の絶縁性の接着剤２０を介してリード３が接着されて
いる。このリード（端子）３の内端は前記半導体チップ
１５の図示しない電極と導電性のワイヤ１７で接続され
ている。前記リード３のパッケージ２から突出した部分
は途中で下方側に折れ曲がるとともに先端は外方に曲が
り、いわゆるガルウィング構造となり、表面実装型とな
っている。前記パッケージ２の底面４から突出するピン
５も表面実装型となり、リード３およびピン５の先端下
面は略同じ高さとなっている。また、前記ＰＧＡ用基板
１０上のレジンパッケージ部１１は、トランスファモー
ルドによってＰＧＡ用基板１０上に一定の高さとなるよ
うに形成され、前記半導体チップ１５やワイヤ１６，１
７等を被う構造となっている。
【００１５】つぎに、このような半導体装置１の製造方
法について、図３〜図８を用いて説明する。最初に図３
および図４に示されるような金属製のリードフレーム２
５およびプリント基板製のＰＧＡ用リードフレーム２６
が用意される。前記リードフレーム２５は、０．１ｍｍ
〜０．１５ｍｍの厚さのＦｅ−Ｎｉ系合金あるいはＣｕ
合金等からなる金属板をエッチングまたは精密プレスに
よってパターニングすることによって形成される。リー
ドフレーム２５は複数の単位リードパターンを一方向に
直列に並べた形状となっている。単位リードパターン
は、図３に示すように、一対の平行に延在する外枠２７
と、この一対の外枠２７を連結しかつ外枠２７に直交す
る方向に延在する一対の内枠２９とによって形成される
枠３０内に形成されている。前記外枠２７および内枠２
９からは、それぞれ内枠２９または外枠２７に平行とな
るリード３が、枠３０の中央に向かって短く延在してい
る。したがって、枠３０の中央には、矩形状の空間領域
３１が形成されることになる。この空間領域３１は、前
記半導体チップ１５やＰＧＡ用リードフレーム２６の表
面のワイヤボンディングに供される導体層１２（ワイヤ
ボンディングパッド）が位置する領域となる。また、前
記枠３０の四隅は張り出した張出部３２となるととも
に、隣合う張出部３２の先端間にはダム３３が設けられ
ている。このダム３３によって各リード３はその途中を
支持されている。前記ダム３３は、後述するトランスフ
ァモールド時、溶けたレジンの流出を阻止するダムとし
て、また強度部材として作用する。また、前記外枠２７
には、円形孔や長孔からなるガイド孔３４，３５が設け
られている。これらガイド孔３４，３５は、リードフレ
ーム２５の移送や位置決め等のガイドとして利用され
る。
法について、図３〜図８を用いて説明する。最初に図３
および図４に示されるような金属製のリードフレーム２
５およびプリント基板製のＰＧＡ用リードフレーム２６
が用意される。前記リードフレーム２５は、０．１ｍｍ
〜０．１５ｍｍの厚さのＦｅ−Ｎｉ系合金あるいはＣｕ
合金等からなる金属板をエッチングまたは精密プレスに
よってパターニングすることによって形成される。リー
ドフレーム２５は複数の単位リードパターンを一方向に
直列に並べた形状となっている。単位リードパターン
は、図３に示すように、一対の平行に延在する外枠２７
と、この一対の外枠２７を連結しかつ外枠２７に直交す
る方向に延在する一対の内枠２９とによって形成される
枠３０内に形成されている。前記外枠２７および内枠２
９からは、それぞれ内枠２９または外枠２７に平行とな
るリード３が、枠３０の中央に向かって短く延在してい
る。したがって、枠３０の中央には、矩形状の空間領域
３１が形成されることになる。この空間領域３１は、前
記半導体チップ１５やＰＧＡ用リードフレーム２６の表
面のワイヤボンディングに供される導体層１２（ワイヤ
ボンディングパッド）が位置する領域となる。また、前
記枠３０の四隅は張り出した張出部３２となるととも
に、隣合う張出部３２の先端間にはダム３３が設けられ
ている。このダム３３によって各リード３はその途中を
支持されている。前記ダム３３は、後述するトランスフ
ァモールド時、溶けたレジンの流出を阻止するダムとし
て、また強度部材として作用する。また、前記外枠２７
には、円形孔や長孔からなるガイド孔３４，３５が設け
られている。これらガイド孔３４，３５は、リードフレ
ーム２５の移送や位置決め等のガイドとして利用され
る。
【００１６】前記ＰＧＡ用リードフレーム２６は、１ｍ
ｍ程度の厚さの多層構造のガラス・エポキシ樹脂による
プリント基板で形成されている。このＰＧＡ用リードフ
レーム２６の外形寸法は前記リードフレーム２５に一致
している。このＰＧＡ用リードフレーム２６も前記リー
ドフレーム２５の単位リードパターンに対応するような
単位リードパターンを有している。この単位リードパタ
ーンは、図４に示すように、一対の平行に延在する外枠
４０と、この一対の外枠４０を連結しかつ外枠４０に直
交する方向に延在する一対の内枠４１とによって形成さ
れる枠４２内に形成されている。前記枠４２の中央には
ＰＧＡ用基板１０が設けられている。このＰＧＡ用基板
１０は、その両側部分をそれぞれ２本の細い支持板４３
で外枠４０に連結されている。このＰＧＡ用基板１０
は、前記リードフレーム２５の空間領域３１よりも大き
く形成され、図６に示されるように、リードフレーム２
５にＰＧＡ用リードフレーム２６が重ねられた際、ＰＧ
Ａ用基板１０の各四面の周縁上をリード３がそれぞれ横
たわるようになっている。ＰＧＡ用基板１０は、図４お
よび図５に示すように、上面の中央に矩形の窪み４４が
設けられている。そして、この窪み４４の底には導体層
１２からなるメタライズ層１４が設けられている。この
メタライズ層１４上には、半導体チップ１５が固定され
る。ＰＧＡ用リードフレーム２６は、前述のように多層
構造のプリント基板で形成されていることから、表面お
よび内部に導体層１２が有機的に設けられている。表面
に露出しかつ絶縁性のレジスト層１３に被われない窪み
４４の縁の矩形で示す導体層１２はワイヤボンディング
パッド４５となる。また、前記ＰＧＡ用基板１０の底部
には、ピン（端子：リード）５が垂直に取り付けられて
いる。各ピン５は導体層１２に電気的に接続されてい
る。また、前記ピン５は、整列配置されピングリッドア
レイ構造となっている。また、前記外枠４０には、前記
リードフレーム２５と同様に移送や位置決め等のガイド
として利用される円形孔や長孔からなるガイド孔４６，
４７が設けられている。なお、図４において、ピン５は
破線の小丸で示すものであるが、見難くなることから実
線の小丸で示してある（図６，図７も同様）。
ｍ程度の厚さの多層構造のガラス・エポキシ樹脂による
プリント基板で形成されている。このＰＧＡ用リードフ
レーム２６の外形寸法は前記リードフレーム２５に一致
している。このＰＧＡ用リードフレーム２６も前記リー
ドフレーム２５の単位リードパターンに対応するような
単位リードパターンを有している。この単位リードパタ
ーンは、図４に示すように、一対の平行に延在する外枠
４０と、この一対の外枠４０を連結しかつ外枠４０に直
交する方向に延在する一対の内枠４１とによって形成さ
れる枠４２内に形成されている。前記枠４２の中央には
ＰＧＡ用基板１０が設けられている。このＰＧＡ用基板
１０は、その両側部分をそれぞれ２本の細い支持板４３
で外枠４０に連結されている。このＰＧＡ用基板１０
は、前記リードフレーム２５の空間領域３１よりも大き
く形成され、図６に示されるように、リードフレーム２
５にＰＧＡ用リードフレーム２６が重ねられた際、ＰＧ
Ａ用基板１０の各四面の周縁上をリード３がそれぞれ横
たわるようになっている。ＰＧＡ用基板１０は、図４お
よび図５に示すように、上面の中央に矩形の窪み４４が
設けられている。そして、この窪み４４の底には導体層
１２からなるメタライズ層１４が設けられている。この
メタライズ層１４上には、半導体チップ１５が固定され
る。ＰＧＡ用リードフレーム２６は、前述のように多層
構造のプリント基板で形成されていることから、表面お
よび内部に導体層１２が有機的に設けられている。表面
に露出しかつ絶縁性のレジスト層１３に被われない窪み
４４の縁の矩形で示す導体層１２はワイヤボンディング
パッド４５となる。また、前記ＰＧＡ用基板１０の底部
には、ピン（端子：リード）５が垂直に取り付けられて
いる。各ピン５は導体層１２に電気的に接続されてい
る。また、前記ピン５は、整列配置されピングリッドア
レイ構造となっている。また、前記外枠４０には、前記
リードフレーム２５と同様に移送や位置決め等のガイド
として利用される円形孔や長孔からなるガイド孔４６，
４７が設けられている。なお、図４において、ピン５は
破線の小丸で示すものであるが、見難くなることから実
線の小丸で示してある（図６，図７も同様）。
【００１７】つぎに、図６に示すように、前記ＰＧＡ用
リードフレーム２６上にリードフレーム２５を位置合わ
せして重ねるとともに、シリコーン等の絶縁性の接着剤
２０を介して接着する（図５および図８参照）。この状
態では、ＰＧＡ用基板１０上にダム３３よりも内側のリ
ード３部分が重なり、空間領域３１には、ＰＧＡ用基板
１０の窪み４４およびワイヤボンディングパッド４５が
現れる状態となる。
リードフレーム２６上にリードフレーム２５を位置合わ
せして重ねるとともに、シリコーン等の絶縁性の接着剤
２０を介して接着する（図５および図８参照）。この状
態では、ＰＧＡ用基板１０上にダム３３よりも内側のリ
ード３部分が重なり、空間領域３１には、ＰＧＡ用基板
１０の窪み４４およびワイヤボンディングパッド４５が
現れる状態となる。
【００１８】つぎに、図７に示すように、ＰＧＡ用基板
１０の付け根から支持板４３を切断する。この切断によ
って、ＰＧＡ用リードフレーム２６の外枠４０，内枠４
１および支持板４３が除去される。この状態になれば、
既に確立されたリードフレームによる半導体装置の組立
技術やＰＧＡ用リードフレームによる組立技術を利用し
て以後の組立を行うことができる。
１０の付け根から支持板４３を切断する。この切断によ
って、ＰＧＡ用リードフレーム２６の外枠４０，内枠４
１および支持板４３が除去される。この状態になれば、
既に確立されたリードフレームによる半導体装置の組立
技術やＰＧＡ用リードフレームによる組立技術を利用し
て以後の組立を行うことができる。
【００１９】つぎに、図７に示すように、ＰＧＡ用基板
１０の窪み４４内に半導体チップ１５を図示しない接合
材を介して固定（チップボンディング）するとともに、
半導体チップ１５の図示しない電極とＰＧＡ用基板１０
のワイヤボンディングパッド４５およびリード３の先端
（内端）部分を、導電性のワイヤ１６，１７で電気的に
接続（ワイヤボンディング）する。なお、図７では一部
のワイヤ１６，１７を示す。
１０の窪み４４内に半導体チップ１５を図示しない接合
材を介して固定（チップボンディング）するとともに、
半導体チップ１５の図示しない電極とＰＧＡ用基板１０
のワイヤボンディングパッド４５およびリード３の先端
（内端）部分を、導電性のワイヤ１６，１７で電気的に
接続（ワイヤボンディング）する。なお、図７では一部
のワイヤ１６，１７を示す。
【００２０】つぎに、このリードフレーム２５は、常用
のモールド（トランスファモールド）技術によって、前
記ＰＧＡ用基板１０の上部分に矩形状のレジンパッケー
ジ部１１が形成される（図８参照）。前記レジンパッケ
ージ部１１は、半導体チップ１５やワイヤ１６，１７等
を被う。
のモールド（トランスファモールド）技術によって、前
記ＰＧＡ用基板１０の上部分に矩形状のレジンパッケー
ジ部１１が形成される（図８参照）。前記レジンパッケ
ージ部１１は、半導体チップ１５やワイヤ１６，１７等
を被う。
【００２１】つぎに、不要となるリードフレーム部分を
切断除去し、さらに、レジンパッケージ部１１から突出
するリード３を成形して、図１および図２に示されるよ
うにリード３をガルウイング型とする。これにより、パ
ッケージ２の底面４からピン（リード）５を突出（ピン
グリッドアレイ構造）させるとともに、周面四面からリ
ード３を突出（ＱＦＰ構造）させる半導体装置１が製造
されることになる。
切断除去し、さらに、レジンパッケージ部１１から突出
するリード３を成形して、図１および図２に示されるよ
うにリード３をガルウイング型とする。これにより、パ
ッケージ２の底面４からピン（リード）５を突出（ピン
グリッドアレイ構造）させるとともに、周面四面からリ
ード３を突出（ＱＦＰ構造）させる半導体装置１が製造
されることになる。
【００２２】このような半導体装置１は、リード３およ
びピン５が表面実装型となっていることから、半導体装
置の実装においては、図９に示すように、各リード３お
よびピン５の先端は、配線基板６のフットプリント７上
に重ねられ、半田９によって接続されて実装される。
びピン５が表面実装型となっていることから、半導体装
置の実装においては、図９に示すように、各リード３お
よびピン５の先端は、配線基板６のフットプリント７上
に重ねられ、半田９によって接続されて実装される。
【００２３】
【発明の効果】（１）本発明の半導体装置は、パッケー
ジの周面四面からリード（端子）を複数突出させるとと
もに、パッケージの底面からピングリッドアレイ状に多
数のピン（端子）を突出させる構造となっていることか
ら、単位パッケージ当たりの端子数が従来の半導体装置
に比較して大幅に増大し、多ピン化が図れるという効果
が得られる。
ジの周面四面からリード（端子）を複数突出させるとと
もに、パッケージの底面からピングリッドアレイ状に多
数のピン（端子）を突出させる構造となっていることか
ら、単位パッケージ当たりの端子数が従来の半導体装置
に比較して大幅に増大し、多ピン化が図れるという効果
が得られる。
【００２４】（２）上記（１）により、本発明の半導体
装置は、端子数の増大が可能となることから、パッケー
ジ内に端子数の多い半導体チップの搭載が可能となり、
半導体装置の高密度・高集積化が可能となるという効果
が得られる。
装置は、端子数の増大が可能となることから、パッケー
ジ内に端子数の多い半導体チップの搭載が可能となり、
半導体装置の高密度・高集積化が可能となるという効果
が得られる。
【００２５】（３）本発明の半導体装置の製造方法にお
いては、リードフレームとＰＧＡ用リードフレームを使
用するが、ＰＧＡ用リードフレームは前記リードフレー
ムと重ねて貼り合わせることができ、かつリードフレー
ムにＰＧＡ用リードフレームを貼り合わせた後、ＰＧＡ
用リードフレームのＰＧＡ用基板を残して他は切断除去
できる構造となっている。したがって、リードフレーム
に本発明のＰＧＡ用リードフレームを貼り合わせかつ枠
部分を切断除去した後は、従来確立されたリードフレー
ム（ＰＧＡ用リードフレーム）による半導体装置の製造
技術をそのまま使用できるという効果が得られる。
いては、リードフレームとＰＧＡ用リードフレームを使
用するが、ＰＧＡ用リードフレームは前記リードフレー
ムと重ねて貼り合わせることができ、かつリードフレー
ムにＰＧＡ用リードフレームを貼り合わせた後、ＰＧＡ
用リードフレームのＰＧＡ用基板を残して他は切断除去
できる構造となっている。したがって、リードフレーム
に本発明のＰＧＡ用リードフレームを貼り合わせかつ枠
部分を切断除去した後は、従来確立されたリードフレー
ム（ＰＧＡ用リードフレーム）による半導体装置の製造
技術をそのまま使用できるという効果が得られる。
【００２６】（４）上記（３）により、本発明によれ
ば、本発明によるＰＧＡ用リードフレームの使用によっ
て生産性の向上が達成でき、コストの低減が図れるとい
う効果が得られる。
ば、本発明によるＰＧＡ用リードフレームの使用によっ
て生産性の向上が達成でき、コストの低減が図れるとい
う効果が得られる。
【００２７】（５）上記（１）〜（４）により、本発明
によれば、配線基板（実装基板）への高密度実装が達成
できるという相乗効果が得られる。
によれば、配線基板（実装基板）への高密度実装が達成
できるという相乗効果が得られる。
【００２８】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記実施例では、パッケージ２の周面および底面（下
面）４に端子（リード：ピン）を設けた例について説明
したが、パッケージ２の周面およびパッケージ２の上下
面に端子を設けても良い。この構造によれば半導体装置
のさらなる多ピン化が図れることになる。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記実施例では、パッケージ２の周面および底面（下
面）４に端子（リード：ピン）を設けた例について説明
したが、パッケージ２の周面およびパッケージ２の上下
面に端子を設けても良い。この構造によれば半導体装置
のさらなる多ピン化が図れることになる。
【００２９】図１０は本発明の他の実施例による半導体
装置を示す模式的断面図である。この実施例では、パッ
ケージ２から突出する端子の内、一部を表面実装型と
し、残りを挿入型としたものである。すなわち、パッケ
ージ２の周面四面から突出するリード３をガルウィング
型の表面実装型端子とし、パッケージ２の底面４から突
出するピン５の一部を表面実装型とし、残りを配線基板
６の挿入孔５０に挿入する挿入型としてある。この構造
では、半導体装置１を配線基板６に実装する際、挿入型
のピン５を配線基板６の挿入孔５０に挿入することで、
表面実装型のリード３やピン５の位置が決定されるとい
う効果が得られる。なお、前記挿入型のピン５は導体５
１に半田９で接続されている。
装置を示す模式的断面図である。この実施例では、パッ
ケージ２から突出する端子の内、一部を表面実装型と
し、残りを挿入型としたものである。すなわち、パッケ
ージ２の周面四面から突出するリード３をガルウィング
型の表面実装型端子とし、パッケージ２の底面４から突
出するピン５の一部を表面実装型とし、残りを配線基板
６の挿入孔５０に挿入する挿入型としてある。この構造
では、半導体装置１を配線基板６に実装する際、挿入型
のピン５を配線基板６の挿入孔５０に挿入することで、
表面実装型のリード３やピン５の位置が決定されるとい
う効果が得られる。なお、前記挿入型のピン５は導体５
１に半田９で接続されている。
【００３０】図１１は本発明の他の実施例による半導体
装置を示す模式的断面図である。この実施例では、半導
体装置１のパッケージ２から突出する端子（リード３，
ピン５）を全て挿入型端子としたものである。この構造
では、配線基板６に挿入孔５０を設けておき、半導体装
置１の実装時には、半導体装置１の端子を配線基板６の
挿入孔５０に挿入するだけで、配線基板６に対する端子
の位置が決まるという効果が得られる。
装置を示す模式的断面図である。この実施例では、半導
体装置１のパッケージ２から突出する端子（リード３，
ピン５）を全て挿入型端子としたものである。この構造
では、配線基板６に挿入孔５０を設けておき、半導体装
置１の実装時には、半導体装置１の端子を配線基板６の
挿入孔５０に挿入するだけで、配線基板６に対する端子
の位置が決まるという効果が得られる。
【００３１】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である半導体
装置について説明したが、それに限定されるものではな
い。本発明は少なくともパッケージから多数の端子を突
出させる電子部品には適用できる。
なされた発明をその背景となった利用分野である半導体
装置について説明したが、それに限定されるものではな
い。本発明は少なくともパッケージから多数の端子を突
出させる電子部品には適用できる。
【図１】本発明の一実施例による半導体装置の裏返し状
態を示す斜視図である。
態を示す斜視図である。
【図２】本発明の一実施例による半導体装置の断面図で
ある。
ある。
【図３】本発明の一実施例による半導体装置の製造に使
用するリードフレームの平面図である。
用するリードフレームの平面図である。
【図４】本発明の一実施例による半導体装置の製造に使
用するＰＧＡ用リードフレームの平面図である。
用するＰＧＡ用リードフレームの平面図である。
【図５】本発明の一実施例によるＰＧＡ用リードフレー
ムの一部の断面図である。
ムの一部の断面図である。
【図６】本発明の一実施例による半導体装置の製造にお
いて、ＰＧＡ用リードフレームにリードフレームを重ね
て貼り合わせた状態を示す平面図である。
いて、ＰＧＡ用リードフレームにリードフレームを重ね
て貼り合わせた状態を示す平面図である。
【図７】本発明の一実施例による半導体装置の製造にお
いて、貼り合わせたＰＧＡ用リードフレームの枠部分を
切断除去した状態を示す平面図である。
いて、貼り合わせたＰＧＡ用リードフレームの枠部分を
切断除去した状態を示す平面図である。
【図８】本発明の一実施例による半導体装置の製造にお
けるトランスファモールド後のリードフレームを示す模
式的断面図である。
けるトランスファモールド後のリードフレームを示す模
式的断面図である。
【図９】本発明の一実施例による半導体装置の実装状態
を示す断面図である。
を示す断面図である。
【図１０】本発明の他の実施例による半導体装置を示す
断面図である。
断面図である。
【図１１】本発明の他の実施例による半導体装置を示す
断面図である。
断面図である。
１…半導体装置、２…パッケージ、３…リード、４…底
面、５…ピン（リード）、６…配線基板、７…フットプ
リント、９…半田、１０…ＰＧＡ用基板、１１…レジン
パッケージ部、１２…導体層、１３…レジスト層、１４
…メタライズ層、１５…半導体チップ、１６，１７…ワ
イヤ、２０…接着剤、２５…リードフレーム、２６…Ｐ
ＧＡ用リードフレーム、２７…外枠、２９…内枠、３０
…枠、３１…空間領域、３２…張出部、３３…ダム、３
４，３５…ガイド孔、４０…外枠、４１…内枠、４２…
枠、４３…支持板、４４…窪み、４５…ワイヤボンディ
ングパッド、４６，４７…ガイド孔、５０…挿入孔、５
１…導体。
面、５…ピン（リード）、６…配線基板、７…フットプ
リント、９…半田、１０…ＰＧＡ用基板、１１…レジン
パッケージ部、１２…導体層、１３…レジスト層、１４
…メタライズ層、１５…半導体チップ、１６，１７…ワ
イヤ、２０…接着剤、２５…リードフレーム、２６…Ｐ
ＧＡ用リードフレーム、２７…外枠、２９…内枠、３０
…枠、３１…空間領域、３２…張出部、３３…ダム、３
４，３５…ガイド孔、４０…外枠、４１…内枠、４２…
枠、４３…支持板、４４…窪み、４５…ワイヤボンディ
ングパッド、４６，４７…ガイド孔、５０…挿入孔、５
１…導体。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小原 哲治 東京都小平市上水本町５丁目20番１号 日 立超エル・エス・アイ・エンジニアリング 株式会社内 (72)発明者 細江 英之 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内
Claims (5)
- 【請求項１】 パッケージと、このパッケージから突出
する複数の端子とを有する半導体装置であって、前記端
子は前記パッケージの周面および上面または底面のうち
の少なくとも一面から突出していることを特徴とする半
導体装置。 - 【請求項２】 前記半導体装置における端子は表面実装
型となっていることを特徴とする請求項１記載の半導体
装置。 - 【請求項３】 前記半導体装置における端子は一部が表
面実装型となり、一部が挿入型となっていることを特徴
とする請求項１記載の半導体装置。 - 【請求項４】 平坦なリードフレームおよびこのリード
フレームに対応しかつ一面に複数のピンが取り付けられ
たプリント基板からなるＰＧＡ用リードフレームを用意
する工程と、前記ＰＧＡ用リードフレームにリードフレ
ームを重ねて絶縁的に貼り合わせて一体化する工程と、
前記ＰＧＡ用リードフレームに半導体チップを固定する
工程と、前記半導体チップの電極と前記ＰＧＡ用リード
フレームおよびリードフレームのワイヤボンディング部
分をワイヤ等によって電気的に接続する工程と、前記Ｐ
ＧＡ用リードフレームをリードフレームに取り付けた後
ＰＧＡ用リードフレームの枠部分を切断除去する工程
と、その後前記リードフレームの所定部分をパッケージ
で封止する工程と、前記リードフレームの不要部分を切
断除去するとともに必要に応じてパッケージの周面から
突出するリードの成形を行う工程と、を有することを特
徴とする半導体装置の製造方法。 - 【請求項５】 一面にピンが取り付けられた配線基板か
らなるＰＧＡ用基板を枠部分を介して複数一列に並べて
短冊状としたＰＧＡ用リードフレームであって、前記Ｐ
ＧＡ用基板の周囲にはリードが放射状に延在できる空間
が形成されるようになっていることを特徴とするＰＧＡ
用リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5263575A JPH07122701A (ja) | 1993-10-21 | 1993-10-21 | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5263575A JPH07122701A (ja) | 1993-10-21 | 1993-10-21 | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07122701A true JPH07122701A (ja) | 1995-05-12 |
Family
ID=17391464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5263575A Withdrawn JPH07122701A (ja) | 1993-10-21 | 1993-10-21 | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07122701A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996029737A1 (en) * | 1995-03-20 | 1996-09-26 | National Semiconductor Corporation | A high density integrated circuit assembly combining leadframe leads with conductive traces |
| WO2000031799A1 (fr) * | 1998-11-20 | 2000-06-02 | Sony Computer Entertainment Inc. | Microcircuit integre, circuit integre, carte a circuits imprimes et dispositif electronique |
| KR100379083B1 (ko) * | 1996-11-28 | 2004-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드온칩에어리어어레이범프드반도체패키지 |
| JP2011134789A (ja) * | 2009-12-22 | 2011-07-07 | Mitsubishi Electric Corp | 半導体装置、及びプリント配線板 |
-
1993
- 1993-10-21 JP JP5263575A patent/JPH07122701A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5569955A (en) * | 1994-09-16 | 1996-10-29 | National Semiconductor Corporation | High density integrated circuit assembly combining leadframe leads with conductive traces |
| WO1996029737A1 (en) * | 1995-03-20 | 1996-09-26 | National Semiconductor Corporation | A high density integrated circuit assembly combining leadframe leads with conductive traces |
| KR100379083B1 (ko) * | 1996-11-28 | 2004-02-05 | 앰코 테크놀로지 코리아 주식회사 | 리드온칩에어리어어레이범프드반도체패키지 |
| WO2000031799A1 (fr) * | 1998-11-20 | 2000-06-02 | Sony Computer Entertainment Inc. | Microcircuit integre, circuit integre, carte a circuits imprimes et dispositif electronique |
| US6469396B1 (en) | 1998-11-20 | 2002-10-22 | Sony Computer Entertaiment, Inc. | Integrated circuit chip having input/output terminals for testing and operation |
| US6548910B2 (en) | 1998-11-20 | 2003-04-15 | Sony Computer Entertainment Inc. | Integrated circuit element, printed circuit board and electronic device having input/output terminals for testing and operation |
| JP2011134789A (ja) * | 2009-12-22 | 2011-07-07 | Mitsubishi Electric Corp | 半導体装置、及びプリント配線板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294719B1 (ko) | 수지밀봉형 반도체장치 및 그 제조방법, 리드프레임 | |
| US6228683B1 (en) | High density leaded ball-grid array package | |
| US5800958A (en) | Electrically enhanced power quad flat pack arrangement | |
| US6545366B2 (en) | Multiple chip package semiconductor device | |
| JPH10200012A (ja) | ボールグリッドアレイ半導体のパッケージ及び製造方法 | |
| JPH08125066A (ja) | 樹脂封止型半導体装置とそれに用いられるリードフレーム、及び樹脂封止型半導体装置の製造方法 | |
| JPH0669402A (ja) | プリント基板およびその製造方法 | |
| JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH10294418A (ja) | 半導体装置 | |
| US6791166B1 (en) | Stackable lead frame package using exposed internal lead traces | |
| JPH11191602A (ja) | 半導体装置とその製造方法 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP2000299423A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| JPH07122701A (ja) | 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム | |
| JP2620611B2 (ja) | 電子部品搭載用基板 | |
| JPH05343608A (ja) | 混成集積回路装置 | |
| JP2524482B2 (ja) | Ｑｆｐ構造半導体装置 | |
| JP3103281B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0517709B2 (ja) | ||
| JP3398556B2 (ja) | 半導体装置の製造方法 | |
| JPH10154768A (ja) | 半導体装置及びその製造方法 | |
| JP3670636B2 (ja) | 電子部品を実装した電子装置 | |
| KR100391124B1 (ko) | 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법 | |
| JPH10154766A (ja) | 半導体パッケージの製造方法及び半導体パッケージ | |
| JPH10150065A (ja) | チップサイズパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001226 |