JPH0669402A - プリント基板およびその製造方法 - Google Patents

プリント基板およびその製造方法

Info

Publication number
JPH0669402A
JPH0669402A JP5125399A JP12539993A JPH0669402A JP H0669402 A JPH0669402 A JP H0669402A JP 5125399 A JP5125399 A JP 5125399A JP 12539993 A JP12539993 A JP 12539993A JP H0669402 A JPH0669402 A JP H0669402A
Authority
JP
Japan
Prior art keywords
substrate
printed circuit
circuit board
electrical
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5125399A
Other languages
English (en)
Inventor
Marvin Lumbard
ランバード マルヴイン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SMI Holding LLC
Original Assignee
Siemens Components Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Components Inc filed Critical Siemens Components Inc
Publication of JPH0669402A publication Critical patent/JPH0669402A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09754—Connector integrally incorporated in the PCB or in housing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Abstract

(57)【要約】 【目的】 電子デバイスを取付けるためのプリント基板
を、回路の設定を容易にするように、接続の信頼性を高
めるように、熱放散を容易に形成し得るように、電子デ
バイスとの熱的マッチングを良好にするように改良す
る。 【構成】 ２つの多重層基板の間にサンドイッチされた
リードフレームを含んでいる。集積回路デバイスは、パ
ッケージング密度を高めるべく、上側基板の頂側表面お
よび下側基板の底側表面に取付けられている。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般的にプリント基板に
関し、一層詳細には電子デバイスを取付けるためのプリ
ント基板を製造する方法に関する。さらに詳細には、本
発明は、電子デバイスの接続部分が基板の上に取付けら
れ、また基板から突出するリード線が電気的に接続され
るように、一体化されたリードフレームおよびヒートシ
ンクを有する低コストのプリント基板（ＰＣＢ）を製造
する方法に関する。また本発明は半導体デバイス、一層
詳細にはマルチデバイス半導体構成要素に関する。
【０００２】
【従来の技術】電子デバイスは一般にプリント基板の上
にパッケージされている。従って、電子デバイスを取付
ける種々の形態のプリント基板が開発かつ提案されてき
た。
【０００３】たとえば、プリント基板のなかでリード線
のような外部接続に電子デバイスおよび端子を接続する
ためのいわゆるＤＩＰ（デュアルインラインパッケー
ジ）形式の接続がある。ＤＩＰ接続では、互いに電気的
に独立している複数個のリード線がベース部材から突出
しており、またそれぞれのリード線とベース部材の上に
取付けられた電気デバイスの接続部分とが電気的に接続
される。
【０００４】近年電子装置の複雑さおよび小形化が進む
につれて、密にパッケージされた集積回路デバイスの需
要が増している。この需要は特別なモノリシックな解決
策を供する半導体製造者の能力を越えてきた。従って、
多数の集積回路デバイスを単一の基板の上で相互接続し
得るプリント基板に対する切実な必要性が生じている。
本発明はこの要求を満足し、また複数個の個別の集積回
路デバイスを、既存の自動製造および組立技術を利用で
きるように半導体パッケージの以前の世代と機械的にコ
ンパチブルである単一の基板の上に組み合わせるもので
ある。
【０００５】高密度の個々の半導体デバイスの相互接続
のための種々の技術が開発されている。図１に示されて
いる米国特許第 4,305,204号明細書に記載の技術は、デ
ュアルインリード線５５の間のプリント基板１１の頂面
に英数字を形成する発光ダイオード３３のチップアレイ
と底面のＣＭＯＳデコーダ／ドライバチップ４４を有し
ている。発光ダイオード３３およびチップ４４は透明の
エポキシ樹脂８８を有する透明プラスチックハウジング
７７のなかに封入されており、こうして透明なデュアル
インリード発光ダイオードパッケージを形成する。
【０００６】図２に示されている別の従来技術では２つ
の両側のプリント基板１１と２２との間に積層されたエ
ッチング銅のヒートシンク６６（０．０１２インチ厚）
が設けられている。発光ダイオードアレイ３３はプリン
ト基板１１の頂側に取付けられており、またデコーダ／
ドライバチップ４４はプリント基板２２のなかに形成さ
れたキャビティを通してヒートシンク６６に取付けられ
ている。リード線５５はプリント基板２２の底側に順次
にろう付けされている。上記の構造はエポキシ樹脂を有
する透明ハウジング７７のなかに封入されている。
【０００７】図１および２に示されている従来技術の欠
点は、それらが完全に自動化され得ず、従って高価なこ
とである。
【０００８】図４は米国特許第 4,908,933号明細書に記
載されている従来の方法に従って製造された電子デバイ
ス取付のための基板の断面図である。図４中で符号４を
付されているのはリードフレームであり、これは一般的
に４２合金または銅から成っているが、特にそれに制限
されず、その使用または目的に適合した任意の材料から
成っていてよい。リードフレーム４はエッチング、打ち
抜き、孔明けまたはそれらの組み合わせにより加工され
ている。一層詳細には、リードフレーム４へ基板上に導
体回路を形成するのに必要なスルーホール６の絶縁を得
るためのクリアランスが用意される。換言すれば、スル
ーホール６の直径よりも大きい直径を有する孔（以下で
は“一次孔９”（図３参照）と呼ばれる）が形成され、
また必要であれば、運搬および位置決めのために必要な
アイランド２および孔５の形成が行われる。
【０００９】次いで、マスク（以下では“外側リードマ
スク３”と呼ばれ、これは電子デバイスを取付けるため
の基板が完成される時にそれらが露出された表面を有す
るようにリードフレーム材料のすべての部分に必要であ
る）が、リードフレーム４の少なくとも外部に電気的に
接続されるべき部分に形成される。外側リードマスク３
を形成するこの過程は、リードフレーム４の外側リード
線がプリプレグ、樹脂または双方（以下では“プリプレ
グ２”と呼ばれる）と直接に接触して、樹脂層を形成す
る次の過程で外側層リード線にプリプレグまたは類似物
を接着するのを防止するべく行われる。
【００１０】プリプレグまたは類似物はプリプレグ２を
通じて銅箔１（図３参照）にリードフレーム４を接着す
るためだけではなく、樹脂で一次孔９を満たすためにも
用いられるので、樹脂層を形成する次の過程で、樹脂の
適当な流動性および量が必要とされる。従って、たとえ
ば０．１ｍｍ厚のプリプレグの２つまたは３つのシート
が使用され、またプリプレグの樹脂含有量が増され、ま
たは必要とされるようにプリプレグに樹脂がさらに追加
される。
【００１１】他方、外側リードマスクは銅、アルミニウ
ム、ステンレス鋼などのような金属、ポリイミド、フッ
素、シリコン、ポリフェニレン硫化物、ポリエーテルエ
ーテルケトンなどのような樹脂またはそれらの複合材料
から成っていてよく、また、もし選ばれた材料が樹脂層
を形成する次の過程で発生される温度および圧力でマス
クの目的を達成し得るならば、すなわち、もし外側リー
ド線の表面に樹脂が接着するのを阻止し得るならば、上
記の材料に制限されることはない。さらに、外側リード
マスクを処理し形成する方法では、エッチングおよび穿
孔のような機械的加工が光敏感な樹脂と一緒に使用され
る。
【００１２】次に、プリプレグ２および必要であれば銅
箔１が、使用されるプリプレグ２を硬化させ、また一次
孔９を満たすのに適した圧力、温度および時間などによ
り決定される条件のもとにリードフレーム４の両面の上
に置かれ、樹脂層の生成がアラインメントの後に実行さ
れる（図３）。その後に、孔が通常の穿孔法により明け
られ、基板上に導体回路を形成するための孔６を通じ
て、リードフレームに電子デバイスを電気的に接続する
ための孔５および他の構成要素を位置決めするのに必要
な任意の孔を通じて（図４）、スルーホールめっきが行
われ、また必要であれば、エッチング、Ｎｉ‐Ａｕめっ
き、ソルダーレジスト、ソルダー被覆などが更に行われ
る。
【００１３】次に、外側リードマスクを除去するため、
プリプレグ２などが除去される。ここで使用される方法
は機械的加工、エッチング、それらの組み合わせなどで
ある。従って、たとえば機械的加工により外側リードマ
スクを除去する過程での深さ精度は非常に重要である。
なぜならば、それは外側リード線の表面を損傷すること
なしに行われなければならず、またプリプレグなどがほ
とんど完全に除去されなければならないからである。
【００１４】その後に、図１０に示されているように電
子デバイスを取付けるための基板を完成するべく外側リ
ードマスクが除去される。
【００１５】その後に、電子デバイスを取付けるための
基板の上に電子デバイスが置かれかつ接続され、また外
側リード線はプリプレグなどにより固定されているの
で、ポッティングがシーリング形態として使用され、ま
たはトランスファモールドも使用され得る。
【００１６】要約すると、上記の従来技術では、銅箔
１、プリプレグ樹脂２およびマスク層３の多重層が複合
サンドイッチを形成するべくリードフレーム４の上に用
意される。スルーホール（５、６）がリードフレームの
なかに穿孔される。穿孔後に、複合サンドイッチはスル
ーホールを形成する銅でめっきされ、めっきされたスル
ーホールのいくつかはリードフレーム孔５との電気的接
触を形成し、また残りのめっきされたスルーホールは頂
層を底層に相互接続するために使用される。エッチング
レジストマスクが次いで複合サンドイッチに選択的にか
ぶせられる。望ましくない銅はエッチングにより除去さ
れ、めっきされたスルーホールをそのままに残す。マス
ク層３は機械的剥離およびエッチング技術の組み合わせ
を使用してはがされ、こうしてリード線８を露出させる
（図５）。
【００１７】しかし、上記の基本的な構造では、近年の
種々の電子デバイス取付基板で特に必要とされる信頼性
のある高密度パッケージングを実現するのに下記の問題
が生ずる。
【００１８】（１）一般的に、電子デバイスは付勢され
る時に熱を発生し、またこの熱は外部に放散されなけれ
ばならない。それにもかかわらず、上記の従来の電子デ
バイス取付基板では、電子デバイスの下側に置かれた金
属部材が他の金属部分と結合されておらず、ベース部材
のなかに埋められている。従って、たとい金属部材が基
板のなかにあり、また優れた熱導体であるとしても、そ
れが熱放射部材として有効に利用され得ない。
【００１９】（２）積層プロセスが不所望に遅く、また
長い時間がかかる。更に、微細なボイドが積層プロセス
で容易に残され、その結果としてめっきの間にリードフ
レームに短絡回路が生じ得る。従って、プリント基板の
設計の信頼性が非常に低くなる。
【００２０】（３）スルーホールめっき技術では、類似
していない熱膨張係数を有する類似していない材料が、
電気めっき法を使用して基板上のトレースとリードフレ
ームとの間の信頼できる電気的接続を得ることを困難に
する。
【００２１】（４）機械的剥離および酸エッチング技術
の組み合わせがプリプレグ樹脂およびリードフレームマ
スクをリード線からはがすために使用されている。もし
はがし方が過度に不足であれば、リード線は電気的に伝
導性でない。もしはがし方が過度に過剰であれば、めっ
きされたリード線は引っ掻かれ、また傷付けられる。従
って、高価でなくかつ信頼できるパッケージングを得る
のが困難である。
【００２２】
【発明が解決しようとする課題】従って、本発明の一般
的な課題は、プリント基板に対する新規にしてかつ改良
された構造を提供することにある。
【００２３】本発明の別な課題は、より高い密度および
通常のリード線形態のマルチデバイス半導体構成要素を
提供することにある。
【００２４】本発明の更に別の課題は、改善された熱放
散、減ぜられた漏話および改善された信頼性を有するプ
リント基板を提供することにある。
【００２５】本発明の更に別の課題は、既知の製造技術
により容易にかつ経済的に製造され得るプリント基板を
提供することにある。
【００２６】本発明の更に別の課題は、低コストのパッ
ケージングおよび信頼できるアセンブリ技術を主な特徴
とする現在の製造プロセスに相応したプリント基板の完
全な経済的利益が実現されるように操作を最小数にした
プリント基板の製造方法を提供することにある。
【００２７】本発明の更に別の課題は、回路設計を容易
にし、電気的相互接続のためのスルーホールめっきを無
しですませ、また優れた接続信頼性を与え、熱放射構造
を容易に形成することができ、また電子デバイスとの優
れた熱的マッチングを有する簡単に構成された電子デバ
イス取付基板を提供することにある。
【００２８】
【課題を解決するための手段】従って本発明は、電子デ
バイスを取付けるためのプリント基板であって、基板と
いくつかの金属部材を含んでいるプリント基板を提供す
る。基板は少なくとも１つの内側基板と電子デバイスが
取付けられる外側基板とを含んでいる。金属部材は互い
に電気的に独立しており、また基板から突出している。
各金属部材はリード線およびリード線と一体に形成され
た内部接続部分を含んでいる。内側基板と外側基板との
間の電気的接続はダブルソルダータブ、ワイヤーボンデ
ィングもしくは基板内のめっきされたスルーホールにろ
う付けされたワイヤーの小片により行われる。プリント
基板は更に基板間の導体回路を含んでいる。
【００２９】
【実施例】本発明を以下に添付図面に示されている実施
例を参照して詳細に説明する。
【００３０】まず図６、７、８および１１を参照する
と、２つの標準テクノロジーによる両面エッチされた
銅、金めっきされた基板１０は、本発明に従って、リー
ドフレーム内の短絡回路を防止するべく標準ソルダーマ
スク２０で被覆されている。各プリント基板のなかの銅
は金属回路パターン２５を形成するべくエッチングさ
れ、また半導体チップの間の必要な接続を形成するべく
金めっきされる。導電性の金属が基板１０の片側または
両側に置かれてよい。リードフレーム３０は打ち抜きま
たはエッチングにより製造され、また一般的に予め曲げ
られてプリプレグ５０のなかのクリアランス孔を通して
挿入された短いソルダータブ４０を含んでいるものとし
て示されている。
【００３１】めっきされた基板接続孔６０はソルダータ
ブ４０の上にアラインメントされる。次にアセンブリ全
体が、基板に均等な圧力および温度を加えて基板、ブリ
プレグおよびリードフレームを一緒に積層する固定装置
またはプレスのなかに挿入される。ソルダータブ４０が
適当なソルダー７０で接続孔６０にろう付けされる。
【００３２】図７を参照すると、本発明の第１の実施例
に従って完成された基板１０が頂側に接続されているリ
ード線のいくつかおよび底側に接続されているリード線
のいくつかによりリード線に電気的に接続される。
【００３３】本発明の第２の実施例では、図８に示され
ているように、リード線のすべてが基板の頂側もしくは
底側に接続される。
【００３４】好ましくは、リード線１１０はモールド操
作１００のために平らに形成されている。しかしリード
線は封入またはハイブリッドパーケージのために９０°
の角度で曲げられ得る。
【００３５】次に図１０を参照すると、もし基板がスト
リップ形態で組み込まれるならば、基板は好ましくはパ
ンチ、ソーまたはルーターによりブリッジング領域８０
を除去し、それによりリードフレームサイドレール９０
をそのままに残すことにより単独化される。
【００３６】電気的接続は図９に示されており以下に説
明される３つの技術の１つにより２つの基板の間で形成
される。
【００３７】第１に、ダブルソルダータブがタブ‐フォ
ームド‐アップおよびタブ‐フォームド‐ダウン１２０
と共に使用される。２つのリードフレームタブは同一の
金属リード線１３０から分岐される。リード線は外部接
続のために利用可能であり、もしくは単独化の間のパン
チプロセスにより除去される“ダミー”リード線として
用意される。
【００３８】第２に、クリアランス孔または“ウェル”
が２つの基板の１つ、プリプレグおよびリードフレーム
１４０のなかに残される。電気的接続が第１の基板から
第２の基板１５０へワイヤーボンディングにより行われ
る。
【００３９】第３に、ワイヤーの小片が両基板１６０の
なかのめっきされたスルーホールにろう付けされる。追
加的に、大きいクリアランスホールドが短絡回路を防止
するべくリードフレーム１４０のなかに残される。
【００４０】基板の内側および外側表面に設けられてい
る金属リードフレーム部材が、従来の相互接続の役割に
加えて、半導体チップ２１０に対するヒートシンクとし
ての役割をする。図１１および１３に示されているよう
に、ダイアタッチパッド１７０がリードフレームのなか
に設けられており、また１つまたはそれ以上のリード線
１８０に接続されている。開口が基板２００のなかおよ
びプリプレグ１９０のなかに予めルート付けまたはパン
チされている。積層の後に、開口は基板のなかに残さ
れ、ヒートシンクダイアタッチパッド１７０を露出させ
る。集積回路または別の半導体チップ２１０が既知の半
導体技術を使用してヒートシンクに取付けられる。ワイ
ヤーボンド２２０がチップから第１の基板２３０へ、ま
たはチップからリードフレームのなかのレリーフを通し
て下側の基板２４０へ接着される。その結果として、半
導体デバイスから伝達される熱は熱放散要素としての役
割をするリードフレームへ伝達される。
【００４１】図１２、１３および１４は本発明に従って
製造されたプリント基板の種々の応用例を示す。
【００４２】図１２および１５では多重半導体チップが
基板の頂側に取付けられている。中央チップは外側
（頂）および内側（底）の基板の双方を接着するワイヤ
ーボンドによりヒートシンク／リードフレームに取付け
られている。
【００４３】図１３に示されているように、半導体チッ
プ２１０はヒートシンク／リードフレームに取付けられ
たチップの１つにより基板の両側に取付けられている。
個々の半導体チップ２１０はこうして基板の外側（頂）
表面に取付けられてよく、また第２の複数個の個々の半
導体チップは基板の内側（底）表面に取付けられてよ
い。チップの間に行われる独特な機械的および電気的相
互接続の理由により、構成要素は下側の基板上の構成要
素により占められる領域内で通常与えられ得るであろう
電気的能力よりも実質的に大きい電気的能力を有する。
【００４４】図１４を参照すると、発光ダイオードアレ
イが基板の頂面に取付けられており、また半導体チップ
が露出されたヒートシンク／リードフレームに背側で取
付けられている。半導体チップからのワイヤーボンドが
外側（頂き）および内側（底）基板に接着されている。
種々の形式の半導体デバイスが他の応用例に組み入れら
れ得ることは理解されよう。
【００４５】
【発明の効果】要約すると、本発明によれば、回路の設
計を容易にし、遅い積層プロセス、信頼性のないスルー
ホールめっき技術および複雑な機械的剥離およびエッチ
ング技術を必要とすることなく、また優れた接続信頼性
を経済的に与え、熱放射構造を容易に形成することがで
き、また基板上にマルチレベルの半導体デバイスを配置
できる簡単に構成された電子デバイス取付プリント基板
を提供することが可能である。
【００４６】以上に本発明をその好ましい実施例につい
て詳細に説明してきたが、種々の変更が本発明の範囲内
で行われ得ることは当業者にとって明らかであろう。本
発明の範囲は特許請求の範囲によってのみ限定されるも
のとする。
【図面の簡単な説明】
【図１】従来の電子デバイス取付プリント基板を示す概
要斜視図。
【図２】従来の電子デバイス取付プリント基板を示す別
の概要斜視図。
【図３】プリント基板を製造する従来の方法の種々の過
程を説明する断面図。
【図４】プリント基板を製造する従来の方法の種々の過
程を説明する展開断面図。
【図５】プリント基板を製造する従来の方法の種々の過
程を説明する断面図。
【図６】本発明に従って電子デバイスを取付けるための
プリント基板の代表的な例を示す断面図。
【図７】本発明に従って電子デバイスを取付けるための
プリント基板の別の例を示す断面図。
【図８】本発明に従って電子デバイスを取付けるための
プリント基板の別の例を示す断面図。
【図９】本発明のプリント基板の断面図。
【図１０】個々の半導体デバイスとモジュールの基板と
の間の相互接続を示すマルチデバイス半導体構成要素の
斜視図。
【図１１】図７の半導体構成要素の基本的要素の分解斜
視図。
【図１２】個々の半導体デバイスとモジュールの基板と
の間の相互接続を示すマルチデバイス半導体構成要素の
斜視図。
【図１３】本発明のプリント基板の断面図。
【図１４】本発明のプリント基板の断面図。
【図１５】プリント基板上の半導体デバイスの間の相互
接続を示す斜視図。
【符号の説明】
２ プリプレグ ３ リードマスク ４ リードフレーム ５ リードフレーム孔 ６ スルーホール ９ 一次孔 １０ 基板 ２０ ソルダーマスク ２５ 金属回路パターン ３０ リードフレーム ４０ ソルダータブ ５０ プリプレグ ６０ 接続孔 ７０ ソルダー ８０ ブリッジング領域 ９０ リードフレームサイドレール １７０ ダイアタッチパッド ２１０ 半導体チップ ２３０、２４０ 基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/46 Ｌ 6921−4Ｅ

Claims (21)

    【特許請求の範囲】
  1. 【請求項１】 内側および外側表面を有する第１の基板
    と、前記外側表面上の第１の電気的相互接続を形成する
    第１のメタライズ層と、それらとの電気的接続を形成す
    るための複数個の電気的接触部を含んでいる少なくとも
    １つの電子デバイスと、前記接触部を前記第１の電気的
    相互接続と接続するための第１の電気的相互接続手段と
    を含んでおり、 内側および外側表面を有する第２の基板と、前記デバイ
    スおよび前記外側表面に対する第２の電気的相互接続を
    形成する第２のメタライズ層と、前記外側表面の上に取
    付けられており、またそれらとの電気的接続を形成する
    ための複数個の電気的接触部を含んでいる少なくとも１
    つの電子デバイスと、前記接触部を前記第２の電気的相
    互接続と接続するための第２の電気的相互接続手段とを
    含んでおり、 複数個のリード線を含んでいるリードフレームを含んで
    おり、リード線の各々が近位端および遠位端を有し、前
    記リード線の近位端はほぼ平らな形態に向かい合う対を
    なして配置されており、また各々が前記基板の前記内側
    表面の間に置かれかつそれらにより係合された内側部分
    を含んでおり、それによって前記リード線が前記基板に
    対して相対的に固定されて位置決めされており、また前
    記リード線への電気的接続を形成するため前記基板の外
    側に置かれた外側部分を含んでおり、 前記基板を前記近位リード線端の前記内側部分のいずれ
    かの側に固定するためのボンディング手段を含んでお
    り、 前記近位リード線端の前記外側部分を前記第１および第
    ２の電気的相互接続と電気的に相互接続するための接続
    手段を含んでおり、それによって前記電子デバイスが電
    気的に相互接続されており、また前記リード線を通じて
    電気的にアクセス可能であることを特徴とするプリント
    基板。
  2. 【請求項２】 前記接続手段が複数個のワイヤーボンド
    を含んでいることを特徴とする請求項１記載のプリント
    基板。
  3. 【請求項３】 前記第１の基板が少なくとも前記外側表
    面の上に取付けられた前記電子デバイスの第１の対を含
    んでおり、また前記第１の電気的相互接続手段がその電
    気的接触部を前記第１の電気的相互接続を通じて相互接
    続することを特徴とする請求項１記載のプリント基板。
  4. 【請求項４】 前記第２の基板が少なくとも前記外側表
    面の上に取付けられた前記電子デバイスの対を含んでお
    り、また前記第２の電気的相互接続手段がその電気的接
    触部を前記第２の電気的相互接続を通じて相互接続する
    ことを特徴とする請求項３記載のプリント基板。
  5. 【請求項５】 前記相互接続手段がソルダータブを含ん
    でいることを特徴とする請求項１記載のプリント基板。
  6. 【請求項６】 前記電子デバイスが発光ダイオードであ
    ることを特徴とする請求項１記載のプリント基板。
  7. 【請求項７】 前記電子デバイスが前記外側表面の上に
    取付けられていることを特徴とする請求項１記載のプリ
    ント基板。
  8. 【請求項８】 内側および外側表面を有する第１の基板
    を含んでおり、 前記第１の基板の前記外側表面上のデバイスに対する第
    １の電気的相互接続を形成する前記第１の基板の前記内
    側および外側表面上の第１のメタライズ層を含んでお
    り、 前記第１の基板の前記外側表面の上に取付けられた第１
    および第２の半導体デバイスとを含んでおり、前記デバ
    イスの各々はそれらとの電気的接続を形成するための複
    数個の電気的接触部を含んでおり、 前記第１および第２のデバイスと前記第１の相互接続と
    の間の電気的接続を形成するべく前記第１および第２の
    デバイスの前記電気的接触部を前記第１の相互接続と接
    続するための第１の電気的相互接続手段を含んでおり、 内側および外側表面を有する第２の基板を含んでおり、 前記第２の基板の前記外側表面上の第２の電気的相互接
    続を形成する前記第２の基板の前記内側および外側表面
    上の第２のメタライズ層を含んでおり、 前記第２の基板の前記外側表面上に取付けられた第３お
    よび第４の半導体デバイスを含んでおり、前記デバイス
    の各々はそれらとの電気的接続を形成するための複数個
    の電気的接触部を含んでおり、 前記第３および第４のデバイスと前記第２の相互接続と
    の間の電気的接続を形成するべく前記第３および第４の
    デバイスの電気的接触部を前記第２の相互接続と接続す
    るための第２の電気的相互接続手段を含んでおり、 複数個のリード線を含んでいるリードフレームを含んで
    おり、リード線の各々が近位端および遠位端を有し、前
    記リード線の近位端はほぼ平らな形態に向かい合う対を
    なして配置されており、また各々が前記基板の前記内側
    表面の間に置かれかつそれらにより係合された内側部分
    を含んでおり、それによって前記リード線が前記基板に
    対して相対的に固定されて位置決めされており、また前
    記リード線への電気的接続を形成するため前記基板の外
    側に置かれた外側部分を含んでおり、 前記基板を前記近位リード線端の前記内側部分のいずれ
    かの側に固定するためのボンディング手段を含んでお
    り、 前記近位リード線端の前記外側部分を前記第１および第
    ２の電気的相互接続と電気的に相互接続するための接続
    手段を含んでおり、それによって前記第１、第２、第３
    および第４の半導体デバイスが前記リード線を通じて電
    気的に相互接続されており、また電気的にアクセス可能
    であることを特徴とするマルチデバイス半導体構成要
    素。
  9. 【請求項９】 前記接続手段が複数個のワイヤーセグメ
    ントを含んでいることを特徴とする請求項８記載のマル
    チデバイス半導体構成要素。
  10. 【請求項１０】 前記相互接続手段がダブルソルダータ
    ブを含んでいることを特徴とする請求項９記載のマルチ
    デバイス半導体構成要素。
  11. 【請求項１１】 第１の基板と、 前記第１の基板上の導電性リード線のアレイにボンド付
    けされたワイヤーにより接続された複数個の第１の電子
    回路デバイスと、 第２の基板と、 前記第２の基板上の導電性リード線のアレイにボンド付
    けされたワイヤーにより接続された複数個の第２の電子
    回路デバイスと、 前記第１の基板と前記第２の基板との間に接続されたリ
    ードフレームとを含んでおり、前記リードフレームが前
    記導電性リード線に接続されたリード線を有することを
    特徴とするプリント基板。
  12. 【請求項１２】 中央領域から離れるように延びている
    導電性リード線の少なくとも１つのアレイと、 少なくとも部分的に前記中央領域のなかに置かれている
    少なくとも１つの電子デバイスと、 前記の少なくとも１つの電子デバイスと前記の少なくと
    も１つのリード線のアレイとにボンド付けされており、
    またそれらを電気的に相互接続するワイヤーと、 前記デバイスの上に置かれたプリプレグの第１の複数個
    の相互に積層されたほぼ平行な層と、前記デバイスの下
    に置かれたプリプレグの第２の複数個の相互に積層され
    たほぼ平行な層とを含んでおり、前記第１および第２の
    複数個の層が相互接続されていることを特徴とするプリ
    ント基板。
  13. 【請求項１３】 前記電子デバイスが発光ダイオードの
    アレイを含んでいることを特徴とする請求項１２記載の
    プリント基板。
  14. 【請求項１４】 少なくとも１つの電子デバイスを取付
    けるためのプリント基板において、 少なくとも１つの内側ベース部材と少なくとも１つの電
    子デバイスが取付けられている外側ベース部材とを含ん
    でいるアセンブリを含んでおり、 電気的に互いに独立しておりまた基板から突出している
    複数個の金属部材を含んでおり、各金属部材がリード線
    とこのリード線により一体に形成された内部接続部分と
    を含んでおり、基板が内部接続部分の両表面を接触さ
    せ、また金属部材を少なくとも１つの電子デバイスに電
    気的に接続するべく内部接続部分を通って延びている前
    記ベース部材の間の導体回路を含んでいることを特徴と
    するプリント基板。
  15. 【請求項１５】 前記のそれぞれのリード線の前記内部
    接続部分が、それらが互いに上下に重なるような状態に
    配置されていることを特徴とする請求項１４記載の少な
    くとも１つの電子デバイスを取付けるためのプリント基
    板。
  16. 【請求項１６】 前記金属部材に接続されたダイアタッ
    チの上に形成されたヒートシンクを含んでいることを特
    徴とする請求項１５記載の少なくとも１つの電子デバイ
    スを取付けるためのプリント基板。
  17. 【請求項１７】 ソルダーマスクにより接続孔を有する
    複数個のプリント基板を被覆する過程と、 複数個のソルダータブを有するリードフレームを打ち抜
    きかつエッチングする過程と、 複数個のクリアランス孔を有するプリプレグ板を通して
    前記ソルダータブを挿入する過程と、 前記ソルダータブの上に前記プリント基板の接続孔を合
    致させる過程と、 前記のプリント基板、プリプレグ板およびリードフレー
    ムを互いに積層させる過程と、 前記ソルダータブを前記接続孔にろう付けする過程とを
    含んでいることを特徴とするプリント基板の製造方法。
  18. 【請求項１８】 予め定められた数のリード線がプリン
    ト基板の１つの頂面に接続されていることを特徴とする
    請求項１７記載の方法。
  19. 【請求項１９】 予め定められた数のリード線がプリン
    ト基板の１つの底面に接続されていることを特徴とする
    請求項１７記載の方法。
  20. 【請求項２０】 リード線が９０°の角度で曲げられて
    いることを特徴とする請求項１７記載の方法。
  21. 【請求項２１】 リード線が平らであることを特徴とす
    る請求項１７記載の方法。
JP5125399A 1992-04-30 1993-04-28 プリント基板およびその製造方法 Pending JPH0669402A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/876,640 US5311407A (en) 1992-04-30 1992-04-30 Printed circuit based for mounted semiconductors and other electronic components
US07/876640 1992-04-30

Publications (1)

Publication Number Publication Date
JPH0669402A true JPH0669402A (ja) 1994-03-11

Family

ID=25368240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5125399A Pending JPH0669402A (ja) 1992-04-30 1993-04-28 プリント基板およびその製造方法

Country Status (5)

Country Link
US (2) US5311407A (ja)
EP (1) EP0567814B1 (ja)
JP (1) JPH0669402A (ja)
DE (1) DE69320090T2 (ja)
TW (1) TW224563B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258271A (ja) * 2009-04-27 2010-11-11 Yazaki Corp 均熱プレートを備えた配線基板及びその製造方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5781447A (en) * 1993-08-13 1998-07-14 Micron Eletronics, Inc. System for recreating a printed circuit board from disjointly formatted data
US5420752A (en) * 1993-08-18 1995-05-30 Lsi Logic Corporation GPT system for encapsulating an integrated circuit package
US6031723A (en) * 1994-08-18 2000-02-29 Allen-Bradley Company, Llc Insulated surface mount circuit board construction
US5667388A (en) * 1994-11-14 1997-09-16 Intel Corporation Printed circuit board adapter carrier for input/output cards
US5659950A (en) * 1995-03-23 1997-08-26 Motorola, Inc. Method of forming a package assembly
US5612511A (en) * 1995-09-25 1997-03-18 Hewlett-Packard Company Double-sided electrical interconnect flexible circuit for ink-jet hard copy systems
US5598033A (en) * 1995-10-16 1997-01-28 Advanced Micro Devices, Inc. Micro BGA stacking scheme
US5991160A (en) * 1995-12-27 1999-11-23 Infineon Technologies Corporation Surface mount LED alphanumeric display
DE19600617A1 (de) * 1996-01-10 1997-07-17 Bosch Gmbh Robert Elektrisches Gerät
US5940686A (en) * 1996-04-12 1999-08-17 Conexant Systems, Inc. Method for manufacturing multi-chip modules utilizing direct lead attach
US6112406A (en) * 1996-05-06 2000-09-05 Siemens Aktiengesellschaft Method for producing electrically conductive connections between two or more conductor structures
DE19618099A1 (de) * 1996-05-06 1997-11-13 Siemens Ag Leiterverbundsystem und Verfahren zur Herstellung elektrisch leitender Verbindungen zwischen zwei oder mehr Leiterstrukturen
US6078359A (en) * 1996-07-15 2000-06-20 The Regents Of The University Of California Vacuum compatible miniature CCD camera head
US5786238A (en) * 1997-02-13 1998-07-28 Generyal Dynamics Information Systems, Inc. Laminated multilayer substrates
US6049972A (en) * 1997-03-04 2000-04-18 Tessera, Inc. Universal unit strip/carrier frame assembly and methods
US6687980B1 (en) 1997-03-04 2004-02-10 Tessera, Inc. Apparatus for processing flexible tape for microelectronic assemblies
US6188874B1 (en) 1997-06-27 2001-02-13 Lockheed Martin Corporation Control and telemetry signal communication system for geostationary satellites
JP3506002B2 (ja) * 1997-07-28 2004-03-15 松下電工株式会社 プリント配線板の製造方法
US6047470A (en) * 1997-08-20 2000-04-11 Micron Technology, Inc. Singulation methods
US6574858B1 (en) * 1998-02-13 2003-06-10 Micron Technology, Inc. Method of manufacturing a chip package
US6329705B1 (en) * 1998-05-20 2001-12-11 Micron Technology, Inc. Leadframes including offsets extending from a major plane thereof, packaged semiconductor devices including same, and method of designing and fabricating such leadframes
SE513786C2 (sv) 1999-03-09 2000-11-06 Ericsson Telefon Ab L M Metod för framställning av mönsterkort samt anordning för värmeavledning framställt enligt metoden
US6487078B2 (en) * 2000-03-13 2002-11-26 Legacy Electronics, Inc. Electronic module having a three dimensional array of carrier-mounted integrated circuit packages
US7102892B2 (en) * 2000-03-13 2006-09-05 Legacy Electronics, Inc. Modular integrated circuit chip carrier
US6713854B1 (en) 2000-10-16 2004-03-30 Legacy Electronics, Inc Electronic circuit module with a carrier having a mounting pad array
US7337522B2 (en) * 2000-10-16 2008-03-04 Legacy Electronics, Inc. Method and apparatus for fabricating a circuit board with a three dimensional surface mounted array of semiconductor chips
EP1378152A4 (en) * 2001-03-14 2006-02-01 Legacy Electronics Inc METHOD AND DEVICE FOR PREPARING A PCB WITH A THREE-DIMENSIONAL ARRAY OF SEMICONDUCTOR CHIPS USED ON THE SURFACE
US20030168249A1 (en) * 2002-02-14 2003-09-11 Ngk Spark Plug Co., Ltd. Wiring board and method for producing the same
TWI253765B (en) * 2003-05-26 2006-04-21 Matsushita Electric Works Ltd Light-emitting device
US7435097B2 (en) * 2005-01-12 2008-10-14 Legacy Electronics, Inc. Radial circuit board, system, and methods
US7977698B2 (en) * 2005-03-18 2011-07-12 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. System and method for surface mountable display
US20060231848A1 (en) * 2005-04-14 2006-10-19 Chien-Kun Fu Light emitting diode package for enhancing light extraction
TWM281293U (en) * 2005-05-06 2005-11-21 Harvatek Corp Optoelectronic chip array package structure
KR100663549B1 (ko) * 2005-12-21 2007-01-02 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR100770934B1 (ko) * 2006-09-26 2007-10-26 삼성전자주식회사 반도체 패키지와 그를 이용한 반도체 시스템 패키지
EP2220430A4 (en) * 2007-11-19 2010-12-22 Nexxus Lighting Inc APPARATUS AND METHODS FOR THE THERMAL MANAGEMENT OF LIGHT EMITTING DIODES
US20100025862A1 (en) * 2008-07-29 2010-02-04 Peter Alfred Gruber Integrated Circuit Interconnect Method and Apparatus
TWI381780B (zh) 2010-04-28 2013-01-01 Wus Printed Circuit Co Ltd 可辨識印刷電路板之製造方法
US9093434B2 (en) 2011-04-04 2015-07-28 Rohm Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8994157B1 (en) 2011-05-27 2015-03-31 Scientific Components Corporation Circuit system in a package
TWI464868B (zh) * 2011-09-14 2014-12-11 Lextar Electronics Corp 固態光源模組及固態光源陣列
FR2999862A1 (fr) * 2012-12-14 2014-06-20 Valeo Systemes Thermiques Circuit imprime comportant un dispositif de refroidissement insert caloporteur
TWI544868B (zh) * 2014-07-11 2016-08-01 台達電子工業股份有限公司 散熱模組及其結合方法
US10319674B2 (en) * 2014-10-29 2019-06-11 Infineon Technologies Americas Corp. Packaged assembly for high density power applications
US10343496B2 (en) * 2015-10-07 2019-07-09 GM Global Technology Operations LLC Antimicrobial UV-C treatment for automotive HVAC systems

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4305204A (en) * 1980-01-16 1981-12-15 Litronix, Inc. Method for making display device
US4393581A (en) * 1980-01-22 1983-07-19 Amp Incorporated Method of forming leads on a lead frame
JPS60109362U (ja) * 1983-12-28 1985-07-25 アルプス電気株式会社 多層プリント基板のア−ス構造
US4677528A (en) * 1984-05-31 1987-06-30 Motorola, Inc. Flexible printed circuit board having integrated circuit die or the like affixed thereto
JPH0412714Y2 (ja) * 1984-10-09 1992-03-26
JPS61159793A (ja) * 1984-12-31 1986-07-19 株式会社　アサヒ化学研究所 基板に導電回路を形成する方法
US4763188A (en) * 1986-08-08 1988-08-09 Thomas Johnson Packaging system for multiple semiconductor devices
JPH01199497A (ja) * 1987-11-10 1989-08-10 Ibiden Co Ltd 電子部品塔載用基板
JP2603102B2 (ja) * 1988-05-12 1997-04-23 イビデン株式会社 電子部品搭載用基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258271A (ja) * 2009-04-27 2010-11-11 Yazaki Corp 均熱プレートを備えた配線基板及びその製造方法
US9089053B2 (en) 2009-04-27 2015-07-21 Yazaki Corporation Method for manufacturing wiring substrate

Also Published As

Publication number Publication date
DE69320090D1 (de) 1998-09-10
EP0567814A1 (en) 1993-11-03
DE69320090T2 (de) 1999-02-11
US5357674A (en) 1994-10-25
US5311407A (en) 1994-05-10
EP0567814B1 (en) 1998-08-05
TW224563B (ja) 1994-06-01

Similar Documents

Publication Publication Date Title
US5311407A (en) Printed circuit based for mounted semiconductors and other electronic components
US7193329B2 (en) Semiconductor device
US6600221B2 (en) Semiconductor device with stacked semiconductor chips
US6025640A (en) Resin-sealed semiconductor device, circuit member for use therein and method of manufacturing resin-sealed semiconductor device
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
US7176062B1 (en) Lead-frame method and assembly for interconnecting circuits within a circuit module
US5412539A (en) Multichip module with a mandrel-produced interconnecting decal
HU216982B (hu) Csiphordozó eszköz
KR20000048471A (ko) 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지
US20040000702A1 (en) Integrated circuit and laminated leadframe package
US20040017668A1 (en) Leadframeless package structure and method
JP2003218264A (ja) 半導体装置用多層回路基板及びその製造方法並びに半導体装置
JPH0922963A (ja) 半導体回路素子搭載基板フレームの製造方法
US6432748B1 (en) Substrate structure for semiconductor package and manufacturing method thereof
US6057594A (en) High power dissipating tape ball grid array package
US6538310B2 (en) LSI package with internal wire patterns to connect and mount bare chip to substrate
KR100693168B1 (ko) 인쇄회로기판 및 그 제조방법
JP2722451B2 (ja) 半導体装置
JP2001344587A (ja) プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法
JP2623980B2 (ja) 半導体搭載用リード付き基板の製造法
KR19980068016A (ko) 가요성(可撓性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법
JPH07122701A (ja) 半導体装置およびその製造方法ならびにｐｇａ用リードフレーム
JP2946361B2 (ja) 電子部品搭載用基板
KR20020028038A (ko) 반도체 패키지의 적층 구조 및 그 적층 방법
KR100256306B1 (ko) 적층형 멀티 칩 모듈

Legal Events

Date Code Title Description
A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20031210

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20031215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040520

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041125