HU216982B - Csiphordozó eszköz - Google Patents

Csiphordozó eszköz Download PDF

Info

Publication number
HU216982B
HU216982B HU9702316A HUP9702316A HU216982B HU 216982 B HU216982 B HU 216982B HU 9702316 A HU9702316 A HU 9702316A HU P9702316 A HUP9702316 A HU P9702316A HU 216982 B HU216982 B HU 216982B
Authority
HU
Hungary
Prior art keywords
layer
electrically conductive
cavity
chip
organic
Prior art date
Application number
HU9702316A
Other languages
English (en)
Inventor
Ashwinkumar Chinuprasad Bhatt
Subahu Dhirubhai Desai
Thomas Partick Duffy
Jeffrey Alan Knight
Original Assignee
International Business Machines Corp.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp. filed Critical International Business Machines Corp.
Publication of HUP9702316A2 publication Critical patent/HUP9702316A2/hu
Publication of HUP9702316A3 publication Critical patent/HUP9702316A3/hu
Publication of HU216982B publication Critical patent/HU216982B/hu

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/021—Components thermally connected to metal substrates or heat-sinks by insert mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09127—PCB or component having an integral separable or breakable part
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09981—Metallised walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Led Device Packages (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Resistance Heating (AREA)
  • Structure Of Printed Boards (AREA)
  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Csiphőrdőzó eszköz (10) áthidaló hűzalkötéses (wire bőnd) csipekhez(150), amely a szőkásős kerámiaanyagők helyett szerves dielektrőmősanyagőkat használ, valamint legalább egy szerves, főtőtechnikai útőnmegműnkálható dielektrőmős rétege (110) van, amely illesztőáramkörirétegek (80, 130) villamős összekötésére szőlgáló lyűkgalvánőzőttfőtőtechnikai átkötésekkel (120) rendelkezik. A csiphőrdőzó eszköz(10) a csipet (150) befőgadó egylépcsős üreget (140) tartalmaz aszőkásős többlépcsős üregek helyett, valamint a hődisszipációelősegítésére közvetlenül a csip (150) alatt elrendezett fémes rétege,illetve hővezető átmenőfűratai (170) vannak. ŕ

Description

A találmány tárgya csiphordozó eszköz áthidaló huzalkötéses félvezető csipekhez, félvezető csipet üregben tartó, több szerves és fémes rétegű, valamint első oldalfelületű és azzal ellentétes oldalon húzódó második oldalfelületű szubsztráttal, abban kiképzett átmenőfuratokkal és azon kiképzett csatlakoztató felületekkel és azokat a csippel összekötő huzalkötésekkel.
A félvezető integrált áramköri eszközöket, melyeket leírásunkban félvezető csipeknek vagy egyszerűen csipeknek nevezünk, általában úgy tokozzák, hogy egy vagy több csipet kerámia, például aluminium-oxid csiphordozó szubsztrátra szerelnek, és az áramköri csipeken lévő bemeneti/kimeneti csatlakoztató felületeket (contact pad) áthidaló huzalkötéssel (wire bonding) csatlakoztatják a kerámia csiphordozó szubsztrát megfelelő csatlakoztató felületeihez (és ezzel a hozzátartozó illesztőáramkörhöz). Az így kapott kerámia csiphordozó szubsztrátot ezt követően nyomtatott áramköri lapra vagy nyomtatott áramköri kártyára szerelik, és az azon kialakított kapcsolástechnika segítségével elektromosan is csatlakoztatják a nyomtatott áramköri lapon vagy nyomtatott áramköri kártyán felszerelt többi kerámia csiphordozó szubsztráthoz és/vagy elektronikus alkatrészhez.
Ez a tokozás jónak bizonyult, a kerámia csiphordozó szubsztrátok alkalmazása azonban bizonyos korlátokat és hátrányokat rejt magában. Például ismert, hogy egy villamos jel terjedési sebessége egy dielektromos rétegen vagy két dielektromos réteg között húzódó vezetéken át a dielektromos réteg vagy rétegek dielektromos állandójának négyzetgyökével fordítottan arányos. A kerámiaanyagok dielektromos állandója sajnálatos módon viszonylag nagy, például az aluminium-oxid dielektromos állandója 9 körüli értékű, miáltal a kerámia csiphordozó szubsztrátok viszonylag alacsony, bizonyos esetekben elfogadhatatlanul alacsony jelterjedési sebességeket tesznek lehetővé.
A kerámia csiphordozó szubsztrátok használata bizonyos csatlakoztatási korlátokhoz is vezet. Például egy egyrétegű kerámia csiphordozó szubsztrátnak egyetlen illesztőáramköri rétege van a kerámiaréteg felső felületén, amely a kerámiaréteg külső kerülete mentén elrendezett csatlakoztató felületekig terjed. (Az ilyen kerámia csiphordozó szubsztrátok nyomtatott áramköri lapra vagy kártyára történő elektromos csatlakoztatásához általában ezekkel a kerületi csatlakoztató felületekhez kapcsolódó belső csupasz vezetőkkel rendelkező keretet használnak.) Ahogy azonban a csípek bemeneti/kimeneti csatlakozásainak száma nőtt, szükségessé vált a kivezető huzalok számának a növelése is, ennek megfelelően a huzalok közötti távolság csökkentése egészen addig a mértékig, amikor a szomszédos kivezető huzalok közötti nem kívánt jelátszűrődés elfogadhatatlan mértékűvé vált. Ezen túlmenően fokozottan nehézzé, ha nem lehetetlenné vált ennek a nagyszámú csatlakoztató felületnek a kerámiaréteg kerülete mentén történő kialakítása is. így az egyrétegű kerámia csiphordozó szubsztrátok korlátozottan képesek a sok bemeneti/kimeneti csatlakozású csípek befogadására.
A viszonylag nagyszámú csatlakozással rendelkező csipekhez kezdték használni azokat a többrétegű kerámia csiphordozó szubsztrátokat, amelyeknél a vezetékkeretek helyett úgynevezett golyóraszter mátrixokat alkalmaznak. Ez a fajta kerámia csiphordozó szubsztrát abban tér el az egyrétegű kerámia csiphordozó szubsztráttól, hogy két vagy több kerámiarétegen két vagy több illesztőáramköri réteget tartalmaz. Lényeges jellemző, hogy ezek az illesztőáramköri rétegek egymással mechanikusan létrehozott átmenőfuratokon keresztül állnak villamos kapcsolatban, melyek lyukgalvánozottak és/vagy villamosán vezető anyaggal töltöttek. Ezenkívül bizonyos számú ilyen furat az illesztőáramköri rétegektől az áramköri csiphordozó szubsztrát alján lévő kijelölt felületekig nyúlnak, amelyeken forraszanyag golyók találhatók (rasztermátrixba rendezve, innen a golyóraszter mátrix elnevezés). Ezek a forraszanyag golyók szolgálnak arra, hogy létrehozzák a mechanikus és villamos kapcsolatot a nyomtatott áramköri lap vagy kártya megfelelően kialakított forrasztható csatlakoztató felületeivel. Az illesztőáramköri rétegeket egymással villamosán összekötő mechanikus furatok sajnos túlságosan nagy átmérőjűek, így az egyes kivezető vezetékek közötti távközt is viszonylag nagy értéken kell tartani. Ez a viszonylag nagy távolság az illesztőáramköri kivezető vezetékek között korlátozza az ilyen többrétegű kerámia csiphordozó szubsztrátoknál elérhető bemeneti/kimeneti csatlakozások számát is.
A viszonylag nagyszámú kivezetéssel rendelkező csípek tokozására irányuló próbálkozások vezettek a sokrétegű kerámia csiphordozó szubsztrátokban a stadionszerű, többlépcsős üregek használatához. (Az „üreg” kifejezés a hordozóban csupán egy mélyedést jelent, nem pedig a hordozó teljes vastagságában keresztülhúzódó lyukat.) Ilyen tokozásnál a csipet a többlépcsős üreg alján, felfelé pozícionálva helyezik el, és a csip felső felületén lévő csatlakoztató felületektől huzalkötések húzódnak a többrétegű kerámia csiphordozó szubsztrát különböző rétegeinek szabad felső felületén lévő csatlakoztató felületekhez. Itt az egyes rétegek alkotják a többlépcsős üreg különböző lépcsőit vagy szintjeit. Jóllehet ez a kialakítás lehetővé teszi viszonylag nagyszámú csipkivezetés kialakítását, viszonylag hosszú áthidaló huzalkötésekre van szükség, amelyek a csiptől a többlépcsős üreg felső lépcsőin kiképzett csatlakoztató felületekhez vezetnek, ennek következtében az ezeken haladó villamos jelek „futásideje” is előnytelenül megnőtt.
A kerámia csiphordozó szubsztrátok hődisszipációs képességei is korlátozottak. Egy többrétegű kerámia csiphordozó szubsztrát esetében a csip a soklépcsős üreg alján helyezkedik el, és a szükséges hőelvezetésről általában közvetlenül az üreg alatt elhelyezett hűtőborda gondoskodik. Ez viszont azt jelenti, hogy a lapkában keletkező hőt keresztül kell vezetni a kerámiarétegen az üreg alsó oldalára, mielőtt a hő elérné a hűtőbordát. Ennek köszönhetően a hődisszipáció mértéke korlátozott.
Az IBM cég T. D. B. 28 (7) jelzésű dokumentumának 2918-2919. oldalain nagy sűrűségű, fotográfiai
HU 216 982 Β úton létrehozott csip gyártási elrendezése ismerhető meg, amely a E. I. du Pont de Nemours & Co. cég által „Fotoformált műanyag” vagy „PPM-Alpha” néven forgalmazott műanyagot használ. Ez az anyag lehetővé teszi több dielektromos réteg közötti átkötések fotográfiai úton történő kialakítását a szokásos és szabványos fémezési és fotomaratási technikák alkalmazásával. Ha ezt a módszert összehasonlítjuk a többrétegű kerámiatokozások és a poliimides fémezett kerámiatokozásokkal, akkor a fotoformált áramköri csiphordozó eszközök több előnye is szembetűnik. Egyaránt alkalmazhatók szerves, kerámia- vagy fémszubsztrátok, és a tokozás nagy termikus terhelések hatásos hűtésére is alkalmas. Ez az elrendezés egyaránt használhat kivezetőlábas, felületszerelt, lebegőhuzalos alkatrészeket vagy egyetlen többlapkás kialakítást. A fém csiphordozó szubsztrát ezenkívül külső burkolatként, valamint bizonyos alkalmazásoknál, például tápegységeknél hőátadó felületként, illetve hűtőbordaként is szolgálhat.
Az US A 5 355 283 számú szabadalmi leírás átkötéses golyóraszter mátrixot ismertet. A golyóraszter mátrix egy vagy több elektronikus alkatrész olyan szubsztrátra történő erősítésével és villamos csatlakoztatásával van kialakítva, amelyben a szubsztrát egyik felületén kialakított villamosán vezető sávokat a szubsztrát másik felületén kiképzett forraszanyag golyó csatlakoztató felületekkel belső átkötések kötik össze. A belső átkötések mechanikai vagy lézeres fúrással vannak kialakítva. Minden egyes csatlakoztató felületen található egyegy forraszanyag golyó, amely újrafolyatással például egy nyomtatott áramköri laphoz van rögzítve. Az elektronikus alkatrészek egy vagy több integrált áramkört, valamint passzív alkatrészeket is magukban foglalhatnak, és a szubsztráthoz áthidaló huzalkötésekkel vagy flip-csip kötéssel vannak hozzáerősítve. Az elektronikus eszköz tokozásához tokozóanyagot használnak.
A PATENT ABSTRACT OF JAPAN 14 (225), (E-927) jelzésű dokumentumának tárgya szubsztrát elektronikus alkatrész felfogására. Ennek a javasolt szubsztrátnak az a szerepe, hogy javítsa a hődisszipációt és a páratűrő képességet, valamint egyszerűsítse a felépítést úgy, hogy egy átmenőfurat két oldalán húzódó áramköri lapok felületeit fémréteggel vonja be, amelyek hővezető műgyanta vegyülettel érintkeznek. Az átmenőfüratok azokon a helyeken nyitottak, ahol elektronikus alkatrészt kell a nyomtatott áramköri lapra helyezni. Számos átmenőfurat is nyitott ettől eltérő pozíciókon. Ezt követően az átmenőfuratokba hővezető műgyanta vegyületet töltenek, és hagyják kikeményedni, majd a furatokat fémmel vonják be a galvánbevonat létrehozásához. A fémmel történő bevonás esetében a fémrétegeket úgy alakítják ki, hogy egyformán fedjék a furatoknak mind a felső, mind az alsó felületét, azaz a lyukgalván réteget és a fémréteget ugyanazon galvanizáló művelet során alakítják ki. Ezt követően az alkatrészt ehhez a fémréteghez ragasztják ezüstpaszta ragasztóval, csatlakoztatják az áthidaló huzalkötéseket, végül kivezető lábakat helyeznek a furatokba.
Az eddigieket összefoglalva látható, hogy mindeddig nem sikerült létrehozni olyan csiphordozó eszközt, amely viszonylag nagy villamos jeltovábbítási sebességet és rövid „fütásidőt” engedélyez, viszonylag nagyszámú csipkivezetést tesz lehetővé anélkül, hogy az illesztőáramkör különböző rétegeinek átkötéséhez mechanikusan fürt furatokra lenne szükség, és viszonylag erőteljes hődisszipációt biztosít.
Találmányunk lényegében ezekre a célkitűzésekre ad új és jól használható megoldást.
A kitűzött feladat megoldása során egy csiphordozó eszközt vettünk alapul, félvezető csipet üregben tartó, több szerves és fémes rétegű, valamint első oldalfelületű és azzal ellentétes oldalon húzódó második oldalfelületű szubsztráttal, abban kiképzett átmenőfuratokkal és azon kiképzett csatlakoztató felületekkel és azokat a csippel összekötő huzalkötésekkel. A továbbfejlesztés értelmében a szubsztrát első oldalfelületével szomszédos első rétege egy csatlakoztató felületeket tartalmazó, villamosán vezető anyagú első réteget hordoz; egy, a szerves anyagú első réteg és további rétegek közé beépített, villamosán vezető anyagú második réteget tartalmaz; a második oldalfelületével szomszédos fémes réteggel van ellátva; a további rétegek közé beépített, villamos vezető anyagú még további réteget tartalmaz; ürege az első oldalfelülettől a második oldalfelület felé mélyülő egylépcsős üreg; üregében a csip hátsó oldalával van rögzítve, amelynek csatlakoztató felületei a huzalkötésekkel a szerves anyagú első réteg csatlakoztató felületeihez kapcsolódnak; az üreget kívül, az első oldalfelületen körülvevő és a villamosán vezető anyagú réteggel villamosán összekötött fémes gyűrűt tartalmaz.
A találmány szerinti csiphordozó eszköz egy előnyös kiviteli alakja értelmében a további rétegek közé egy villamosán vezető anyagú még további réteg van beépítve.
Előnyös továbbá, ha a találmány szerinti csiphordozó eszköz a villamosán vezető anyagú réteggel villamos kapcsolatban álló, az üreg oldalfalain legalább részben körbefütó, villamosán vezető anyagú további réteget tartalmaz, amely az első oldalfelület felé húzódik, és annak szélére rányúlik, továbbá a csiptől az első oldalfelület eme széléhez vezető huzalkötést tartalmaz.
Ugyancsak előnyös a találmány értelmében, ha a villamosán vezető anyagú réteg túlnyomó része az üreget körülvevő fémes gyűrű síkjára lényegében merőlegesen húzódik az üreg oldalfala mentén.
Előnyös továbbá, ha a szerves anyagú első réteg fototechnikai úton megmunkálható rétegből készül.
Fentieken túlmenően előnyös, ha a szerves anyagú első rétegen keresztülnyúló és villamosán vezető anyagot tartalmazó fototechnikai átkötéseket tartalmaz.
Ugyancsak előnyös a találmány értelmében, ha a villamosán vezető anyagú réteg több villamosán vezető csatlakoztató felületet, illetve érintkezőgyűrűt és ezekhez kötődő forraszanyag golyókat tartalmaz.
Előnyös végül, ha a villamosán vezető anyagú réteg energiabetápláló síkként van kiképezve.
A találmányt az alábbiakban a csatolt rajz segítségével ismertetjük részletesebben, amelyen a javasolt csiphordozó eszköz példakénti kiviteli alakjait tüntettük fel. A rajzon az
HU 216 982 Β
1-5. ábrák a találmány szerinti csiphordozó eszköz különböző lehetséges kiviteli alakjainak keresztmetszetét mutatják, és a
6. ábrán a találmány szerinti csiphordozó eszköz bemutatott ötödik kiviteli alakjának gyártására alkalmazott eljárás magyarázatához egy csiphordozó eszköz felülnézetét tüntettünk fel.
Mint említettük, a javasolt csiphordozó eszköz viszonylag nagy villamos jelterjedési sebességeket biztosít, mivel kerámiaanyagok helyett szerves anyagokat, például „FR4” és „DriClad” néven forgalmazott epoxiüveg keverék-összetételeket használ. A javasolt csiphordozó eszköz sok kivezetésű csipeket is könnyen felfog, mivel legalább egy szerves fototechnikai módszerrel kialakítható dielektromos réteget használ, amelyben fototechnikai átkötések vannak kialakítva annak érdekében, hogy két (vagy több) réteget egymással villamosán összekössünk. A javasolt csiphordozó eszköznél hosszú áthidaló huzalkötések sincsenek, ezzel rövid „futásidőt” biztosít az ezeken keresztülhaladó villamos jelek számára, mivel a csip befogadására mindössze egylépcsős üreget alkalmaz az ismert megoldásokban alkalmazott és említett többlépcsős üregek helyett. Ezen túlmenően a javasolt csiphordozó eszköz egyes kiviteli alakjai például termikus átmeneteket vagy fémes anyagréteget tartalmazhatnak közvetlenül a csip alatt a hőátadás hatékonyabbá tételére.
Az 1. ábrán egy első, előnyös példaként bemutatott találmány szerinti 10 csiphordozó eszköz metszetét tüntettük fel, amelynek 24 szubsztrátja két szemközti 30 és 40 oldalfelülettel rendelkezik. A 24 szubsztrát több, jelen esetben három laminált, szerves dielektromos 50, 60 és 70 réteget tartalmaz, amelyek a bemutatott kiviteli alaknál a már említett „FR4” vagy „DriClad” néven kereskedelmi forgalomban kapható epoxi-üveg keverékösszetételből készültek. Jóllehet az 1. ábrán nem látható világosan, szakember számára ismert módon a szerves dielektromos 50 réteg például rézből készült illesztőáramköri 80 réteg hordozására szolgál. A szerves dielektromos 50 és 60 rétegek között villamosán vezető anyagú, például réz 90 réteg húzódik, amely energiabetápláló síkként szolgál. A szerves dielektromos 60 és 70 rétegek között egy további 100 réteg húzódik ugyancsak villamosán vezető anyagból, például rézből, amely testpotenciálsíkként szolgál.
A szerves dielektromos 50, 60, 70 rétegek vastagsága 50,8-508 pm tartományba esően választható meg. 50,8 pm-nél kisebb vastagságok nem célszerűek, mivel egy ehhez tartozó szerves dielektromos réteg előnytelenül ritka, megbízhatatlan és nehezen kezelhető, 508 pmt meghaladó vastagságok pedig azért nem kívánatosak, mivel ilyen vastag dielektromos réteg lényegében felesleges, és nehéz megfelelő átmenőfuratokat fúrni bele.
A villamosán vezető anyagú illesztőáramköri 80 réteg, az energiaellátó sík 90 réteg és a testpotenciálsík 100 réteg vastagsága 3,18-63,5 pm tartományba eshet. 3,18 pm-nél kisebb vastagságok azért nem kívánatosak, mert az ilyen villamosán vezető réteg gyakran nem képes ellenállni annak a termikus méretváltozásnak, amelynek egy ilyen áramköri csiphordozó szubsztrát ki van téve, 63,5 pm-t meghaladó vastagság pedig azért célszerűtlen, mivel hátrányosan sokáig tart a hagyományos galvántechnikákkal ilyen vastag rétegek kialakítása, és a vonalszélesség kézben tartásával együtt járó nehézségek lényegesen növekednek.
Mint az 1. ábrán látható, a 24 szubsztrát olyan szerves, fototechnikai úton megmunkálható dielektromos 110 réteget is tartalmaz, amely elfedi az illesztőáramköri 80 réteget. A 110 réteg számára hasznos anyagösszetétel lehet például az US 5 026624 számú szabadalmi leírásban ismertetett, fototechnikai úton megmunkálható, kationosan polimerizálható epoxialapú anyag. Ez az anyag olyan epoximűgyanta-rendszert tartalmaz, amely lényegében 10-80 tömeg%-ban epiklorohidrin és 40000-130000 tartományba eső molekulatömegű Bisphenol A kondenzációs terméke által alkotott poliol műgyantából, 20-90 tömeg%-ban 4000-10000 tartományba eső molekulatömegű epoxilezett nyolcfunkciós Bisphenol A formaldehid novolak műgyantából és, amennyiben a lángállóság követelmény, úgy 35-50 tömeg%-ban 60-110 °C tartományba eső lágyuláspontú és 600-2500 közötti tartományba eső molekulatömegű tetrabróm-Bisphenol A epoxilezett glicidil-éterből áll össze. Ehhez a műgyantarendszerhez 100 rész műgyantára esően 0,1-15,0 tömegrésznyi kationos fotoiniciátort adunk, amely aktíniumos besugárzásnak kitéve képes az epoxilezett műgyantarendszer polimerizációjának a megindítására; és a rendszer további jellegzetessége, hogy egy 0,05 mm vastag réteg 330-700 nm hullámhossztartományba eső fényelnyelési értéke kisebb, mint 0,1. Szükség esetén fotoérzékenységet növelő anyagot, például perilént és származékait vagy antracént és származékait is adhatunk a rendszerhez.
A szerves és fototechnikai úton megmunkálható dielektromos 110 réteget hagyományos bevonatolási technikákkal, például görgős bevonatolással és ffiggönyös öntéssel könnyen kialakíthatjuk. Ennek a fototechnikai úton megmunkálható dielektromos 110 rétegnek a vastagsága 0,05-0,5 mm tartományba esik. 0,05 mmnél kisebb vastagságot nem célszerű kialakítanunk, hiszen ilyen vékony réteg kialakítása egyrészt bonyolult, másrészt nehéz elérni a célul kitűzött fototechnikai megmunkálási és dielektromos tulajdonságokat, 0,5 mm-t meghaladó vastagság pedig azért előnytelen, mert ilyen vastag rétegekben túlságosan is nehéz a kisméretű fototechnikai átkötéseket kiképezni.
A hagyományos fotolitográfiai módszerek alkalmazásával a fototechnikai úton megmunkálható dielektromos 110 réteget maszkon történő átvilágítással könnyen és szelektíven megvilágíthatjuk, majd előhívhatjuk, hogy megkapjuk benne az 1. ábrán is bemutatott 120 fototechnikai átkötéseket. (Megjegyezzük, hogy a megvilágított tartományok keresztkötésűek lesznek, és így kevésbé oldhatóvá válnak, mint a meg nem világított tartományok.) A 120 fototechnikai átkötéseket ezután elektromosan vezető anyaggal, például rézzel könnyen galvanizálhatjuk, hagyományos galvanizálást módszereket alkalmazva.
HU 216 982 Β
A fototechnikai úton megmunkálható dielektromos 110 réteg például rézből készült, csatlakoztató felületeket tartalmazó illesztőáramköri 130 réteget hordoz. Kézenfekvő módon a fototechnikai úton megmunkálható dielektromos 110 réteg galvanizált 120 fototechnikai átkötései az illesztőáramkör 130 és 80 rétegeinek villamos összekötésére szolgálnak. Mint jeleztük, lényeges jellemző, hogy a 120 fototechnikai átkötések átmérői kisebbek, mint a mechanikai módon kialakított átmenőfuratok átmérői, és ennek köszönhetően az illesztőáramkör elvezető vezetékei közötti távolságot kisebbre tudjuk választani, mint a korábbi, ismert kialakításoknál.
Az 1. ábrán látható, hogy a 24 szubsztrát egylépcsős 140 üreget tartalmaz, amely olyan mély, hogy csupán a fototechnikai úton megmunkálható dielektromos 110 réteg teljes vastagságát haladja meg. A 140 üreg alján aljával felfelé áthidaló huzalkötés típusú 150 csip helyezkedik el, és az azon kialakított csatlakoztató felületektől 160 huzalkötések vezetnek az illesztőáramköri 130 rétegben lévő csatlakoztató felületekhez - ezen elemek kialakítása szakember ismeretanyagát képezi.
Mint az 1. ábrán látható, a 24 szubsztrát előnyösen (mechanikusan fúrt) hőelvezető 170 átmenőfuratokat tartalmaz, amelyek közvetlenül a 150 csip alatt vannak kiképezve, és teljesen átnyúlnak a szerves 80, 90 és 100 rétegen. Ezek a hőelvezető 170 átmenőfüratok a 150 csip által termelt hőt a környezetbe vezetik, és ezzel elősegítik a szükséges hődisszipációt. (Megjegyezzük, hogy ezek a hőelvezető 170 átmenőfüratok előnyösen ezüsttartalmú epoxipasztával vannak kitöltve, amely tovább javítja a hőátadást. Megjegyezzük továbbá, hogy a gyártás végső fázisában a 24 szubsztrát 40 oldalfelületére forraszanyag maszkréteget viszünk fel, amely elfedi az ezüsttartalmú epoxipasztát.)
A hőelvezető 170 átmenőfuratok átmérői 0,15-0,3 mm tartományba esnek. 0,15 mm-nél kisebb átmérő azért nem célszerű, mert az így kialakított hőelvezető 170 átmenőfuratok nem képesek elegendő hőmennyiség átvitelére, 0,3 mm-t meghaladó átmérők pedig azért nem célszerűek, mert a hőelvezető 170 átmenőfüratokban lévő, ezüsttartalmú epoxipasztával érintkezésben lévő forraszanyag maszkréteg megreped, és a felül lévő 150 csip leválhat a 24 szubsztrátról.
Mint az 1. ábrán látható, a 24 szubsztrátnak több, mechanikusan fürt és lyukgalvánozott 180 átmenőfürata van. Mindegyik 180 átmenőfurat a 40 oldalfelületbe torkollik, amelyen villamosán vezető, például a 40 oldalfelülethez erősített réz 190 gyűrű veszi körül. A 40 oldalfelületen ezenkívül több villamosán vezető 200 csatlakoztató felület, továbbá (a metszeti ábrázolás miatt nem látható) villamos, például réz vezetőpályák találhatók, amelyek a 200 csatlakoztató felületeket a lyukgalvánozott 180 átmenőfuratokkal kötik össze. A 190 gyűrűkön és a 200 csatlakoztató felületeken 210 forraszanyag golyók vannak felvive, mindegyik 210 forraszanyag golyó például 67% ólomból és 33% ónból állhat, ez az összetétel a szakterületen jól ismert. Kézenfekvő módon a 210 forraszanyag golyók egy nyomtatott áramköri lap vagy kártya forrasztható és megfelelő elrendezésű csatlakoztató felületeivel kerülnek majd szoros és szilárd kapcsolatba.
A 2. ábrán bemutatott kiviteli alak annyiban tér el az elsőként bemutatott kiviteli alaktól, hogy az egylépcsős 140 üreg a szerves 80 és 90 rétegeken is keresztülnyúlik, továbbá a 40 oldalfelülethez 220 hűtőborda kapcsolódik, amely helyzetében lényegében a 150 csiphez és a hőelvezető 170 átmenőfuratokhoz igazodik, valamint a 210 forraszanyag golyók a 30 oldalfelületen lévő, külön hivatkozási jellel el nem látott gyűrűkhöz és csatlakozó felületekhez kapcsolódnak.
A 3. ábrán bemutatott kiviteli alak annyiban tér el az első és második kiviteli alaktól, hogy a 24 szubsztrát közvetlenül a 30 oldalfelülettel szomszédosán egy viszonylag vastag, fototechnikai úton megmunkálható dielektromos 110 réteget tartalmaz, valamint a 40 oldalfelület közvetlen szomszédságában fémes anyagú, például réz 230 rétege van. Ennél a kiviteli alaknál a 230 rétegnek részben az a szerepe, hogy merevítőként szolgáljon, és célszerűen villamosán le van testelve. Másrészt, mint az előző kiviteli alakoknál, a fototechnikai úton megmunkálható dielektromos 110 réteg illesztőáramköri 130 réteget hordoz, beleértve az ahhoz szükséges csatlakoztató felületeket is. Ezen túlmenően a fototechnikai úton megmunkálható dielektromos 110 rétegnek annak teljes vastagságán keresztülnyúló 120 fototechnikai átkötései vannak, amelyek a villamosán testpotenciálra kapcsolt fém 230 réteghez kapcsolódnak. Ezenkívül a 210 forraszanyag golyók az illesztőáramköri 130 réteg néhány csatlakoztató felületéhez is kapcsolódnak.
Ennek a harmadik kiviteli alaknak olyan egylépcsős 140 ürege van, amely a fototechnikai úton megmunkálható dielektromos 110 rétegen teljesen keresztülnyúlik a fémes 230 réteghez. Az áthidaló huzalkötéses 150 csip a 140 üreg alján helyezkedik el, és így közvetlen fizikai kapcsolatban áll a fémes 230 réteggel. Ennek eredményeképpen a hődisszipáció is javul, hiszen a fémes 230 réteg is hűtőbordaként szolgál.
A 10 csiphordozó eszköz eme kiviteli alakjánál a fototechnikai úton megmunkálható dielektromos 110 réteg vastagsága 0,05-0,5 mm tartományba eshet. A megjelölt tartományon kívül eső vastagságok a korábban ismertetett okok miatt nem tekinthetők előnyösnek. A fémes 230 réteg vastagsága 0,1-0,5 mm tartományba esően választható meg. 0,1 mm-nél kisebb vastagság azért nem célszerű, mert az ilyen vékony réteg nem kellően merev, 0,5 mm-t meghaladó vastagság pedig azért nem előnyös, mert az ilyen vastag réteg hőtágulási együtthatója határozza meg döntően a teljes 24 szubsztrát hőtágulási együtthatóját, ami, mivel az lényegesen eltér a ráépített 150 csip hőtágulási együtthatójától, óhatatlanul a 150 csip töréséhez vezet.
A 10 csiphordozó eszköz 4. ábrán bemutatott kiviteli alakja annyiban tér el az előzőtől, hogy a fototechnikai úton megmunkálható dielektromos 110 réteg viszonylag vékony, a fémes 230 réteg pedig viszonylag vastag, továbbá az egylépcsős 140 üreg olyan mély, hogy keresztülnyúlik a teljes, fototechnikai úton megmunkálható dielektromos 110 rétegen, és részben még a fémes 230 rétegbe is bemélyed.
HU 216 982 Β
A dielektromos 110 réteg vastagsága ugyancsak 0,05-0,5 mm tartományba eshet, és az ezen tartományon kívül eső vastagságok a már korábban jelzett okok miatt nem célszerűek. A fémes 230 réteg teljes vastagsága ebben az esetben is 0,1-0,5 mm tartományba eshet. Az ezen a tartományon kívül eső vastagságok már szintén jelzett okok miatt nem kívánatosak. A fémes 230 réteg (rész)vastagsága közvetlenül a 140 üreggel szomszédosán legalább 0,1 mm értékű kell legyen. Az ennél vékonyabb 230 réteg ezért nem célszerű, mert nem képes a szükséges merevséget biztosítani.
Az 5. ábrán a találmány olyan ötödik kiviteli alakját tüntettük fel, amely hasonló az első és második kiviteli alakhoz annyiban, hogy a 24 szubsztrátnak három laminált szerves dielektromos 50, 60 és 70 rétege van, amelyek például a „DriClad” néven forgalmazott epoxiüveg keverék-összetételből állnak. Hasonlóan a korábban ismertetetthez, a szerves dielektromos 50 réteg illesztőáramköri 80 réteget hordoz, beleértve annak csatlakoztató felületeit. A szerves dielektromos 50 és 60 rétegek között villamosán vezető anyagú, például réz 90 réteg van beépítve, amely a bemutatott kiviteli alakban testpotenciálsíkként szolgál. A szerves dielektromos 60 és 70 rétegek közé egy további, villamosán vezető anyagú, például réz 100 réteg van beépítve, amely pedig energiabetápláló síkként szolgál. Megjegyezzük, hogy a testpotenciálsík 90 rétege vízszintesen egészen a 140 üreg oldalfaláig nyúlik, ellentétben az ennél kisebb kiterjedésű energiabetápláló síkot alkotó 100 réteggel.
A szerves dielektromos 50, 60 és 70 rétegek, a villamosán vezető 80 réteg (illesztőáramkör), 90 réteg (testpotenciál sík) és 100 réteg (energiabetápláló sík) vastagságai hasonlóak a már korábban megadott értékekhez.
A 10 csiphordozó eszköz ötödik kiviteli alakja annyiban hasonlít a harmadik és negyedik kiviteli alakhoz, hogy itt is fémes 230 rétege van, amely előnyösen testpotenciálra van kötve. A fémes 230 réteg vastagsága hasonló a harmadik kiviteli alak fémes 230 rétegének vastagságához.
A 10 csiphordozó eszköz ötödik kiviteli alakjának olyan egylépcsős 140 ürege van, amely a szerves dielektromos 50,60 és 70 rétegeken teljes mélységben keresztülnyúlik egészen a fémes 230 rétegig. A 150 csip itt is a 140 üreg aljában helyezkedik el, és így közvetlenül fizikai kapcsolatban áll a fémes 230 réteggel. Ennek következtében javul a hődisszipáció, hiszen az előző kiviteli alakhoz hasonlóan a fémes 230 réteg hűtőbordaként működik.
Lényeges jellemző, hogy ez az ötödik kiviteli alak abban is különbözik a többi bemutatott kiviteli alaktól, hogy villamosán vezető anyagú, például rézből készült, szinte folyamatos 240 réteget tartalmaz, amely a 140 üreg oldalfalaihoz kapcsolódik azokat körülvevő módon. A 240 réteg függőlegesen a 140 üreg aljától nyúlik annak tetejéig, majd vízszintesen rányúlik a szerves dielektromos 50 réteg felső felületére az illesztőáramköri 80 rétegig. Mivel a testpotenciálú 90 réteg vízszintesen egészen a 140 üreg oldalfaláig nyúlik, ez a 240 réteg közvetlen fizikai és villamos kapcsolatban áll a 90 réteggel, így szintén testpotenciálra van kötve.
A 240 réteg kialakítása azért előnyös, mert ezzel csökkenthető a szerves dielektromos 50 rétegen a testpotenciálú 90 rétegig nyúló, mechanikusan fúrt átkötések, illetve átmenőfuratok száma. így abban az esetben, ha néhány 150 csipcsatlakoztató felületet villamosán testpotenciálra kell kötnünk, az ezektől kiinduló huzalkötések a szerves dielektromos 50 réteg szélén húzódó 240 réteghez vezethetők ahelyett, hogy azokat a testpotenciálú 90 réteghez lenyúló, mechanikusan fúrt átmenőfüratokat körülvevő gyűrűkhöz kellene kötnünk. Mivel ennél a kiviteli alaknál viszonylag kis számú mechanikusan fürt átmenőfüratra van szükség, előnyösen csökkenthető az egyes kivezető huzalok közötti távolság is.
Megjegyezzük, hogy a 10 csiphordozó eszköz bemutatott ötödik kiviteli alakja olyan, mechanikusan fúrt és lyukgalvánozott 180 átmenőfuratot is tartalmaz, amely a szerves dielektromos 50 és 60 rétegen keresztül az energiabetápláló 100 rétegig nyúlik. Ezen túlmenően a kiviteli alaknak fémből, például rézből készült 250 gyűrűje van, amely körülveszi a 140 üreget, és fizikailag és villamosán érintkezésben áll a lyukgalvánozott 180 átmenő furattal, amely az energiabetápláló 100 rétegig nyúlik. A 250 gyűrű azért előnyös, mert ennek következtében nincs szükség az energiabetápláló 100 rétegig nyúló további átmenőfuratra, így a 100 réteggel való villamos kapcsolatot kizárólag a 250 gyűrűvel kialakított villamos kapcsolat révén biztosíthatjuk.
A 240 réteg és a 250 gyűrű kialakítására alkalmas egy lehetséges módszert a 6. ábra segítségével ismertetjük. A 140 üreg kialakítása során a szerves dielektromos 50, 60 és 70 rétegekbe mechanikusan két derékszögű 260, 270 hasítékot vágunk be. Ezeknek a 260,270 hasítékoknak a szélessége 0,63-2,5 mm tartományba esik. A 260 és 270 hasítékok külső felületei lesznek majd a kialakítandó 140 üreg oldalfalai. Ezt követően a szerves dielektromos 50 réteg felületére 280 fotorezisztens réteget hordunk fel, megvilágítjuk és előhívjuk, ennek során a 280 fotorezisztens réteg a szerves dielektromos 50 réteget teljesen lefedi, kivéve a 260 és 270 hasítékokat, a későbbiekben a szerves dielektromos 50 réteg felületén a 240 réteg által elfoglalt 241 területet és a 250 gyűrű által elfoglalt 251 területet. (A 280 fotorezisztens réteget a 260 és 270 hasítékok által közrefogott szerves dielektromos 50 rétegrész tartja.) A 260 és 270 hasítékokat, a 241 területet, valamint a 251 területet hagyományos behintéses és fémgalvanizálási módszerekkel fémezzük. Ezt követően a 260 és 270 hasítékok középvonala mentén mechanikai vágásokat ejtünk meg, és ezeket a vágásokat aztán egymást metszőén meghosszabbítjuk, majd eltávolítjuk az így kivágott anyagot. Ezzel létrehoztuk a 140 üreget, és a fémet lényegében folyamatosan és egybefüggően meghagytuk (a 140 üreg sarkai kivételével, ameddig az eredeti 260 és 270 hasítékok nem értek el) a 140 üreg oldalfalai körül.
A találmányt az eddigiekben előnyös kiviteli alakjai segítségével mutattuk be, szakember számára azonban könnyen belátható, hogy ezektől számos helyen és módon el lehet térni a találmányi gondolaton és az igényelt oltalmi körön belül.

Claims (8)

  1. SZABADALMI IGÉNYPONTOK
    1. Csiphordozó eszköz, félvezető csipet üregben tartó, több szerves és fémes rétegű, valamint első oldalfelületű és azzal ellentétes oldalon húzódó második oldalfelületű szubsztráttal, abban kiképzett átmenőfűratokkal és azon kiképzett csatlakoztató felületekkel és azokat a csippel összekötő huzalkötésekkel, azzal jellemezve, hogy a szubsztrát (24)
    - első oldalfelületével (30) szomszédos első rétege (110) egy csatlakoztató felületeket (200) tartalmazó, villamosán vezető anyagú első réteget (130) hordoz;
    - egy, a szerves anyagú első réteg (110) és további rétegek (50, 60,70) közé beépített, villamosán vezető anyagú második réteget (80) tartalmaz;
    - a második oldalfelületével (40) szomszédos fémes réteggel (230) van ellátva;
    - a további rétegek (60, 70) közé beépített, villamosán vezető anyagú, még további réteget (100) tartalmaz;
    - ürege az első oldalfelülettől (30) a második oldalfelület (40) felé mélyülő egylépcsős üreg (140);
    - üregében (140) a csip (150) hátsó oldalával van rögzítve, amelynek csatlakoztató felületei a huzalkötésekkel (160) a szerves anyagú első réteg (110) csatlakoztató felületeihez (200) kapcsolódnak;
    - az üreget (140) kívül, az első oldalfelületen (30) körülvevő és a villamosán vezető anyagú réteggel (100) villamosán összekötött fémes gyűrűt (250) tartalmaz.
  2. 2. Az 1. igénypont szerinti csiphordozó eszköz, azzal jellemezve, hogy a további rétegek (50, 60) közé egy, villamosán vezető anyagú, még további réteg (90) van beépítve.
  3. 3. A 2. igénypont szerinti csiphordozó eszköz, azzal jellemezve, hogy a villamosán vezető anyagú réteggel (90) villamos kapcsolatban álló, az üreg (140) oldalfalain legalább részben körbefutó, villamosán vezető anyagú további réteget (240) tartalmaz, amely az első oldalfelület (30) felé húzódik és annak szélére rányúlik, továbbá a csiptől (150) az első oldalfelület (30) eme széléhez vezető huzalkötést (160) tartalmaz.
  4. 4. A 3. igénypont szerinti csip szerves hordozója, azzal jellemezve, hogy a villamosán vezető anyagú réteg (240) túlnyomó része az üreget (140) körülvevő fémes gyűrű síkjára (250) lényegében merőlegesen húzódik az üreg (140) oldalfala mentén.
  5. 5. Az 1-4. igénypontok bármelyike szerinti csiphordozó eszköz, azzal jellemezve, hogy a szerves anyagú első réteg (110) fototechnikai úton megmunkálható rétegből készül.
  6. 6. Az 1-5. igénypontok bármelyike szerinti csiphordozó eszköz, azzal jellemezve, hogy a szerves anyagú első rétegen (110) keresztülnyúló és villamosán vezető anyagot tartalmazó fototechnikai átkötéseket (120) tartalmaz.
  7. 7. Az 1-6. igénypontok bármelyike szerinti csiphordozó eszköz, azzal jellemezve, hogy a villamosán vezető anyagú réteg (130) több villamos csatlakoztató felületet (200), illetve érintkezőgyűrűt (190) és ezekhez kötődő forraszanyag golyókat (210) tartalmaz.
  8. 8. Az 1-7. igénypontok bármelyike szerinti csiphordozó eszköz, azzal jellemezve, hogy a villamosán vezető anyagú réteg (100) energiabetápláló síkot képező réteg (100).
HU9702316A 1995-02-15 1996-01-17 Csiphordozó eszköz HU216982B (hu)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/390,344 US5798909A (en) 1995-02-15 1995-02-15 Single-tiered organic chip carriers for wire bond-type chips

Publications (3)

Publication Number Publication Date
HUP9702316A2 HUP9702316A2 (hu) 1998-03-02
HUP9702316A3 HUP9702316A3 (en) 1998-12-28
HU216982B true HU216982B (hu) 1999-10-28

Family

ID=23542113

Family Applications (1)

Application Number Title Priority Date Filing Date
HU9702316A HU216982B (hu) 1995-02-15 1996-01-17 Csiphordozó eszköz

Country Status (17)

Country Link
US (4) US5798909A (hu)
EP (1) EP0809862B1 (hu)
JP (1) JP3297287B2 (hu)
KR (1) KR100213955B1 (hu)
CN (2) CN1041470C (hu)
AT (1) ATE187014T1 (hu)
CA (1) CA2164901C (hu)
CZ (1) CZ286385B6 (hu)
DE (1) DE69605286T2 (hu)
ES (1) ES2139330T3 (hu)
HU (1) HU216982B (hu)
MY (1) MY140232A (hu)
PL (1) PL179061B1 (hu)
RU (1) RU2146067C1 (hu)
SG (1) SG34493A1 (hu)
TW (2) TW301795B (hu)
WO (1) WO1996025763A2 (hu)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
JPH0964244A (ja) * 1995-08-17 1997-03-07 Hitachi Ltd 半導体装置およびその製造方法
US6734545B1 (en) * 1995-11-29 2004-05-11 Hitachi, Ltd. BGA type semiconductor device and electronic equipment using the same
US5766499A (en) * 1996-04-26 1998-06-16 International Business Machines Corporation Method of making a circuitized substrate
US6301122B1 (en) * 1996-06-13 2001-10-09 Matsushita Electric Industrial Co., Ltd. Radio frequency module with thermally and electrically coupled metal film on insulating substrate
JP3050807B2 (ja) * 1996-06-19 2000-06-12 イビデン株式会社 多層プリント配線板
DE19625756A1 (de) * 1996-06-27 1998-01-02 Bosch Gmbh Robert Modul für ein elektrisches Gerät
JP3050812B2 (ja) * 1996-08-05 2000-06-12 イビデン株式会社 多層プリント配線板
US6043559A (en) * 1996-09-09 2000-03-28 Intel Corporation Integrated circuit package which contains two in plane voltage busses and a wrap around conductive strip that connects a bond finger to one of the busses
US5808870A (en) * 1996-10-02 1998-09-15 Stmicroelectronics, Inc. Plastic pin grid array package
JP3382482B2 (ja) * 1996-12-17 2003-03-04 新光電気工業株式会社 半導体パッケージ用回路基板の製造方法
US5953594A (en) * 1997-03-20 1999-09-14 International Business Machines Corporation Method of making a circuitized substrate for chip carrier structure
US5889654A (en) * 1997-04-09 1999-03-30 International Business Machines Corporation Advanced chip packaging structure for memory card applications
US6115910A (en) * 1997-05-08 2000-09-12 Lsi Logic Corporation Misregistration fidutial
US6160705A (en) * 1997-05-09 2000-12-12 Texas Instruments Incorporated Ball grid array package and method using enhanced power and ground distribution circuitry
US6107683A (en) * 1997-06-20 2000-08-22 Substrate Technologies Incorporated Sequentially built integrated circuit package
US5872400A (en) * 1997-06-25 1999-02-16 International Business Machines Corporation High melting point solder ball coated with a low melting point solder
GB2335075A (en) * 1998-03-02 1999-09-08 Ericsson Telefon Ab L M Heat transfer from a single electronic device
US6110650A (en) * 1998-03-17 2000-08-29 International Business Machines Corporation Method of making a circuitized substrate
US6111301A (en) * 1998-04-24 2000-08-29 International Business Machines Corporation Interconnection with integrated corrosion stop
US6696366B1 (en) * 1998-08-17 2004-02-24 Lam Research Corporation Technique for etching a low capacitance dielectric layer
US6674163B1 (en) * 1998-08-18 2004-01-06 Oki Electric Industry Co., Ltd. Package structure for a semiconductor device
TW399309B (en) * 1998-09-30 2000-07-21 World Wiser Electronics Inc Cavity-down package structure with thermal via
US6329713B1 (en) * 1998-10-21 2001-12-11 International Business Machines Corporation Integrated circuit chip carrier assembly comprising a stiffener attached to a dielectric substrate
JP3677403B2 (ja) * 1998-12-07 2005-08-03 パイオニア株式会社 発熱素子の放熱構造
EP1030366B1 (en) * 1999-02-15 2005-10-19 Mitsubishi Gas Chemical Company, Inc. Printed wiring board for semiconductor plastic package
US6207354B1 (en) 1999-04-07 2001-03-27 International Business Machines Coporation Method of making an organic chip carrier package
TW413874B (en) * 1999-04-12 2000-12-01 Siliconware Precision Industries Co Ltd BGA semiconductor package having exposed heat dissipation layer and its manufacturing method
SE515856C2 (sv) * 1999-05-19 2001-10-22 Ericsson Telefon Ab L M Bärare för elektronikkomponenter
US6221693B1 (en) 1999-06-14 2001-04-24 Thin Film Module, Inc. High density flip chip BGA
US6242279B1 (en) * 1999-06-14 2001-06-05 Thin Film Module, Inc. High density wire bond BGA
US6221694B1 (en) 1999-06-29 2001-04-24 International Business Machines Corporation Method of making a circuitized substrate with an aperture
US6542379B1 (en) 1999-07-15 2003-04-01 International Business Machines Corporation Circuitry with integrated passive components and method for producing
US6122171A (en) 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
US6277672B1 (en) 1999-09-03 2001-08-21 Thin Film Module, Inc. BGA package for high density cavity-up wire bond device connections using a metal panel, thin film and build up multilayer technology
US6562545B1 (en) * 1999-09-17 2003-05-13 Micron Technology, Inc. Method of making a socket assembly for use with a solder ball
US6287890B1 (en) 1999-10-18 2001-09-11 Thin Film Module, Inc. Low cost decal material used for packaging
US6294477B1 (en) 1999-12-20 2001-09-25 Thin Film Module, Inc. Low cost high density thin film processing
US6197614B1 (en) * 1999-12-20 2001-03-06 Thin Film Module, Inc. Quick turn around fabrication process for packaging substrates and high density cards
US6420207B1 (en) * 2000-01-04 2002-07-16 Multek Hong Kong Limited Semiconductor package and enhanced FBG manufacturing
JP2001217279A (ja) * 2000-02-01 2001-08-10 Mitsubishi Electric Corp 高密度実装装置
US7028531B2 (en) * 2000-02-11 2006-04-18 E+E Elektronik Ges.M.B.H. Sensor arrangement
US6426565B1 (en) 2000-03-22 2002-07-30 International Business Machines Corporation Electronic package and method of making same
US6534852B1 (en) * 2000-04-11 2003-03-18 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package with improved strength and electric performance and method for making the same
US6838758B1 (en) * 2000-05-10 2005-01-04 Advanced Micro Devices, Inc. Package and method for making an underfilled integrated circuit
US6459586B1 (en) * 2000-08-15 2002-10-01 Galaxy Power, Inc. Single board power supply with thermal conductors
US6518868B1 (en) 2000-08-15 2003-02-11 Galaxy Power, Inc. Thermally conducting inductors
US6395998B1 (en) 2000-09-13 2002-05-28 International Business Machines Corporation Electronic package having an adhesive retaining cavity
TW521409B (en) * 2000-10-06 2003-02-21 Shing Chen Package of LED
US7221043B1 (en) * 2000-10-20 2007-05-22 Silverbrook Research Pty Ltd Integrated circuit carrier with recesses
US6801438B1 (en) * 2000-10-24 2004-10-05 Touch Future Technolocy Ltd. Electrical circuit and method of formation
EP1346411A2 (en) 2000-12-01 2003-09-24 Broadcom Corporation Thermally and electrically enhanced ball grid array packaging
US6906414B2 (en) * 2000-12-22 2005-06-14 Broadcom Corporation Ball grid array package with patterned stiffener layer
US7132744B2 (en) * 2000-12-22 2006-11-07 Broadcom Corporation Enhanced die-up ball grid array packages and method for making the same
US20020079572A1 (en) 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US7161239B2 (en) 2000-12-22 2007-01-09 Broadcom Corporation Ball grid array package enhanced with a thermal and electrical connector
US6853070B2 (en) * 2001-02-15 2005-02-08 Broadcom Corporation Die-down ball grid array package with die-attached heat spreader and method for making the same
TW511414B (en) * 2001-04-19 2002-11-21 Via Tech Inc Data processing system and method, and control chip, and printed circuit board thereof
US7259448B2 (en) * 2001-05-07 2007-08-21 Broadcom Corporation Die-up ball grid array package with a heat spreader and method for making the same
US6903278B2 (en) * 2001-06-29 2005-06-07 Intel Corporation Arrangements to provide mechanical stiffening elements to a thin-core or coreless substrate
US6639801B2 (en) * 2001-08-10 2003-10-28 Agilent Technologies, Inc. Mechanical packaging architecture for heat dissipation
US6879039B2 (en) * 2001-12-18 2005-04-12 Broadcom Corporation Ball grid array package substrates and method of making the same
TW200302685A (en) 2002-01-23 2003-08-01 Matsushita Electric Ind Co Ltd Circuit component built-in module and method of manufacturing the same
US6861750B2 (en) 2002-02-01 2005-03-01 Broadcom Corporation Ball grid array package with multiple interposers
US7550845B2 (en) 2002-02-01 2009-06-23 Broadcom Corporation Ball grid array package with separated stiffener layer
US7245500B2 (en) * 2002-02-01 2007-07-17 Broadcom Corporation Ball grid array package with stepped stiffener layer
US6825108B2 (en) * 2002-02-01 2004-11-30 Broadcom Corporation Ball grid array package fabrication with IC die support structures
US20030150641A1 (en) * 2002-02-14 2003-08-14 Noyan Kinayman Multilayer package for a semiconductor device
US6876553B2 (en) 2002-03-21 2005-04-05 Broadcom Corporation Enhanced die-up ball grid array package with two substrates
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US6835260B2 (en) * 2002-10-04 2004-12-28 International Business Machines Corporation Method to produce pedestal features in constrained sintered substrates
US7126210B2 (en) * 2003-04-02 2006-10-24 Stmicroelectronics, Inc. System and method for venting pressure from an integrated circuit package sealed with a lid
US6916697B2 (en) * 2003-10-08 2005-07-12 Lam Research Corporation Etch back process using nitrous oxide
US7411281B2 (en) * 2004-06-21 2008-08-12 Broadcom Corporation Integrated circuit device package having both wire bond and flip-chip interconnections and method of making the same
US7482686B2 (en) 2004-06-21 2009-01-27 Braodcom Corporation Multipiece apparatus for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages and method of making the same
US7432586B2 (en) 2004-06-21 2008-10-07 Broadcom Corporation Apparatus and method for thermal and electromagnetic interference (EMI) shielding enhancement in die-up array packages
US7786591B2 (en) 2004-09-29 2010-08-31 Broadcom Corporation Die down ball grid array package
WO2006120826A1 (ja) * 2005-05-12 2006-11-16 Murata Manufacturing Co., Ltd. セラミック多層基板
US8183680B2 (en) 2006-05-16 2012-05-22 Broadcom Corporation No-lead IC packages having integrated heat spreader for electromagnetic interference (EMI) shielding and thermal enhancement
JP2008091714A (ja) * 2006-10-03 2008-04-17 Rohm Co Ltd 半導体装置
JP5197953B2 (ja) * 2006-12-27 2013-05-15 新光電気工業株式会社 リードフレーム及びその製造方法、及び半導体装置
DE102007056269A1 (de) * 2007-10-22 2009-04-23 Rohde & Schwarz Gmbh & Co. Kg Gekühltes Multichipmodul
CN101727152A (zh) * 2008-10-16 2010-06-09 鸿富锦精密工业（深圳）有限公司 电脑主板
US8612731B2 (en) 2009-11-06 2013-12-17 International Business Machines Corporation Branch target buffer for emulation environments
TW201545614A (zh) * 2014-05-02 2015-12-01 R&D Circuits Inc 製備殼體以接收用於嵌入式元件印刷電路板之元件的結構和方法
RU2584575C1 (ru) * 2014-12-25 2016-05-20 Общество с ограниченной ответственностью "ЗЕЛНАС" Интерпозер и способ его изготовления
US9460980B2 (en) 2015-02-18 2016-10-04 Qualcomm Incorporated Systems, apparatus, and methods for heat dissipation
US9401350B1 (en) 2015-07-29 2016-07-26 Qualcomm Incorporated Package-on-package (POP) structure including multiple dies
US20170309549A1 (en) * 2016-04-21 2017-10-26 Texas Instruments Incorporated Sintered Metal Flip Chip Joints
CN112888148A (zh) * 2021-01-12 2021-06-01 宁化宽信科技服务有限公司 一种印刷电路板
CN113539993B (zh) * 2021-07-07 2023-06-09 江西龙芯微科技有限公司 集成半导体器件及其制造方法
CN114252964A (zh) * 2021-12-02 2022-03-29 昂纳信息技术（深圳）有限公司 一种芯片散热装置、芯片模块和电子设备

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5683051A (en) * 1979-12-11 1981-07-07 Matsushita Electric Ind Co Ltd Semiconductor device
JPS58159355A (ja) * 1982-03-17 1983-09-21 Nec Corp 半導体装置の製造方法
JPS6035543A (ja) * 1983-08-08 1985-02-23 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS60116191A (ja) * 1983-11-29 1985-06-22 イビデン株式会社 電子部品搭載用基板の製造方法
JPS60154543A (ja) * 1984-01-24 1985-08-14 Nec Corp 合成樹脂基板を用いた半導体装置
JPS61140153A (ja) * 1984-12-12 1986-06-27 Hitachi Ltd 半導体装置
JPS61198656A (ja) * 1985-02-27 1986-09-03 Nec Corp 半導体装置
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
US4640010A (en) * 1985-04-29 1987-02-03 Advanced Micro Devices, Inc. Method of making a package utilizing a self-aligning photoexposure process
US4902610A (en) * 1985-08-02 1990-02-20 Shipley Company Inc. Method for manufacture of multilayer circuit board
US5246817A (en) * 1985-08-02 1993-09-21 Shipley Company, Inc. Method for manufacture of multilayer circuit board
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US4731701A (en) * 1987-05-12 1988-03-15 Fairchild Semiconductor Corporation Integrated circuit package with thermal path layers incorporating staggered thermal vias
US4993148A (en) * 1987-05-19 1991-02-19 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a circuit board
JP2755594B2 (ja) * 1988-03-30 1998-05-20 株式会社 東芝 セラミックス回路基板
EP0341504A3 (en) * 1988-05-09 1991-01-16 General Electric Company Plastic chip carrier package and method of preparation
JP2660295B2 (ja) * 1988-08-24 1997-10-08 イビデン株式会社 電子部品搭載用基板
JPH02186670A (ja) * 1989-01-13 1990-07-20 Nec Eng Ltd 半導体集積回路
US4999740A (en) * 1989-03-06 1991-03-12 Allied-Signal Inc. Electronic device for managing and dissipating heat and for improving inspection and repair, and method of manufacture thereof
JPH0322460A (ja) * 1989-06-19 1991-01-30 Nec Corp 半導体集積回路
WO1993017457A1 (en) * 1989-07-01 1993-09-02 Ryo Enomoto Substrate for mounting semiconductor and method of producing the same
JPH0360050A (ja) * 1989-07-27 1991-03-15 Nec Ic Microcomput Syst Ltd 半導体装置
US5223741A (en) * 1989-09-01 1993-06-29 Tactical Fabs, Inc. Package for an integrated circuit structure
US5355280A (en) * 1989-09-27 1994-10-11 Robert Bosch Gmbh Connection arrangement with PC board
US5036163A (en) * 1989-10-13 1991-07-30 Honeywell Inc. Universal semiconductor chip package
JP2813682B2 (ja) * 1989-11-09 1998-10-22 イビデン株式会社 電子部品搭載用基板
US5045921A (en) * 1989-12-26 1991-09-03 Motorola, Inc. Pad array carrier IC device using flexible tape
US5235211A (en) * 1990-06-22 1993-08-10 Digital Equipment Corporation Semiconductor package having wraparound metallization
JPH04129250A (ja) * 1990-09-20 1992-04-30 Nec Corp 薄型混成集積回路基板
JPH04158555A (ja) * 1990-10-22 1992-06-01 Nec Corp チップキャリア型半導体装置
FI88241C (fi) * 1990-10-30 1993-04-13 Nokia Mobile Phones Ltd Foerfarande foer framstaellning av kretskort
JP2872825B2 (ja) * 1991-05-13 1999-03-24 三菱電機株式会社 半導体装置用パッケージ
US5102829A (en) * 1991-07-22 1992-04-07 At&T Bell Laboratories Plastic pin grid array package
US5239448A (en) * 1991-10-28 1993-08-24 International Business Machines Corporation Formulation of multichip modules
JP2766920B2 (ja) * 1992-01-07 1998-06-18 三菱電機株式会社 Ｉｃパッケージ及びその実装方法
US5262280A (en) * 1992-04-02 1993-11-16 Shipley Company Inc. Radiation sensitive compositions
JPH05315778A (ja) * 1992-05-13 1993-11-26 Ibiden Co Ltd ヒートシンクを備えた電子部品搭載用基板
US5249101A (en) * 1992-07-06 1993-09-28 International Business Machines Corporation Chip carrier with protective coating for circuitized surface
US5285352A (en) * 1992-07-15 1994-02-08 Motorola, Inc. Pad array semiconductor device with thermal conductor and process for making the same
US5583377A (en) * 1992-07-15 1996-12-10 Motorola, Inc. Pad array semiconductor device having a heat sink with die receiving cavity
US5729894A (en) * 1992-07-21 1998-03-24 Lsi Logic Corporation Method of assembling ball bump grid array semiconductor packages
US5468994A (en) * 1992-12-10 1995-11-21 Hewlett-Packard Company High pin count package for semiconductor device
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
US5340771A (en) * 1993-03-18 1994-08-23 Lsi Logic Corporation Techniques for providing high I/O count connections to semiconductor dies
US5355283A (en) * 1993-04-14 1994-10-11 Amkor Electronics, Inc. Ball grid array with via interconnection
US5397917A (en) * 1993-04-26 1995-03-14 Motorola, Inc. Semiconductor package capable of spreading heat
JPH06314859A (ja) * 1993-04-28 1994-11-08 Ibiden Co Ltd 電子部品搭載用基板及びその製造方法
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5485038A (en) * 1993-07-15 1996-01-16 Hughes Aircraft Company Microelectronic circuit substrate structure including photoimageable epoxy dielectric layers
US5420460A (en) * 1993-08-05 1995-05-30 Vlsi Technology, Inc. Thin cavity down ball grid array package based on wirebond technology
US5357672A (en) * 1993-08-13 1994-10-25 Lsi Logic Corporation Method and system for fabricating IC packages from laminated boards and heat spreader
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
US5455456A (en) * 1993-09-15 1995-10-03 Lsi Logic Corporation Integrated circuit package lid
US5545923A (en) * 1993-10-22 1996-08-13 Lsi Logic Corporation Semiconductor device assembly with minimized bond finger connections
US5444296A (en) * 1993-11-22 1995-08-22 Sun Microsystems, Inc. Ball grid array packages for high speed applications
TW258829B (hu) * 1994-01-28 1995-10-01 Ibm
US5525834A (en) * 1994-10-17 1996-06-11 W. L. Gore & Associates, Inc. Integrated circuit package
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
US5648200A (en) * 1995-03-22 1997-07-15 Macdermid, Incorporated Process for creating circuitry on the surface of a photoimageable dielectric

Also Published As

Publication number Publication date
CA2164901C (en) 2003-02-11
CN1134601A (zh) 1996-10-30
US5599747A (en) 1997-02-04
MY140232A (en) 2009-12-31
CZ225697A3 (cs) 1998-01-14
KR100213955B1 (ko) 1999-08-02
HUP9702316A3 (en) 1998-12-28
SG34493A1 (en) 1996-12-06
US6038137A (en) 2000-03-14
RU2146067C1 (ru) 2000-02-27
TW301795B (hu) 1997-04-01
HUP9702316A2 (hu) 1998-03-02
PL321595A1 (en) 1997-12-08
ATE187014T1 (de) 1999-12-15
DE69605286D1 (de) 1999-12-30
JPH08241936A (ja) 1996-09-17
CN1041470C (zh) 1998-12-30
PL179061B1 (pl) 2000-07-31
ES2139330T3 (es) 2000-02-01
EP0809862B1 (en) 1999-11-24
US5798909A (en) 1998-08-25
US5724232A (en) 1998-03-03
CZ286385B6 (cs) 2000-03-15
CN1205548A (zh) 1999-01-20
EP0809862A2 (en) 1997-12-03
DE69605286T2 (de) 2000-05-25
JP3297287B2 (ja) 2002-07-02
CA2164901A1 (en) 1996-08-16
CN1150613C (zh) 2004-05-19
WO1996025763A2 (en) 1996-08-22
KR960032659A (ko) 1996-09-17
WO1996025763A3 (en) 1996-11-07
TW297935B (hu) 1997-02-11

Similar Documents

Publication Publication Date Title
HU216982B (hu) Csiphordozó eszköz
US5311407A (en) Printed circuit based for mounted semiconductors and other electronic components
CA1229155A (en) High density lsi package for logic circuits
US5592025A (en) Pad array semiconductor device
US4630172A (en) Semiconductor chip carrier package with a heat sink
KR100310398B1 (ko) 열전도체를구비한패드어레이반도체소자및그제조방법
US20020038908A1 (en) Thermal enhanced ball grid array package
US6569712B2 (en) Structure of a ball-grid array package substrate and processes for producing thereof
US6403881B1 (en) Electronic component package assembly and method of manufacturing the same
JP2011082533A (ja) 構造体および第１および第２の半導体ダイを受けるための構造体を作製するための方法
JPH06236941A (ja) 電気及び光相互接続を有する高密度相互接続ランドグリッドアレイパッケージデバイス及びその製造方法
US6787895B1 (en) Leadless chip carrier for reduced thermal resistance
US5796038A (en) Technique to produce cavity-up HBGA packages
EP0582052A1 (en) Low profile overmolded semiconductor device and method for making the same
US6555763B1 (en) Multilayered circuit board for semiconductor chip module, and method of manufacturing the same
US5953594A (en) Method of making a circuitized substrate for chip carrier structure
US5882957A (en) Ball grid array packaging method for an integrated circuit and structure realized by the method
US7867908B2 (en) Method of fabricating substrate
KR20020008781A (ko) 집적 회로 패캐지 및 그 제조 방법
US6101098A (en) Structure and method for mounting an electric part
US6207354B1 (en) Method of making an organic chip carrier package
US6225028B1 (en) Method of making an enhanced organic chip carrier package
US6653168B2 (en) LSI package and internal connecting method used therefor
JP2612468B2 (ja) 電子部品搭載用基板
JPH0823151A (ja) チップオンボード及びその製造方法

Legal Events

Date Code Title Description
MM4A Lapse of definitive patent protection due to non-payment of fees