RU2584575C1 - Интерпозер и способ его изготовления - Google Patents
Интерпозер и способ его изготовления Download PDFInfo
- Publication number
- RU2584575C1 RU2584575C1 RU2014152875/28A RU2014152875A RU2584575C1 RU 2584575 C1 RU2584575 C1 RU 2584575C1 RU 2014152875/28 A RU2014152875/28 A RU 2014152875/28A RU 2014152875 A RU2014152875 A RU 2014152875A RU 2584575 C1 RU2584575 C1 RU 2584575C1
- Authority
- RU
- Russia
- Prior art keywords
- interposer
- holes
- layer
- additional
- filled
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 23
- 239000010703 silicon Substances 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims abstract description 13
- 239000004020 conductor Substances 0.000 claims abstract description 12
- 238000004377 microelectronic Methods 0.000 claims abstract description 9
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 22
- 230000004888 barrier function Effects 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 210000001654 germ layer Anatomy 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 238000005234 chemical deposition Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 239000003989 dielectric material Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 239000004332 silver Substances 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 230000008569 process Effects 0.000 abstract description 7
- 238000005516 engineering process Methods 0.000 abstract description 5
- 239000000126 substance Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 abstract description 2
- 230000001603 reducing effect Effects 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 43
- 241000724291 Tobacco streak virus Species 0.000 description 23
- 239000013078 crystal Substances 0.000 description 21
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000010354 integration Effects 0.000 description 9
- 238000009826 distribution Methods 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000001816 cooling Methods 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000009429 electrical wiring Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000002186 photoactivation Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000005679 Peltier effect Effects 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Изобретение относится к технологии изготовления интегральных микросхем в части формирования интерпозера для объемной сборки нескольких чипов в единую микроэлектронную систему и процесса его изготовления. Изобретение направлено на снижение воздействия градиентов температур и связанных с ними механических напряжений, возникающих в теле интерпозера при работе интегральной микроэлектронной системы. Для этого в теле интерпозера вокруг сквозных отверстий (TSV), заполненных проводящим материалом для создания электрического соединения металлизированной электрической разводки рабочей стороны с металлизированной разводкой обратной стороны интерпозера, формируются отверстия, один из топологических размеров которых существенно меньше диаметра или минимального топологического размера TSV. Сформированные таким образом отверстия для снижения воздействия градиентов температур заполняются материалом с теплопроводностью, большей чем у кремния, для компенсации механических напряжений не заполняются либо заполняются частично с образованием пустот внутри отверстия. 2 н. и 16 з.п. ф-лы, 11 ил.
Description
Область техники
Изобретение относится к технологии изготовления интегральных микросхем в части формирования интерпозера для объемной сборки нескольких чипов в единую микроэлектронную систему и процесса его изготовления.
Предшествующий уровень техники
Для целей повышения степени интеграции интегральных схем в настоящее время широко распространяется использование способа так называемой 2.5D интеграции, когда несколько кристаллов полупроводниковых приборов монтируются на поверхности промежуточной подложки, именуемой интерпозером, на которой сформирована металлизированная разводка электрических межсоединений, имеющая вывод электрических проводников на обратную сторону названного интерпозера через систему сквозных отверстий, заполненных электропроводящим материалом, для последующего монтажа в корпус интегральной схемы либо в виде бескорпусной интегральной схемы непосредственно на поверхность электрической платы или иного носителя.
Современный уровень развития полупроводниковых технологий, включая непосредственно технологический процесс и возможности собственно дизайна и схемотехнических решений, позволяет создавать сложные системы на кристалле в рамках единого кристалла. Однако такой подход ограничивает системы-на-кристалле применением одного либо нескольких полностью совместимых технологических процессов. В случае существенных различий технологических процессов, используемых для изготовления традиционных раздельных частей системы, интеграция их в едином кристалле либо экономически нецелесообразна за счет существенного удорожания производства, либо вообще представляется невозможной.
Для преодоления несовместимости процессов разработаны различные способы объемной так называемой 3D интеграции, когда кристаллы различных подсистем непосредственно соединяются между собой, либо используется процесс 2.5D интеграции, упомянутый выше. Технология непосредственной 3D сборки хоть и позволяет достичь большей степени интеграции, однако он, как правило, ограничен интеграцией однотипных компонентов, например кристаллов интегральных схем памяти, и требует изменения дизайна отдельных микросхем, располагающихся на разных уровнях 3D-сборки кристаллов. В то же время способ 2.5D интеграции с использованием интерпозеров позволяет интегрировать совершенно разные по размеру, функциональности и технологии кристаллы интегральных схем.
Так, аналогично размещению на печатной плате корпусов интегральных схем отдельных компонентов системы на интерпозере размещаются кристаллы компонентов, но уже в форм-факторе корпуса единой интегральной схемы. Однако выигрыш в достижении высокого уровня интеграции вызывает ряд дополнительных проблем. Возможность объединения на единой подложке микроэлектронной системы чипов малопотребляющих изделий и мощных приборов приводит к необходимости решения проблемы теплового воздействия на компоненты интегральной микроэлектронной системы. Кроме того, локальный разогрев проводников при протекании больших токов, формируемых интегрированными компонентами высокой мощности, вызывает появление механических напряжений.
Для целей снижения паразитного воздействия тепловых полей и более эффективного отвода выделяемого при работе компонентов системы тепла разработаны различные решения. Так, в патенте США US 8,633,579, опубликованном 01.03.2012, предлагается через слой теплоотвода, изолированного диэлектрическими слоями, отводить тепло от активной части кристалла, располагающегося на лицевой стороне интерпозера, непосредственно в периферийную часть тела интерпозера. Другой способ, приведенный в патенте US 8,552,540, опубликованном 15.11.2012, предлагает выводить тепло от кристалла в интерпозер через систему столбиковых выводов, сформированных на кристалле и обеспечивающих контакт с интерпозером, при этом часть столбиковых выводов используется для электрических соединений, в то время как другая часть предназначена для отвода тепла от кристалла на интерпозер с последующим теплоотводом с поверхности специальных площадок на поверхности интерпозера. Однако приведенные решения могут быть использованы для отвода тепла от единственного кристалла, контактирующего с интерпозером, и совершенно неприменимы в случае расположении на интерпозере двух и более кристаллов компонентов.
Иной подход представлен в патенте US 8,604,603, опубликованном 26.08.2010. В данном патенте предложено располагать кристаллы маломощных компонентов с одной стороны интерпозера, а кристаллы компонентов большой мощности с другой стороны интерпозера, организуя электрические соединения в системе через сквозные окна в теле интерпозера, заполненные металлом, и электрическими трассировками с обеих сторон интерпозера. При этом предложено монтировать интерпозер на плату таким образом, чтобы кристаллы мощных компонентов располагались на внешней стороне интерпозера для последующей организации теплоотвода от этих кристаллов с помощью миниатюрных навесных радиаторов охлаждения.
Еще один способ, описанный в патенте US 8,476,115, опубликованном 08.11.2012, предлагает отводить тепло от обратной стороны кристалла, посаженного на интерпозер, на периферийную область интерпозера с помощью теплоотводного элемента, соединенного адгезивом с обратной стороной кристалла компонента и со специальными деформируемыми столбиками в периферийной области интерпозера. Похожий способ описан в другом патенте US 8,519,537, опубликованном 01.09.2011, в котором предлагается отводить выделяющееся тепло от обратной стороны кристалла компонента, расположенного на нижней поверхности интерпозера, через теплоотводящий материал, заполняющий углубление в корпусе, в которое входит кристалл компонента.
Для решения проблемы отвода выделяющегося тепла предлагается использовать интерпозер со сформированными элементами на базе последовательно электрически соединенных пар сквозных элементов из полупроводникового материала N-типа и P-типа проводимости и обеспечивающими охлаждение с использованием эффекта Пельтье. Такой интерпозер и способ его изготовления описаны в патенте US 8,319,331, опубликованном 02.09.2010.
Недостатком данного решения является низкая технологичность изготовления такого интерпозера, необходимость формирования дополнительных полупроводниковых элементов в интерпозере и ограниченность функциональности, заключающаяся в том, что описанная в патенте US 8,319,331 конструкция интерпозера хоть и позволяет обеспечить улучшенное охлаждение интерпозера, но не предусматривает перенаправление тепловых потоков в направлении элементов с интенсивным охлаждением, например, снабженных навесным радиатором.
Раскрытие изобретения
Задачей, на решение которой направлено заявленное изобретение, является улучшение теплоотводящих свойств интерпозера и устранение недостатков, присущих известным аналогам.
Техническим результатом, достигаемым при использовании изобретения, является уменьшение температурных градиентов, возникающих в теле интерпозера при сопровождающейся интенсивным тепловыделением работе установленных на интерпозере функциональных элементов, и связанных с этим механических напряжений.
Указанный технический результат достигается тем, что используют интерпозер для сборки интегрированных микроэлектронных систем, выполненный в кремниевой подложке и имеющий сквозные отверстия TSV для электрического соединения элементов расположенных с обеих сторон интерпозера слоев металлизированной разводки, при этом на рабочей стороне интерпозер содержит дополнительные канавки, которые формируют вблизи отверстий TSV и дополнительные отверстия, которые формируют таким образом, что по крайней мере одно из дополнительных отверстий располагается вблизи отверстия TSV так, что оно не блокируется такой канавкой.
При этом указанные дополнительные отверстия такого интерпозера заполняют теплопроводным материалом с теплопроводностью выше теплопроводности кремния, а дополнительные канавки выполняют имеющими внутри пустоты, не заполненные материалом.
Глубина отверстий, заполненых теплопроводным материалом, составляет от 30% до 100% толщины тела интерпозера, а теплопроводный материал предпочтительно является вольфрамом, алюминием, серебром или медью.
Отношение глубины дополнительных канавок к минимальному топологическому размеру дополнительных канавок выполняют не менее 30:1, а глубину отверстия, в котором имеются незаполненные диэлектрическим и/или иным материалом области, выполняют от 50% до 100% толщины тела интерпозера так, что вертикальная протяженность области, не заполненной диэлектрическим и/или иным материалом, составляет не менее 50% от глубины дополнительной канавки.
Описанный выше интерпозер изготавливают по способу, отличающемуся тем, что дополнительные отверстия в указанном интерпозере, заполняемые материалом с высокой теплопроводностью, формируют после заполнения сквозных отверстий TSV, а для обеспечения теплового контакта тела интерпозера и теплопроводного материала на поверхность кремния в таких дополнительных отверстиях осаждают зародышевый слой для формирования теплопроводного слоя, и что указанный зародышевый слой для формирования теплопроводного слоя активируют в указанных дополнительных отверстиях и на локализованных топологических участках поверхности интерпозера.
Далее способ изготовления указанного интерпозера отличается тем, что на активированной поверхности указанного зародышевого слоя производят химическое осаждение барьерного металлизированного слоя и на поверхности локально сформированного барьерного слоя способом химического осаждения создают теплопроводный слой, заполняющий упомянутые дополнительные отверстия в теле интерпозера.
После формирования теплопроводного слоя остатки неактивированного зародышевого слоя удаляют.
Способ изготовления интерпозера, также отличающийся тем, что упомянутые дополнительные канавки формируют после заполнения сквозных отверстий TSV, а зародышевый слой для формирования теплопроводного слоя в дополнительных канавках не активируют и барьерный слой на неактивированной поверхности зародышевого слоя не осаждают.
Способ изготовления интерпозера, также отличающийся тем, что упомянутые дополнительные канавки заполняют диэлектрическим материалом при температурах осаждения не более 300°С.
Краткое описание чертежей
Сущность группы изобретений поясняется чертежами, где:
на Фиг. 1 представлен схематичный чертеж, демонстрирующий вариант расположения сквозных отверстий TSV, дополнительных канавок и дополнительных отверстий;
на Фиг. 2 приведен схематичный чертеж кремниевой пластины после заполнения TSV медью и последующей ХМП меди;
на Фиг. 3 представлен схематичный чертеж кремниевой пластины после вытравливании отверстий для термо-распределительных элементов и элементов компенсации механических напряжений;
на Фиг. 4 представлен схематичный чертеж кремниевой пластины при проведении облучении металлизированного фотоактивационного слоя УФ-излучением через фотошаблон;
на Фиг. 5 приведен схематичный чертеж кремниевой пластины после локального химического осаждения слоя барьерного металла на активированных участках фотоактивационного слоя;
на Фиг. 6 приведен схематичный чертеж кремниевой пластины после локального химического осаждения слоя термораспределительного металла, заполняющего термораспределительные отверстия;
на Фиг. 7 представлен схематичный чертеж кремниевой пластины после осаждения слоя диэлектрика, когда отверстия элементов компенсации механических напряжений со сформированными внутри их пустотами оказываются закрыты от дальнейшего заполнения материалом;
на Фиг. 8 представлен схематичный чертеж кремниевой пластины со сформированными термораспределительными элементами и элементами компенсации механических напряжений после ХМП изолирующего диэлектрика;
на Фиг. 9 представлен схематичный чертеж кремниевой пластины со сформированным способом локального химического осаждения слоем RDL разводки первого уровня;
на Фиг. 10 приведен схематичный чертеж кремниевой пластины со сформированными столбиковыми выводами («бампами») рабочей стороны интерпозера;
на Фиг. 11 представлен схематичный чертеж интерпозера со сформированными выводами рабочей стороны и обратной стороны.
Лучшие варианты осуществления изобретений
Для решения проблем, связанных с возникновением градиентов температур и избыточных механических напряжений в теле интерпозера, предлагается следующая конструкция и способ изготовления такого интерпозера.
В теле кремниевого интерпозера со сквозными отверстиями TSV, соединяющими металлизированную разводку на лицевой стороне, имеющую по крайней мере два слоя электрических межсоединений для подсоединения чипов компонентов интегральной микросистемы, и металлизированную разводку на обратной стороне, имеющую по крайней мере один слой электрических межсоединений для формирования столбиковых выводов, обеспечивающих сборку интерпозера в корпус или на плату, создают дополнительные отверстия и канавки, у которых хотя бы один из топологических размеров существенно меньше диаметра или минимального топологического размера TSV. Указанные канавки и отверстия могут быть как сквозными, так и глубиной менее толщины интерпозера. Отверстия служат для формирования элементов перенаправления тепловых потоков от областей повышенного тепловыделения, образующегося при прохождении электрического тока через проводники, заполняющие сквозные отверстия TSV, а канавки предназначены для компенсации избыточных механических напряжений, возникающих от нагрева элементов интерпозера, и для управления направлением тепловых потоков. Отверстия для перенаправления выделяемого тепла заполнены металлом, имеющим теплопроводность не хуже чем у кремния, (W, Al, Au, Ag или Cu) и соединены со слоем металлизации, топология которого сконфигурирована таким образом, чтобы обеспечивать тепловой контакт областей, расположенных вокруг наиболее разогретых отверстий TSV, и областей, либо не подверженных разогреву, либо в непосредственной близости от систем принудительного охлаждения. Канавки для компенсации избыточных механических напряжений и управления направлением тепловыми потоками располагаются вблизи наиболее разогреваемых отверстий TSV. В силу того, что минимальный размер этих отверстий мал по сравнению с размерами отверстий TSV и сравним с удвоенной толщиной слоя материала, осаждаемого способом химического осаждения их газовой фазы после формирования таких отверстий, при заполнении последних остаются пустоты. Наличие пустот между противоположными стенками отверстий позволяет предотвратить передачу механических растяжений из областей, непосредственно примыкающих к наиболее разогретым отверстиям TSV. Кроме того, расположение таких компенсационных канавок позволяет дополнительно перераспределять тепловые потоки, блокируя распространение тепла через канавки с пустотами. Поверх термораспределительной металлизации сформированы слои металлизации электрической разводки в количестве не менее одного, к верхнему из которых подсоединяются компоненты интегрированной на интерпозере микроэлектронной системы.
Для изготовления вышеописанного интерпозера используют, например, следующий технологический процесс. На кремниевой подложке осаждается слой диоксида кремния и формируется фоторезистивная маска (ФРМ) для создания сквозных отверстий TSV. Через ФРМ способом реактивно-ионного травления вытравливается диоксид кремния и проводится травление кремния на глубину, превышающую толщину будущего тела интерпозера. После удаления остаточной ФРМ осаждается тонкий слой диоксида кремния для формирования изоляции заполняющего TSV металла от тела кремниевого интерпозера. Далее наносится слой барьерного металла и зародышевый слой меди, способом электрохимического осаждения TSV заполняется медью, избыточный слой которой, выросший на поверхности пластины, сошлифовывается с поверхности вместе со слоем барьерного металла до слоя диоксида кремния способом химико-механической полировки (ХМП). После этого формируются термораспределительные отверстия с аспектным соотношением в диапазоне от 10:1 до 20:1 и элементов компенсации механических напряжений с аспектным соотношением в диапазоне от 20:1 до 30:1, для чего через окна в ФРМ вытравливается диоксид кремния и проводится травление кремния в глубину подложки. Топологические размеры формируемых канавок таковы, что их глубина может оказаться меньше глубины TSV. После удаления остаточной ФРМ на поверхности осаждается металлизированный фотоактивационный слой. Экспонирование ультрафиолетовым излучением через фотошаблон активирует участки фотоактивационного слоя, на которые способом химического осаждения локально осаждается слой барьерного металла. Затем на участках, покрытых слоем барьерного металла, проводится локальное химическое осаждение меди для создания термораспределительной металлизированной разводки и первого уровня электрической разводки. Фотоактивационный слой в области канавок для компенсации механических напряжений не активируется, и поэтому в канавке не осаждается барьерный металл и соответственно не осаждается медь. Канавки для компенсации механических напряжений в отличие от термораспределительных отверстий оказываются незаполненными металлом. Далее поверх сформированных термораспределительной металлизированной разводки и электрической разводки первого уровня осаждается слой заполняющего диэлектрика толщиной не менее половины минимального размера компенсационных канавок. При этом в силу высокого аспектного отношения между глубиной канавки и ее минимальной шириной скорость осаждения диэлектрика на боковых стенках в глубине канавок будет намного меньше по сравнению со скоростью осаждения на поверхности пластины интерпозера и на приповерхностных участках боковых стенок канавок. Таким образом оказываются сформированы канавки с пустотами внутри. Располагая канавки в окрестностях наиболее разогреваемых TSV по нормали к расходящимся от таких TSV лучам удается локализовать механические напряжения, возникающие в теле интерпозера при разогреве TSV во время работы интегральной микросистемы. После осаждения слоя заполняющего диэлектрика поверхность планаризуется способом ХМП до достижения поверхности металлизированной разводки. Затем осаждается слой изолирующего диэлектрика, в котором с помощью реактивно-ионного травления через ФРМ формируются переходные окна для создания электрического контакта между первым и вторым слоями металлизированной разводки, после чего формируется упомянутый второй слой металлизированной разводки. Топологический рисунок второго уровня разводки создается способами фотолитографии. После пассивации разводки слоями диэлектриков через ФРМ вскрываются окна контактных площадок, на которых формируются столбиковые вывода для подсоединения к интерпозеру компонентов микроэлектронной системы. По завершении формирования рабочей поверхности интерпозера посредством клеевых слоев подложка интерпозеров сажается на временную пластину-носитель. Слой кремния с обратной стороны подложки сошлифовывается вплоть до TSV, затем дополнительно способами сухого травления стравливается на такую глубину, чтобы донные части TSV выступали над поверхностью обратной стороны интерпозера, осаждается диэлектрический слой нижней изоляции тела интерпозера, после чего выступающие донные части TSV сошлифовываются способом ХМП меди до поверхности диэлектрика. Затем способами фотолитографии формируется металлизированная разводка обратной стороны интерпозера, осаждаются диэлектрические пассивирующие слои, вскрываются контактные площадки, на которых формируются контактные металлические выступающие вывода - бампы, служащие для посадки интерпозера на печатную плату, в корпус или на иной носитель.
Claims (18)
1. Интерпозер для сборки интегрированных микроэлектронных систем, выполненный в кремниевой подложке и имеющий сквозные отверстия TSV для электрического соединения элементов расположенных с обеих сторон интерпозера слоев металлизированной разводки, отличающийся тем, что на рабочей стороне интерпозера вблизи отверстий TSV формируют дополнительные канавки и дополнительные отверстия таким образом, что, по крайней мере, одно из таких дополнительных отверстий располагается вблизи отверстия TSV так, что оно не блокируется такой канавкой.
2. Интерпозер по п. 1, отличающийся тем, что дополнительные отверстия заполняют теплопроводным материалом с теплопроводностью выше теплопроводности кремния.
3. Интерпозер по п. 1, отличающийся тем, что дополнительные канавки выполняют имеющими внутри пустоты, не заполненные материалом.
4. Интерпозер по п. 2, отличающийся тем, что заполненные теплопроводным материалом отверстия выполняют глубиной от 30% до 100% толщины тела интерпозера.
5. Интерпозер по п. 2, отличающийся тем, что теплопроводный материал предпочтительно является вольфрамом, алюминием, серебром или медью.
6. Интерпозер по п. 3, отличающийся тем, что отношение глубины дополнительных канавок к минимальному топологическому размеру дополнительных канавок выполняют не менее 30:1.
7. Интерпозер по п. 3, отличающийся тем, что незаполненные диэлектрическим и/или иным материалом отверстия выполняют глубиной от 50% до 100% толщины тела интерпозера.
8. Интерпозер по п. 3, отличающийся тем, что вертикальную протяженность области, не заполненной диэлектрическим и/или иным материалом, выполняют не менее 50% от глубины дополнительной канавки.
9. Способ изготовления интерпозера для сборки интегрированных микроэлектронных систем, выполненного в кремниевой подложке и имеющего сквозные отверстия TSV для электрического соединения элементов расположенных с обеих сторон интерпозера слоев металлизированной разводки, на рабочей стороне которого вблизи отверстий TSV сформированы дополнительные канавки и дополнительные отверстия, заполняемые материалом с высокой теплопроводностью, отличающийся тем, что указанные дополнительные отверстия формируют после заполнения сквозных отверстий TSV.
10. Способ изготовления интерпозера по п. 9, отличающийся тем, что на поверхность кремния в указанных дополнительных отверстиях осаждают зародышевый слой для формирования теплопроводного слоя.
11. Способ изготовления интерпозера по п. 9, отличающийся тем, что зародышевый слой для формирования теплопроводного слоя активируют в упомянутых дополнительных отверстиях и на локализованных сопряженных с ними топологических участках поверхности интерпозера.
12. Способ изготовления интерпозера по п. 9, отличающийся тем, что на активированной поверхности зародышевого слоя производят химическое осаждение барьерного металлизированного слоя.
13. Способ изготовления интерпозера по п. 9, отличающийся тем, что на поверхности локально сформированного барьерного слоя способом химического осаждения создают теплопроводный слой, заполняющий указанные дополнительные отверстия.
14. Способ изготовления интерпозера по п. 9, отличающийся тем, что после формирования теплопроводного слоя остатки неактивированного зародышевого слоя удаляют.
15. Способ изготовления интерпозера п.9, отличающийся тем, что указанные дополнительные канавки формируют после заполнения сквозных отверстий TSV.
16. Способ изготовления интерпозера по п. 15, отличающийся тем, что зародышевый слой для формирования теплопроводного слоя в упомянутых дополнительных канавках не активируют.
17. Способ изготовления интерпозера по п. 15, отличающийся тем, что барьерный слой на неактивированной поверхности зародышевого слоя не осаждают.
18. Способ изготовления интерпозера по п. 15, отличающийся тем, что упомянутые дополнительные канавки заполняют диэлектрическим материалом при температурах осаждения не более 300°С.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2014152875/28A RU2584575C1 (ru) | 2014-12-25 | 2014-12-25 | Интерпозер и способ его изготовления |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2014152875/28A RU2584575C1 (ru) | 2014-12-25 | 2014-12-25 | Интерпозер и способ его изготовления |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2584575C1 true RU2584575C1 (ru) | 2016-05-20 |
Family
ID=56012200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2014152875/28A RU2584575C1 (ru) | 2014-12-25 | 2014-12-25 | Интерпозер и способ его изготовления |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2584575C1 (ru) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2703831C1 (ru) * | 2019-03-01 | 2019-10-22 | Российская Федерация, от имени которой выступает ФОНД ПЕРСПЕКТИВНЫХ ИССЛЕДОВАНИЙ | Способ электрического и механического соединения плат и интерпозеров в 3D электронных сборках |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2146067C1 (ru) * | 1995-02-15 | 2000-02-27 | Интернэшнл Бизнес Машинз Корпорейшн | Органический кристаллодержатель для интегральных схем с проволочными соединениями |
| US8143097B2 (en) * | 2009-09-23 | 2012-03-27 | Stats Chippac, Ltd. | Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP |
| US8319331B2 (en) * | 2009-03-02 | 2012-11-27 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
| US8476115B2 (en) * | 2011-05-03 | 2013-07-02 | Stats Chippac, Ltd. | Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material |
| US8519537B2 (en) * | 2010-02-26 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D semiconductor package interposer with die cavity |
-
2014
- 2014-12-25 RU RU2014152875/28A patent/RU2584575C1/ru not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2146067C1 (ru) * | 1995-02-15 | 2000-02-27 | Интернэшнл Бизнес Машинз Корпорейшн | Органический кристаллодержатель для интегральных схем с проволочными соединениями |
| US8319331B2 (en) * | 2009-03-02 | 2012-11-27 | Lapis Semiconductor Co., Ltd. | Semiconductor device |
| US8143097B2 (en) * | 2009-09-23 | 2012-03-27 | Stats Chippac, Ltd. | Semiconductor device and method of forming open cavity in TSV interposer to contain semiconductor die in WLCSMP |
| US8519537B2 (en) * | 2010-02-26 | 2013-08-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | 3D semiconductor package interposer with die cavity |
| US8476115B2 (en) * | 2011-05-03 | 2013-07-02 | Stats Chippac, Ltd. | Semiconductor device and method of mounting cover to semiconductor die and interposer with adhesive material |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2703831C1 (ru) * | 2019-03-01 | 2019-10-22 | Российская Федерация, от имени которой выступает ФОНД ПЕРСПЕКТИВНЫХ ИССЛЕДОВАНИЙ | Способ электрического и механического соединения плат и интерпозеров в 3D электронных сборках |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI819252B (zh) | 半導體核心組件 | |
| US11133237B2 (en) | Package with embedded heat dissipation features | |
| US10014279B2 (en) | Methods of forming 3-D integrated semiconductor devices having intermediate heat spreading capabilities | |
| KR101884971B1 (ko) | 더미 다이들을 갖는 팬-아웃 적층 시스템 인 패키지(ｓｉｐ) 및 그 제조 방법 | |
| JP6373411B2 (ja) | 冗長電気コネクタを有する相互接続構造と、それに関連するシステムおよび方法 | |
| US7936563B2 (en) | On-chip interconnect-stack cooling using sacrificial interconnect segments | |
| CN102214617B (zh) | 半导体封装基板 | |
| CN110034026A (zh) | 封装件结构和方法 | |
| US11094608B2 (en) | Heat dissipation structure including stacked chips surrounded by thermal interface material rings | |
| CN107690698A (zh) | 用于微波能量传输的微波集成电路（mmic）镶嵌电互连 | |
| KR20130038215A (ko) | 공정 균일성과 열 방산을 개선하기 위한 더미 티에스브이 | |
| KR20120000483A (ko) | 임베디드 3ｄ 인터포저 구조물 | |
| KR20150122603A (ko) | 실리콘을 이용한 칩 레벨의 열 방출 | |
| US9431380B2 (en) | Microelectronic assembly having a heat spreader for a plurality of die | |
| CN104867909B (zh) | 用于有源装置的嵌入式管芯再分布层 | |
| JP6737009B2 (ja) | 半導体装置およびその製造方法 | |
| US9524924B2 (en) | Dielectric cover for a through silicon via | |
| RU2584575C1 (ru) | Интерпозер и способ его изготовления | |
| TWI546866B (zh) | 半導體元件與製作方法 | |
| US9589937B2 (en) | Semiconductor cooling method and method of heat dissipation | |
| US20120099274A1 (en) | Devices and methods providing for intra-die cooling structure reservoirs | |
| CN104733406A (zh) | 芯片、集成电路和微电子机械系统以及形成芯片的方法 | |
| US20240213120A1 (en) | Micro-electronic component combining power delivery and cooling from the back side |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20161226 |