CN104733406A - 芯片、集成电路和微电子机械系统以及形成芯片的方法 - Google Patents
芯片、集成电路和微电子机械系统以及形成芯片的方法 Download PDFInfo
- Publication number
- CN104733406A CN104733406A CN201310706302.6A CN201310706302A CN104733406A CN 104733406 A CN104733406 A CN 104733406A CN 201310706302 A CN201310706302 A CN 201310706302A CN 104733406 A CN104733406 A CN 104733406A
- Authority
- CN
- China
- Prior art keywords
- chip
- silicon via
- heat pipe
- dimentional
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本申请提供了一种芯片、集成电路和微电子机械系统以及形成芯片的方法。本申请的芯片包括半导体衬底,半导体衬底包括硅通孔开口,还包括设置在硅通孔开口内的散热硅通孔结构,其中,散热硅通孔结构具有微热管。本申请提供的芯片由于包括具有微热管的散热硅通孔结构,而微热管与金属相比具有更强的散热能力,从而具有该散热硅通孔结构的芯片散热能力较现有的具有常规的金属填塞的硅通孔的芯片而言散热能力得到改善和提高。
Description
技术领域
本申请涉及半导体领域,更具体地,涉及一种芯片、集成电路和微电子机械系统以及形成芯片的方法。
背景技术
随着芯片设计需求的提高与制造工艺的发展,为了进一步降低互连线延迟,提高芯片性能,三维芯片的设计技术逐步成为集成电路设计领域的研究热点。
三维芯片设计是将多层器件层集成到同一个芯片中,形成一种多个二维芯片(die)的垂直叠放结构。三维芯片利用芯片之间的垂直互连,能够有效地缩短器件层之间的互连线长度,避免水平面上的绕线,从而降低连线复杂程度以及拥挤程度。此外,三维芯片能够有效地提高晶体管的集成度,降低芯片的面积和功耗。通过在不同器件层实现不同类型的电路模块,形成新的功能系统。
由于芯片集成度迅速增加,芯片单位面积上功耗密度也飞速增长,从而使得散热问题成为当前集成电路设计中非常重要的问题。三维芯片由于自身具有多器件层结构,导致相同工艺下单位面积上的功耗密度成倍增长,同时由于器件层之间介质的低导热性,使得三维芯片相对于传统的二维芯片热问题进一步突出。局部区域温度过高会严重影响芯片的可靠性。采取有效措施来降低三维芯片的片上温度已成为三维芯片设计的核心技术。
下面以具有两层二维芯片的三维芯片为例说明现有技术中三维芯片的散热情况。如图1所示,三维芯片包括第一二维芯片10、第二二维芯片20和散热片30。第二二维芯片20叠置于第一二维芯片10上方,第一二维芯片10内部包括设置于其半导体衬底的第一器件层11和硅通孔(Through Silicon via,TSV)12。第二二维芯片20包括设置于其半导体衬底的第二器件层21。第一二维芯片10和第二二维芯片20之间通过微焊点40连接。其中,微焊点40与第一二维芯片10的硅通孔12连接。在该现有技术的三维芯片中,第一二维芯片10的器件层11产生的热量R会被第二二维芯片20阻挡,从而导致热量累积,而热量累积将加速二维芯片内部器件层的失效,进而导致三维芯片失效。
目前,针对以上现有技术中三维芯片存在的散热问题,尚没有很好的解决方案,三维芯片的散热问题成为三维芯片设计中的一个严重困难。其中,2.5D芯片堆叠技术减轻了散热问题。2.5D芯片中,各二维芯片中并没有硅通孔,而是把硅通孔设置在专门的衬底中形成硅通孔衬底,各二维芯片借助微焊点与硅中介层(Through Silicon Interposer)连接,再通过一层硅通孔衬底连接到封装用衬底上,但是这种2.5D芯片堆叠技术的器件层密度没有得到有效提高。
发明内容
本申请目的在于提供一种芯片、集成电路和微电子机械系统以及形成芯片的方法,旨在改善芯片、集成电路和微电子机械系统的散热效果。
本申请的第一方面提供了一种芯片,包括半导体衬底,半导体衬底包括硅通孔开口,芯片还包括设置在硅通孔开口内的散热硅通孔结构,其中,散热硅通孔结构具有微热管。
进一步地,微热管包括:导电壳体,导电壳体围成封闭的内腔;热管工作介质,密封地设置于内腔内部。
进一步地,散热硅通孔结构还包括第一隔离层,第一隔离层设置于半导体衬底的硅通孔开口的内壁与导电壳体的外壁之间。
进一步地,第一隔离层包括绝缘层和/或扩散阻挡层和/或种子层。
进一步地,散热硅通孔结构包括第二隔离层,第二隔离层设置于导电壳体的内壁上。
进一步地,第二隔离层包括依次设置于导电壳体的内壁上的扩散阻挡层和种子层。
进一步地,微热管还包括多孔介质层,多孔介质层附着于第二隔离层上。
进一步地,微热管还包括多孔介质层,多孔介质层附着于导电壳体的内壁上。
进一步地,导电壳体包括筒体、分别设置于筒体两端的盖体和筒底,筒体、盖体和筒底围成封闭的内腔。
进一步地,盖体朝向筒体内部的一侧具有凸出部分,通过凸出部分实现筒体和盖体之间的密封。
进一步地,筒体为柱状筒体或锥台状筒体。
进一步地,芯片为二维芯片。
进一步地,芯片为2.5维芯片或三维芯片。
本申请的第二方面提供一种三维芯片,包括相互叠置的两个以上二维芯片,两个以上二维芯片中至少一个二维芯片为根据本申请第一方面所述的二维芯片。
进一步地,两个以上二维芯片包括第一二维芯片和与第一二维芯片相邻地设置的第二二维芯片,其中,第一二维芯片和第二二维芯片均为根据本申请第一方面所述的二维芯片。
进一步地,第一二维芯片和第二二维芯片通过至少一个微焊点连接,第一二维芯片和第二二维芯片中的每个散热硅通孔结构均与一个微焊点对应连接。
进一步地,第一二维芯片和第二二维芯片中的散热硅通孔结构一一对应地设置,且第一二维芯片和第二二维芯片的对应的散热硅通孔结构通过同一个微焊点连接。
进一步地,三维芯片还包括散热片,散热片与两个以上二维芯片中最外侧的二维芯片相叠且抵接地设置。
进一步地,三维芯片还包括散热片,散热片与两个以上二维芯片中最外侧的二维芯片相叠且抵接地设置,其中,散热片与相抵接的二维芯片中的散热硅通孔结构接触。
本申请的第三方面还提供一种集成电路,包括芯片,其中芯片为根据本申请第一方面中任一项所述的芯片,或者芯片为根据本申请第二方面中任一项所述的三维芯片。
本申请的第四方面还提供一种微电子机械系统,包括芯片,其中芯片为根据本申请第一方面中任一项所述的芯片,或者芯片为根据本申请第二方面中任一项所述的三维芯片。
本申请的第五方面还提供一种形成芯片的方法,包括:在半导体衬底上形成硅通孔开口;在硅通孔开口内形成具有微热管的散热硅通孔结构。
进一步地,在硅通孔开口内形成具有微热管的散热硅通孔结构的步骤包括:形成微热管,包括形成具有封闭的内腔的导电壳体并在导电壳体的内腔内密封热管工作介质。
进一步地,在半导体衬底上形成的硅通孔开口具有开口侧和封闭侧,半导体衬底的与开口侧对应的表面为开口侧表面,与封闭侧对应的表面为封闭侧表面;形成微热管的步骤包括:在硅通孔开口的内壁上以及在半导体衬底的开口侧表面上形成第一隔离层。
进一步地,形成第一隔离层的步骤包括:在硅通孔开口的内壁上以及在半导体衬底的开口侧表面上形成绝缘层和/或扩散阻挡层和/或种子层。
进一步地,形成微热管还包括:在第一隔离层上依次形成第一导电层、第二隔离层和多孔介质层。
进一步地,形成微热管的步骤还包括:在形成多孔介质层后,去除多孔介质层中多余的部分,包括去除硅通孔开口的封闭侧的多孔介质层和半导体衬底的开口侧表面上的多孔介质层。
进一步地,去除多孔介质层中多余的部分包括:使位于硅通孔开口的开口侧的多孔介质层平滑过渡至半导体衬底的开口侧表面上的第二隔离层。
进一步地,形成微热管的步骤还包括:在去除多孔介质层中多余的部分后,在真空条件下,在第一导电层围成的腔体内填充气态的热管工作介质。
进一步地,形成微热管的步骤还包括:在填充热管工作介质后,密封热管工作介质:在真空条件下,在半导体衬底的开口侧表面上形成第二导电层以将热管工作介质密封入由第一导电层和第二导电层共同围成的内腔,其中第二导电层上形成朝向内腔的凸起部分,凸起部分与多孔介质层密封连接。
进一步地,形成微热管的步骤还包括:在密封热管工作介质后,去除半导体衬底的开口侧表面上的各层材料直至露出所述开口侧表面,同时保留凸起部分,并形成连接第一导电层和凸起部分的第三导电层,第一导电层、凸起部分和第三导电层共同形成导电壳体。
进一步地,所述方法还包括:在硅通孔开口内形成具有微热管的散热硅通孔结构后,减薄半导体衬底的封闭侧表面以露出导电壳体。
根据本申请提供的芯片,由于包括具有微热管的散热硅通孔结构,而微热管与金属相比具有更强的散热能力,从而具有该散热硅通孔结构的芯片散热能力较现有的具有常规的金属填塞的硅通孔的芯片而言散热能力得到改善和提高。采用了以上芯片的集成电路和微电子机械系统同样可以改善散热效果。
附图说明
构成本申请的一部分的附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1是现有技术的三维芯片的剖视结构示意图;
图2是本申请优选实施例所提供的三维芯片的剖视结构示意图;
图3是本申请优选实施例所提供的三维芯片中各二维芯片的散热硅通孔结构的剖视结构示意图;
图4A至图4I是根据本申请所提供的在三维芯片中的二维芯片上形成散热硅通孔结构的方法在实施各步骤后所形成的半导体器件剖视结构示意图。
具体实施方式
下面将参考附图并结合实施例来详细说明本申请。需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。
本申请提供一种芯片,该芯片包括半导体衬底和设置在半导体衬底内的散热硅通孔结构,其中,散热硅通孔结构具有微热管。该微热管包括导电壳体和热管工作介质。其中导电壳体围成封闭的内腔,热管工作介质密封地设置于该内腔内部。本申请还提供一种包括具有前述芯片的集成电路以及微电子机械系统。
由于本申请的芯片包括具有微热管的散热硅通孔结构,而微热管与金属相比具有更强的散热能力,从而具有该散热硅通孔结构的芯片散热能力较现有的具有常规的金属填塞的硅通孔的芯片而言散热能力得到改善和提高。采用了以上芯片的集成电路和微电子机械系统同样可以改善散热效果。
图2是本申请一实施例所提供的三维芯片的剖视结构示意图。图3是本申请实施例所提供的三维芯片中散热硅通孔结构100的剖视结构示意图。以下将结合图2和图3说明本申请实施例的三维芯片的结构。该三维芯片包括具有散热硅通孔结构100的二维芯片。
如图2所示,本实施例的三维芯片包括第一二维芯片10、第二二维芯片20和散热片30。第二二维芯片20叠置于第一二维芯片10上方。第一二维芯片10的半导体衬底内包括第一器件层11、硅通孔12以及散热硅通孔结构100。第二二维芯片20的半导体衬底内包括第二器件层21和散热硅通孔结构100。
在本实施例中,第一二维芯片10内的散热硅通孔结构100与第二二维芯片20内的散热硅通孔结构100一一对应的设置,优选地同轴设置。第一二维芯片10和第二二维芯片20之间通过多个微焊点40连接。其中,与第一二维芯片10的每个硅通孔12对应设置一个微焊点40。另外,第一二维芯片10与第二二维芯片20的每对对应的散热硅通孔结构100也通过一个微焊点40连接。散热片30与第二二维芯片20相叠且抵接地设置,其中,散热片30与第二二维芯片20中的散热硅通孔结构100接触(与散热硅通孔结构100的导电壳体103接触),从而更利与三维芯片内部的热量散发。
需要说明的是,以上实施例的三维芯片仅是本申请的一个示意性实施例,而不构成对本申请的芯片的限制,只要是包含了本申请的散热硅通孔结构100的芯片均在本申请的保护范围内,无论是二维芯片、三维芯片还是2.5D芯片。
仅就三维芯片而言,以上实施例也仅以两层二维芯片层叠为例进行说明。在未示出的实施例中,本申请的三维芯片可以包括更多层(例如3层或4层以上)二维芯片。
另外,虽然图2中第一二维芯片10中仅表示出一个硅通孔12和一个散热硅通孔结构100,第二二维芯片中仅表示出一个散热硅通孔结构100,但是应当理解,各二维芯片中硅通孔和散热硅通孔结构100的数量在图2中仅是示意性的,在实际使用中可以根据设计需要设定。
例如,每个二维芯片都可以包括多个(两个以上)硅通孔和/或多个散热硅通孔结构100。
再例如,还可以是其中一个二维芯片包括本申请的散热硅通孔结构100而其它的芯片不包括任何的硅通孔和/或散热硅通孔结构100,只要芯片中以前述散热硅通孔结构100替换常规的金属填充的硅通孔,即使只替换一个,该替换后的芯片与替换前的芯片相比其散热情况也将有所改善。具体举例如下,在图1所示的背景技术的基础上,即使仅用本申请的散热硅通孔结构100替换第一二维芯片中的一个硅通孔12而新形成一个三维芯片,其它均不作改变,由于散热硅通孔结构100内具有微热管,散热硅通孔结构100相对于硅通孔12散热效果更优,因此,新形成的三维芯片也可以相对地改善图1所示的三维芯片的散热状况。
在本实施例中,第一二维芯片10内的散热硅通孔结构100与第二二维芯片20内的散热硅通孔结构100对应的同轴设置。这种设置对实现三维芯片的散热效果当然十分有利,但如果要实现大致相同的技术效果,只要使微焊点40与两侧的散热硅通孔结构100的导电壳体103充分接触就可以了,而不必一定同轴设置。而仅就改善散热效果这一基本目标而言,使相邻的二维芯片的散热硅通孔对应设置也不是必须的。
以下将具体说明本实施例的三维芯片中各二维芯片的散热硅通孔结构100。
如图2和图3所示,本实施例中散热硅通孔结构100具有微热管。微热管包括导电壳体103和热管工作介质106。其中导电壳体103围成封闭的内腔。热管工作介质106密封地设置于导电壳体103的内腔内部。
本实施例中,导电壳体103一方面是散热硅通孔结构100作为硅通孔时的导电结构,另一方面是微热管的管壳。以上散热硅通孔结构100巧妙地将硅通孔与热管的功能结合在一起,使该散热硅通孔结构100相对于现有技术中的硅通孔而言具有了较强的散热能力。因而,具有以上散热硅通孔结构100的芯片相对于具有常规的金属填充的硅通孔的芯片而言可以使散热状况得到改善。
其中,导电壳体103可以由任何适于构成硅通孔的导电结构又能密封热管工作介质106的材料构成,例如铜、钨、铝、银等金属材料。在本实施例中,采用了铜作为导电壳体103的材料。
热管工作介质106可以选用与三维芯片工作温度相匹配的工作介质。优选地采用在低压下具有低沸点的液体。例如采用有机溶剂作为热管工作介质。具体地,热管工作介质可以为丙酮、乙醇、甲醇等液体。在本实施例中,以乙醇作为热管工作介质106。
散热硅通孔结构100还包括第一隔离层102,第一隔离层102设置于筒体的外壁和相应的半导体衬底之间。第一隔离层102可以包括绝缘层和/或扩散阻挡层和/或种子层。其中绝缘层、扩散阻挡层、种子层可以根据导电壳体103的材料等实际情况选用。
在本实施例中由于采用铜作为导电壳体103的材料,因此,同时选用了从半导体衬底的硅通孔开口的内壁朝向导电壳体103的外壁依次设置的绝缘层、扩散阻挡层和种子层。绝缘层用于隔离导电壳体103和二维芯片的半导体衬底以防止导电壳体103和衬底导通。绝缘层的材料可以为氧化硅或氮化硅等适当的介电材料。扩散阻挡层用于阻挡铜向半导体衬底的硅或二氧化硅内扩散。扩散阻挡层的材料可以为TaV、TiN、Ta、Ti、TiSiN和WN中的一种或几种。种子层利于形成导电壳体103。
如图2和图3所示,散热硅通孔结构100还包括第二隔离层104,第二隔离层104设置在了导电壳体103的内壁上。第二隔离层104包括依次设置于导电壳体103的内壁上的扩散阻挡层和种子层。扩散阻挡层防止铜扩散入形成后述的多孔介质层105的低介电材料中,第二隔离层104的扩散阻挡层的材料优选地为Ta,TaN,Tungsten,Ti,TiN。种子层使得铜更容易附着在孔的内壁、更容易实现填孔工艺、更不容易脱落的,因而利于内腔的封闭。
本实施例中,微热管结构还包括多孔介质层105,多孔介质层105附着于导电壳体103的第二隔离层104上。多孔介质层105的材料优选地为低K或超低K多孔介质材料,例如可以为多孔有机硅玻璃(多孔OSG)或多孔SiCOH等。多孔介质层105在微热管中可以起到毛细芯的作用。当微热管的一端受热时,多孔介质层105中的液体蒸发汽化,蒸汽在微小的压差下流向另一端放出热量凝结成液体,液体再沿多孔介质层105靠毛细力的作用流回蒸发段,如此循环不已,热量可以由微热管的一端传递至另一端。
虽然在本实施例中,包括了第二隔离层104,多孔介质层105设置在第二隔离层104上,但需要说明的是,第二隔离层104和多孔介质层105都不是必须的。例如,可以不设置第二隔离层104而将多孔介质层105直接设置在导电壳体103的内壁上。再例如,还可以仅设置第二隔离层104而不设置多孔介质层105,或者第二隔离层104和多孔介质层105均不设置,而将微热管设置成热虹吸管(重力热管)的形式。当然,相对于有多孔介质层的散热硅通孔结构而言,不设置多孔介质层的情况下要考虑设置散热硅通孔结构的芯片在工作状态下的放置方向。
如图2和图3所示,导电壳体103包括筒体、分别设置于筒体两端的盖体和筒底。盖体和筒底围成导电壳体103的封闭的内腔。筒体为柱状筒体或锥台状筒体。优选地,盖体朝向筒体内部的一侧具有凸出部分,其中,盖体和筒体之间的密封通过该凸出部分实现。如此设置有利于盖体与筒体之间的良好密封。
本申请的具有散热硅通孔的芯片可以应用于集成电路(Integrated Circuit,IC)和微机电系统(Micro-Electro Mechanical System,MEMS)中。
本申请还提供一种形成芯片的方法,包括:在半导体衬底形成的硅通孔开口,以及在硅通孔开口内形成具有微热管的散热硅通孔结构。
图4A至图4I是根本本申请提供的在三维芯片中的二维芯片上形成散热硅通孔结构的方法在实施各步骤后半导体器件的剖视结构示意图。以下结合图4A至4I描述以上实施例的三维芯片中散热硅通孔结构的具体形成过程和方法。该方法包括:
首先,在半导体衬底101上形成硅通孔开口,该硅通孔开口具有开口侧和封闭侧。相应的半导体衬底101具有开口侧表面和封闭侧表面。形成硅通孔开口的工艺可以是干刻蚀工艺或激光烧蚀工艺等现有技术中的可行工艺。
然后,在硅通孔开口的内壁上及半导体衬底101的开口侧表面上形成第一隔离层102。本实施例中,第一隔离层102包括绝缘层、扩散阻挡层和种子层。绝缘层、扩散阻挡层可以通过化学气相沉积(Chemical Vapor Deposition,CVD)、原子层沉积(Atomic layer deposition,ALD)或物理气相沉积(Physical Vapor Deposition,PVD)等现有技术中的可行工艺形成。种子层可以采用物理气相沉积的方法形成。
接着,在第一隔离层102上形成第一导电层103A。本实施例中形成第一导电层103A的方法为化学电镀方法或CVD沉积法等。该步骤是形成导电壳体103的子步骤,在该步骤中,导电壳体103的筒体和筒底在硅通孔开口内部形成。
随后,在第一导电层103A上形成第二隔离层104。形成第一隔离层102的相应工艺均可用于形成第二隔离层104。第一导电层103A上形成第二隔离层104后的中间产品如图4A所示。
然后,在导电层103A上形成多孔介质层105。可通过化学气相沉积的工艺形成。第一导电层103A上形成多孔介质层105后的中间产品如图4B所示。
在形成多孔介质层105后,继续去除多孔介质层105中多余的部分。包括去除硅通孔开口的封闭侧的部分和半导体衬底101的开口侧表面的部分。去除方法可以是干法刻蚀工艺。该步骤完成后,仅在筒体的侧壁上保留多孔介质层105。在该步骤中优选地使位于硅通孔开口的开口侧的多孔介质层105平滑过渡至半导体衬底101的开口侧表面上的第二隔离层104。去除多孔介质层105中多余后的中间产品如图4C所示。
随后,在第一导电层103A围成的(也即导电壳体103的筒体和筒底围成的)腔体内填充热管工作介质106。本实施例中将图4C所示的中间产品倒置于真空环境下的气态热管工作介质中,使该腔体内填充热管工作介质106。图4D中示出了填充热管工作介质106的过程。
填充了热管工作介质106后,封闭由第一导电层103A围成的腔体。本实施例中是通过化学电镀法(ECP)在半导体衬底101的开口侧表面上形成第二导电层103B,以封闭由导电壳体103的筒体和筒底围成的腔体,在此过程中应注意避免使热管工作介质106变为冷凝液。该过程中,因为硅通孔的开口侧只有孔壁边缘有第二隔离层104的连接层,因此该侧只有在具有连接层的部分会电镀上铜,所以硅通孔的开口侧是从径向外侧逐渐向径向内侧生长闭合的。同时在ECP进行中,因温度升高,已进入微热管的低压气体膨胀,因此可以阻止铜进一步朝向腔体内变厚,最终形成图4E所示结构,在硅通孔开口的开口处第二导电层103B上形成朝向腔体内的凸起部分,且该凸起部分密封地附着于该开口处的多孔介质层105上,因此在该步聚中导电壳体103的封闭的内腔已经形成,并在该封闭的内腔中密封了需要数量的热管工作介质106。该ECP过程需要在真空环境中进行,以获得微热管需要的热管工作介质106的运行压力。封闭由第一导电层103A围成的腔体后的中间产品如图4E所示。
完成封闭后,需要进行冷却和净化处理。将图4E所示的产品进行冷却和净化处理,以使该产品的温度和清洁程度适于下一加工步骤。此时,在封闭内腔的底部和多孔介质层105中留存有液态的热管工作介质106。冷却和净化处理后的中间产品如图4F所示。
随后,去除半导体衬底101的开口侧表面上的第二导电层103B、第二隔离层104、第一导电层103A、第一隔离层102。该过程可通过化学机械研磨的方法进行。研磨后导电壳体103的筒体的远离筒底的端部形成,以及盖体的朝向内侧的凸起部分(即第二导电层103B的伸入筒体内的凸起部分)保留。该步聚完成后的中间产品如图4G所示。
完成上述步骤后,接下来就要形成完整的导电壳体103了。通过第三导体层103C连接筒体(筒体和筒底为第一导体层103A的保留部分)和凸起部分(为第二导体层103B的保留部分)从而形成完整的导电壳体103。其中,第三导体层103C和凸起部分形成导电壳体103的盖体。可以通过化学电镀方法形成第三导体层103C。形成完整的导电壳体103后的中间产品如图4H所示。
最后,减薄半导体衬底101,露出导电壳体103的筒底。通过化学机械研磨的方式对半导体衬底101的封闭侧表面进行减薄处理,直至露出导电壳体103的筒底,散热硅通孔结构100的制作完成。该步骤完成后形成的产品如图4I所示。
从以上的描述中可以看出,本申请上述的实施例实现了如下技术效果:
由于本申请的芯片包括具有微热管的散热硅通孔结构,而微热管与金属相比具有更强的散热能力,从而具有该散热硅通孔结构的芯片散热能力较现有的具有常规的金属填塞的硅通孔的芯片而言散热能力得到改善和提高。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (32)
1.一种芯片,包括半导体衬底,所述半导体衬底包括硅通孔开口,其特征在于,所述芯片还包括设置在所述硅通孔开口内的散热硅通孔结构,其中,所述散热硅通孔结构具有微热管。
2.根据权利要求1所述的芯片,其特征在于,所述微热管包括:
导电壳体,所述导电壳体围成封闭的内腔;
热管工作介质,密封地设置于所述内腔的内部。
3.根据权利要求2所述的芯片,其特征在于,所述散热硅通孔结构还包括第一隔离层,所述第一隔离层设置于所述半导体衬底的硅通孔开口的内壁与所述导电壳体的外壁之间。
4.根据权利要求3所述的芯片,其特征在于,所述第一隔离层包括绝缘层和/或扩散阻挡层和/或种子层。
5.根据权利要求2所述的芯片,其特征在于,所述散热硅通孔结构包括第二隔离层,所述第二隔离层设置于所述导电壳体的内壁上。
6.根据权利要求5所述的芯片,其特征在于,所述第二隔离层包括依次设置于所述导电壳体的内壁上的扩散阻挡层和种子层。
7.根据权利要求6所述的芯片,其特征在于,所述微热管还包括多孔介质层,所述多孔介质层附着于所述第二隔离层上。
8.根据权利要求2所述的芯片,其特征在于,所述微热管还包括多孔介质层,所述多孔介质层附着于所述导电壳体的内壁上。
9.根据权利要求2所述的芯片,其特征在于,所述导电壳体包括筒体、分别设置于所述筒体两端的盖体和筒底,所述筒体、所述盖体和所述筒底围成所述封闭的内腔。
10.根据权利要求9所述的芯片,其特征在于,所述盖体朝向所述筒体内部的一侧具有凸出部分,通过所述凸出部分实现所述筒体和所述盖体之间的密封。
11.根据权利要求9所述的芯片,其特征在于,所述筒体为柱状筒体或锥台状筒体。
12.根据权利要求1至11中任一项所述的芯片,其特征在于,所述芯片为二维芯片。
13.根据权利要求1至11中任一项所述的芯片,其特征在于,所述芯片为2.5维芯片或三维芯片。
14.一种三维芯片,包括相互叠置的两个以上二维芯片,其特征在于,所述两个以上二维芯片中至少一个二维芯片为根据权利要求12所述的二维芯片。
15.根据权利要求14所述的三维芯片,其特征在于,所述两个以上二维芯片包括第一二维芯片和与所述第一二维芯片相邻地设置的第二二维芯片,其中,所述第一二维芯片和所述第二二维芯片均为根据权利要求12所述的二维芯片。
16.根据权利要求15所述的三维芯片,其特征在于,所述第一二维芯片和所述第二二维芯片通过至少一个微焊点连接,所述第一二维芯片和所述第二二维芯片中的每个所述散热硅通孔结构均与一个所述微焊点对应连接。
17.根据权利要求16所述的三维芯片,其特征在于,所述第一二维芯片和所述第二二维芯片中的散热硅通孔结构一一对应地设置,且所述第一二维芯片和所述第二二维芯片的对应的散热硅通孔结构通过同一个所述微焊点连接。
18.根据权利要求14所述的三维芯片,其特征在于,所述三维芯片还包括散热片,所述散热片与所述两个以上二维芯片中最外侧的二维芯片相叠且抵接地设置。
19.根据权利要求15至17中任一项所述的三维芯片,其特征在于,所述三维芯片还包括散热片,所述散热片与所述两个以上二维芯片中最外侧的二维芯片相叠且抵接地设置,其中,所述散热片与相抵接的所述二维芯片中的散热硅通孔结构接触。
20.一种集成电路,包括芯片,其特征在于,所述芯片为根据权利要求1至13中任一项所述的芯片,或者所述芯片为根据权利要求14至19中任一项所述的三维芯片。
21.一种微电子机械系统,包括芯片,其特征在于,所述芯片为根据权利要求1至13中任一项所述的芯片,或者所述芯片为根据权利要求14至19中任一项所述的三维芯片。
22.一种形成芯片的方法,其特征在于,包括:
在半导体衬底上形成硅通孔开口;
在所述硅通孔开口内形成具有微热管的散热硅通孔结构。
23.根据权利要求22所述的方法,其特征在于,在所述硅通孔开口内形成具有微热管的散热硅通孔结构的步骤包括:形成微热管,包括形成具有封闭的内腔的导电壳体并在所述导电壳体的所述内腔内密封热管工作介质。
24.根据权利要求23所述的方法,其特征在于,在所述半导体衬底上形成的所述硅通孔开口具有开口侧和封闭侧,所述半导体衬底的与所述开口侧对应的表面为开口侧表面,与所述封闭侧对应的表面为封闭侧表面;形成微热管的步骤包括:在所述硅通孔开口的内壁上以及在所述半导体衬底的开口侧表面上形成第一隔离层。
25.根据权利要求24所述的方法,其特征在于,形成第一隔离层的步骤包括:在所述硅通孔开口的内壁上以及在所述半导体衬底的开口侧表面上形成绝缘层和/或扩散阻挡层和/或种子层。
26.根据权利要求24所述的方法,其特征在于,形成微热管的步骤还包括:在所述第一隔离层上依次形成第一导电层、第二隔离层和多孔介质层。
27.根据权利要求26所述的方法,其特征在于,形成微热管的步骤还包括:在形成所述多孔介质层后,去除多孔介质层中多余的部分,包括去除所述硅通孔开口的封闭侧的多孔介质层和半导体衬底的开口侧表面上的多孔介质层。
28.根据权利要求27所述的方法,其特征在于,去除多孔介质层中多余的部分包括:使位于硅通孔开口的开口侧的多孔介质层平滑过渡至半导体衬底的开口侧表面上的所述第二隔离层。
29.根据权利要求28所述的方法,其特征在于,形成微热管的步骤还包括:在去除多孔介质层中多余的部分后,在真空条件下,在所述第一导电层围成的腔体内填充气态的所述热管工作介质。
30.根据权利要求29所述的方法,其特征在于,形成微热管的步骤还包括:在填充所述热管工作介质后,密封所述热管工作介质:在真空条件下,在所述半导体衬底的开口侧表面上形成第二导电层以将所述热管工作介质密封入由所述第一导电层和所述第二导电层共同围成的所述内腔,其中所述第二导电层上形成朝向所述内腔的凸起部分,所述凸起部分与所述多孔介质层密封连接。
31.根据权利要求30所述的方法,其特征在于,形成微热管的步骤还包括:在密封所述热管工作介质后,去除半导体衬底的开口侧表面上的各层材料直至露出所述开口侧表面,同时保留所述凸起部分,并形成连接所述第一导电层和所述凸起部分的第三导电层,所述第一导电层、所述凸起部分和所述第三导电层共同形成所述导电壳体。
32.根据权利要求31所述的方法,其特征在于,所述方法还包括:在所述硅通孔开口内形成具有微热管的散热硅通孔结构后,减薄所述半导体衬底的封闭侧表面以露出所述导电壳体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310706302.6A CN104733406B (zh) | 2013-12-19 | 2013-12-19 | 芯片、集成电路和微电子机械系统以及形成芯片的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310706302.6A CN104733406B (zh) | 2013-12-19 | 2013-12-19 | 芯片、集成电路和微电子机械系统以及形成芯片的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104733406A true CN104733406A (zh) | 2015-06-24 |
CN104733406B CN104733406B (zh) | 2017-11-14 |
Family
ID=53457178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310706302.6A Active CN104733406B (zh) | 2013-12-19 | 2013-12-19 | 芯片、集成电路和微电子机械系统以及形成芯片的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104733406B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111508913A (zh) * | 2020-05-06 | 2020-08-07 | 贵州大学 | 一种基于硅通孔的大功率芯片背面散热方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102024782A (zh) * | 2010-10-12 | 2011-04-20 | 北京大学 | 三维垂直互联结构及其制作方法 |
US20120001348A1 (en) * | 2006-10-30 | 2012-01-05 | Samsung Electronics Co., Ltd. | Wafer stacked package waving bertical heat emission path and method of fabricating the same |
CN102420210A (zh) * | 2010-09-28 | 2012-04-18 | 台湾积体电路制造股份有限公司 | 具有硅通孔(tsv)的器件及其形成方法 |
-
2013
- 2013-12-19 CN CN201310706302.6A patent/CN104733406B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20120001348A1 (en) * | 2006-10-30 | 2012-01-05 | Samsung Electronics Co., Ltd. | Wafer stacked package waving bertical heat emission path and method of fabricating the same |
CN102420210A (zh) * | 2010-09-28 | 2012-04-18 | 台湾积体电路制造股份有限公司 | 具有硅通孔(tsv)的器件及其形成方法 |
CN102024782A (zh) * | 2010-10-12 | 2011-04-20 | 北京大学 | 三维垂直互联结构及其制作方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111508913A (zh) * | 2020-05-06 | 2020-08-07 | 贵州大学 | 一种基于硅通孔的大功率芯片背面散热方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104733406B (zh) | 2017-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6743149B2 (ja) | 導電性バリアのダイレクトハイブリッドボンディング | |
CN102446830B (zh) | 形成低成本的tsv | |
US8169059B2 (en) | On-chip RF shields with through substrate conductors | |
US8987137B2 (en) | Method of fabrication of through-substrate vias | |
US8592310B2 (en) | Methods of manufacturing a semiconductor device | |
JP4598863B2 (ja) | 犠牲相互接続部を用いたオンチップ相互接続スタック冷却 | |
US7358201B2 (en) | Methods of forming channels on an integrated circuit die and die cooling systems including such channels | |
US8519515B2 (en) | TSV structure and method for forming the same | |
TWI463584B (zh) | 將淺溝槽隔離及穿透基板之通孔整合至積體電路設計中 | |
TWI497660B (zh) | 具有穿透基板互連之半導體構造,以及形成穿透基板互連之方法 | |
JP2017517888A (ja) | 冗長電気コネクタを有する相互接続構造と、それに関連するシステムおよび方法 | |
JP2010157741A (ja) | スカロップ状側壁を有するシリコン貫通ビア | |
WO2011119192A1 (en) | Backside dummy plugs for 3d integration | |
JP2015536563A (ja) | 犠牲プラグを用いた基板貫通ビアの形成に係るデバイス、システム、および方法 | |
TW201340282A (zh) | 矽通孔結構及其製造方法 | |
KR20230021717A (ko) | 반도체 장치 및 반도체 장치를 포함하는 전자 디바이스 | |
CN104733371B (zh) | 硅通孔形成方法及半导体器件的对准结构 | |
US8822336B2 (en) | Through-silicon via forming method | |
US9012324B2 (en) | Through silicon via process | |
TWI534876B (zh) | 半導體結構製造方法 | |
CN104733406A (zh) | 芯片、集成电路和微电子机械系统以及形成芯片的方法 | |
US9524924B2 (en) | Dielectric cover for a through silicon via | |
KR102307847B1 (ko) | 반도체 장치 및 제조 방법 | |
CN105336672A (zh) | 半导体结构及其形成方法 | |
RU2584575C1 (ru) | Интерпозер и способ его изготовления |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |