TW201340282A - 矽通孔結構及其製造方法 - Google Patents

Abstract

本發明提供一種矽通孔結構，包括基板、隔離層、導電層以及介電層。基板中具有貫穿孔。隔離層配置於貫穿孔的兩側壁上。導電層配置於貫穿孔中並覆蓋隔離層，且導電層包括第一部分以及第二部分，其中第一部分填滿貫穿孔的一部分，而第二部分位於貫穿孔的另一部分的側壁上，而使得導電層具有凹部。介電層配置於凹部中並填滿凹部。

Description

矽通孔結構及其製造方法

本發明是有關於一種矽通孔結構及其製造方法，且特別是有關於一種應用於三維積體電路(3D IC)技術的矽通孔結構及其製造方法。

隨著科技的進步，現今消費者更加重視可攜式電子產品的尺寸、整合度及效能等特性，此亦提升了半導體微型化及製程低成本化的需求。近年來所發展的三維積體電路技術可利用接合或構裝等技術將半導體晶片垂直堆疊，並利用矽通孔(through silicon via，TSV)來連接各層晶片。矽通孔可提供在晶片堆疊結構中的垂直導通路徑，並具有增加晶片堆疊密度、提昇產品效能、降低耗能等優點。因此，利用三維積體電路技術可在小體積的產品內實現更高的整合度以及效能。

習知的矽通孔結構為以金屬或其他導電材料充填的實心結構。然而，以實心方式進行矽通孔充填的材料成本較高，且由於基板與填孔材料之間熱膨脹係數(coefficient of the thermal expansion，CTE)的差異，在後續製程中因溫度變化而導致的熱脹冷縮現象會使得填孔材料與基板之間會產生應力，從而對矽通孔周邊的元件性能造成不利影響。因此，需要進一步研發可減低上述應力影響以及降低材料成本的矽通孔結構。

有鑑於此，本發明提供一種矽通孔結構及其製造方法，可以減低填孔材料與基板之間所產生的應力，進而避免矽通孔周邊的元件效能受到不利影響，且亦可降低材料成本。

本發明提出一種矽通孔結構，包括基板、隔離層、導電層以及介電層。基板中具有貫穿孔。隔離層配置於貫穿孔的兩側壁上。導電層配置於貫穿孔中並覆蓋隔離層，且導電層包括第一部分以及第二部分，其中第一部分填滿貫穿孔的一部分，而第二部分位於貫穿孔的另一部分的側壁上，使得導電層具有凹部。介電層配置於凹部中並填滿凹部。

依照本發明之一實施例，在上述之矽通孔結構中，更包括晶種層，配置於隔離層與導電層之間。

依照本發明之一實施例，在上述之矽通孔結構中，第一部分的高度例如是貫穿孔深度的15%~50%。

依照本發明之一實施例，在上述之矽通孔結構中，位於各側壁上的第二部分的厚度例如是貫穿孔寬度的5%~10%。

依照本發明之一實施例，在上述之矽通孔結構中，貫穿孔深度例如是10 μm~100 μm。

依照本發明之一實施例，在上述之矽通孔結構中，貫穿孔寬度例如是5 μm~50 μm。

依照本發明之一實施例，在上述之矽通孔結構中，第一部分的高度例如是5 μm~25 μm。

依照本發明之一實施例，在上述之矽通孔結構中，位於各側壁上的第二部分的厚度例如是1 μm~2 μm。

依照本發明之一實施例，在上述之矽通孔結構中，導電層的材料例如是銅、多晶矽或鎢。

依照本發明之一實施例，在上述之矽通孔結構中，介電層的材料例如是多孔性介電材料。

依照本發明之一實施例，在上述之矽通孔結構中，多孔性介電材料例如是聚合物或多孔性二氧化矽。

本發明又提供一種矽通孔結構的製造方法，包括下述步驟。首先，提供基板，基板包括第一面與第二面，在基板的第一面中已形成有開口。接著，於基板上共形地形成隔離層。然後，於隔離層上形成導電層，且位於開口中的導電層具有凹部。接下來，形成填滿凹部的介電層。之後，移除位於開口以外的介電層、導電層與隔離層。再者，從基板的第二面移除部份基板與部份隔離層，直到暴露出導電層，以使開口成為貫穿孔，且位於貫穿孔中的導電層包括第一部分以及第二部分，其中第一部分填滿貫穿孔的一部分，而第二部分位於貫穿孔的另一部分的兩側壁上。

依照本發明之一實施例，在上述之矽通孔結構的製造方法中，更包括在形成導電層之前，於隔離層上共形地形成晶種層。

依照本發明之一實施例，在上述之矽通孔結構的製造方法中，位於開口以外的介電層、導電層與隔離層的移除方法例如是化學機械研磨法。

依照本發明之一實施例，在上述之矽通孔結構的製造方法中，從基板的第二面移除部份基板與部份隔離層的方法例如是化學機械研磨法。

依照本發明之一實施例，在上述之矽通孔結構的製造方法中，第一部分的高度例如是貫穿孔深度的15%~50%。

依照本發明之一實施例，在上述之矽通孔結構的製造方法中，位於各側壁上的第二部分的厚度例如是貫穿孔寬度的5%~10%。

依照本發明之一實施例，在上述之矽通孔結構的製造方法中，導電層的材料例如是銅、多晶矽或鎢。

依照本發明之一實施例，在上述之矽通孔結構的製造方法中，介電層的材料例如是多孔性介電材料。

依照本發明之一實施例，在上述之矽通孔結構的製造方法中，多孔性介電材料例如是聚合物或多孔性二氧化矽。

基於上述，於本發明所提出之矽通孔結構中，由於介電層配置於導電層的凹部中並填滿凹部，所以能降低填孔材料與基板之間所產生的應力，進而可避免應力對矽通孔周邊的元件造成不利影響，因此能有效地提升元件效能。此外，本發明所提出之矽通孔結構的製造方法可輕易地與現行製程整合，且能降低矽通孔結構的製造成本。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

下文中參照所附圖式來更充分地描述本發明實施例。然而，本發明可以多種不同的形式來實踐，並不限於文中所述之實施例。以下實施例中所提到的方向用語，例如「上」等，僅是參考附加圖式的方向，因此使用的方向用語是用來詳細說明，而非用來限制本發明。應理解，當說明一個層或構件是在另一層或構件之「上(on)」時，其可以直接在另一層或構件之上，或者亦可存在中間層或構件。此外，在圖式中為明確起見，可能將各層的尺寸以及相對尺寸作誇張的描繪。

圖1A~圖1E為製造根據本發明之一實施例的矽通孔結構之製造流程剖面圖。

首先，請參照圖1A，提供基板100，基板100包括第一面100a與第二面100b，且在基板100的第一面100a中已形成有開口102。於基板100上共形地形成隔離層110。基板100例如是矽基板，而隔離層110的材料例如是二氧化矽，但本發明不限於此。隔離層110的形成方法例如是化學氣相沈積法(CVD)。

其後，請參照圖1B，可選擇性地於隔離層110上共形地形成晶種層120。晶種層120的形成方法例如是以物理氣相沈積法(PVD)或CVD來沉積Ta、TaN或TiN的方法，但本發明不限於此。

應注意，實際上是否形成晶種層120以及使用何種材料作為晶種層120的材料將取決於後述導電層130所使用的材料。舉例而言，若使用銅作為填充矽通孔的導電層130的材料，則應選用銅作為晶種層120的材料，以利於後續製程的進行。

接下來，請參照圖1C，於晶種層120上形成導電層130，且位於開口102中的導電層130具有凹部104。導電層130的材料例如可為銅、多晶矽或鎢。導電層130的形成方法例如是電化學電鍍法(ECP)、PVD或CVD，但本發明不限於此。

然後，於導電層130上形成介電層(或稱填充層(stuffing layer))140，且介電層140填滿凹部104。介電層(填充層)140的材料例如是聚合物或多孔性介電材料，用以支持結構。舉例而言，可使用聚合物(如聚苯并噁唑(poly-phenylene benzobisoxazole，PBO))或多孔性二氧化矽(SiO₂)作為介電層140的材料。具體而言，當使用多孔性二氧化矽作為介電層140的材料時，介電層140的形成方法例如是旋塗式玻璃(spin on glass，SOG)法。當使用聚合物作為介電層140的材料時，介電層140的形成方法例如是CVD，但本發明不限於此。

然後，請參照圖1D，移除位於開口102以外的介電層140、導電層130、晶種層120與隔離層110。上述位於開口102以外的介電層140、導電層130、晶種層120與隔離層110的移除方法例如是化學機械研磨法(CMP)。

接下來，請參照圖1E，從基板100的第二面100b移除部份基板100、部分晶種層120與部份隔離層110，直到暴露出導電層130，以使開口102成為貫穿孔106。從基板100的第二面100b移除部份基板100、部分晶種層120與部份隔離層110的方法例如是CMP，但本發明不限於此。

此時，位於貫穿孔106中的導電層130包括第一部分130a以及第二部分130b，其中第一部分130a填滿貫穿孔106的一部分，而第二部分130b位於貫穿孔106的另一部分的側壁106a及側壁106b上。

第一部分130a的高度H2例如是貫穿孔106的深度H1的15%~50%。位於各側壁106a及側壁106b上的第二部分130b的厚度W2例如是貫穿孔106的寬度W1的5%~10%。更具體而言，貫穿孔106的深度H1例如是10 μm~100 μm，而貫穿孔106的寬度W1例如是5 μm~50 μm。此外，第一部分130a的高度H2例如是5 μm~25 μm，且位於各側壁106a及側壁106b上的第二部分130b的厚度W2例如是1 μm~2 μm。

由上述實施例可知，矽通孔結構的製造方法可與現行製程輕易地整合。此外，由於在此製造方法中，用以形成矽通孔的導電層130僅填滿部分貫穿孔106，所以可大幅地降低用以形成矽通孔的導電層130的材料量，進而能降低矽通孔結構的製造成本。

以下，將藉由圖1E來說明上述實施例所提出之矽通孔結構。

請再次參照圖1E，本實施例的矽通孔結構包括基板100、隔離層110、晶種層120、導電層130以及介電層140。基板100中具有貫穿孔106。隔離層110配置於貫穿孔106的側壁106a及側壁106b上。導電層130配置於貫穿孔106中並覆蓋隔離層110，且導電層130包括第一部分130a以及第二部分130b，其中第一部分130a填滿貫穿孔106的一部分，而第二部分130b位於貫穿孔106的另一部分的側壁106a上及側壁106b上，使得導電層130具有凹部104。介電層140配置於凹部104中並填滿凹部104。矽通孔結構更可選擇性地包括晶種層120。晶種層120配置於隔離層110與導電層130之間。此外，矽通孔結構中各構件的材料、尺寸、配置方式及功效已於前文的實施例中進行詳盡地描述，故於此不再贅述。

由上述實施例可知，介電層140配置於導電層130的凹部104中並填滿凹部104，藉此能降低矽通孔結構與基板100之間所產生的應力，進而可避免應力對矽通孔周邊的元件造成不利影響，因此能有效地提升元件效能。

圖1F~圖1I為應用根據本發明之一實施例的矽通孔結構製造導電結構的製造流程剖面圖。於此實施例中，藉由下述的數個製程來製造導電結構。應注意的是，此些製程是在已完成如圖1D所示移除了位於開口102外的介電層140、導電層130、晶種層120以及隔離層110之後所進行。

請參照圖1F，可於本發明的矽通孔結構上形成阻隔層(blok layer)150。阻隔層150的材料例如是SiC、SiN或由SiC及SiN兩者所構成的複合層，而阻隔層150的形成方法例如是CVD，但不限於此。

然後，在阻隔層150上形成介電層160。介電層160的材料例如是氧化矽，而介電層160的形成方法例如是PECVD，但本發明並不限於此。之後，藉由金屬光蝕刻製程(metal photo etching process)(例如是電漿蝕刻)以形成暴露出導電層130的開口152。

接下來，請參照圖1G，進行第二金屬光蝕刻製程，以形成多個溝槽154。此第二金屬光蝕刻製程可與上述金屬光蝕刻製程相同，但並不限於此。此外，所屬領域中具有通常知識者可依據需求而自由設計溝槽154的圖案。

之後，請參照圖1H，在介電層160中形成金屬線路層170，金屬線路層170包括可導通至貫穿孔106的導體部170a及導體部170b，以及可導通至導電結構中其它部份的導體部170c及導體部170d。金屬線路層170的材料例如是銅或多晶矽。在使用銅作為金屬線路層170的材料時，例如可以電鍍方式形成金屬線路層170；在使用多晶矽作為金屬線路層170的材料時，例如可透過CVD來形成金屬線路層170。

接下來，請參照圖1I，對金屬線路層170及介電層160進行CMP製程，移除一部份的金屬線路層170及介電層160直至暴露出導電層130，從而完成利用本發明的的矽通孔結構之導電結構。

如上所述，本發明的矽通孔結構可實際應用於積體電路元件，藉此提供在晶片堆疊結構中的垂直導通路徑。

綜上所述，上述實施例至少具有下列優點：

1.上述實施例之矽通孔結構周邊的元件可具有較佳的效能。

2.上述實施例之矽通孔結構的製造方法可輕易地與現行製程整合，且能降低矽通孔結構的製造成本。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．基板

100a．．．第一面

100b．．．第二面

102．．．開口

104．．．凹部

106．．．貫穿孔

106a、106b．．．側壁

110．．．隔離層

120．．．晶種層

130．．．導電層

130a．．．第一部分

130b．．．第二部分

140．．．介電層

150．．．阻隔層

152．．．開口

154．．．溝槽

160．．．介電層

170．．．金屬線路層

170a、170b、170c、170d．．．導體部

H1．．．深度

H2．．．高度

W1．．．寬度

W2．．．厚度

圖1A~圖1E為製造根據本發明之一實施例的矽通孔結構之製造流程剖面圖。

圖1F~圖1I為應用根據本發明之一實施例的矽通孔結構製造導電結構的製造流程剖面圖。

100．．．基板

100a．．．第一面

100b．．．第二面

104．．．凹部

106．．．貫穿孔

106a、106b．．．側壁

110．．．隔離層

120．．．晶種層

130．．．導電層

130a．．．第一部分

130b．．．第二部分

140．．．介電層

H1．．．深度

H2．．．高度

W1．．．寬度

W2．．．厚度

Claims (20)

1. 一種矽通孔結構，包括：一基板，該基板中具有一貫穿孔；一隔離層，配置於該貫穿孔的兩側壁上；一導電層，配置於該貫穿孔中並覆蓋該隔離層，且該導電層包括一第一部分以及一第二部分，其中該第一部分填滿該貫穿孔的一部分，而該第二部分位於該貫穿孔的另一部分的該些側壁上，而使得該導電層具有一凹部；以及一介電層，配置於該凹部中並填滿該凹部。
2. 如申請專利範圍第1項所述之矽通孔結構，更包括一晶種層，配置於該隔離層與該導電層之間。
3. 如申請專利範圍第1項所述之矽通孔結構，其中該第一部分的高度為該貫穿孔深度的15%~50%。
4. 如申請專利範圍第1項所述之矽通孔結構，其中位於各該側壁上的該第二部分的厚度為該貫穿孔寬度的5%~10%。
5. 如申請專利範圍第1項所述之矽通孔結構，其中該貫穿孔深度為10 μm~100 μm。
6. 如申請專利範圍第1項所述之矽通孔結構，其中該貫穿孔寬度為5 μm~50 μm。
7. 如申請專利範圍第1項所述之矽通孔結構，其中該第一部分的高度為5 μm~25 μm。
8. 如申請專利範圍第1項所述之矽通孔結構，其中位於各該側壁上的該第二部分的厚度為1 μm~2 μm。
9. 如申請專利範圍第1項所述之矽通孔結構，其中該導電層的材料包括銅、多晶矽或鎢。
10. 如申請專利範圍第1項所述之矽通孔結構，其中該介電層的材料包括一多孔性介電材料。
11. 如申請專利範圍第10項所述之矽通孔結構，其中該多孔性介電材料包括聚合物與多孔性二氧化矽。
12. 一種矽通孔結構的製造方法，包括：提供一基板，該基板包括一第一面與一第二面，在該基板的該第一面中已形成有一開口；於該基板上共形地形成一隔離層；於該隔離層上形成一導電層，且位於該開口中的該導電層具有一凹部；形成填滿該凹部的一介電層；移除位於該開口以外的該介電層、該導電層與該隔離層；從該基板的該第二面移除部份該基板與部份該隔離層，直到暴露出該導電層，以使該開口成為一貫穿孔，且位於該貫穿孔中的該導電層包括一第一部分以及一第二部分，其中該第一部分填滿該貫穿孔的一部分，而該第二部分位於該貫穿孔的另一部分的兩側壁上。
13. 如申請專利範圍第12項所述之矽通孔結構的製造方法，更包括在形成該導電層之前，於該隔離層上共形地形成一晶種層。
14. 如申請專利範圍第12項所述之矽通孔結構的製造方法，其中位於該開口以外的該介電層、該導電層與該隔離層的移除方法包括化學機械研磨法。
15. 如申請專利範圍第12項所述之矽通孔結構的製造方法，其中從該基板的該第二面移除部份該基板與部份該隔離層的方法包括化學機械研磨法。
16. 如申請專利範圍第12項所述之矽通孔結構的製造方法，其中該第一部分的高度為該貫穿孔深度的15%~50%。
17. 如申請專利範圍第12項所述之矽通孔結構的製造方法，其中位於各該側壁上的該第二部分的厚度為該貫穿孔寬度的5%~10%。
18. 如申請專利範圍第12項所述之矽通孔結構的製造方法，其中該導電層的材料包括銅、多晶矽或鎢。
19. 如申請專利範圍第12項所述之矽通孔結構的製造方法，其中該介電層的材料包括一多孔性介電材料。
20. 如申請專利範圍第19項所述之矽通孔結構的製造方法，其中該多孔性介電材料包括聚合物與多孔性二氧化矽。