JP6743149B2 - 導電性バリアのダイレクトハイブリッドボンディング - Google Patents

Description

本発明は、ダイレクトボンディングの分野、より具体的には、好ましくは室温又は低温におけるハイブリッドダイレクトボンディング、そしてより具体的には、積層半導体デバイス及び集積回路製造で利用される半導体材料、デバイス、又は回路のボンディング、そして更により具体的には、携帯電話の画像センサ、携帯電話のＲＦフロントエンド、高性能グラフィック製品の３Ｄメモリ、及びサーバ内の３Ｄメモリを含む、消費者用及びビジネス用製品での付加価値部品の製造に関する。

（関連出願の相互参照）
本出願は、特許出願番号第０９／５０５，２８３号、同１０／３５９，６０８号、及び同１１／２０１，３２１号に関連し、これらの出願全体が本明細書に、参照により組み込まれる。

ダイ、チップ、又はウェハーの積層は、低コストでの、より小さいフォームファクタの機能性の増加という継続的なニーズに対する産業上の標準的技法となりつつある。一般的に、積層プロセスの一部として、又は、積層プロセスの後のいずれかに形成される、スタック内の層間での電気的相互接続により、積層を行うことができる。積層プロセスの後に形成される電気的相互接続の例としては、シリコン貫通電極（ＴＳＶ）のエッチングを使用して、スタック内の１つの層から、スタック内の隣接層まで埋め、スタック内の層間で電気的相互接続を行うことがある。積層プロセスの一部として形成される、これらの３次元（３Ｄ）電気的相互接続の例としては、アンダーフィル、ハイブリッドボンディング及びダイレクトハイブリッドボンディングを用いるか又は用いないかのいずれかによる、ソルダーバンプ及び銅ピラーが挙げられる。積層プロセスの一部として３Ｄ電気的相互接続が実現することは、ＴＳＶ（シリコン貫通電極）技術におけるコスト及び除外条件を取り除くことを含むがこれらに限定されない多数の理由のために、有利なことである。ダイレクトボンドインターコネクト（ＤＢＩ（登録商標））とも呼ばれるダイレクトハイブリッドボンディングは、低温で高強度を付与し、サブミクロン寸法での３Ｄ相互接続ピッチスケーリングを可能にする金属及び誘電体表面構成要素にまたがる平面ボンドを含むがこれらに限定されない数多くの理由で、他の積層形態よりも有利である。

ダイレクトハイブリッドボンドに使用する金属及び誘電体表面構成要素は、多種多様な製造技術を用いて形成される多種多様なパターンでの、金属及び誘電体の多種多様な組み合わせで構成することができる。金属の非限定例としては、銅、ニッケル、タングステン、及びアルミニウムが挙げられる。例えば、Ｐ．Ｅｎｑｕｉｓｔ、「Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｄｉｒｅｃｔ Ｂｏｎｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ（ＤＢＩ（商標））Ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ Ｔｈｒｅｅ Ｄｉｍｅｎｓｉｏｎａｌ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ａｐｐｌｉｃａｔｉｏｎｓ」、Ｍａｔｅｒ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．Ｖｏｌ．９７０、２００７、ｐ．１３〜２４；Ｐ．Ｇｕｅｇｕｅｎ，ｅｔ．ａｌ．，「３Ｄ Ｖｅｒｔｉｃａｌ Ｉｎｔｅｒｃｏｎｎｅｃｔｓ ｂｙ Ｃｏｐｐｅｒ Ｄｉｒｅｃｔ Ｂｏｎｄｉｎｇ」、Ｍａｔｅｒ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．Ｖｏｌ．１１１２、２００９、ｐ．８１；Ｐ．Ｅｎｑｕｉｓｔ、「Ｓｃａｌａｂｉｌｉｔｙ ａｎｄ Ｌｏｗ Ｃｏｓｔ ｏｆ Ｏｗｎｅｒｓｈｉｐ Ａｄｖａｎｔａｇｅｓ ｏｆ Ｄｉｒｅｃｔ Ｂｏｎｄ Ｉｎｔｅｒｃｏｎｎｅｃｔ（ＤＢＩ（登録商標））ａｓ Ｄｒｉｖｅｒｓ ｆｏｒ Ｖｏｌｕｍｅ Ｃｏｍｍｅｒｃｉａｌｉｚａｔｉｏｎ ｏｆ ３−Ｄ Ｉｎｔｅｇｒａｔｉｏｎ Ａｒｃｈｉｔｅｃｔｕｒｅｓ ａｎｄ Ａｐｐｌｉｃａｔｉｏｎｓ」、Ｍａｔｅｒ，Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．Ｖｏｌ．１１１２，２００９，ｐ．８１；Ｄｉ Ｃｉｏｃｃｉｏ，ｅｔ．ａｌ．，「Ｖｅｒｔｉｃａｌ ｍｅｔａｌ ｉｎｔｅｒｃｏｎｎｅｃｔ ｔｈａｎｋｓ ｔｏ ｔｕｎｇｓｔｅｎ ｄｉｒｅｃｔ ｂｏｎｄｉｎｇ」，２０１０ Ｐｒｏｃｅｅｄｉｎｇｓ ６０^th ＥＣＴＣ，１３５９〜１３６３；Ｈ．Ｌｉｎ，ｅｔ．ａｌ．，「Ｄｉｒｅｃｔ Ａｌ−Ａｌ ｃｏｎｔａｃｔ ｕｓｉｎｇ ｌｏｔ ｔｅｍｐｅｒａｔｕｒｅ ｗａｆｅｒ ｂｏｎｄｉｎｇ ｆｏｒ ｉｎｔｅｇｒａｔｉｎｇ ＭＥＭＳ ａｎｄ ＣＭＯＳ ｄｅｖｉｃｅｓ」Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｉｎｇ、８５、（２００８）、１０５９〜１０６１を参照のこと。誘電体の非限定例としては、酸化ケイ素、窒化ケイ素、オキシ窒化ケイ素、及び窒化シリコン炭素が挙げられる。例えば、Ｐ．Ｅｎｑｕｉｓｔ，「３Ｄ Ｔｅｃｈｎｏｌｏｇｙ Ｐｌａｔｆｏｒｍ−Ａｄｖａｎｃｅｄ Ｄｉｒｅｃｔ Ｂｏｎｄ Ｔｅｃｈｎｏｌｏｇｙ」、Ｃ．Ｓ．Ｔａｎ，Ｋ．−Ｎ．Ｃｈｅｎ，ａｎｄ Ｓ．Ｊ．Ｋｏｅｓｔｅｒ（Ｅｄｉｔｏｒｓ）、「３Ｄ Ｉｎｔｅｇｒａｔｉｏｎ ｆｏｒ ＶＬＳＩ Ｓｙｓｔｅｍｓ」Ｐａｎ Ｓｔａｎｆｏｒｄ、ＩＳＢＮ ９７８−９８１−４３０３−８１−１、２０１１、及びＪ．Ａ．Ｒｕａｎ，Ｓ．Ｋ．Ａｊｍｅｒａ，Ｃ．Ｊｉｎ，Ａ．Ｊ．Ｒｅｄｄｙ，Ｔ．Ｓ．Ｋｉｍ、「Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｄｅｖｉｃｅ ｈａｖｉｎｇ ｉｍｐｒｏｖｅｄ ａｄｈｅｓｉｏｎ ａｎｄ ｒｅｄｕｃｅｄ ｂｌｉｓｔｅｒｉｎｇ ｂｅｔｗｅｅｎ ｅｔｃｈ ｓｔｏｐ ｌａｙｅｒ ａｎｄ ｄｉｅｌｅｃｔｒｉｃ ｌａｙｅｒ」、米国特許第７７３２３２４（Ｂ２）号を参照のこと。多種多様なパターンの非限定例としては、例えば、ＣＭＯＳのバックエンドオブライン（ＢＥＯＬ）相互接続製造における、ビア及びルーティング層に見られるもの等のビアの配列、又は金属線及びスペースの配列が挙げられる。これらの例において、３Ｄ電気的相互接続は、金属ビアをアラインして金属ビアにボンディング、金属ビアをアラインして金属線にボンディング、又は金属線をアラインして金属線にボンディングすることにより形成されてよい。表面をハイブリッドボンドに好適なものにするための製造技術の非限定例には、必要に応じて好適なトポグラフィー仕様を満たすように調整された、業界の標準的なシングル及びデュアルダマシンプロセスがある。

基本的には２種類のＣＭＯＳ ＢＥＯＬ製造プロセスが存在する。一方は通常、アルミニウム（Ａｌ）ＢＥＯＬと呼ばれ、他方は銅（Ｃｕ）ＢＥＯＬと呼ばれる。Ａｌ ＢＥＯＬプロセスにおいて、好適な導電性バリア層を有するＡｌを通常、ルーティング層として使用し、好適な導電性バリア層を有するタングステン（Ｗ）をビア層として使用し、２つの隣接Ａｌルーティング層を電気的に相互接続する。Ａｌルーティング層は通常、ドライエッチングされ、続いて、誘電体堆積（dielectric deposition）、その後化学機械研磨（ＣＭＰ）により平坦化される。Ｗビアは通常、誘電体堆積、ビアのパターニング及び前のルーティング層へのエッチング、導電性バリア層の物理蒸着及びＷ化学蒸着による埋め込み、並びにＷ及び導電性バリア層のＣＭＰによる、Ｗビア、又はプラグの、誘電体マトリックス内での分離からなるシングルダマシンプロセスを用いて形成される。Ｃｕ ＢＥＯＬプロセスにおいて、好適な導電性バリア層を有するＣｕを通常、ルーティング層及びビア層として使用する。Ｃｕルーティング層及びビア層は通常、誘電体堆積、ビアのパターニング及び部分的に誘電体層を貫通するエッチング、続いて、ビアパターニングと重複するルーティングパターニング、及び同時に継続した、前のルーティング層へのビア（複数可）のエッチング（ここでは、ルーティングが部分的にエッチングしたビアに重複する）、及び、ビアを備えた前のルーティング層に接続するルーティングのための、溝のエッチングからなるデュアルダマシンプロセスにより形成する。代替のデュアルダマシンプロセスは、誘電体堆積、パターニングのルーティング及び前のルーティング層の手前で止められる、誘電体層を通る部分的なエッチング、ビアパターニング及び前のルーティング層へのエッチング（ビアは部分的にエッチングしたルーティング内に存在する）からなり、エッチングは、前のルーティング層へのビアエッチングを完了する。いずれかにより二重にエッチングした表面を次に、例えば、物理蒸着続いて、例えば電気メッキ、又は物理蒸着及び電気メッキによりＣｕフィリングし、最終的に、Ｃｕ及び導電性バリア層をＣＭＰして、誘電体マトリックス内でＣｕルーティングを分離することにより、導電性バリア層で埋める。

上述した業界標準のＷ及びＣｕダマシンプロセスフローのいずれかを使用することにより、例えば上で示したもののような、好適な表面トポグラフィーに通して、ハイブリッドボンディング用の表面を形成することができる。しかし、これらの表面をハイブリッドボンディングのために使用する場合、通常は、例えば、ビア表面のミスアラインメントにより、一方の表面上の金属と、他方の表面上の誘電体との間に不均一なボンド構成成分が存在することとなる。これは、他の場所ではＣｕ又はＷで埋められたビアと、周囲の誘電体との間にある介在導電性バリアなしで、一方のボンド表面からのビア埋め込み材料の、他方のボンド表面からの誘電体との直接接触をもたらす可能性がある。

現在ＣＭＯＳ ＢＥＯＬ用ファウンドリにおいて資格を有する材料及びプロセスを高めて、当該ファウンドリにおいてダイレクトハイブリッドボンドプロセスの資格を有するための採用障壁を低下させる、ダイレクトハイブリッドボンドプロセス技術用の低熱履歴を有するワイドプロセスウィンドウを有するのが好ましい。Ｃｕ ＢＥＯＬプロセスは、長年にわたり業界標準であり続けているＣｕダマシンプロセス、及び、Ｃｕダイレクトハイブリッドボンド技術の、この基盤を高めることができる能力による、このような好ましい能力の例である。高い降伏強度、熱膨張係数（ＣＴＥ）、元々ある酸化物、及びヒロック形成等の因子の組み合わせにより、このプロセスにおける２つの主な金属（Ｗ及びＡｌ）が、Ｗ又はＡｌダイレクトハイブリッドボンド技術のいずれかを開発するのに一層難しい材料であるため、Ａｌ ＢＥＯＬの業界標準プロセスを高めることは、比較的困難である。

本発明の一実施形態は、ダイレクトハイブリッドボンド表面の形成方法に関し、本方法は、第１の基板の上側表面に、第１の複数の金属接触構造体を形成することであって、当該構造体の上面は、上側表面の下方にある、ことと、上側表面と複数の金属接触構造体を覆う、導電性バリア材料の第１の層を形成することと、導電性バリア材料の第１の層を上側表面から取り除くことと、を含む。

本発明、及び本発明の多くの付随する利点のより完璧な理解は同様に速やかに得られ、これらは、添付図面に関連して考慮する場合、以下の詳細の説明を参照することにより一層理解されるようになる。

シングル又はデュアルダマシンプロセスにより形成した導電層における表面付近の領域の断面の概略図であり、充填ビア及び／又はルーティングが含まれ、充填ビア、及び／若しくはルーティングと周囲の誘電体との間には、導電性バリアがある。 周囲の誘電体の表面から導電層を取り除いた後の、図１の断面の概略図である。 導電性バリア材料層を形成した後の、図２の断面の概略図である。 周囲の誘電体の表面から導電性バリア層材料層を取り除いた後の、図３の断面の概略図である。 ボンディングされた、２つのハイブリッドダイレクトボンド表面の概略図である。 それぞれの誘電体層と接触した後の、２つのハイブリッドダイレクトボンド表面の概略図である。 直接ボンディングされた２つのハイブリッドダイレクトボンド表面の概略図である。 ディッシングの結果としての、導電性バリア材料の上側表面の湾曲の概略図である。 類似のビア構造体が導電性バリアとミスアラインメントし、及び、導電性バリアを有するビアが、導電性バリアを有するルーティング構造とアラインメントした、本発明に従った一対の基板の概略図である。 パターン化金属層を露出させる平坦化により、周囲の誘電体と共に平坦化されたパターン化金属層を含む表面の、表面付近領域の断面の概略図であり、ここでは、金属層と周囲の誘電体との間に横方向に存在する導電性バリア層はない。 本発明に従った導電性バリア金属でキャップされた、パターン化金属層の露出表面の導電部分を有する図１０の断面の概略図である。 ルーティング構造に対する導電性バリアを有しない、ルーティング構造のアラインメントの一例による、本発明に従った一対の接触基板の概略図であり、ここでは、金属層と周囲の誘電体との間に横方向に存在する導電性バリアはない。 シリコン貫通電極構造を有する本発明の別の実施形態の概略図である。 第２の導電性バリア材料層を有する、図１３の構造の概略図である。 側壁に、誘電体層を有するシリコン貫通電極構造を有する本発明の別の実施形態の概略図である。

ここで図面を参照すると、いくつかの図面を通して、同様の参照番号は同様の、又は対応する部品を示す。より具体的には、図１は、導体１、導電性バリア２、誘電体３、及び金属構造体４から構成される、本発明に従ったダイレクトハイブリッドボンディングのプロセスにおける、基板３０の表面の断面を示す。金属構造体４は誘電体３の中に形成される。金属構造体４は誘電体３の中に存在し、接点、パッド、線、又は他の金属相互接続構造体であることができる。金属構造体４の上の誘電体３に開口部が形成され、続いて、バリア２及び導体１が形成される。導体１、導電性バリア２及び金属構造体４のサイズ及び厚さは縮尺どおりではないが、本発明を示すために描かれている。開口部及び金属構造体は同一のサイズ及び形状であるように示されるものの、デザイン又はニーズに応じて、これらのサイズ及び形状は異なることができる。

それぞれＣｕ及びＡｌ ＢＥＯＬ用ファウンドリにおいて一般的なＣｕ及びＷを含むがこれらに限定されない、導体１用の多種多様な金属が可能である。Ｃｕは物理蒸着（ＰＶＤ）又は電解メッキ（ＥＰ）により成長させることができ、Ｗは化学蒸着（ＣＶＤ）により成長することができる。導電性バリア材料２用の多種多様な導電性バリアもまた利用可能であり、これらはＣｕ及びＡｌ ＢＥＯＬ用ファウンドリで一般的なものである。Ｃｕ ＢＥＯＬプロセスにおける導電性バリアとしては、タンタル（Ｔａ）、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、酸化ルテニウム（ＲｕＯ₂）、タンタル窒化ケイ素（ＴａＳｉＮ）、チタン窒化ケイ素（ＴｉＳｉＮ）、タングステン窒化ホウ素（ＴＢＮ）、コバルトホウ化タングステン（ＣｏＷＢ）、コバルトリン化タングステン、又はこれらの組み合わせ（例えばＴｉ／ＴｉＮ及びＴａ／ＴａＮ）が挙げられ、これらはＰＶＤ、ＣＶＤ及び金属有機ＣＶＤ（ＭＯＣＶＤ）を含む多種多様な技術により堆積させることができる。ＤＣマグネトロンスパッタリング、コリメータスパッタリング、及びイオン化金属プラズマ（ＩＭＰ）を含む多種多様なＰＶＤ技術が利用可能である。Ａｌ ＢＥＯＬプロセスにおける導電性バリアとしては、Ｔｉ／ＴｉＮが挙げられる。他の材料、例えばニッケル（Ｎｉ）もまた、バリアとして使用可能である。

Ｃｕ及びＡｌ ＢＥＯＬ用ファウンドリで一般的な酸化ケイ素、窒化ケイ素、及び窒化炭化ケイ素を含むがこれらに限定されない多種多様な誘電体もまた、使用可能である。図１の断面により記載される表面を作製する一般的な方法は、上述のダマシンプロセスによるものである。

図１の上側表面をＣＭＰ処理し、誘電体３の頂部にある導体１及び導電性バリア２の部分を取り除く。図２は、ＣＭＰ後の構造体を示す。誘電体３に対する導体１及び導電性バリア２の相対高さは、ダマシンプロセスのＣＭＰ部分により制御することができる。

誘電体３に対する導体１及び導電性バリア２の相対高さには、多数の構成が存在する。導体１及びバリア２の上面は、誘電体３の表面に対して下方に、同じ高さに、ほぼ同じ高さに、又は上方にあることができる。一般的に、ダイレクトハイブリッドボンディングは全ての構成で可能である。しかし、好ましい構成においては、導体１と導電性バリア２の相対高さが、誘電体３よりも距離ｔ１だけ下方にある。この構成は、空洞のないボンド界面の形成を促し、ボンド表面にまたがる相対高さの変化に関して、一層製造しやすい。ダイレクトハイブリッドボンディングに最も好適な表面に関して、誘電体３の下方にある導電層のボンド表面にまたがる相対高さの変化は、例えば、誘電体３の下方に１〜１０ナノメートル等であるが、より小さい変化、及びより大きな変化もまた可能である。このくぼみは通常、ディッシングと呼ばれる。得られた表面は、導電性バリア２を有しないハイブリッドボンド表面と呼ばれる。

ハイブリッドボンディングに適合可能なディッシングの典型量は０〜２０ｎｍであり、標準ディッシングと呼ばれる。標準ディッシングは、図３に示す、後続の導電性バリア７の厚さに相当する量だけ増加させられる。導電性バリア７は、図２に示すように、ディッシングを形成する開口部５を増加させたものの上に形成される。これにより、ディッシングは、標準ディッシングと同等のものになり、ダイレクトハイブリッドボンドに望ましいものとなる。標準ディッシングの増加の例は５〜２０ｎｍであり、合計のディッシングｔ１が約５〜４０ｎｍとなる。標準ディッシングのこの増加は多種多様な方法により、例えば、所望のディッシングの増加が達成されるまで、標準ディッシングを作製するために使用したＣＭＰを増加させることにより、形成することが可能である。ＣＭＰのこの増加は、ＣＭＰ時間の増加、慣例の較正により測定可能であり、ＣＭＰパッド、スラリー、ダウンフォース、キャリア及びテーブル回転の関数であることができるＣＭＰの量、並びに、ハイブリッド表面上での導体及び誘電体のパターンにより達成することができる。

図３に示すように、導電性バリア金属６の層を、図２に示す表面３１の構造上に形成する。バリア６は、導電性バリア２と同じ、又は異なる材料であることができる。ディッシングを増加させた後での、導体１の頂部へのバリア６の形成は、多数の方法で、例えば、表面全体に導電性バリアを堆積させた後ＣＭＰを行い、くぼみの中から、層６の相当量又は全ての導電性バリア材料を取り除くことなく、より高い誘電体表面から導電性バリアを取り除くことを含むダマシンプロセスにより、行うことができる。バリア形成は、選択的プロセス、例えば無電解ニッケル電気メッキ（electro-less nickel electroplating）によってもまた行うことができる。得られる構造体は、導体１及び導電性バリア２の頂部の開口部５のそれぞれに導電性バリア７を有する。この得られるディッシングは、ダイレクトハイブリッドボンドに必要な適合性を有することが好ましい、即ち、導電性バリア７の表面は誘電体３の下方２０ｎｍ未満に、好ましくは１〜１０ｎｍにある。図４に概略的に示す、得られる表面の断面は、導電性バリア７を有するハイブリッドボンド表面と呼ばれる。

層６の厚さは、図３に示すように、導体１／バリア２のディッシングの量未満であることができる、又は、ディッシングのこの量と同じ若しくはこの量より厚くすることができる。前者の場合では、層６の一部のみがくぼみから取り除かれるか、層６が取り除かれない。層６がくぼみの量と同じ又は厚い場合、層６はＣＭＰにより、くぼみの中から取り除かれる。層６は全ての場合で取り除かれるため、得られるディッシングは、バリア７の形成において２０ｎｍ未満、好ましくは１〜１０ｎｍである。

基板３０の各ハイブリッドボンド表面は、デバイス及び／又は集積回路（図示せず）を、これらのデバイス及び／又は集積回路が、ハイブリッドボンドの完了後に互いに接続することができるように、含有することができる。デバイス及び回路は、金属構造体４を含有することができる、又は図示しない相互接続構造を更に介して、金属構造体４に接続することができる。

図４に示すもの等の断面概略図を有する導電性バリア７をそれぞれ備える基板３０及び３２の、２つのハイブリッドボンド表面をここで、図５及び６の断面図に示すように、互いにダイレクトハイブリッドボンディングして、ダイレクトハイブリッドボンド１２を形成することができる。基板３０及び３２をアラインして（図５）、基板３０及び３２中の誘電体層３が互いに接触する（図６）ように配置して直接接触させる。アラインメント及び接触は、室内環境又は真空下にて、室温で実施することができる。図は、基板３０及び３２のバリア７間のギャップを概略的に示すものの、アラインメント及び接触後に、バリア７間で部分的、又はかなりの接触があってよい。図６は一対一の接続配置を示すが、１つの基板の中の複数の金属構造体が、別の基板の１つの金属構造体に接続する等の、他の配置が可能である。

基板３０及び３２の誘電体表面は、特許出願第０９／５０５，２８３号、同１０／３５９，６０８号、及び同１１／２０１，３２１号に記載されているとおりに作製されるのが好ましい。手短に言えば、表面を所望のボンディング種によりエッチング、研磨、活性化、及び／又は末端処理して、基板３０及び３２上の誘電体３間での化学結合を促進及び向上させてよい。粗さが０．１〜３ｎｍ ｒｍｓの、誘電体３の滑らかな表面を作製し、これをウェット又はドライプロセスにより活性化及び／又は末端処理する。

基板表面を室温で接触させると、基板表面の誘電体３は、接触点（１つ又は複数）にて結合を形成し始め、化学結合した領域が増加して、ウェハー間でのボンディング引力が増加する。この接触には、バリア７を含むことができる、又はバリア７の接触を含まないことができる。接触がバリア７を含む場合、誘電体３内での基板間化学結合により圧力が生まれ、これにより、バリア７の接触領域が強力に結合する力がもたらされ、基板３０及び３２内の誘電体３間での化学結合が、２つの異なるウェハー上の金属パッド間での電気的接続を生み出す。

基板３０及び３２の誘電体３間でのボンドから生み出される、互いに対するバリア７の内圧は、例えば、元の酸化物又は他の汚染物質（例えば炭化水素）が原因で、好ましい抵抗の低さを有する電気的接続を達成するには十分でない場合がある。改善された結合、又は好ましくは低抵抗性電気接続は、バリア７上に元々ある酸化物を取り除くことにより達成されてよい。例えば、希釈したフッ化水素酸を使用して表面を洗浄してよく、又は、ボンディングが導電性となるまで元々ある酸化物を取り除いた後、基板３０及び３２の表面を不活性環境、例えば窒素又はアルゴンにさらしてよい。

内圧もまた、バリア７の表面が互いに十分に接触するのに満足できないものであり得る。あるいは、又は加えて、バリア７間の改善された結合、又は好ましくは低抵抗性電気接続を、加熱により達成することができる。加熱の例としては、接触構造体４、バリア６及び導体１に使用する材料に応じて、１０分〜２時間の間で、１００〜４００℃の範囲の温度が挙げられる。所与の材料の組み合わせに対する時間と温度の最適化が可能である。例えば、高温で短時間の加熱が可能であってよく、低温で長時間の加熱が可能であってよい。加熱時間をどれほど最小化できるか、及び／又は、加熱温度をどれほど最小化できるかは、具体的な構造及び材料の組み合わせに依存し、一般的なプロセス最適化を実践することで決定することができる。例えば、バリア７がニッケルである場合、結合を改善し、電気接続を改善するには、３００℃の温度で２時間が十分であり得、又は、３５０℃の温度で１５分が十分であり得る。より高温及びより低温、並びに／又はより長時間及びより短時間もまた、バリア７の材料、及びバリア７の下の他の材料に応じて可能である。温度増加は、元々ある酸化物又は他の汚染物質を減少させることにより、又は、導体１及びバリア７の熱膨張でバリア７間の内圧を増加させることにより、好ましくは低抵抗性電気接続をもたらすことができる。材料４、及び材料４の下方の他の材料（図示せず）もまた、バリア７の下方の構造の熱膨張を増加させてよく、これに従い、対向するバリア７間での圧力を増加させてよい。例えば、材料４が、関連するＣＴＥ及びヤング率を有するアルミニウムである場合、低いＣＴＥ及び／又はヤング率を有する代替の材料４と比較して、より高圧が生み出される。加熱によってもまた、バリア７間の相互拡散が増加して、好ましい低抵抗性電気接続を生み出し得る。

基板３０及び３２の誘電体３間での初期結合にバリア７が含まれない場合、加熱をすることで、誘電体３よりも高いバリア７のＣＴＥによって、バリア７間での接触をもたらすことができる。加熱量、又は温度上昇量は、バリア７間の分離、厚さ、ＣＴＥ、並びに、バリア７及び導体１及び金属構造体４のヤング率に依存し、この理由は、これらのパラメータが、所与の温度上昇に関して、対向するバリア７間での圧力に影響を及ぼすためである。例えば、バリア７間での分離を最少化（例えば１０ｎｍ未満）することにより、２０ｎｍの分離と比較して、加熱を減らすことができる。更なる例として、バリア７及び導体１の熱膨張が、厚さと共に増加するため、バリア７及び／又は導体１の高さ又は厚さによって、圧力が増加する。例えば、バリア７及び導体１の膨張の典型的な増加は、厚さに比例する。更なる例として、材料のヤング率が高ければ高いほど、圧力を生み出した際に降伏しにくくなるため、高いヤング率を有する導体１は、低いヤング率を有する代替の導体１よりも高い圧力を生み出すことが予想される。低いヤング率を有するバリア７は、低い圧力での降伏により接続形成が容易になり得るため、さほど加熱を必要としない場合がある。それ故、基板３０及び３２の表面が最初に接触する際にバリア７が密接しない場合、加熱の後、導体１及びバリア７の熱膨張は図７に示すように、密接した低抵抗性接続をもたらす。

上記例では、導体１／バリア２、及びバリア７の表面は平坦に示すが、一方又は両方が、ＣＭＰプロセスによりいくらかの湾曲を有してもよい。図８にプロファイルを示すが、ここでは両方が湾曲している。図８において、基板３３は、表面が変化しているバリア７、及び導体１／バリア２を有するように示される。バリア７の厚さは、導体１の粗さの範囲を収容するのに十分な厚さである一方で、製造が複雑になるほど厚くはないことが好ましい。典型的な厚さの範囲は５〜２０ｎｍであることができる。湾曲の中間及び端にあるバリアの相対的厚さは、例えば、接触部１の表面を形成するために使用したＣＭＰプロセスとバリア７の表面を形成するために使用したＣＭＰプロセスの異なる特性のために、導体１上へのバリア７の堆積、及びバリア７の湾曲形成前の、接触部１の表面での表面形成の湾曲に応じてより厚い、又はより薄いことができる。バリア７の中央のくぼみは、誘電体３の表面よりも２０ｎｍ未満、好ましくは、１〜１０ｎｍ下方にある。

図９は、ハイブリッドボンド表面を有する２つの基板３４及び３５の上部を示す。導電性バリアを備えるハイブリッドボンド表面は、下にあるトレース構成要素（図示せず）に接続したビア構成要素８、又は、下にあるビア構成要素（図示せず）に接続したトレース構成要素９を含むことができる。ボンディングの後、典型的には、導電性バリアを備えるそれぞれのハイブリッドボンド表面間に、ある程度の量のミスアラインメントが存在する。このミスアラインメントにより、図９の１０で示すように、第１のハイブリッドボンド表面上の導電性バリア７と、第２のハイブリッドボンド表面上の誘電体表面６との接触、及び、第１のハイブリッドボンド表面上の誘電体表面６と、第２のハイブリッドボンド表面上の導電性バリア７との接触がもたらされ得る。更に、このミスアラインメントにより、図９の１１で示すように、一方のハイブリッドボンド表面上の導電性バリア７と、別の表面上の誘電体表面６との接触、及び、一方の表面からの導電性バリア７の表面全体と、別のハイブリッドボンド表面上の導電性バリア７の表面の一部との接触がもたらされ得る。

このミスアラインメントにもかかわらず、第１又は第２のハイブリッドボンド表面のいずれかの誘電体３の表面は、別のハイブリッドボンド表面上のいずれかの導電性バリア７と接触し、第１又は第２のハイブリッドボンド表面のいずれかの導電性バリア７が、本発明に従い、別のハイブリッドボンド表面の導電性バリア７、又は、誘電体３の表面のいずれかと接触する。導体１の頂部の導電性バリア７はそれ故、ミスアラインメントにもかかわらず、導体２と誘電体３との接触を防止する。主題である本発明のこの特徴は、例えば、Ｃｕが誘電体３と直接接触している場合に、Ｃｕが誘電体３中に拡散するという懸念が存在する用途に関して、例えば、Ｃｕ ＢＥＯＬで製造するＣｕのシングル又はデュアルダマシン・ダイレクトハイブリッドボンド表面を有する導体１として、Ｃｕを使用するときに、ダイレクトハイブリッドボンドの信頼性を改善することができる。この特徴は、対向する表面上の導体１間で電気接続を行うことが、対向する表面上の導体１の頂部にある導電性バリア７間で電気接続を行うよりも困難である場合に、例えば、導体１が、Ａｌ ＢＥＯＬで製造されたＷプラグ・シングルダマシン・ダイレクトハイブリッドボンド表面である場合、いくつかの構造体に対する、ボンド界面にわたる電気接続の形成もまた容易にし得る。

図２に示すディッシングの量は、くぼみになった導電性部分を有するこれらの表面を使用することで、後のダイレクトハイブリッドボンドの熱履歴に影響を及ぼすことができる。例えば、ダイレクトハイブリッドボンド表面をまず配置して直接接触させた後、誘電体部分は直接接触してよく、また、くぼんだ導電性部分の全て又は一部は、くぼみのために直接接触しなくてもよい。くぼんだ導電性部分を有するこれらのダイレクトハイブリッドボンド表面を加熱することにより、くぼんだ導電性部分の膨張がもたらされ、ある温度において直接接触させることが可能となる。この温度は、ダイレクトハイブリッドボンド表面が接触させられた温度を超えた、対向するくぼんだ導電性部分間の電気接続を容易にするような大きな圧力が生じる温度であり、また、より高い温度である。これらのより高温は、対向するくぼんだ導電性部分間での電気的相互接続の形成、及びダイレクトハイブリッドボンドの完了を容易にすることができる。くぼんだ部分を直接接触させ、対向するくぼんだ導電性部分間での電気接続を容易にする大きな圧力を生み出すのに必要な温度は、導電性材料、導電性材料上に残る酸化物又は元々ある酸化物、導電性材料の降伏強さ、及び、導電性材料のディッシング又はくぼみの組み合わせである。例えば、対向する導電性バリア７表面間で金属結合を形成するのに必要な導体１及び導電性バリア７の膨張が少ないため、ディッシングが少ないと、低温又は室温での、対向する誘電体表面の最初のダイレクトボンディング後のハイブリッドボンドを完了するために必要な熱履歴を低くすることができる。

例えば、Ｎｉを導電性バリアとして使用する場合、導電性バリアをキャップすることなく銅を用いる場合に十分となることができる約２００℃と比較して、約３５０℃まで加熱することにより１０ｎｍのくぼみを備えることができる。熱履歴を減らすために、降伏強さが低く、ディッシングの少ないＣＴＥ（熱膨張係数）の大きい材料を使用するのが通常有用である。一般的に、ＣＴＥ及び降伏強さは、選択するバリアにより決まり、ディッシングは、変化させることで好適な熱履歴を達成し得る変数である。熱履歴は、導体の下の材料によってもまた影響を受けることができる。例えば、導体１の下のＣＴＥが大きい（例えば約１５ｐｐｍ／℃）、例えば、図４に示す金属構造体４を伴う導体１は、導体１及び／又は低いＣＴＥを有する金属構造体４よりも低い熱履歴を有して、ハイブリッドボンド電気接続を形成してよい。１５ｐｐｍ／℃を上回る大きなＣＴＥを有する金属の例としては、Ａｌ及びＣｕ ＢＥＯＬプロセスで一般的な導体であるＣｕ及びＡｌが挙げられる。

本発明に従った第２の実施形態において、誘電体部分１４により囲まれた導電性部分１３は、図１０に示すように、基板３６の中にダイレクトハイブリッドボンド表面１５を含む。導電性部分１３の例はアルミニウムであり、誘電体部分１４の例は層間誘電体であり、この例としては酸化ケイ素、及びＡｌ ＢＥＯＬで使用する他の誘電体があり、これらの誘電体は、Ａｌ ＢＥＯＬで使用する典型的な材料の例である。金属部分１３は、相互接続した下の層に接続したビア及び／又はルーティングパターンを含んでよい。例えば、導電性部分がビアのみで構成される場合、誘電体部分１４は連続していてよく、又は、例えば導電性部分がルーティングパターンにより分離されている場合、連続していなくてよい。本実施形態では、ダイレクトハイブリッドボンド表面１５は、ダイレクトハイブリッドボンディング規格内にディッシングした導電性部分を有するのが好ましい。この表面は、Ａｌの金属被覆、誘電体堆積、及びＣＭＰ平坦化を組み合わせて、図１０に示す断面を有する表面を形成することにより形成することができる。Ａｌの金属被覆には、頂部に導電性バリア（例えばＴｉ）を含んでよい。導電性バリアが存在し、このバリアがＣＭＰ平坦化により取り除かれる場合、表面は図１０に示す断面を有する。導電性バリアがＣＭＰ平坦化により完全に取り除かれないほど十分に厚く、ハイブリッドボンディング用のハイブリッドボンド表面の導電性バリアの好適なディッシングｔ２（例えば、０〜２０ｎｍ）が存在する場合、例えば図１１に示すこの表面は、更なる導電性バリア堆積及びＣＭＰなしで、ダイレクトハイブリッドボンディングに好適となることができる。

図１０に記載するディッシングｔ２は、後続の導電性バリア１６の厚さに相当する量だけ増加させられる。導電性バリア１６は、増加させたディッシングの上に形成される。これにより、ディッシングは、図１０のディッシングと同等のものになり、ダイレクトハイブリッドボンドの要件に望ましいものとなる（図１０）。この厚さの増加は、約５〜２０ｎｍの範囲である。標準ディッシングのこの増加は多種多様な方法で、例えば、ダイレクトハイブリッドボンドに必要なディッシングに適合していたディッシングから、ＣＭＰの量を増加させることにより、形成することができる。増加したディッシングの頂部にバリアを形成することは多数の方法で、例えば、表面（図３に類似）全体に導電性バリアを堆積させた後、ＣＭＰを行い、くぼみの中から相当量又は全ての導電性バリアを取り除くことなく、より高い誘電体表面１７から導電性バリアを取り除くことを含むダマシンプロセスにより、行うことができる（図１１）。形成したバリアの厚さは、増加したディッシングの厚さに相当する、当該厚さより大きい、又は当該厚さより小さいことができる（例えば約４０ｎｍ未満）。バリアの形成後、最終のバリア厚さ及びディッシングをＣＭＰにより制御することができる。

本実施形態では、この得られるディッシングは、ダイレクトハイブリッドボンドに必要なディッシングと適合性があることが好ましい。得られる表面の断面は、基板３７を示す図１１に概略的に示し、下にある導電性バリアと接触していない導電性バリア１６を有するハイブリッドボンド表面１８と呼ばれる。バリア形成は、選択的プロセス、例えば無電解ニッケル電気メッキによってもまた行うことができる。

図１１の断面概略図に示すように形成される、導電性バリア１６を有する基板３８及び３９の２つのハイブリッドボンド表面はここで、図１２の断面に示すように、互いにダイレクトハイブリッドボンドして、下にある導電性バリアなしで、導電性バリア１６とダイレクトハイブリッドボンドを形成することが可能である。各ハイブリッドボンド表面は基板の表面であり、各基板は、これらのデバイス及び／又は集積回路が、ハイブリッドボンドの完了後に互いに接続可能となるようにデバイス及び／又は集積回路を含有することができる。導電性バリアを備えるハイブリッドボンド表面は、下にあるトレース構成要素（図示せず）に接続したビア構成要素、又は、下にあるビア構成要素（図示せず）に接続したトレース構成要素１９を含むことができる。

ボンディングの後、典型的には、導電性バリアを備えるそれぞれのハイブリッドボンド表面間に、ある程度の量のミスアラインメントが存在する。このミスアラインメントにより、図１２の２０で示すように、第１のハイブリッドボンド表面上の導電性バリア１６と、基板３６の第２のハイブリッドボンド表面表面上の誘電体表面１７との接触、及び、第１のハイブリッドボンド表面上の誘電体表面１７と、第２のハイブリッドボンド表面上の導電性バリア１６との接触がもたらされ得る。更に、このミスアラインメントにより、図１２の２１で示すように、一方のハイブリッドボンド表面上の導電性バリア１６と、別の表面上の誘電体表面１７との接触、及び、一方の表面からの導電性バリア１６の表面と、別のハイブリッドボンド表面上の導電性バリア１６の表面の一部との接触がもたらされ得る。

このミスアラインメントにもかかわらず、第１又は第２のハイブリッドボンド表面のいずれかの誘電体表面１７は、別のハイブリッドボンド表面上のいずれかの導電性バリア１６と接触し、第１又は第２のハイブリッドボンド表面のいずれかの導電性バリア１６は、本発明に従った別のハイブリッドボンド表面上の導電性バリア１６又は誘電体表面１７のいずれかと接触する。この特徴は、対向する表面上の導体１３間で電気接続を行うことが、対向する表面上の導体１３の頂部にある導電性バリア１６間で電気接続を行うよりも困難である場合に、例えば、導体１３がＡｌ ＢＥＯＬで製造されたＡｌルーティング表面である場合、いくつかの構造体に対する、ボンド界面にわたる電気接続の形成もまた容易にし得る。

図１１に示すディッシングの量は、これらの表面を使用する後のダイレクトハイブリッドボンドの熱履歴に影響を及ぼすことができる。例えば、対向する導電性バリア１６表面間で金属結合を形成するのに必要な導体１３の膨張が少ないため、ディッシングが少ないと、低温又は室温での、対向する誘電体表面の最初のダイレクトボンディング後のハイブリッドボンドを完了するために必要な熱履歴を低くすることができる。

本発明に従った第３の実施形態において、ハイブリッド表面は、図１３〜図１５に示すように、導電性シリコン貫通電極（ＴＳＶ）構造２３及び３５を含む。それぞれの図は、図解の便宜上、上の図１〜図４に類似の方法で形成した導電性バリア材料層２６を有する（２３）、及び有しない（２５）２つの異なる構造を示す。ＴＳＶは基板４０を通って延び、基板４１内の金属導体４と接触する。ＴＳＶ２３及び２５の導電性材料は、Ｃｕ若しくはＷ等の金属、又は多結晶シリコン等の非金属から構成することができる。導電性材料は図１３に示すように、絶縁性材料２４に隣接することができ、又は、基板４２を含む図１４で示すように、導電性材料と絶縁性材料との間に配置されたバリア層２７を有してよい。

別の実施例では、ＴＳＶ２３及び２５は、図１５に示すように、導電性材料と半導体基板４３との間に配置された絶縁性バリア２８を有してよい。ＴＳＶは、第１及び第２の実施形態に記載するように、増加させたディッシングによるくぼみ形成が行われてよく、導電性バリア２６が、第１及び第２の実施形態に記載するように、この増加したディッシング内に形成されて、ダイレクトハイブリッドボンディングに好適なディッシングを有するハイブリッドボンド表面を形成する。これらの種類の表面は互いにダイレクトハイブリッドボンドされてよく、例えば、ＴＳＶ表面がＣＭＯＳ構造体の背面を通して露出される場合、いわゆる背合わせ（back-to-back）ダイレクトハイブリッドボンドの形成をもたらす。これらのハイブリッドボンド表面の１つを使用して、ＣＭＯＳ構造体の前面、例えば、Ｃｕ ＢＥＯＬ又はＡｌ ＢＥＯＬの頂部に形成されるハイブリッドボンド表面にダイレクトハイブリッドボンドを形成し、いわゆる前面背面（front-to-back）ダイレクトハイブリッドボンドを形成することもまた可能である。

本発明において、ＢＥＯＬビア埋め込み金属は、導電性バリアで完全に被覆されることができる。更に、本発明は、ハイブリッドボンド製造による、ダイレクトハイブリッドボンディング用の誘電体及び導電性バリア材料の利用を可能にする。現在ＣＭＯＳ ＢＥＯＬファウンドリの資格を有する材料及び／又はプロセスを高める、ダイレクトハイブリッドボンドプロセス用のプロセスウィンドウを改善することができる。本発明はまた、製造業者がダイレクトハイブリッドボンド技術に適合するための採用障壁を下げることを可能にし、ＣＭＯＳ ＢＥＯＬで使用される絶縁誘電体と導電性バリア材料との組み合わせを使用するダイレクトハイブリッドボンド表面を作製し、ヒロック形成を抑制するダイレクトハイブリッドボンド表面用の方法及び構造を提供することが可能であり、ダイレクトハイブリッドボンディングでの熱履歴を低下させることができる。

本発明の用途としては、３Ｄ ＳＯＣ用の加工済み集積回路の垂直的統合、マイクロパッドのパッケージング、フリップチップボンディングの低コストかつ高性能での置き換え、ウェハースケールパッケージング、熱管理、及び、金属ベースのデバイス等の独自のデバイス構造が挙げられるが、これらに限定されない。用途としては更に、裏面照射型イメージセンサ、ＲＦフロントエンド、ピコプロジェクタ及びジャイロを含むがこれらに限定されない微小電気機械システム（ＭＥＭＳ）、ハイブリッドメモリキューブ、高帯域幅メモリ、及びＤＩＲＡＭを含むがこれらに限定されない３Ｄスタックメモリ、インターポーザ上でのＦＰＧＡタイリングを含むがこれらに限定されない２．５Ｄ等の集積回路が挙げられるが、これらに限定されない。製品としてのこれらの回路は、携帯電話及び他のモバイルデバイス、ラップトップ、並びにサーバを含むがこれらに限定されずに使用される。

本発明の多数の修正及び変更が、上記教示の観点で可能である。それ故、添付の特許請求の範囲内で、本明細書において具体的に記載される以外の態様で、本発明が実践されてよいことが理解されるべきである。

Claims (25)

1. ダイレクトハイブリッドボンド表面の形成方法であって、
   第１の基板の上側表面に、第１の複数の金属接触構造体を形成することであって、前記第１の複数の金属接触構造体の上面は、前記上側表面の下方にある、ことと、
   前記上側表面と前記第１の複数の金属接触構造体を覆う、導電性バリア材料の第１の層を形成することであって、前記導電性バリア材料の第１の層は、前記上側表面を覆う第１の露出部分を含む、ことと、
   前記導電性バリア材料の第１の層の前記第１の露出部分を前記上側表面から除去して、前記第１の複数の金属接触構造体上に前記導電性バリア材料の第１の層の第２の露出部分を残し、前記ダイレクトハイブリッドボンド表面を形成するように構成することであって、前記導電性バリア材料の第１の層の前記第２の露出部分は、前記上側表面の下方に配置された露出上面を含む、ことと、
   前記上側表面と前記第１の複数の金属接触構造体を覆う、導電性バリア材料の前記第１の層を形成する前に、導電性バリア材料の第２の層を、前記金属接触構造体の底部及び側面に形成することを含む、方法。
2. 前記複数の金属接触構造体上の前記導電性バリア材料の前記露出上面は、前記除去後に前記基板の前記上側表面より２０ｎｍ未満下方にある、請求項１に記載の方法。
3. 前記複数の金属接触構造体上の前記導電性バリア材料の前記露出上面は、前記除去後に前記基板の前記上側表面より約１〜１０ｎｍ下方にある、請求項１に記載の方法。
4. 前記金属接触構造体の前記上面を、前記上側表面より約５〜４０ｎｍ下方に形成することを含み、前記複数の金属接触構造体上の前記導電性バリア材料の前記露出上面は、前記除去後に前記上側表面より１〜１０ｎｍ下方にある、請求項１に記載の方法。
5. 前記導電性バリア材料の第１の層及び第２の層を形成して、前記金属接触構造体の全体を取り囲むことを含む、請求項１に記載の方法。
6. 前記基板上の誘電体層に前記金属接触構造体を形成することを含む、請求項１に記載の方法。
7. 基板のボンディング方法であって、
   第１及び第２の基板のそれぞれの上側表面に、第１及び第２の複数の金属接触構造体を形成することであって、前記第１の複数の金属接触構造体の第１の上面は、前記第１の基板の前記上側表面の下方にあり、前記第２の複数の金属接触構造体の第２の上面は、前記第２の基板の前記上側表面の下方にある、ことと、
   前記それぞれの上側表面と前記第１及び第２の複数の金属接触構造体を覆う、導電性バリア材料のそれぞれの第１の層を形成することであって、前記導電性バリア材料のそれぞれの第１の層は、前記第１及び第２の基板の前記それぞれの上側表面を覆うそれぞれの第１の露出部分を含む、ことと、
   前記導電性バリア材料の第１の層の前記第１の露出部分を、前記第１及び第２の基板の前記上側表面から除去して、前記第１及び第２の複数の金属接触構造体上に、前記導電性バリア材料のぞれぞれの第２の露出部分を残すことであって、前記導電性バリア材料の前記第１の層の前記第２の露出部分は、前記それぞれの上側表面の下方に配置された露出上面を含む、ことと、
   前記それぞれの上側表面と前記第１及び第２の複数の金属接触構造体を覆う、導電性バリア材料のそれぞれの第１の層を形成する前に、導電性バリア材料のそれぞれの第２の層を、前記第１及び第２の複数の金属接触構造体の底部及び側面に形成することと、
   前記第１の基板の前記上側表面を、前記第２の基板の前記上側表面に直接ボンディングすることと、
   前記第１の複数の金属接触構造体上の前記導電性バリア材料の残り部分を、前記第２の複数の金属接触構造体上の前記導電性材料のそれぞれの残り部分に直接ボンディングすることと、を含む、方法。
8. 前記第１及び第２の上面を、それぞれ前記第１及び第２の基板の前記上側表面より約５〜４０ｎｍ下方に形成することを含み、前記第１及び第２の複数の金属接触構造体上の前記導電性バリア材料の上面は、前記除去後に前記第１及び第２の上面よりそれぞれ１〜１０ｎｍ下方にある、請求項７に記載の方法。
9. 前記導電性バリア材料の第１の層及び第２の層を形成して、前記金属接触構造体の全体を取り囲むことを含む、請求項７に記載の方法。
10. 前記第１及び第２の基板上のそれぞれの誘電体層に、前記第１及び第２の複数の金属接触構造体を形成することを含む、請求項７に記載の方法。
11. 前記複数の金属接触構造体上の前記導電性バリア材料の上面が、それぞれ前記第１及び第２の基板の前記上側表面より２０ｎｍ未満下方にあるように、前記導電性バリア材料の第１の層を除去することを含む、請求項７に記載の方法。
12. 前記第１及び第２の複数の金属接触構造体上の前記導電性バリア材料の上面が、それぞれ前記第１及び第２の基板の前記上側表面より約１〜１０ｎｍ下方にあるように、前記導電性バリア材料のそれぞれの第１の層を除去することを含む、請求項７に記載の方法。
13. 前記上側表面を覆う前記導電性バリア材料の第１の層を形成することは、前記上側表面の全体を覆うことを含む、請求項１に記載の方法。
14. 素子のダイレクトハイブリッドボンド表面を含む構造体であって、前記ダイレクトハイブリッドボンド表面は、
    誘電体層と、
    導電性接触構造体と、
    前記導電性接触構造体のそれぞれの上側表面に直接形成した第１の導電性バリア材料層と、を含み、
    前記導電性接触構造体の底部及び側面に導電性バリア材料の第２の層を含み、
    前記第１の導電性バリア材料層の上側表面は、前記誘電体層の上側表面より下方にくぼんでおり、前記第１の導電性バリア材料層の前記上側表面は、別の素子に接触するように構成された接触面を含む、構造体。
15. 前記導電性接触構造体の上面は、前記誘電体層の前記上側表面より約５〜４０ｎｍ下方にある、請求項１４に記載の構造体。
16. 前記導電性バリア材料の第１及び第２の層は、前記導電性接触構造体の全体を取り囲んでいる、請求項１４に記載の構造体。
17. 第１及び第２のそれぞれの素子上の第１及び第２のダイレクトハイブリッドボンド表面を含む、ボンド構造であって、前記第１及び第２のダイレクトハイブリッドボンド表面のそれぞれは、
    誘電体層と、
    導電性接触構造体と、
    前記導電性接触構造体のそれぞれの上側表面に直接形成した第１の導電性バリア材料層であって、接触面を含む第１の導電性バリア材料層と、を含み、
    前記導電性接触構造体の底部及び側面に配置された第２の導電性バリア材料層を含み、
    前記第１の導電性バリア材料層は、前記第１及び第２のハイブリッドボンド表面のそれぞれの前記導電性接触構造体の前記上側表面間に配置され、
    前記第１及び第２のダイレクトハイブリッドボンド表面の前記誘電体層は、互いに直接接触し、かつ直接ボンディングされており、前記第１及び第２のダイレクトハイブリッドボンド表面の前記第１の導電性バリア材料層は互いに直接接触している、ボンド構造。
18. 前記第１及び第２の導電性バリア材料層は、前記導電性接触構造体の全体を取り囲んでいる、請求項１７に記載の構造。
19. 前記誘電体層は、前記第１の導電性バリア材料層の周囲に配置されている、請求項１７に記載の構造。
20. 前記導電性接触構造体の前記側面上の第２の導電性バリア材料層が、前記誘電体層のボンド表面と非平行に延びる前記導電性構造体の周辺部の少なくとも一部に沿って配置されている、請求項１９に記載の構造。
21. 前記第１の導電性バリア材料層は、上側表面を含み、前記第１及び第２のダイレクトハイブリッドボンド表面の前記導電性バリア材料層は、前記上側表面において互いに直接接触している、請求項１７に記載の構造。
22. 前記第１の導電性バリア材料層のそれぞれは、前記第１の導電性バリア材料層の前記上側表面に対向する下側表面を含み、前記下側表面は、前記導電性接触構造体と直接接触している、請求項２１に記載の構造。
23. 前記第１の導電性バリア材料層の前記上側表面は、前記第１及び第２のダイレクトハイブリッドボンド表面とほぼ同一平面上にある、請求項２１に記載の構造。
24. 前記第１の導電性バリア材料層の前記上側表面は、前記誘電体層の前記上側表面より約１〜１０ｎｍ下方にくぼんでいる、請求項１４に記載の構造体。
25. 前記第１の導電性バリア材料層の前記上側表面は、前記第１の導電性バリア材料層の前記上側表面上に空洞が形成されるようにくぼんでいる、請求項１４に記載の構造体。

Images