KR20240093872A - 적층된 전자 디바이스들을 위한 전력 분배 - Google Patents

적층된 전자 디바이스들을 위한 전력 분배 Download PDF

Info

Publication number
KR20240093872A
KR20240093872A KR1020247017052A KR20247017052A KR20240093872A KR 20240093872 A KR20240093872 A KR 20240093872A KR 1020247017052 A KR1020247017052 A KR 1020247017052A KR 20247017052 A KR20247017052 A KR 20247017052A KR 20240093872 A KR20240093872 A KR 20240093872A
Authority
KR
South Korea
Prior art keywords
die
dies
stack
power supply
power
Prior art date
Application number
KR1020247017052A
Other languages
English (en)
Inventor
귈리언 가오
가이우스 길먼 주니어 파운틴
벨가셈 하바
Original Assignee
아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 filed Critical 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드
Publication of KR20240093872A publication Critical patent/KR20240093872A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B80/00—Assemblies of multiple devices comprising at least one memory device covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06527—Special adaptation of electrical connections, e.g. rewiring, engineering changes, pressure contacts, layout
    • H01L2225/06531—Non-galvanic coupling, e.g. capacitive coupling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Casings For Electric Apparatus (AREA)

Abstract

적층된 전자 디바이스가 개시된다. 적층된 전자 디바이스는 두 개 이상의 연결된 다이들, 예컨대 하부 다이, 상부 다이, 및 하부 다이와 상부 다이 사이의 중간 다이를 포함하는 다이 스택을 포함할 수 있다. 복수 개의 TSV들은 상기 스택의 다이들에게 신호 송신을 제공할 수 있다. 전력 공급 경로는 상기 하부 다이를 통과하지 않고서 전력을 중간 다이로 제공하도록 구성될 수 있다. 일부 실시형태들에서, 외부 경로는 전력을 스택 내의 다이의 상면을 통해서 제공할 수 있는 반면에, 신호는 하면을 통하여 공급된다.

Description

적층된 전자 디바이스들을 위한 전력 분배
관련 출원들에 대한 상호 - 참조
본 출원은 2021년 10월 25일에 미국 가출원 번호 제 63/263004에 대한 우선권을 주장하고, 이러한 문헌의 개시 내용은 그 전체가 모든 점에서 본원에 원용되어 통합된다.
본 발명의 분야는 적층된 전자 디바이스에 관한 것이고, 특히 적층된 전자 디바이스들을 위한 전력 분배에 관한 것이다.
프로세서, 고대역폭 메모리(HBM) 디바이스 또는 수직 집적을 활용하는 다른 디바이스와 같은 다수의 반도체 소자(예컨대, 집적된 디바이스 다이)가 다양한 애플리케이션에서 서로의 위에 적층될 수 있다. 적층된 소자는 서로 전기적으로 통신할 수 있다. 신호 및 전력은 기판 관통 비아들(TSV들)을 이용하여 다이들을 통해 전달될 수 있다.
도 1은 다수의 집적된 디바이스 다이, 캐리어, 및 전력 전달 및 신호 통신을 위하여 구성된 기판 관통 비아들(TSV들)의 스택의 개략적인 단면도이다.
도 2는 일 실시형태에 따른, 계단형 구조로 배치된 다수의 집적된 디바이스 다이, 캐리어, 신호 통신을 위해 구성된 TSV들, 제 1 세트의 라우팅층 및 제 2 세트의 라우팅층, 및 제 1 전력 공급 경로 및 제 2 전력 공급 경로의 스택의 개략적인 단면도이다.
도 3은 다른 실시형태에 따른, 다수의 집적된 디바이스 다이, 캐리어, 신호 통신을 위하여 구성된 TSV들, 제 1 및 제 2 세트의 라우팅층, 및 스택의 측벽 상의 에지 트레이스의 스택의 개략적인 단면도이다.
도 4는 일 실시형태에 따른, 두 개의 집적된 디바이스 다이, 캐리어, 신호 통신 및 전력 전달을 위해 구성된 TSV들, 제 1 세트의 라우팅층, 및 제 1 전력 공급 경로의 스택의 개략적인 단면도이다.
도 5는 일 실시형태에 따른, 전력 전달 네트워크(PDN)를 포함하는 라우팅층들의 세트의 개략적인 단면도이다.
도 6은 다른 실시형태에 따른, 다수의 집적된 디바이스 다이, 캐리어, 신호 통신을 위하여 구성된 TSV들, 제 1 및 제 2 세트의 라우팅층, 및 스택의 측벽 상의 에지 트레이스, 및 다이 스택 위에 있는 히트 싱크의 스택의 개략적인 단면도이다.
상세한 설명 및 도면 전체에 걸쳐서 유사한 피쳐를 가리키기 위해서 유사한 참조 번호가 사용된다.
다이 스택 내의 다수의 다이에게 전력을 전달하는 것은 어렵고, 스택이 더 높아질수록 더 어려워진다. 현재, 다이 스택들을 배선하기 위한 추세는 기판 관통 비아들(TSV들)을 이용하고 있다. 바람직하게는, 다이 스택들을 통한 직접 경로들이, 특히 다이 스택들이 직접 하이브리드 결합에 의해 연결될 경우에 TSV들에 의하여 효율적으로 제공될 수 있다. 그러나, 전력 전달을 위해서는 TSV들이 상대적으로 저항성이고, 전력을 소모하며, 열을 생성하고 다이 내에서 큰 공간을 점유한다. 따라서, 전력을 다이 스택의 상단까지 전송하는 것은 스택 내의 다이들의 개수가 증가할수록 더 어려워진다. 본 명세서에 개시된 다양한 실시형태는 TSV들을 사용하여 다이 스택을 통해 신호를 공급하지만, 전력은 하부 다이를 통과하지 않고서 스택의 중간까지 공급한다. 예를 들어, 전력 분배 네트워크(PDN)가 제 1 다이의 상면 및 제 2 다이 위의 제 1 다이의 하면 사이에 제공될 수 있다. 다양한 실시형태들에서, 주변의 연결부(예를 들어, 와이어 또는 탭 본드, 도전성 페이스트, 에지 트레이스 내의 도금된 구리)는 하부 다이를 우선 통과하지 않고서 PDN에 전력을 전달하도록 구성되고, 다이들을 통한 전력 전달의 희생이 없이 TSV들이 신호 통신을 위해 사용될 수 있게 한다. 따라서, 전력은 하부 다이 내의 TSV를 통과하지 않고서 다이 스택의 다이들로 전달될 수 있다. 일부 실시형태들에서, 전력은 마더 보드로의 별개의 연결부가 없이 보통 캐리어 연결부(솔더 볼, 직접 결합, 와이어 본드)를 통해서, 그리고 따라서 패키지를 통해서 공급된다. 다른 실시형태들에서, 전력은 마더 보드로부터 마더 보드로의 별개의 연결부(예컨대 와이어 본드)를 통하여 전달될 수 있다. 이러한 구성은 솔더 범프가 허용되지 않는 자동차의 엔진룸(under-the-hood) 애플리케이션과 같은 애플리케이션에서 효용을 가진다. 예를 들어, 일부 실시형태들에서는 다이 스택 내의 적어도 하나의 다이(예를 들어, 하단 다이)가 그 하면(예를 들어, 전면)으로부터 신호를 수신하는 동안에 그 상면(예를 들어, 후면)으로부터 전력을 수신할 수 있어서, 캐리어의 계면에 그리고 하단 다이의 BEOL(back-end-of-line) 층 내에 공간이 생기게 한다. 다른 예들에서, 전력이 하부 다이를 우선 통과하지 않고서 스택의 중간 및 상부 다이들에 제공되는 동안에, 신호는 하부 다이 내의 TSV들을 통하여 스택의 중간 및 상부 다이들에 제공된다.
신호들이 TSV들을 활용하는 동안에 하부 다이를 바이패스하는 전력 전달은, 상이한 전자 애플리케이션 내에 다양한 다이 스택들이 형성되게 하는 이점을 가질 것이다. 이러한 구성은 바람직하게는 최소의 손실을 가지고 신호 전달을 용이화하고, 최소의 손실 및 열생성을 가지고 전력 전달을 역시 용이화하며, 이러한 전력 전달은 다수의 전력/전압 도메인에서 제공될 수 있다. TSV들을 통한 신호 전달에 대한 제약으로부터 독립적인 전력 전달은 많은 상이한 애플리케이션들에서 유익할 수 있다.
예를 들어, 셀룰러 시스템(예를 들어, 4G, LTE, 5G 등), 블루투스, WiFi, 위성 등과 같은 무선 주파수(RF) 통신 시스템에서는, 신호 체인이 디지털 신호를 RF 신호로 변환하고, 여기에서 신호 체인 내의 각각의 포인트에서의 전력 공급 요구 사항들은 서로 다르다. 많은 애플리케이션에서는, 이러한 신호 체인에는 적어도 세 개의 다이(또는 칩)가 존재한다: 디지털 기저대역 프로세서; 기저대역 프로세서로부터의 디지털 신호를 RF 송신 신호로 변환하고 RF 프론트엔드로부터의 RF 수신 신호를 기저대역 프로세서에 대한 디지털 신호로 변환하는 송수신기; 및 신호 컨디셔닝(예를 들어, 증폭, 스위칭, 듀플렉싱(duplexing), 다이플렉싱(diplexing), 및/또는 필터링)을 수행하는 RF 프론트엔드. 본 명세서에서 설명된 바와 같이, 다수의 다이 스택에 대한 전력 분배 네트워크는 이러한 칩들의 다양한 조합들이 형성될 수 있게 한다. 일 실시형태에서, 다이 스택은 신호 체인 내에 설명된 세 개의 칩(즉, 기저대역 프로세서, 송수신기, 및 RF 프론트엔드)을 포함할 수 있다. 다른 실시형태에서, 다이 스택은 두 개의 다이를 포함할 수 있는데, 제 1 다이는 기저대역 프로세서 및 송수신기의 조합을 더 포함하고, 제 2 다이는 RF 프론트엔드 다이를 포함한다. 다른 실시형태에서, 다이 스택은 두 개의 다이들을 포함할 수 있는데, 제 1 다이는 송수신기를 포함하고 제 2 다이는 RF 프론트엔드를 포함한다. 다른 실시형태에서, 다이 스택은 두 개의 다이를 포함할 수 있고, 제 1 다이는 기저대역 프로세서를 포함하고, 제 2 다이는 송수신기 및 RF 프론트엔드를 포함한다.
본 명세서에서 설명되는 다수의 다이 스택에 대한 전력 분배는 제어기/전압 레귤레이터 칩 셋, 프로세서 및 메모리 애플리케이션, 아날로그 프론트엔드와 조합된 디지털 처리, 및 더 많은 곳에서 활용될 수도 있다. 제어기/전압 레귤레이터 칩 셋의 경우, 대부분의 전자부품은 일부 타입의 전압 레귤레이터에 의해서 급전된다. 이러한 전압 레귤레이터는 DC-DC 컨버터(예를 들어, 배터리 전압으로 동작함) 또는 AC-DC 컨버터일 수 있다. 전압 레귤레이터의 예에는 벅 컨버터, 부스트 컨버터, 스위칭 레귤레이터, 및 전력 관리 집적 회로(power management integrated circuit; PMIC)가 포함된다. 이러한 타입의 전압 레귤레이터들 각각은 제어기 칩(흔히 펄스 폭 변조(PWM) 제어기)에 의해서 제어된다. 전압 레귤레이터 및 제어기 칩은 상이한 기술로 동작하고, 흔히 전압 레귤레이터가 상이한 처리 기술이다(예를 들어, GaN 디바이스).
프로세서 및 메모리 애플리케이션에서, 독립적인 전력 전달 경로와 함께 TSV들을 통과하는 신호 전달로부터 혜택을 받을 수 있는 가능한 다이 스택은: 하나의 다이는 CPU를 포함하고 다른 다이는 메모리 다이를 포함하는 두 개의 다이의 스택; 하나의 다이는 GPU를 포함하고 다른 다이는 메모리 다이를 포함하는 두 개의 다이의 스택; 하나의 다이는 CPU를 포함하고 다른 다이는 GPU를 포함하는 두 개의 다이의 스택; 및 하나의 다이는 CPU를 포함하고, 제 2 다이는 GPU를 포함하며, 제 3 다이는 메모리 다이를 포함하는 세 개의 다이의 스택을 포함한다. 이러한 예들 전부에서, 여러 메모리 다이를 프로세스들을 이용하여 적층함으로써 장점들이 얻어질 수 있는데, 스택은 적어도 두 개의 메모리 다이를 포함하고, 메모리 다이 스택은 본 명세서에서 설명된 바와 같이 독립적인 신호 및 전력 분배를 더 포함한다.
아날로그 프론트엔드 애플리케이션이 있는 디지털 처리에서는, 디지털 처리 칩(예를 들어, CPU, 마이크로콘트롤러, 또는 디지털 신호 처리(DSP))이 흔히 아날로그 프론트엔드와 조합되고, 이것은 아날로그 신호의 기본적인 증폭, 및 아날로그-디지털 변환 또는 그 반대의 변환을 제공할 수 있다. 그러면, 디지털 처리 칩은 이러한 데이터를 처리할 알고리즘을 제공한다. 디지털 처리 칩 및 아날로그 프론트엔드는 일부 실례들에서 센서 칩과 조합될 수 있다. 아날로그 및 디지털 칩은 다수의 상이한 전압 도메인들과 함께 상이한 전력 공급 요구 사항을 가질 수 있고, 센서 칩도 상이한 전력 요구 사항을 가질 수 있다. 이와 같이, 다이들의 상이한 스택이 본 명세서에서 설명되는 다수의 다이 스택: 하나의 다이는 아날로그 프론트엔드를 포함하고 제 2 다이는 디지털 처리 칩을 포함하는 두 개의 다이의 스택; 하나의 다이는 아날로그 프론트엔드를 포함하고 제 2 다이는 센서를 포함하는 두 개의 다이의 스택; 및 하나의 다이는 디지털 처리 칩을 포함하고, 제 2 다이는 아날로그 프론트엔드를 포함하며, 제 3 다이는 센서를 포함하는 세 개의 다이의 스택에 대한 복수 개의 전력 분배 네트워크를 사용하여 형성될 수 있다.
본 명세서에서 설명되는 전력 및 신호 전달 시스템으로부터 혜택을 볼 수 있는 기술들의 추가적인 예들은 레이더 칩 셋, LiDAR 칩 셋(또는 더 일반적으로는 광학적/광자 칩 셋 좀), 고속 데이터 전송을 위한 직렬화기(serializer)/직렬해제기(deserializer)(SerDes) 칩 셋, MEMS 애플리케이션, 자동차 칩 셋, 클록 및 타이밍 분배를 포함한다. 고성능 클록 생성 칩은 무선 기반구조, 장비, 또는 자동화된 테스트 장비(ATE 애플리케이션); 및 버스 애플리케이션(예를 들어, 버스 제어기 및 버스 송수신기)에 대한 하나 이상의 다른 칩과 함께 적층될 수 있다.
도 1은 캐리어(2)에 장착된 다수의 집적된 디바이스 다이(1), 예컨대 다른 대형 다이, 인터포저, 베이스 디바이스 또는 패키지 기판(예컨대 인쇄 회로 보드, 세라믹 기판 등)의 스택을 도시한다. 금속 피복층(들)(3)(예컨대 BEOL(back-end-of-line) 층)이 각각의 다이의 전면(4)을 포함하는 반도체층(17) 위에 제공될 수 있다. 제 1 다이(1a)는 캐리어(2) 상에서 아래를 바라보고 장착될 수 있고, 제 2 중간 다이(1b)는 제 1 다이(1a) 상에서 아래를 바라보고 장착될 수 있으며, 제 3 상부 다이(1c)는 제 2 다이(1b) 상에서 아래를 바라보고 장착될 수 있다. 유전체 라이닝층(5a) 및 도전성 재료(5b)를 포함하는 TSV들(through substrate vias; 5)은 제 1 다이(1a) 및 제 2 다이(1b)를 통과하여 연장되어 제 1 다이(1a), 제 2 다이(1b), 및 제 3 다이(1c)에 전기적으로 연결될 수 있다. 예를 들어, 도시된 바와 같이, TSV들(5) 중 하나 이상이 제 1 다이(1a), 제 2 다이(1b), 및/또는 제 3 다이(1c)에 전기적으로 연결될 수 있다. 도 1의 적층된 구조체에서, TSV들(5)은 전력 전달, 신호 송신, 및 접지를 위한 전기적 통신을 캐리어(2)에게 제공할 수 있다. 그러나, TSV들은 상대적으로 높은 저항을 가지고, 그러면 TSV들을 따라서 전달된 전력을 소모하게 된다. 따라서, 특히 직접 하이브리드 결합과 공동으로 신호를 운반하기 위한 TSV 사용의 장점을 유지하면서도, 전력 분배를 위하여 TSV들을 사용하는 것과 연관된 전력 소모를 절감하는 것이 유익할 수 있다.
도 2는 일 실시형태에 따른 적층된 전자 디바이스(15)를 도시한다. 적층된 전자 디바이스(15)는 캐리어(2)에 장착된 다이 스택(1), 예컨대 다른 대형 다이, 인터포저, 베이스 디바이스, 패키지 기판(예컨대 인쇄 회로 보드, 세라믹 기판 등), 다른 베이스 디바이스 또는 시스템 보드를 포함한다. 일부 실시형태들에서, 다이 스택(1)은 시스템 보드 상에 장착될 IC 패키지를 형성한다. 일부 실시형태들에서, 캐리어(2)를 포함하는 적층된 전자 디바이스(15)는 시스템 보드 상에 장착될 IC 패키지를 형성한다. 다이 스택(1)은 적어도 세 개의 연결된 다이들을 포함할 수 있다. 다이는 제 1 하부 다이(1a), 하나 이상의 제 2 중간 다이(들)(1b)(하나가 도시됨), 및 제 3 상부 다이(1c)를 포함할 수 있다. 제 2 중간 다이(1b)는 제 1 하부 다이(1a) 및 제 3 상부 다이(1c) 사이에 배치될 수 있다. 제 1 다이(1a), 제 2 다이(1b), 및 제 3 다이(1c) 다이는 동일한 타입의 다이를 포함할 수 있고, 또는 다이들 중 하나 이상은 서로 다를 수도 있다. 다양한 실시형태들에서는, 예를 들어 다이들 중 하나 이상이, RF 통신 칩 셋, 전압 레귤레이터 칩 셋, 그래픽 또는 중앙 프로세서 위의 메모리 스택, 아날로그 프론트엔드를 가진 디지털 처리 칩 셋, 레이더 칩 셋, LiDAR 칩 셋(또는 좀 더 일반적으로는 광학적/광자 칩 셋), 고속 데이터 전송을 위한 직렬화기/직렬해제기(SerDes) 칩 셋 MEMS 애플리케이션, 차량 셋, 클록 및 타이밍 분배를 위한 칩 셋 등 대하여 전술된 바와 같이 프로세서 다이, 메모리 다이 등을 포함할 수 있다. 각각의 다이는 능동 전면(front active side; 4) 및 후면(6)을 가질 수 있다. 능동 회로부(예를 들어, 적어도 하나의 트랜지스터)는 능동 전면(4)에 또는 가까이 배치될 수 있다. 일부 실시형태들에서는 후면(6)에는 능동 회로부가 전혀 없을 수도 있다.
유전층(13a) 및 도전성 재료(13b)를 각각 포함하는 하나 또는 복수 개의 TSV들(13)이 적어도 제 1 하부 다이(1a) 및 제 2 중간 다이(1b)를 통과하여 제공되어 스택(1)의 다이들에게 신호 송신을 제공할 수 있다. 반도체층(17)은 집적 회로 다이를 위한 벌크 또는 에피택셜 단일 결정 반도체 재료를 포함할 수 있고, 또는 다른 타입의 디바이스, 예컨대 인터포저를 위한 석영 또는 세라믹과 같은 다른 기판 재료를 포함할 수 있다. 도 2에 도시된 바와 같이, TSV들(13)은 신호 송신만을 제공할 수 있고, 제 2 다이(1b) 및 제 3 다이(1c)에 전력을 분배하지 않을 수 있다. 오히려, 도 2에 도시된 바와 같이, 제 1 외부 전력 공급 경로(7)(예를 들어, 제 1 와이어 본드 또는 탭 본드)가 제 2 중간 다이(1b) 및/또는 스택 내의 다른 다이에 전력을 제공하도록 구성될 수 있다. 제 2 외부 전력 공급 경로(8)(예를 들어, 제 2 와이어 본드 또는 탭 본드)는 제 3 상부 다이(1c)에 전력을 제공하도록 구성될 수 있다. 외부 전력 공급 경로(7, 8)는 공급 경로(7, 8)가 하부 다이(1a)를 바이패스하도록, 전력을 하부 다이(1a) 아래의 다이 또는 보드로부터(예컨대, 예시된 캐리어(2)로부터) 중간 다이(1b) 및/또는 상부 다이(1c)에 전력을 제공할 수 있다. 일부 실시형태들에서, 하부 다이(1a)로의 전력 전달은 하부 다이(1a)의 하면(예시된 배향에서는 전면(4))으로부터 공급될 수 있다. 다른 실시형태들에서, 하부 다이로의 전력 전달은 하부 다이의 측면(26)으로부터 공급될 수 있다. 다른 실시형태들에서, 외부 전력 공급 경로는 상부 다이 위의 전력원으로부터 중간 다이 및/또는 하부 다이로 전력을 제공하고, 상부 다이를 바이패스한다. 또 다른 실시형태에서, 중간 및/또는 상부 다이에 대한 전력 공급 중 일부는 하부 다이 내의 TSV들을 통해서 제공되는 반면에, 중간 및/또는 상부 다이에 대한 다른 전력 공급은 상기 하부 다이를 통과하지 않고서 외부 전력 공급 경로, 예컨대 예시된 와이어 본드를 통하여 제공된다.
도 2에서, 하부 다이(1a)는 아래를 바라보고(예를 들어, 능동 전면(4)이 아래를 바라봄) 캐리어(2) 위에 장착되고, 중간 다이(1b)는 탑재된 아래를 바라보고(예를 들어, 능동 전면(4)이 아래를 바라봄) 하부 다이(1a) 위에 장착되며, 제 3 다이(1c)는 아래를 바라보고(예를 들어, 능동 전면(4)이 아래를 바라봄) 중간 다이(1b) 위에 장착된다. 일부 실시형태들에서는 후면(6)에 능동 회로부가 전혀 없을 수 있다. 따라서, 도시된 실시형태에서는, 다이(1a, 1b, 1c)의 능동면 또는 전면(4)이 아래를 바라보고, 스택 내의 다이의 하면은 다이들의 전면(4)이 되는 반면에 다이의 상면은 후면(6)이 된다. 다른 실시형태들에서는 다이들 중 일부 또는 전부가 그 대신에 위를 바라보고 적층될 수 있어서, 그들의 상면이 그들의 전면이 되는 것을 당업자가 인식할 것이다. 도시된 바와 같이, 하부 다이(1a)의 상면(도시된 실시형태에서는 후면(6))은, 제 1 외부 전력 공급 경로(7)(하부 와이어 본드)로부터의 전력을 중간 다이(1b)로 분배하도록 구성된 제 1 전력 분배 네트워크(PDN)를 포함하는 제 1 라우팅 구조체(9)를 포함한다. 중간 다이(1b)의 상면(도시된 실시형태에서는 후면(6))은 제 2 외부 공급 경로(8)(상부 와이어 본드)로부터의 전력을 상부 다이(1c)로 분배하도록 구성된 PDN을 포함하는 제 2 라우팅 구조체(10)를 더 포함할 수 있다. 더 나아가, 하부 다이(1a) 및/또는 중간 다이(1b)의의 상면 상의 라우팅 구조체(9, 10)는 접지 분배 네트워크를 더 포함할 수 있다. 접지 연결 경로는 스택(1)의 외부로부터 중간 다이(1b) 및/또는 상부 다이(1c)로 연장될 수도 있다(예를 들어, 추가 와이어 본드 또는 탭 본드를 이용하여). 일부 실시형태들에서, 제 1 및/또는 제 2 전력 공급 경로는 TSV들의 평균 단면적의 2 배보다 큰 단면적, 또는 TSV들의 평균 단면적의 4 배보다 큰 단면적, 또는 TSV들의 평균 단면적의 10 배보다 큰 단면적, 또는 TSV들의 평균 단면적의 20 배보다 큰 단면적을 가질 수 있다.
라우팅 구조체(9, 10)는 그 아래의 다이들과 일체형인 다층 구조체로서 예시되고, 재배선층(RDL)과 유사하게, 증착된 유전층에 의해 분리되고 비아에 의하여 연결되는 다수의 증착되고 패터닝된 금속층을 포함한다. 후술되는 바와 같은 무기 유전층은 바람직하게도 직접 하이브리드 결합을 쉽게 만들 수 있다. 예시된 라우팅 구조체들이 그 아래의 다이들과 일체형인 증착되고 패터닝된 층들이지만, 다른 실시형태들에서는 외부 전력 공급 경로로부터 다이로 전력을 분배하는 라우팅 구조체가 형성될 필요가 없다는 것을 이해할 것이다. 예를 들어, 일부 실시형태들에서, 라우팅 구조체는 위의 다이의 하면(중간 및 상부 다이(1b, 1c)의 전면(4))과 일체화되어 형성될 수 있다. 또 다른 실시형태에서, 외부에서 공급된 전력의 분배는 다의 금속 피복층(3)(예를 들어, BEOL) 내에서 달성될 수 있다. 그러나, 상재(overlying) 또는 하재(underlying) 다이와 함께 측방향으로 상호 확장되는(co-extensive) 스택의 다이들 사이의 예시된 별개의 라우팅 구조체(9, 10)는 바람직하게도 대부분의 BEOL 라인과 비교할 때 전력 공급을 위해서 더 많은 도전성 경로를 제공할 수 있다. 라우팅 구조체(9, 10)가 접지와 상기 전력/전압 도메인 사이에, 및/또는 전압 도메인들 사이에 격리 피쳐를 더 포함할 수 있다는 것을 당업자들은 이해할 것이다. 예를 들어, 커패시터 및/또는 인덕터 구조체가 전력 전달 계층들 사이에서 또는 별개의 전력 공급부들에 대한 측방향으로 분리된 전압 도메인들 사이에서 라우팅 구조체 내에 제공될 수 있다.
도 2에 도시된 바와 같이, 스택은 와이어 본드 연결을 위한 레지(ledge)를 제공하는 계단형 프로파일(14)을 포함할 수 있다. 따라서, 다이 스택은 상이한 크기의 다이들을 포함한다. 예를 들어, 프로세서 다이와 같이 더 큰 다이는 스택의 하단에 존재할 수 있는 반면에, 더 작은 다이는 중간 및/또는 상부 다이에 대해서 제공된다. 다이 스택의 다이들의 에지들은 서로에 대하여 측방향으로 천이되어 레지를 제공할 수 있다. 다른 실시형태들에서, 스택은 동일한 크기의 다이들을 포함할 수 있고, 다이들은 측방향으로 천이되어 레지를 제공할 수 있다. 일부 실시형태들에서는 다이 스택의 상이한 다이들에 대하여 상이한 전압이 제공된다. 더욱이, 오직 하나의 본드 와이어(7, 8)가 중간/상부 다이에 대한 각각의 다이 레벨에서 도 2의 개략적인 단면에 예시되지만, 당업자들은 동일한 레벨에 있는 다수의 외부 전력 공급 경로(예를 들어, 각각의 라우팅 구조체(9, 10)에 있는 다수의 와이어 본드)를 통하여 각각의 다이에 두 개 이상의 전력 공급부가 제공될 수 있다는 것을 이해할 것이다. 따라서, 다수의 전력/전압 도메인이 각각의 레벨에 공급될 수 있다. 일부 실시형태들에서, 외부 전력 공급 경로는 전력을 중간 다이의 후면을 통하여 중간 다이에 전달한다. 예를 들어, 상부 와이어 본드(제 2 공급 경로)는 제 2 라우팅 구조체에 연결되어 전력을 중간 다이의 후면을 통하여 중간 다이에 제공할 수 있다. 다른 실시형태들에서, 외부 전력 공급 경로는 전력을 중간 다이의 전면을 통하여 중간 다이에 전달한다. 예를 들어, 하부 와이어 본드(제 1 공급 경로)는 중간 다이의 전면에 인접한 제 1 PDN에 연결되어 중간 다이의 전면에 전력을 제공할 수 있다. 전술된 바와 같이, 일부 실시형태들에서는 전력을 다이 스택의 일부를 통해 전달하는 TSV가 존재하지 않을 수도 있다. 다른 실시형태들에서는 제 1 및/또는 제 2 다이를 통과해서 연장되는 전력 TSV들을 거치는 추가적 내부 전력 공급 경로가 존재할 수 이다.
비록 도 2의 다이 스택(1)이 세 개의 다이를 포함하지만, 다른 실시형태들에서는 다이 스택이 상부 다이와 하부 다이 사이에 다수의 중간 다이를 포함하여 다이 스택이 네 개 이상의 총 다이를 포함하게 할 수 있다. 일부 실시형태들에서는 별개의 외부 전력 공급 경로가 중간 다이들 각각에 대하여 제공될 수 있다. 다른 실시형태들에서는 별개의 외부 전력 공급 경로가 중간 다이들 중 일부에 대해서 제공되는 반면에, 내부 전력 공급 경로(예를 들어, 전력 TSV들)는 중간 다이들 중 나머지에 대해서 제공된다.
하부 다이(1a)는 임의의 적절한 방식으로 캐리어(2)에 장착될 수 있다. 예시된 실시형태에서, 하부 다이(1a)는 캐리어에 직접 하이브리드 결합되어, 다이로부터 캐리어까지의 신뢰가능한 기계적 연결, 및 신호, 접지 및 임의의 내부 전력 공급부를 위한 신뢰가능한 저저항 연결을 제공한다. 그러나, 다른 실시형태들에서는 하부 다이가 다른 결합 기법, 예컨대 열압축 결합(TCB), 솔더 결합 등을 이용하여 캐리어에 결합될 수 있다. 중간 다이(1b)는 임의의 적절한 방식으로 하부 다이(1a)에 결합될 수 있고, 상부 다이(1c)는 임의의 적절한 방식으로 중간 다이(1b)에 결합될 수 있다. 일부 실시형태들에서, 중간 다이(1b)는 하부 다이(1a)에 직접 하이브리드 결합되고, 상부 다이(1c)는 개재된 라우팅 구조체들(9, 10)을 각각 이용하여 중간 다이(1b)에 직접 하이브리드 결합된다. 따라서, 다이 및/또는 라우팅 구조체(9, 10)의 관련된 표면들은 후술되는 바와 같이, 높은 정도의 연마 및 활성화/종단(polishing and activation/termination)을 포함하는 직접 결합을 위해서 준비된 무기 유전체 재료를 포함할 수 있다. 다른 실시형태들에서는 다이들 중 하나 이상이 다른 결합 기법, 예컨대 TCB, 솔더 결합 등을 이용하여 결합될 수 있다.
도 3은 다른 실시형태에 따른 적층된 전자 디바이스(15)를 도시한다. 달리 지적되지 않는 한, 도 3의 컴포넌트들은 도 2의 컴포넌트들과 동일하거나 일반적으로 유사하고, 도 2에 대해서 앞서 지적된 대안들이 도 3의 실시형태에 유사하게 적용가능하다. 외부 전력 공급 경로가 와이어 본드 또는 탭 본드를 포함하는 도 2와 다르게, 도 3의 실시형태에서는 외부 전력 공급 경로가 다이 스택(1)의 측벽(16)과 나란한 하나 이상의 에지 트레이스(12)(측벽 트레이스라고도 불릴 수 있음)를 포함한다. 일부 실시형태들에서, 에지 트레이스(12)는 경화된 도전성 페이스트를 포함한다. 일부 실시형태들에서, 에지 트레이스(12)는 도금된 금속, 예컨대 구리를 포함한다. 도 2에 대해서 전술된 라우팅 구조체(9, 10)와 같이, 에지 트레이스(12)는 유전층에 의해서 분리되고 비아에 의해서 연결된 다수의 패터닝된 금속층을 포함할 수 있고, 접지와 전력 트레이스 또는 레벨 사이에, 및/또는 상이한 전압 도메인들을 나타내는 트레이스 또는 레벨들 사이에 격리(isolation)를 포함할 수 있다. 다양한 실시형태에서, 에지 트레이스(12)는 미국 특허 번호 제 8,461,673에 설명된 것과 개략적으로 유사할 수 있는데, 그 전체 콘텐츠는 그 전체로서 그리고 모든 점에서 본 명세서에서 원용에 의해 통합된다.
도 4는 다른 실시형태에 따른 적층된 전자 디바이스(27)를 도시한다. 달리 지적되지 않는 한, 도 4의 컴포넌트들은 도 2의 컴포넌트들과 동일하거나 일반적으로 유사하고, 도 2에 대해서 앞서 지적된 대안들이 도 3의 실시형태에 유사하게 적용가능하다. 추가적으로, 비록 도 4의 외부 전력 공급 경로가 도 2의 것과 유사한 와이어 본드(7)인 것으로 도시되지만, 도 4의 외부 공급 경로는 그 대신에 도 3의 것과 유사한 에지 트레이스의 형태를 취할 수 있다.
도 4에서, 적층된 전자 디바이스(27)는 캐리어(2)에 장착된 다이 스택(19), 예컨대 다른 대형 다이, 인터포저, 베이스 디바이스, 패키지 기판(예컨대 인쇄 회로 보드, 세라믹 기판 등), 다른 베이스 디바이스 또는 시스템 보드를 포함한다. 다이 스택(19)은 적어도 두 개의 연결된 다이들을 포함할 수 있다. 다이는 제 1 하부 다이(19a), 및 제 2 상부 다이(19b)를 포함할 수 있다. 유전층(13a) 및 도전성 재료(13b)를 각각 포함하는 하나 또는 복수 개의 TSV들(13)이 적어도 제 1 하부 다이(19a)를 통과하여 제공되어 스택(19)의 다이들에게 신호 송신을 제공할 수 있다. 도 2 및 도 3의 실시형태에 대해서 설명된 바와 같이, TSV들(13)은 신호 송신만을 제공할 수 있고, 또는 추가적으로 접지 또는 레퍼런스 전압을 제공할 수 있으며, 일부 실시형태에서는 전력 공급부들의 서브세트를 제공할 수도 있다. 도 4에 도시된 바와 같이, 제 1 외부 전력 공급 경로(7)(제 1 와이어 본드 또는 탭 본드로서 도시됨)는 제 1 다이(19a)의 적어도 디바이스에 전력을 제공하도록 구성될 수 있다. 외부 전력 공급 경로(7)는, 공급 경로(7)가 하부 다이(19a)를 바이패스하도록, 하부 다이(19a) 아래의 보드(예컨대, 예시된 캐리어(2))로부터 하부 다이(19a)에 전력을 제공할 수 있다.
도 4에서, 하부 다이(19a)는 캐리어 위에서 아래를 바라보고 장착되고(예를 들어, 능동 전면(4)이 하면임), 상부 다이(19b)는 하부 다이(19a) 위에서 아래를 바라보고 장착된다(예를 들어, 능동 전면(4)이 하면임). 일부 실시형태들에서는 후면(6)에 능동 회로부가 전혀 없을 수 있다. 도시된 바와 같이, 하부 다이(19a)의 후면(6)은, 제 1 외부 전력 공급 경로(7)(도시된 실시형태에서는 와이어 본드)로부터 하부 다이(19b)로 전력을 분배하도록 구성된 제 1 PDN을 포함하는 제 1 라우팅 구조체(9)를 포함한다. 더 나아가, 하부 다이(19a)의 후면(6)은 접지 분배 네트워크(ground distribution network)를 더 포함할 수 있다. 추가적 외부 전력 공급 경로가 라우팅 구조체(9)에 연결될 수 있는 것처럼, 접지 연결 경로는 스택(19)의 외부로부터 하부 다이(19a) 및/또는 상부 다이(19b)로 연장될 수도 있다(예를 들어, 추가 와이어 본드 또는 탭 본드를 이용하여). 유전체 라이너(liner) 층(18a) 및 도전성 재료(18b)를 포함하는 복수 개의 TSV들(18)은 적어도 하부 다이(19b)의 기판을 통하여 연장되어 상면(라우팅 구조체(9))으로부터 하부 다이(19b)의 디바이스로의 전력 전달을 제공할 수 있다. 이러한 TSV들(18)이 하부 다이(19b)의 기판부만을 통과하고, 금속 피복층(3)(의 전부)을 통과하지 않기 때문에, 이들은 "나노-TSV들(nano-TSVs)"이라고 여겨질 수 있다. 바람직하게는, 적어도 외부 전력 경로(7)를 통하여 제공된 전력 공급에 대하여, 전력은 하부 다이(19b)의 혼잡한(crowded) 금속 피복층(3)(예를 들어, BEOL)을 통해서 라우팅될 필요가 없다. 일부 실시형태들에서, 상부 다이(19a)는 제 1 PDN을 포함하는 제 1 라우팅 구조체(9)로부터 전력 전달을 더 수신할 수 있고, 추가적인 중간 또는 상부 다이들이 예시된 다이 스택(19) 위에 제공될 수 있다. 다이들은 서로 직접 하이브리드 결합될 수 있고, 하부 다이(19b)도 캐리어(2)에 직접 하이브리드 결합될 수 있다.
도 5는 일 실시형태의 다수의 분리된 금속층을 포함하는 라우팅층(9)의 확대도를 도시한다. 예를 들어, 도 5에 도시된 바와 같이, 다수의 분리된 금속층은 접지층(21) 및 전력층(22)을 더 포함할 수 있다. 복수 개의 비아(20)는 라우팅층(9) 내의 상이한 층들을 서로 및/또는 다이 스택 내의 상재 및/또는 하재 다이에 연결시키도록 구성된다. 전력 패드(25)는 전력층(22)에 연결된 비아(20)로부터 다이까지의 연결을 제공하고, 접지 패드(24)는 접지층(21)으로부터 다이까지의 연결을 제공한다. 라우팅층(9)은, 다이로부터 라우팅층(9)을 통과하는 다른 도전성 경로(미도시)에 걸쳐 신호를 전달하도록 구성된 TSV까지의 연결을 각각 제공하는 복수 개의 신호 패드(23)를 더 포함한다. 일부 실시형태들에서는 복수 개의 전력층이 존재할 수 있고, 각각의 전력층은 단일 전압 도메인에 대한 단일 전력원으로부터 전력을 제공하고, 별개의 전력 패드(25)를 통해서 다이 스택 내의 상재 또는 하재 다이에 연결된다. 일 실시형태에서는 제 1 전압을 제공하는 제 1 전력층 및 제 2 전압을 제공하는 제 2 전력층이 존재할 수 있고, 제 1 및 제 2 전압은 동일하거나 다를 수 있다. 다른 실시형태들에서, 단일 전력층이 복수 개의 전압 도메인에 대한 다수의 전력 공급을 운반하도록 패터닝될 수 있고, 각각의 전압 도메인은 독립 전압을 제공하도록 구성된다. 일 실시형태에서는 제 1 전압을 제공하는 제 1 전압 도메인 및 제 2 전압을 제공하는 제 2 전압 도메인을 포함하는 제 1 전력층이 존재할 수 있고, 제 1 전압 도메인의 제 1 전압은 제 2 전압 도메인의 제 2 전압과 동일하거나 다를 수 있다. 위에서 언급된 바와 같이, 격리 구조체, 예컨대 커패시터 및/또는 인덕터가 접지와 상기 전력 트레이스 또는 레벨 사이에, 및/또는 상이한 전압 도메인들에 대한 전력 트레이스들 사이에 더 제공될 수 있다.
도 6은 전력 전달에 관련되지 않는 상재 소자(overlying element)를 다이의 상단에 포함하는 다이 스택(15)을 보여주는 다른 실시형태를 예시한다. 도시된 실시형태에서, 상재 소자는 히트 싱크(28)일 수 있는데, 이것은 상단 다이(1c)의 상단면(예를 들어, 후면)에 또는 개재된 라우팅 구조체(미도시)에 직접 결합될 수 있다. 도시된 바와 같이 전력이 스택(15)의 측면으로부터가 아니라 상단면으로부터 전달되어야 한다면, 이러한 히트 싱크는 배제될 수 있다. 도시된 실시형태에서, 에지 트레이스(12)는 중간 다이(들)(1b)에 전력을 제공하고, 또한 하단 다이(1a) 및 상단 다이(1c)에 전력을 제공할 수 있다. 추가적으로, 전력, 접지 및/또는 에지 트레이스들(12) 내의 다른 트레이스는 하부 및 중간 다이(1a, 1b)로부터 히트 싱크(28)까지의 열 경로를 제공할 수 있다. 개재된 라우팅 구조체(9, 10)도 다이로부터 열을 추출하고 열을 예시된 에지 트레이스(12)를 통하여 히트 싱크(28)로 라우팅하는 것을 도울 수 있다. 추가적으로 또는 대안적으로, 다이 스택(15)으로부터의 열 경로는 유전층(29a) 및 도전층(29b)을 포함하는 TSV들(29)에 의해서 수 있고, 이들은 TSV들(13)과 유사하게 각각의 다이에 대한 적층된 TSV들일 수 있거나, 라우팅 구조체(9, 10)를 포함하는 다이 스택(15)을 통과하는 비아-래스트(via-last) TSV들일 수 있다. 이러한 TSV들은 히트 싱크(28)로의 열 추출을 도울 수 있다. 예시된 TSV들(29)은 이들이 전기적으로 연결되지 않고서(예를 들어, 전기적으로 절연되지만 열은 전도하는 개재된 층을 통하여) 히트 싱크(28)와 열적으로 연결된다면, 전력, 접지 또는 신호를 운반하는 역할을 더 수행할 수 있다. 일부 실시형태들에서는 히트 싱크(28)도 접지처리될 수 있고(grounded) 다이 스택(15)의 접지면에 전기적으로 연결된다. 전력이 다이 스택(15) 외부의 측면 경로로부터 다이의 후면으로 전달되기 때문에, 히트 싱크(28)는 후면 전력 전달과 간섭을 일으키지 않는다.
직접 결합 방법 및 직접 결합 구조체의 예
본 명세서에서 개시된 다양한 실시형태는 두 개 이상의 소자가 개재된 접착제가 없이 서로에 직접 결합될 수 있는 직접 결합 구조체에 관한 것이다. 두 개 이상의 소자는 개재된 접착제가 없이 결합 계면에서 서로 직접 결합될 수 있다. 두 개 이상의 마이크로전자 소자(예를 들어 집적된 디바이스 다이, 웨이퍼, 수동 디바이스를 포함하는 반도체 소자, 전력 스위치와 같은 개별적인 능동 디바이스 등과 같은 소자)가 적층되거나 서로 결합되어 결합된 구조체를 형성할 수 있다. 제 1 소자의 도전성 피쳐(예를 들어, 콘택 패드, 비아(예를 들어, TSV)의 노출된 단부, 또는 기판 관통 전극)는 제 2 소자의 대응하는 도전성 피쳐에 전기적으로 연결될 수 있다. 임의의 적절한 개수의 소자가 결합 구조체 내에 적층될 수 있다. 예를 들어, 제 3 소자가 제 2 소자 상에 적층될 수 있고, 제 4 소자가 제 3 소자 상에 적층될 수 있는 등이다. 추가적으로 또는 대안적으로, 하나 이상의 추가적인 소자는 제 1 소자를 따라서 서로 측방향으로 인접하게 적층될 수 있다. 일부 실시형태들에서, 측방향으로 적층된 추가적 소자는 제 2 소자보다 작을 수 있다. 일부 실시형태들에서, 측방향으로 적층된 추가적 소자는 제 2 소자보다 두 배 더 작을 수 있다.
일부 실시형태들에서, 소자들은 접착제가 없이 서로 직접 결합된다. 다양한 실시형태들에서, 비도전성 또는 유전체 재료를 포함하는 비도전성 필드 구역은, 제 2 소자의 제 2 결합층으로서의 역할을 하는 비도전성 또는 유전체 재료를 포함하는 대응하는 비도전성 필드 구역에 접착제가 없이 직접 결합될 수 있는 제 1 소자의 제 1 결합층으로서의 역할을 할 수 있다. 비도전성 결합층은 디바이스부, 예컨대 소자의 반도체(예를 들어, 실리콘) 부분의 각각의 전면 상에 배치될 수 있다. 능동 디바이스 및/또는 회로부는 디바이스부 안에 또는 위에 패터닝되고 및/또는 그렇지 않으면 배치될 수 있다. 능동 디바이스 및/또는 회로부는 디바이스부의 전면에 또는 근처에, 및/또는 디바이스부의 반대편의 후면에 또는 근처에 배치될 수 있다. 결합층이 소자들의 전면 및/또는 후면에 제공될 수 있다. 비도전성 재료는 제 1 소자의 비도전성 결합 구역 또는 결합층이라고 불릴 수 있다. 일부 실시형태들에서, 제 1 소자의 비도전성 결합층은 유전체-유전체 결합 기법을 사용하여 제 2 소자의 대응하는 비도전성 결합층에 직접 결합될 수 있다. 예를 들어, 비도전성 또는 유전체-유전체 결합은 적어도 미국 특허 번호 제 9,564,414, 제 9,391,143 및 제 10,434,749에 개시된 직접 결합 기법을 사용하여 접착제가 없이 형성될 수 있는데, 아들 각각의 전체 내용은 그 전체로서 모든 점에서 원용에 의해 본 명세서에 통합된다. 다양한 실시형태에서, 결합층은 비도전성 재료, 예컨대 유전체 재료, 예컨대 실리콘 산화물, 또는 비도핑 반도체 재료, 예컨대 비도핑 실리콘을 포함할 수 있다. 적절한 유전체 결합면 또는 직접 결합을 위한 재료는 무기물 유전체, 예컨대 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산화질화물을 포함하지만 이것으로 한정되는 것은 아니거나, 또는 탄소, 예컨대 실리콘 카바이드, 실리콘 산화카르보질화물, 저 K 유전체 재료, SICOH 유전체, 실리콘 카르보질화물 또는 다이아몬드-형 탄소 또는 다이아몬드 표면을 포함하는 재료를 포함할 수 있다. 이러한 탄소-보유 세라믹 재료는 탄소를 포함함에도 불구하고 무기물이라고 여겨질 수 있다. 일부 실시형태들에서, 유전체 재료는 폴리머 재료, 예컨대 에폭시, 수지 또는 몰딩 재료를 포함하지 않는다.
일부 실시형태들에서, 디바이스부는 이종 구조체를 형성하는, 상당히 다른 열팽창 계수(CTE)를 가질 수 있다. 디바이스부들 사이, 특히 벌크 반도체, 통상적으로 디바이스부의 단결정부들(single crystal portion) 사이의 CTE 차이는 5 ppm 보다 크거나 10 ppm보다 클 수 있다. 예를 들어, 디바이스부들 사이의 CTE 차이는 5 ppm 내지 100 ppm, 5 ppm 내지 40 ppm, 10 ppm 내지 100 ppm, 또는 10 ppm 내지 40 ppm의 범위에 속할 수 있다. 일부 실시형태들에서, 디바이스부 중 하나는 광학 압전 또는 열전기 애플리케이션을 위하여 유용한 페롭스카이트 재료를 포함하는 광전자 단결정 재료를 포함할 수 있고, 디바이스부들 중 다른 것들은 더 종래의 기판 재료를 포함한다. 예를 들어, 디바이스부 중 하나는 리튬 탄탈레이트(LiTaO3) 또는 리튬 니오베이트(LiNbO3)를 포함하고, 디바이스부 중 다른 것은 실리콘(Si), 석영, 융합된 실리카 유리, 사파이어, 또는 유리를 포함한다. 다른 실시형태들에서, 디바이스부 중 하나는 III-V 단일 반도체 재료, 예컨대 갈륨 비소(GaAs) 또는 갈륨 질화물(GaN)을 포함하고, 디바이스부 중 다른 하나는 비-III-V 반도체 재료, 예컨대 실리콘(Si)으 포함할 수 있거나, 유사한 CTE를 가진 다른 재료, 예컨대 석영, 융합된 실리카 유리, 사파이어, 또는 유리를 포함할 수 있다.
다양한 실시형태들에서, 직접 하이브리드 결합은 개재된 접착제가 없이 형성될 수 있다. 예를 들어, 비전독성 결합면은 높은 평활도가 되도록 연마될 수 있다. 비도전성 결합면은, 예를 들어 화학적 기계적 연마(CMP)를 사용하여 연마될 수 있다. 연마된 결합면의 조도는 30 Å rms보다 작을 수 있다. 예를 들어, 결합면의 조도는 약 0.1 Å rms 내지 15 Å rms, 0.5 Å rms 내지 10 Å rms, 또는 1 Å rms 내지 5 Å rms의 범위에 속할 수 있다. 결합면은 세척되고 플라즈마 및/또는 에천트에 노출되어 표면을 활성화시킬 수 있다. 일부 실시형태들에서, 표면은 활성화 이후에 또는 활성화 도중에(예를 들어, 플라즈마 및/또는 에칭 프로세스 도중에) 종들(species)로 종결될 수 있다. 이론적으로는 한정되지 않으면서, 일부 실시형태들에서는 활성화 프로세스가 결합면에서의 화학적 결합을 깨기 위해서 수행될 수 있고, 종단 프로세스는 직접 결합 도중에 결합 에너지를 개선하는 추가적인 화학 종을 결합면에 제공할 수 있다. 일부 실시형태들에서, 활성화 및 종단은 동일한 단계에서(예를 들어 표면을 활성화 및 종단하기 위한 플라즈마) 제공된다. 다른 실시형태들에서, 결합면은 별개의 처리에서 종단되어 직접 결합을 위한 추가적인 종을 제공할 수 있다. 다양한 실시형태들에서, 종단하는 종들은 질소를 포함할 수 있다. 예를 들어, 일부 실시형태들에서, 결합면(들)은 질소-함유 플라스마에 노출될 수 있다. 더 나아가, 일부 실시형태들에서, 결합면은 불소에 노출될 수 있다. 예를 들어, 제 1 및 제 2 소자 사이의 결합 계면에 또는 근처에 하나 또는 다수의 불소 피크가 존재할 수 있다. 따라서, 직접 결합된 구조체에서는, 두 유전체 재료들(예를 들어, 결합 층 사이의 결합 계면이 높은 질소 함량 및/또는 불소 피크를 가지는 매우 부드러운 계면을 결합 계면에 포함할 수 있다. 활성화 및/또는 종단 처리의 추가적인 예는 미국 특허 번호 제 9,564,414; 제 9,391,143; 및 제 10,434,749 전체에서 발견될 수 있는데, 이들 각각의 전체 콘텐츠는 그 전체로서 그리고 모든 점에서 본 명세서에서 원용에 의해 통합된다. 연마된 결합면의 조도는 활성화 프로세스 이후에 다소 더 거칠어질 수 있다(예를 들어, 약 1 Å rms 내지 30 Å rms, 3 Å rms 내지 20 Å rms, 또는 더 거칠 수 있음).
다양한 실시형태들에서, 제 1 소자의 도전성 콘택 피쳐는 제 2 소자의 대응하는 도전성 피쳐에 직접 결합될 수도 있다. 예를 들어, 전술된 바와 같이 형성된 직접 공유 결합된 비도전성-비도전성(예를 들어, 유전체-유전체) 표면들을 포함하는 결합 계면을 따라서 도체-도체 직접 결합을 제공하기 위하여 직접 하이브리드 결합 기법이 사용될 수 있다. 다양한 실시형태들에서, 도체-도체(예를 들어, 전도성 피쳐-전도성 피쳐 직접 결합 및 유전체-유전체 결합은 적어도 미국 특허 번호 제 9,716,033 및 제 9,852,988에 개시된 직접 하이브리드 결합 기법을 사용하여 형성될 수 있고, 이들 각각의 전체 내용은 본 명세서에서 그 전체로서 그리고 모든 점에서 통합된다. 본 명세서에서 설명되는 직접 하이브리드 결합 실시형태에서, 도전성 피쳐는 비도전성 결합층들 내에 제공되고, 도전성 피쳐 및 비도전성 피쳐 양자 모두가, 예컨대 전술된 평탄화, 활성화 및/또는 종단 처리에 의하여 직접 결합을 위해 준비된다. 따라서, 직접 결합을 위해 준비된 결합면은 도전성 피쳐 및 비도전성 피쳐 양자 모두를 포함한다.
예를 들어, 전술된 바와 같이, 비도전성(예를 들어 유전체) 결합면들(예를 들어, 무기 유전체 면)이 형성되고 개재된 접착제가 없이 서로 직접 결합될 수 있다. 도전성 콘택 피쳐들(예를 들어, 결합층 내의 비도전성 유전체 필드 구역에 의해 적어도 부분적으로 둘러싸일 수 있는 도전성 피쳐)도 개재된 접착제가 없이 서로 직접 결합될 수 있다. 다양한 실시형태들에서, 도전성 피쳐는 비도전성 필드 구역 내에 적어도 부분적으로 임베딩된 이산 패드 또는 트레이스를 포함할 수 있다. 일부 실시형태들에서, 도전성 콘택 피쳐는 실리콘 관통 비아와 같은 기판 관통 비아(through substrate via; TSV)의 노출된 콘택 표면을 포함할 수 있다. 일부 실시형태들에서, 각각의 도전성 피쳐는 유전체 필드 구역 또는 비도전성 결합층의 외면(예를 들어, 상면)(비전도성 결합면 아래로 함몰될 수 있고, 예를 들어 30 nm 미만, 20 nm 미만, 15 nm 미만, 또는 10 nm 미만으로 함몰되고, 예를 들어 2 nm 내지 20 nm의 범위 내로, 또는 4 nm 내지 10 nm의 범위 내로 함몰된다. 다양한 실시형태들에서, 직접 결합 이전에, 마주보는 소자들 내의 리세스는 마주보는 콘택 패드들 사이의 총 갭기 15 nm 미만, 또는 10 nm 미만이 되도록 크기결정될 수 있다. 일부 실시형태에서 비도전성 결합층들은 실온에서 접착제가 없이 서로 직접 결합되고, 그 후에 결합된 구조체가 어닐링될 수 있다. 어닐링 시에, 도전성 피쳐들은 확장되고 서로 접촉해서 금속-금속 직접 결합을 형성할 수 있다. 유용하게도, San Jose, CA의 Adeia 사로부터 상업적으로 입수가능한 직접 결합 상호연결, 또는 DBI® 기법을 사용하면, 높은 밀도의 도전성 피쳐들이 직접 결합 계면을 통하여 연결되게 할 수 있다(예를 들어, 규칙적 어레이에 대한 작거나 미세한 피치가 가능해지게 함). 일부 실시형태들에서, 도전성 피쳐들, 예컨대 결합된 소자들 중 하나의 결합면 내에 임베딩된 도전성 트레이스들의 피치는 100 마이크론 미만 또는 10 마이크론 미만 또는 심지어(2) 마이크론 미만일 수 있다. 일부 애플리케이션의 경우, 도전성 패드의 치수들 중 하나(예를 들어, 직경)에 대한 도전성 피쳐의 피치의 비율은 20 미만, 또는 10 미만, 또는 5 미만 또는 3 미만이고, 바람직하게는 가끔 2 미만이다. 다른 애플리케이션에서는, 결합된 소자들 중 하나의 결합면 내에 임베딩된 도전성 트레이스의 폭은 0.3 내지 20 마이크론의 범위(예를 들어, 0.3 내지 3 마이크론의 범위)를 가질 수 있다. 다양한 실시형태들에서, 도전성 피쳐 및/또는 트레이스는 구리 또는 구리 합금을 포함할 수 있지만, 다른 금속들도 적합할 수 있다. 예를 들어, 본 명세서에 개시된 도전성 피쳐는 미세 입자 금속(예를 들어, 미세 입자 구리)을 포함할 수 있다.
따라서, 직접 결합 프로세스에서, 제 1 소자는 제 2 소자에 개재된 접착제가 없이 직접 결합될 수 있다. 일부 구성에서, 제 1 소자는 개별화된 집적된 디바이스 다이와 같은 개별화된 소자를 포함할 수 있다. 다른 배치구성에서는, 제 1 소자가 개별화되면 복수 개의 통합된 디바이스 다이를 형성하는 복수 개의(예를 들어, 수 십 개, 수 백 개, 또는 그 이상) 디바이스 구역을 포함하는 캐리어 또는 기판(예를 들어, 웨이퍼)을 포함할 수 있다. 제 2 소자는 개별화된 집적 디바이스 다이와 같은 개별화된 소자를 포함할 수 있다. 다른 구성에서, 제 2 소자는 캐리어 또는 기판(예를 들어, 웨이퍼)을 포함할 수 있다. 본원에 개시된 실시형태는 웨이퍼-웨이퍼(W2W) 다이-다이(D2D), 또는 다이-웨이퍼(D2W) 결합 프로세스에 이에 상응하도록 적용될 수 있다. 웨이퍼-웨이퍼(W2W) 프로세스에서는, 두 개 이상의 웨이퍼들이 서로 직접 결합되고(예를 들어, 직접 하이브리드 결합됨) 적절한 싱귤레이션 프로세스를 사용하여 싱귤레이션될 수 있다. 싱귤레이션 이후에, 싱귤레이션된 구조체의 측면 에지들(예를 들어, 두 개의 결합된 소자들의 측면 에지들)은 실질적으로 동일한 높이일 수 있고, 결합된 구조체에 대한 공통 싱귤레이션 프로세스를 표시하는 마킹(예를 들어, 톱 싱귤레이션 프로세스(saw singulation process)가 사용된다면 톱 마크)을 포함할 수 있다.
본 명세서에서 설명되는 바와 같이, 제 1 및 제 2 소자는 접착제가 없이 서로에 직접 결합될 수 있는데, 이것은 증착 프로세스와 다른 것이고, 결과적으로 증착과 비교할 때 구조적으로 상이한 계면이 얻어진다. 하나의 애플리케이션에서, 결합된 구조체 내의 제 1 소자의 폭은 제 2 소자의 폭과 유사하다. 일부 다른 실시형태들에서, 결합된 구조체 내의 제 1 소자의 폭은 제 2 소자의 폭과 다르다. 이와 유사하게, 결합 구조체 내의 더 큰 소자의 폭이나 면적은 더 작은 소자의 폭이나 면적보다 적어도 10% 더 클 수 있다. 따라서, 제 1 및 제 2 소자는 증착되지 않은 소자들을 포함할 수 있다. 더 나아가, 증착된 층들과 달리, 직접 결합 구조체는 내부에 나노미터-스케일 보이드(나노보이드(nanovoid))가 존재하는 결합 계면을 따라서 결함 구역(defect region)을 포함할 수 있다. 나노보이드는 결합면의 활성화(예를 들어, 플라즈마에 노출됨)에 기인하여 형성될 수 있다. 전술된 바와 같이, 결합 계면은 활성화 및/또는 마지막 화학적 처치 프로세스로부터 유발된 재료들의 농축물(concentration)을 포함할 수 있다. 예를 들어, 활성화를 위해서 질소 플라즈마를 활용하는 실시형태들에서, 질소 피크가 결합 계면에 형성될 수 있다. 질소 피크는 이차 이온 질량분광분석학(secondary ion mass spectroscopy; SIMS) 기법을 사용하여 검출가능할 수 있다. 다양한 실시형태들에서, 예를 들어 질소 종단 처치(예를 들어, 결합 표면을 질소-보유 플라즈마에 노출시킴)가 수산화(hydrolyzed)(OH-종단) 표면을 NH2 분자로 치환하여, 질소-종단 표면을 제공할 수 있다. 활성화를 위해서 산소 플라즈마를 활용하는 실시형태들에서는 산소 피크가 결합 계면에 형성될 수 있다. 일부 실시형태들에서, 결합 계면은 실리콘 산화질화물, 실리콘 산화탄질물(oxycarbonitride), 또는 실리콘 탄질물(carbonitride)을 포함할 수 있다. 본 명세서에서 설명되는 바와 같이, 직접 결합은 공유 결합을 포함할 수 있고, 이것은 반데르 발스 결합보다 더 강하다. 결합층은 높은 평활도로 평탄화된 연마된 표면을 더 포함할 수 있다.
다양한 실시형태들에서, 도전성 피쳐들 사이의 금속-금속 결합들은 금속 알갱이들이 결합 계면을 가로질러 서로의 내부로 성장하도록 결합될 수 있다. 일부 실시형태들에서, 금속은 구리이거나 구리를 포함하는데, 이것은 결합 계면을 통과하는 개선된 구리 확산을 위한 111 정면(crystal plane)을 따라서 배향된 알갱이들을 가질 수 있다. 일부 실시형태들에서, 도전성 피쳐는 나노트윈(nanotwinned) 구리 알갱이 구조체를 포함할 수 있고, 이것은 어닐링 도중에 도전성 피쳐들을 병합하는 것을 도울 수 있다. 결합된 도전성 피쳐들에 또는 그 근처에서 비도전성 결합층들 사이에 실질적으로 갭이 존재하지 않도록, 결합 계면은 결합된 전도성 피쳐들의 적어도 일부를 향해 실질적으로 전체적으로 연장될 수 있다. 일부 실시형태들에서는, 베리어층이 도전성 피쳐(예를 들어, 구리를 포함할 수 있음) 아래에 및/또는 이를 측방향으로 둘러싸면서 제공될 수 있다. 그러나, 다른 실시형태들에서는, 예를 들어 US 2019/11195748에 설명된 바와 같이 도전성 피쳐 아래에 베리어층이 존재하지 않을 수도 있는데, 이것은 본 명세서에서 그 전체로서 그리고 모든 점에서 통합된다.
유용하게도, 본 명세서에서 설명된 하이브리드 결합 기법들을 사용하면 인접한 도전성 피쳐들 사이에 극히 미세한 피치, 및/또는 작은 패드 크기가 가능해질 수 있다. 예를 들어, 다양한 실시형태들에서, 인접한 도전성 피쳐들 사이의 피치 p(즉, 에지-에지 또는 중심-중심 사이의 거리)는 0.5 마이크론 내지 50 마이크론의 범위, 0.75 마이크론 내지 25 마이크론의 범위, 1 마이크론 내지 25 마이크론의 범위, 1 마이크론 내지 10 마이크론의 범위, 또는 1 마이크론 내지 5 마이크론의 범위에 속할 수 있다. 예를 들어, 주된 측방향 치수(예를 들어, 패드 직경)도 역시 작을 수 있고, 예를 들어 0.25 마이크론 내지 30 마이크론의 범위 내, 0.25 마이크론 내지 5 마이크론의 범위 내, 또는 0.5 마이크론 내지 5 마이크론의 범위 내에 있을 수) 있다.
전술된 바와 같이, 비도전성 결합층들은 접착제가 없이 서로 직접 결합될 수 있고, 그 후에 결합된 구조체가 어닐링될 수 있다. 어닐링 시에, 도전성 피쳐들은 확장되고 서로 접촉해서 금속-금속 직접 결합을 형성할 수 있다. 일부 실시형태들에서, 도전성 피쳐의 재료는 어닐링 프로세스 도중에 상호확산(interdiffuse)될 수 있다.
적층된 전자 디바이스들에 대한 전력 분배의 예시적인 실시형태
일 양태에서, 장치는 적어도 세 개의 연결된 다이들을 포함하는 다이 스택 - 상기 다이들은 하부 다이, 상부 다이, 및 하부 다이와 상부 다이 사이의 중간 다이를 포함함 -; 상기 스택의 다이들에게 신호 송신을 제공하는 복수 개의 TSV들; 및 상기 하부 다이를 통과하지 않고서 상기 중간 다이에 전력을 제공하도록 구성된 전력 공급 경로를 포함한다.
일부 실시형태들에서, 상기 하부 다이는 아래를 바라보면서 장착되고, 상기 중간 다이는 상기 하부 다이 위에 아래를 바라보면서 장착되며, 상기 하부 다이의 후면은 상기 전력 공급 경로로부터 상기 중간 다이로 전력을 분배하도록 구성된 전력 분배 네트워크(power distribution network)를 포함한다. 일부 실시형태들에서, 상기 하부 다이의 후면은 접지 분배 네트워크(ground distribution network)를 더 포함한다. 일부 실시형태들에서, 상기 장치는, 전력 및 접지 분배 네트워크들과 상기 중간 다이 사이에 커패시터를 포함할 수 있다. 일부 실시형태들에서, 상기 장치는, 상기 스택의 외부로부터 상기 다이 스택의 상재 다이(overlying die)에 전력을 제공하기 위한 제 2 전력 공급 경로를 더 포함할 수 있고, 상기 중간 다이의 후면은, 상기 상재 다이로의 제 2 전력 공급 경로로부터 상기 상재 다이로 전력을 제공하기 위한 제 2 전력 분배 네트워크를 포함한다. 일부 실시형태들에서, 상기 장치는, 상기 스택의 외부로부터 상기 중간 다이로의 접지 연결 경로를 포함할 수 있다. 일부 실시형태들에서, 상기 전력 공급 경로는 TSV들의 평균 단면적의 2 배보다 큰 단면적을 가진다. 일부 실시형태들에서, 상기 전력 공급 경로는 TSV들의 평균 단면적의 4 배보다 큰 단면적을 가진다. 일부 실시형태들에서, 전력 공급 경로는 와이어 본드를 포함한다. 일부 실시형태들에서, 상기 장치는, 상기 중간 다이에 대한 접지 연결을 제공하는 접지 와이어 본드를 포함할 수 있다. 일부 실시형태들에서, 상기 스택은 와이어 본드 연결을 위한 레지(ledge)를 제공하는 계단형(staircase) 프로파일을 포함한다. 일부 실시형태들에서, 다이 스택은 상이한 크기의 다이들을 포함한다. 일부 실시형태들에서, 다이 스택은 동일한 크기의 다이들을 포함한다. 일부 실시형태들에서, 상기 다이 스택의 다이들의 에지들은 서로에 대하여 측방향으로 천이되어 상기 레지를 제공한다. 일부 실시형태들에서, 상기 전력 공급 경로는 상기 다이 스택의 측벽과 나란한 에지 트레이스를 포함한다. 일부 실시형태들에서, 에지 트레이스는 경화된 도전성 페이스트를 포함한다. 일부 실시형태들에서, 에지 트레이스는 도금된 금속을 포함한다. 일부 실시형태들에서, 도금된 금속은 구리이다. 일부 실시형태들에서는 다이 스택의 상이한 다이들에 대하여 상이한 전압이 제공된다. 일부 실시형태들에서, 상기 전력 공급 경로는 상기 중간 다이의 후면을 통하여 상기 중간 다이에 전력을 전달한다. 일부 실시형태들에서, 상기 전력 공급 경로는 상기 중간 다이의 전면을 통하여 상기 중간 다이에 전력을 전달한다. 일부 실시형태들에서, 장치는 전력 TSV들을 통과하는 추가적 내부 전력 공급 경로를 포함할 수 있다. 일부 실시형태들에서, 상기 다이 스택은 상기 상부 다이와 상기 하부 다이 사이에 다수의 중간 다이를 포함하고, 별개의 전력 공급 경로들이 상기 중간 다이들 각각에 대하여 제공된다. 일부 실시형태들에서, 상기 다이 스택은 다수의 중간 다이들을 포함하고, 별개의 전력 공급 경로들이 상기 중간 다이들 중 일부에 대하여 제공되는 반면에, 상기 내부 전력 공급 경로는 상기 중간 다이들 중 나머지에 대하여 제공된다. 일부 실시형태들에서, 별개의 전력 공급 경로들이 상이한 전압들을 상이한 중간 다이들에 공급한다. 일부 실시형태들에서, 상기 다이 스택의 적어도 두 개의 다이들은 직접 하이브리드 결합된다. 일부 실시형태들에서, 상기 다이 스택의 다이들은 서로 직접 하이브리드 결합된다. 일부 실시형태들에서, 상기 전력 공급 경로는, 상기 하부 다이 아래의 다이 또는 보드로부터 상기 중간 다이로 전력을 제공하고, 상기 하부 다이를 바이패스한다. 일부 실시형태들에서, 상기 전력 공급 경로는 상기 상부 다이 위의 전력원으로부터 상기 중간 다이로 전력을 제공하고, 상기 상부 다이를 바이패스한다.
다른 양태에서, 장치는 신호 TSV들을 포함하는 복수 개의 적층된 다이들; 및 상기 스택 내의 최저 다이 위 그리고 상기 스택 내의 최고 다이 아래의 하나 이상의 다이들에 전력을 제공하기 위한 본드 와이어 또는 에지 트레이스를 포함할 수 있다.
일부 실시형태들에서, 상기 복수 개의 적층된 다이들은 하부 다이, 상부 다이, 및 하부 다이와 상부 다이 사이의 중간 다이를 포함하고, 상기 본드 와이어 또는 에지 트레이스는 상기 하부 다이의 후면에 있는 전력 분배 네트워크를 이용하여 상기 중간 다이에 전력을 제공한다.
다른 양태에서, 전자 모듈의 제조 방법은, TSV들을 이용하여 다이들 사이에 신호 연결을 제공하는 것을 포함하여, 스택 내의 적어도 세 개의 다이들을 기계적으로 그리고 전기적으로 연결하는 단계; 및 TSV를 통하여 전력을 소통시키지 않으면서, 전력 연결 경로를 상기 스택의 중간 다이들에 제공하는 단계를 포함할 수 있다.
일부 실시형태들에서, 이러한 방법은 전력 분배 네트워크를 중간 다이 아래의 다이의 뒷면에 형성하고, 전력 연결 경로를 전력 분배 네트워크에 연결하는 단계를 포함할 수 있다. 일부 실시형태들에서, 이러한 방법은 전력 분배 네트워크와 상기 중간 다이 사이에 커패시터를 형성하는 단계를 포함할 수 있다. 일부 실시형태들에서, 이러한 방법은 별개의 전력 공급 경로를 상기 복수 개의 중간 다이들 각각에 제공하는 단계를 포함할 수 있다. 일부 실시형태들에서, 이러한 방법은은 별개의 전압을 스택의 별개의 다이들에 제공하는 단계를 포함할 수 있다. 일부 실시형태들에서, 이러한 방법은, 그 자신의 별개의 전력 공급 경로를 가지는 각각의 중간 다이 아래의 다이들의 후면에 별개의 전력 분배 네트워크들을 제공하고, 상기 전력 공급 경로들을 상기 전력 분배 네트워크들에 연결하는 단계를 포함할 수 있다. 일부 실시형태들에서, 전력 공급 경로를 제공하는 것은 와이어 본딩을 포함한다. 일부 실시형태들에서, 이러한 방법은 중간 다이에 대한 접지 연결을 와이어 본딩하는 단계를 포함할 수 있다. 일부 실시형태들에서, 상기 스택 내의 적어도 세 개의 다이들을 기계적으로 그리고 전기적으로 연결하는 단계는, 와이어 본드 연결을 위한 레지를 제공하도록 상기 다이들을 위치설정하는 것을 포함한다. 일부 실시형태들에서, 전력 공급 경로를 제공하는 단계는 에지 트레이스를 다이 스택의 측벽을 따라서 형성하는 것을 포함한다. 일부 실시형태들에서, 에지 트레이스를 형성하는 단계는 금속 도금을 포함한다. 일부 실시형태들에서, 에지 트레이스를 형성하는 단계는 구리 도금을 포함한다. 일부 실시형태들에서, 이러한 방법은 추가적 전력 TSV들을 통과하는 내부 전력 공급 경로를 제공하는 단계를 포함할 수 있다. 일부 실시형태들에서, 상기 스택은 다수의 중간 다이들을 포함하고, 상기 방법은, 상기 중간 다이들 중 일부에 대하여 별개의 전력 공급 경로들을 공급하고, 및 중간 다이들 중 나머지에 대하여 TSV들을 통과하는 내부 전력 공급 경로를 공급하는 단계를 더 포함한다. 일부 실시형태들에서, 상기 스택 내의 적어도 세 개의 다이들을 기계적으로 그리고 전기적으로 연결하는 단계는, 상기 다이들을 직접 하이브리드 결합하는 것을 포함한다.
다른 양태에서, 장치는 적어도 두 개의 연결된 다이들을 포함하는 다이 스택 - 상기 다이들은 능동 전면 및 후면을 가지는 상부 다이 및 하부 다이를 포함하고, 상부 다이는 상기 하부 다이의 후면 위에 장착됨 -; 상기 다이 스택의 상부 다이에 신호 송신을 제공하는, 상기 하부 다이를 통과하는 복수 개의 TSV들; 및 상기 하부 다이의 후면에 전력을 제공하도록 구성된 전력 공급 경로 - 상기 하부 다이는 상기 하부 다이의 모든 금속 피복 레벨들(metallization levels)을 통과하지 않고서 젼력을 상기 후면으로부터 상기 하부 다이의 디바이스들로 수송하기 위한 전력 비아를 포함함 -를 포함한다.
일부 실시형태들에서, 상기 장치는, 상기 상부 다이와 상기 하부 다이 사이에 라우팅 구조체를 포함할 수 있고, 상기 라우팅 구조체는 상기 전력 공급 경로로부터 상기 하부 다이로 전력을 분배하도록 구성된다. 일부 실시형태들에서, 라우팅 구조체는 접지 분배 네트워크를 더 포함한다. 일부 실시형태들에서, 장치는 상기 스택의 외부로부터 하부 다이로의 접지 연결 경로를 더 포함할 수 있다. 일부 실시형태들에서, 상기 전력 공급 경로는 TSV들의 평균 단면적의 2 배보다 큰 단면적을 가진다. 일부 실시형태들에서, 상기 전력 공급 경로는 TSV들의 평균 단면적의 4 배보다 큰 단면적을 가진다. 일부 실시형태들에서, 전력 공급 경로는 와이어 본드를 포함한다. 일부 실시형태들에서, 상기 장치는, 상기 하부 다이에 대한 접지 연결을 제공하는 접지 와이어 본드를 더 포함한다. 일부 실시형태들에서, 상기 스택은 와이어 본드 연결을 위한 레지(ledge)를 제공하는 계단형(staircase) 프로파일을 포함한다. 일부 실시형태들에서, 다이 스택은 상이한 크기의 다이들을 포함한다. 일부 실시형태들에서, 다이 스택은 동일한 크기의 다이들을 포함한다. 일부 실시형태들에서, 상기 다이 스택의 다이들의 에지들은 서로에 대하여 측방향으로 천이되어 상기 레지를 제공한다. 일부 실시형태들에서, 상기 전력 공급 경로는 상기 다이 스택의 측벽과 나란한 에지 트레이스를 포함한다. 일부 실시형태들에서, 에지 트레이스는 경화된 도전성 페이스트를 포함한다. 일부 실시형태들에서, 에지 트레이스는 도금된 금속을 포함한다. 일부 실시형태들에서, 도금된 금속은 구리이다. 일부 실시형태들에서, 상이한 전압인 다수의 상이한 전력 공급부들이 상기 다이 스택의 하나의 다이에 대하여 제공된다. 일부 실시형태들에서, 상기 전력 공급 경로는 상기 상부 다이의 후면을 통하여 상기 상부 다이에 전력을 전달한다. 일부 실시형태들에서, 장치는 전력 TSV들을 통과하는 추가적 내부 전력 공급 경로를 더 포함할 수 있다. 일부 실시형태들에서, 상기 다이 스택은 상기 상부 다이와 상기 하부 다이 사이에 다수의 중간 다이를 포함하고, 별개의 전력 공급 경로들이 상기 중간 다이들 각각에 대하여 제공된다. 일부 실시형태들에서, 상기 다이 스택은 다수의 중간 다이들을 포함하고, 별개의 전력 공급 경로들이 상기 중간 다이들 중 일부에 대하여 제공되는 반면에, 상기 내부 전력 공급 경로는 상기 중간 다이들 중 나머지에 대하여 제공된다. 일부 실시형태들에서, 별개의 전력 공급 경로들이 상이한 전압들을 상이한 중간 다이들에 공급한다. 일부 실시형태들에서, 상기 다이 스택의 적어도 두 개의 다이들은 직접 하이브리드 결합된다. 일부 실시형태들에서, 상기 다이 스택의 다이들은 증착된 라우팅 구조체를 이용하여 서로 직접 하이브리드 결합된다.
다른 양태에서, 다이 스택은 복수 개의 적층된 다이 - 상기 적층된 다이들 중 적어도 하단 다이는 하부 다이면으로부터 상부 다이면으로 연장되는 신호 TSV들을 포함함 -; 및 전력을 상기 하단 다이를 통과하지 않고서 상기 스택의 적어도 하나의 다이에 제공하는 외부 전력 공급 경로를 포함한다.
일부 실시형태들에서, 상기 외부 전력 공급 경로는 전력을 상기 하단 다이의 상면을 이용하여 상기 하단 다이에 제공한다. 일부 실시형태들에서, 상기 다이 스택은, 상기 하단 다이와 상기 상재 다이 사이에 라우팅 구조체를 더 포함할 수 있고, 상기 외부 전력 공급 경로는 상기 라우팅 구조체에 물리적으로 그리고 전기적으로 연결된다. 일부 실시형태들에서, 상기 외부 전력 공급 경로는 전력을 상기 하단 다이의 상면을 이용하여 상기 하단 다이에 제공한다. 일부 실시형태들에서, 외부 전력 공급 경로는 라우팅 구조체를 이용하여 상재하는 하단 다이에 전력을 제공한다. 일부 실시형태들에서, 외부 전력 공급 경로는 본드 와이어를 포함한다. 일부 실시형태들에서, 외부 전력 공급 경로는 에지 트레이스를 포함한다. 일부 실시형태들에서, 적층된 다이들은 직접 하이브리드 결합에 의하여 서로 연결된다. 일부 실시형태에서, 하단 다이의 하면은 캐리어에 추가적으로 부착된다. 일부 실시형태들에서, 상기 스택의 다이들 사이의 직접 결합은 전력 분배 네트워크를 포함하는 라우팅 구조체들을 통하여 수행된다.
다른 양태에서, 집적 회로 다이는, 집적된 디바이스들 중 적어도 일부를 포함하는 전면 및 후면을 포함하는 반도체 기판부; 상기 반도체 기판부 위에 형성된 BEOL(back-end-of-the-line)부, 상기 BEOL부는 금속 상호연결들을 포함함 -; 상기 BEOL부 및 상기 반도체 기판부를 통과하여 연장되는 복수 개의 신호 TSV들; 및 전체 BEOL부에 걸쳐서 연장되지 않으면서, 반도체 부분의 후면으로부터 상기 집적된 디바이스로 연장되는 전력 전달 비아를 포함한다.
콘텍스트가 그렇지 않다고 명백하게 요구하지 않는 한, 상세한 설명 및 청구 범위 전체에서, "포함(comprise)", "포함(comprising)", "포함(include)", "포함(inluding)" 등의 용어는, 배타적이거나 망라적인 의미와 반대인 포함하는 의미로, 다시 말해서, "포함하지만 이들로 한정되는 것은 아닌(including, but not limited to)"이라는 의미로 해석되어야 한다. "커플링된(coupled)"이라는 단어는 본 명세서에서 일반적으로 사용될 때, 직접적으로 연결되거나 하나 이상의 중간 소자를 이용하여 연결될 수 있는 두 개 이상의 소자를 가리킨다. 이와 유사하게, "연결된(connected)"이라는 단어는 본 명세서에서 일반적으로 사용될 때, 직접적으로 연결되거나 하나 이상의 중간 소자를 이용하여 연결될 수 있는 두 개 이상의 소자를 가리킨다. 추가로, "여기에서", "위에서", "아래에서"의 단어들 그리고 유사한 의미의 단어들은 본원에서 사용될 때에 본원을 전체적으로 언급하는 것이며 본원의 어떤 특별한 부분들을 언급하는 것이 아니다. 더욱이, 본 명세서에서 사용될 때, 제 1 소자가 제 2 소자 "상에(on)" 또는 "위에(over)" 존재하는 것으로 설명되면, 제 1 및 제 2 소자가 직접적으로 접촉하도록 제 1 소자는 직접적으로 제 2 소자 상에 또는 그 위에 존재할 수 있고, 또는 제 1 소자는 하나 이상의 소자가 제 1 및 제 2 소자 사이에 개재하도록 간접적으로 제 2 소자 상에 또는 그 위에 존재할 수 있다. 맥락상 허용되는 경우에는, 단수의 또는 복수 개수를 이용한 상기 상세한 설명에서의 단어들은 각각 복수 또는 단수의 개수를 또한 포함할 수 있을 것이다. 둘 또는 그 이상의 아이템들의 목록을 참조할 때의 "또는"의 단어는 그 단어의 다음의 해석들을 모두 커버한다: 목록 내 아이템들 중 어느 하나, 목록 내의 모든 아이템들, 그리고 목록 내의 아이템들의 어떤 조합.
더욱이, 본 명세서에서 사용되는 조건부 언어, 여러 가지 중에서 예컨대 "-할 수 있다(can)", (할 수 있다(could)", "-할 수도 있다(might)", "-일 수 있다(may)", "예를 들어", "예컨대" 등은, 그렇지 않다고 구체적으로 언급되거나 사용된 문맥과 다르게 이해되지 않는 한, 특정한 구현형태들이(비록 다른 구현형태들은 그렇지 않지만) 어떤 피쳐, 소자 및/또는 상태를 포함한다는 의미를 전달하도록 개괄적으로 의도된다. 따라서, 이러한 조건부 언어는 일반적으로, 피쳐, 소자 및/또는 상태가 어느 경우에도 하나 이상의 실시형태에 대해서 요구된다는 것을 암시하려고 의도되지 않는다.
특정 실시형태들이 설명되었지만, 이러한 실시형태는 단지 예시를 통해 제공된 것이고, 본 발명의 범위를 한정하려는 것이 아니다. 사실상, 본 명세서에서 설명되는 신규한 장치, 방법, 및 시스템은 다양한 다른 형태로 구현될 수 있다; 더욱이, 본 명세서에서 설명되는 방법 및 시스템의 다양한 생략, 치환 및 형태 변경이 본 발명의 범위에서 벗어나지 않고서 이루어질 수 있다. 예를 들어, 블록들이 주어진 배치구성에 제시되지만, 대안적인 실시형태는 상이한 컴포넌트 및/또는 회로 토폴로지를 사용하여 유사한 기능성을 수행할 수 있고, 일부 블록은 삭제, 이동, 추가, 하위분할, 결합, 및/또는 수정될 수 있다. 이러한 블록들 각각은 다양한 상이한 방식으로 구현될 수 있다. 전술된 여러 가지 실시형태들의 소자 및 동작의 임의의 적절한 조합이 추가적인 실시형태를 제공하도록 조합될 수 있다. 첨부된 청구범위와 그 균등물들은 본 발명의 범위와 사상에 포함되는 이러한 형태 또는 변형예를 망라하도록 의도된다.

Claims (84)

  1. 적어도 세 개의 연결된 다이들을 포함하는 다이 스택 - 상기 다이들은 하부 다이, 상부 다이, 및 하부 다이와 상부 다이 사이의 중간 다이를 포함함 -;
    상기 스택의 다이들에게 신호 송신을 제공하는 복수 개의 기판 관통 비아들(through substrate vias; TSVs) 및
    상기 하부 다이를 통과하지 않고서 상기 중간 다이에 전력을 제공하도록 구성된 전력 공급 경로
    를 포함하는, 장치.
  2. 제 1 항에 있어서,
    상기 하부 다이는 그 능동면이 아래를 바라보면서 장착되고,
    상기 중간 다이는 그 능동면이 아래를 바라보면서 상기 하부 다이 위에 장착되며,
    상기 하부 다이의 후면은 상기 전력 공급 경로로부터 상기 중간 다이로 전력을 분배하도록 구성된 전력 분배 네트워크(power distribution network)를 포함하는, 장치.
  3. 제 2 항에 있어서,
    상기 하부 다이의 후면은 접지 분배 네트워크(ground distribution network)를 더 포함하는, 장치.
  4. 제 3 항에 있어서,
    상기 장치는, 전력 및 접지 분배 네트워크들과 상기 중간 다이 사이에 커패시터를 더 포함하는, 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 장치는,
    상기 스택의 외부로부터 상기 다이 스택의 상재 다이(overlying die)에 전력을 제공하기 위한 제 2 전력 공급 경로를 더 포함하고,
    상기 중간 다이의 후면은, 상기 상재 다이로의 제 2 전력 공급 경로로부터 상기 상재 다이로 전력을 제공하기 위한 제 2 전력 분배 네트워크를 포함하는, 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 장치는, 상기 스택의 외부로부터 상기 중간 다이로의 접지 연결 경로를 더 포함하는, 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 전력 공급 경로는 TSV들의 평균 단면적의 2 배보다 큰 단면적을 가진, 장치.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 전력 공급 경로는 TSV들의 평균 단면적의 4 배보다 큰 단면적을 가진, 장치.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 전력 공급 경로는 와이어 본드(wire bond)를 포함하는, 장치.
  10. 제 8 항에 있어서,
    상기 장치는, 상기 중간 다이에 대한 접지 연결을 제공하는 접지 와이어 본드를 더 포함하는, 장치.
  11. 제 8 항 또는 제 9 항에 있어서,
    상기 스택은 와이어 본드 연결을 위한 레지(ledge)를 제공하는 계단형(staircase) 프로파일을 포함하는, 장치.
  12. 제 11 항에 있어서,
    상기 다이 스택은 상이한 크기의 다이들을 포함하는, 장치.
  13. 제 11 항에 있어서,
    상기 다이 스택은 동일한 크기의 다이들을 포함하는, 장치.
  14. 제 12 항 또는 제 13 항에 있어서,
    상기 다이 스택의 다이들의 에지들은 서로에 대하여 측방향으로 천이되어 상기 레지를 제공하는, 장치.
  15. 제 2 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 전력 공급 경로는 상기 다이 스택의 측벽과 나란한 에지 트레이스를 포함하는, 장치.
  16. 제 15 항에 있어서,
    상기 에지 트레이스는 경화된 도전성 페이스트를 포함하는, 장치.
  17. 제 15 항에 있어서,
    상기 에지 트레이스는 도금된 금속을 포함하는, 장치.
  18. 제 17 항에 있어서,
    상기 도금된 금속은 구리인, 장치.
  19. 제 1 항 내지 제 18 항 중 어느 한 항에 있어서,
    상이한 전압들이 상기 다이 스택의 상이한 다이들에 제공되는, 장치.
  20. 제 1 항 내지 제 19 항 중 어느 한 항에 있어서,
    상기 다이 스택의 다이에 대하여, 상기 하부 다이를 통과하지 않는 다수의 전력 공급 경로들에 의하여 다수의 상이한 전압들이 제공되는, 장치.
  21. 제 1 항에 있어서,
    상기 전력 공급 경로는 상기 중간 다이의 후면을 통하여 상기 중간 다이에 전력을 전달하는, 장치.
  22. 제 1 항에 있어서,
    상기 전력 공급 경로는 상기 중간 다이의 전면을 통하여 상기 중간 다이에 전력을 전달하는, 장치.
  23. 제 1 항 내지 제 22 항 중 어느 한 항에 있어서,
    상기 장치는, 전력 TSV들을 통과하는 추가적 내부 전력 공급 경로를 더 포함하는, 장치.
  24. 제 1 항 내지 제 23 항 중 어느 한 항에 있어서,
    상기 다이 스택은 상기 상부 다이와 상기 하부 다이 사이에 다수의 중간 다이를 포함하고,
    별개의 전력 공급 경로들이 상기 중간 다이들 각각에 대하여 제공되는, 장치.
  25. 제 1 항 내지 제 24 항 중 어느 한 항에 있어서,
    상기 다이 스택은 다수의 중간 다이들을 포함하고,
    별개의 전력 공급 경로들이 상기 하부 다이를 통과하지 않고서 상기 중간 다이들 중 일부에 대하여 제공되는 반면에, 상기 내부 전력 공급 경로는 상기 중간 다이들 중 나머지에 대하여 제공되는, 장치.
  26. 제 24 항 또는 제 25 항에 있어서,
    별개의 전력 공급 경로들이 상기 하부 다이를 통과하지 않고서 상이한 전압들을 상이한 중간 다이들에 공급하는, 장치.
  27. 제 24 항 내지 제 26 항 중 어느 한 항에 있어서,
    별개의 전력 공급 경로들이 상기 하부 다이를 통과하지 않고서 상기 다이 스택의 하나의 다이에 상이한 전압들을 공급하는, 장치.
  28. 제 1 항 내지 제 27 항 중 어느 한 항에 있어서,
    상기 다이 스택의 적어도 두 개의 다이들은 직접 하이브리드 결합된, 장치.
  29. 제 1 항 내지 제 28 항 중 어느 한 항에 있어서,
    상기 다이 스택의 다이들은 서로 직접 하이브리드 결합된, 장치.
  30. 제 1 항 내지 제 29 항 중 어느 한 항에 있어서,
    상기 전력 공급 경로는,
    상기 하부 다이 아래의 다이 또는 보드로부터 상기 중간 다이로 전력을 제공하고, 상기 하부 다이를 바이패스하는, 장치.
  31. 제 1 항 내지 제 30 항 중 어느 한 항에 있어서,
    상기 전력 공급 경로는 상기 상부 다이 위의 전력원으로부터 상기 중간 다이로 전력을 제공하고, 상기 상부 다이를 바이패스하는, 장치.
  32. 신호 TSV들을 포함하는 복수 개의 적층된 다이들; 및
    스택 내의 최저 다이 위 그리고 상기 스택 내의 최고 다이 아래의 하나 이상의 다이들에 전력을 제공하기 위한 본드 와이어 또는 에지 트레이스
    를 포함하는, 장치.
  33. 제 32 항에 있어서,
    상기 복수 개의 적층된 다이들은 하부 다이, 상부 다이, 및 하부 다이와 상부 다이 사이의 중간 다이를 포함하고,
    상기 본드 와이어 또는 에지 트레이스는 상기 하부 다이의 후면에 있는 전력 분배 네트워크를 이용하여 상기 중간 다이에 전력을 제공하는, 장치.
  34. 전자 모듈을 제조하는 방법으로서,
    TSV들을 이용하여 다이들 사이에 신호 연결을 제공하는 것을 포함하여, 스택 내의 적어도 세 개의 다이들을 기계적으로 그리고 전기적으로 연결하는 단계; 및
    TSV를 통하여 전력을 소통시키지 않으면서, 전력 연결 경로를 상기 스택의 중간 다이들에 제공하는 단계
    를 포함하는, 전자 모듈 제조 방법.
  35. 제 34 항에 있어서,
    상기 방법은,
    상기 중간 다이와 하재 다이(underlying die) 사이에 전력 분배 네트워크를 형성하고, 상기 전력 연결 경로를 상기 전력 분배 네트워크에 연결하는 단계
    를 더 포함하는, 전자 모듈 제조 방법.
  36. 제 34 항에 있어서,
    상기 방법은,
    상기 전력 분배 네트워크와 상기 중간 다이 사이에 커패시터를 형성하는 단계
    를 더 포함하는, 전자 모듈 제조 방법.
  37. 제 34 항 내지 제 36 항 중 어느 한 항에 있어서,
    상기 방법은,
    복수 개의 중간 다이들 각각에 별개의 전력 공급 경로들을 제공하는 단계
    를 더 포함하는, 전자 모듈 제조 방법.
  38. 제 37 항에 있어서,
    상기 방법은,
    상기 스택의 별개의 다이들에 별개의 전압들을 제공하는 단계
    를 더 포함하는, 전자 모듈 제조 방법.
  39. 제 38 항에 있어서,
    상기 방법은,
    그 자신의 별개의 전력 공급 경로를 가지는 각각의 중간 다이 아래에 별개의 전력 분배 네트워크들을 제공하고, 상기 전력 공급 경로들을 상기 전력 분배 네트워크들에 연결하는 단계
    를 더 포함하는, 전자 모듈 제조 방법.
  40. 제 34 항 내지 제 39 항 중 어느 한 항에 있어서,
    상기 전력 공급 경로를 제공하는 단계는 와이어 본딩을 포함하는, 전자 모듈 제조 방법.
  41. 제 39 항에 있어서,
    상기 방법은,
    상기 중간 다이에 대하여 접지 연결을 와이어 본딩하는 단계
    를 더 포함하는, 전자 모듈 제조 방법.
  42. 제 34 항 내지 제 41 항 중 어느 한 항에 있어서,
    상기 스택 내의 적어도 세 개의 다이들을 기계적으로 그리고 전기적으로 연결하는 단계는,
    와이어 본드 연결을 위한 레지를 제공하도록 상기 다이들을 위치설정하는 것을 포함하는, 전자 모듈 제조 방법.
  43. 제 34 항 내지 제 39 항 중 어느 한 항에 있어서,
    상기 전력 공급 경로를 제공하는 단계는,
    상기 다이 스택의 측벽과 나란한 에지 트레이스를 형성하는 것을 포함하는, 전자 모듈 제조 방법.
  44. 제 43 항에 있어서,
    상기 에지 트레이스를 형성하는 단계는 금속 도금을 포함하는, 전자 모듈 제조 방법.
  45. 제 44 항에 있어서,
    상기 에지 트레이스를 형성하는 단계는 구리 도금을 포함하는, 전자 모듈 제조 방법.
  46. 제 34 항 내지 제 45 항 중 어느 한 항에 있어서,
    상기 방법은,
    전력 TSV들을 통과하는 추가적 내부 전력 공급 경로를 제공하는 단계
    를 더 포함하는, 전자 모듈 제조 방법.
  47. 제 34 항 내지 제 45 항 중 어느 한 항에 있어서,
    상기 스택은 다수의 중간 다이들을 포함하고,
    상기 방법은,
    상기 중간 다이들 중 일부에 대하여 별개의 전력 공급 경로들을 공급하고, 및 중간 다이들 중 나머지에 대하여 TSV들을 통과하는 내부 전력 공급 경로를 공급하는 단계
    를 더 포함하는, 전자 모듈 제조 방법.
  48. 제 34 항 내지 제 47 항 중 어느 한 항에 있어서,
    상기 스택 내의 적어도 세 개의 다이들을 기계적으로 그리고 전기적으로 연결하는 단계는,
    상기 다이들을 직접 하이브리드 결합하는 것을 포함하는, 전자 모듈 제조 방법.
  49. 적어도 두 개의 연결된 다이들을 포함하는 다이 스택 - 상기 다이들은 능동 전면 및 후면을 가지는 상부 다이 및 하부 다이를 포함하고, 상부 다이는 상기 하부 다이의 후면 위에 장착됨 -;
    상기 다이 스택의 상부 다이에 신호 송신을 제공하는, 상기 하부 다이를 통과하는 복수 개의 TSV들; 및
    상기 하부 다이의 후면에 전력을 제공하도록 구성된 전력 공급 경로 - 상기 하부 다이는 상기 하부 다이의 모든 금속 피복 레벨들(metallization levels)을 통과하지 않고서 젼력을 상기 후면으로부터 상기 하부 다이의 디바이스들로 수송하기 위한 전력 비아를 포함함 -
    를 포함하는, 장치.
  50. 제 49 항에 있어서,
    상기 장치는, 상기 상부 다이와 상기 하부 다이 사이에 라우팅 구조체를 더 포함하고,
    상기 라우팅 구조체는 상기 전력 공급 경로로부터 상기 하부 다이로 전력을 분배하도록 구성된, 장치.
  51. 제 50 항에 있어서,
    상기 라우팅 구조체는 접지 분산 네트워크를 더 포함하는, 장치.
  52. 제 51 항에 있어서,
    상기 장치는,
    상기 라우팅 구조체의 상기 전력 분배 네트워크 및 상기 접지 분배 네트워크와 중간 다이 사이에 커패시터를 더 포함하는, 장치.
  53. 제 49 항 내지 제 52 항 중 어느 한 항에 있어서,
    상기 장치는, 상기 스택의 외부로부터 상기 하부 다이로의 접지 연결 경로를 더 포함하는, 장치.
  54. 제 49 항 내지 제 53 항 중 어느 한 항에 있어서,
    상기 전력 공급 경로는 TSV들의 평균 단면적의 2 배보다 큰 단면적을 가진, 장치.
  55. 제 49 항 내지 제 54 항 중 어느 한 항에 있어서,
    상기 전력 공급 경로는 TSV들의 평균 단면적의 4 배보다 큰 단면적을 가진, 장치.
  56. 제 49 항 내지 제 55 항 중 어느 한 항에 있어서,
    상기 전력 공급 경로는 와이어 본드(wire bond)를 포함하는, 장치.
  57. 제 56 항에 있어서,
    상기 장치는, 상기 하부 다이에 대한 접지 연결을 제공하는 접지 와이어 본드를 더 포함하는, 장치.
  58. 제 56 항 또는 제 57 항에 있어서,
    상기 스택은 와이어 본드 연결을 위한 레지를 제공하는 계단형 프로파일을 포함하는, 장치.
  59. 제 58 항에 있어서,
    상기 다이 스택은 상이한 크기의 다이들을 포함하는, 장치.
  60. 제 58 항에 있어서,
    상기 다이 스택은 동일한 크기의 다이들을 포함하는, 장치.
  61. 제 59 항 또는 제 60 항에 있어서,
    상기 다이 스택의 다이들의 에지들은 서로에 대하여 측방향으로 천이되어 상기 레지를 제공하는, 장치.
  62. 제 50 항 내지 제 53 항 중 어느 한 항에 있어서,
    상기 전력 공급 경로는 상기 다이 스택의 측벽과 나란한 에지 트레이스를 포함하는, 장치.
  63. 제 62 항에 있어서,
    상기 에지 트레이스는 경화된 도전성 페이스트를 포함하는, 장치.
  64. 제 62 항에 있어서,
    상기 에지 트레이스는 도금된 금속을 포함하는, 장치.
  65. 제 64 항에 있어서,
    상기 도금된 금속은 구리인, 장치.
  66. 제 49 항 내지 제 65 항 중 어느 한 항에 있어서,
    상이한 전압인 다수의 상이한 전력 공급부들이 상기 다이 스택의 다이에 대하여 제공되는, 장치.
  67. 제 49 항에 있어서,
    상기 전력 공급 경로는 상기 상부 다이의 후면을 통하여 상기 상부 다이에 전력을 전달하는, 장치.
  68. 제 49 항 내지 제 67 항 중 어느 한 항에 있어서,
    상기 장치는, 전력 TSV들을 통과하는 추가적 내부 전력 공급 경로를 더 포함하는, 장치.
  69. 제 49 항 내지 제 68 항 중 어느 한 항에 있어서,
    상기 다이 스택은 상기 상부 다이와 상기 하부 다이 사이에 다수의 중간 다이를 포함하고,
    별개의 전력 공급 경로들이 상기 중간 다이들 각각에 대하여 제공되는, 장치.
  70. 제 49 항 내지 제 68 항 중 어느 한 항에 있어서,
    상기 다이 스택은 다수의 중간 다이들을 포함하고,
    별개의 전력 공급 경로들이 상기 중간 다이들 중 일부에 대하여 제공되는 반면에, 상기 내부 전력 공급 경로는 상기 중간 다이들 중 나머지에 대하여 제공되는, 장치.
  71. 제 69 항 또는 제 70 항에 있어서,
    별개의 전력 공급 경로들이 상이한 전압들을 상이한 중간 다이들에 공급하는, 장치.
  72. 제 49 항 내지 제 71 항 중 어느 한 항에 있어서,
    상기 다이 스택의 적어도 두 개의 다이들은 직접 하이브리드 결합된, 장치.
  73. 제 49 항 내지 제 72 항 중 어느 한 항에 있어서,
    상기 다이 스택의 다이들은 증착된 라우팅 구조체를 이용하여 서로 직접 하이브리드 결합된, 장치.
  74. 다이 스택으로서,
    복수 개의 적층된 다이 - 상기 적층된 다이들 중 적어도 하단 다이는 하부 다이면(die surface)으로부터 상부 다이면으로 연장되는 신호 TSV들을 포함함 -; 및
    전력을 상기 하단 다이를 통과하지 않고서 상기 스택의 적어도 하나의 다이에 제공하는 외부 전력 공급 경로
    를 포함하는, 다이 스택.
  75. 제 74 항에 있어서,
    상기 외부 전력 공급 경로는 전력을 상기 하단 다이의 상면을 이용하여 상기 하단 다이에 제공하는, 다이 스택.
  76. 제 74 항에 있어서,
    상기 다이 스택은, 상기 하단 다이와 상재 다이 사이에 라우팅 구조체를 더 포함하고,
    상기 외부 전력 공급 경로는 상기 라우팅 구조체에 물리적으로 그리고 전기적으로 연결된, 다이 스택.
  77. 제 76 항에 있어서,
    상기 외부 전력 공급 경로는 전력을 상기 하단 다이의 상면을 이용하여 상기 하단 다이에 제공하는, 다이 스택.
  78. 제 76 항 또는 제 77 항에 있어서,
    상기 외부 전력 공급 경로는 전력을 상기 라우팅 구조체를 이용하여 상재 하단 다이(overlying bottom die)에 제공하는, 다이 스택.
  79. 제 76 항에 있어서,
    상기 외부 전력 공급 경로는 본드 와이어를 포함하는, 다이 스택.
  80. 제 76 항에 있어서,
    상기 외부 전력 공급 경로는 에지 트레이스를 포함하는, 다이 스택.
  81. 제 74 항에 있어서,
    적층된 다이들은 직접 하이브리드 결합에 의하여 서로 연결된, 다이 스택.
  82. 제 81 항에 있어서,
    상기 하단 다이의 하면은 캐리어에 추가적으로 부착된, 다이 스택.
  83. 제 81 항에 있어서,
    상기 스택의 다이들 사이의 직접 결합은 전력 분배 네트워크를 포함하는 라우팅 구조체들을 통하여 수행되는, 다이 스택.
  84. 집적 회로 다이로서,
    집적된 디바이스들 중 적어도 일부를 포함하는 전면 및 후면을 포함하는 반도체 기판부;
    상기 반도체 기판부 위에 형성된 BEOL(back-end-of-the-line)부 - 상기 BEOL부는 금속 상호연결들을 포함함 -;
    상기 BEOL부 및 상기 반도체 기판부를 통과하여 연장되는 복수 개의 신호 TSV들; 및
    전체 BEOL부를 통해서 연장되지 않으면서, 반도체 부분의 후면으로부터 상기 집적된 디바이스로 연장되는 전력 전달 비아
    를 포함하는, 집적 회로 다이.
KR1020247017052A 2021-10-25 2022-10-21 적층된 전자 디바이스들을 위한 전력 분배 KR20240093872A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163263004P 2021-10-25 2021-10-25
US63/263,004 2021-10-25
PCT/US2022/078515 WO2023076842A1 (en) 2021-10-25 2022-10-21 Power distribution for stacked electronic devices

Publications (1)

Publication Number Publication Date
KR20240093872A true KR20240093872A (ko) 2024-06-24

Family

ID=86158900

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247017052A KR20240093872A (ko) 2021-10-25 2022-10-21 적층된 전자 디바이스들을 위한 전력 분배

Country Status (6)

Country Link
US (1) US20230187412A1 (ko)
EP (1) EP4423814A1 (ko)
KR (1) KR20240093872A (ko)
CN (1) CN118355491A (ko)
TW (1) TW202341316A (ko)
WO (1) WO2023076842A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
KR20230156179A (ko) 2016-12-29 2023-11-13 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 집적된 수동 컴포넌트를 구비한 접합된 구조체
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US10923413B2 (en) 2018-05-30 2021-02-16 Xcelsis Corporation Hard IP blocks with physically bidirectional passageways
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US20200075533A1 (en) 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11842894B2 (en) 2019-12-23 2023-12-12 Adeia Semiconductor Bonding Technologies Inc. Electrical redundancy for bonded structures
KR20230003471A (ko) 2020-03-19 2023-01-06 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 결합된 구조체들을 위한 치수 보상 제어
US11735523B2 (en) 2020-05-19 2023-08-22 Adeia Semiconductor Bonding Technologies Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4753725B2 (ja) * 2006-01-20 2011-08-24 エルピーダメモリ株式会社 積層型半導体装置
US8198716B2 (en) * 2007-03-26 2012-06-12 Intel Corporation Die backside wire bond technology for single or stacked die package
US8564141B2 (en) * 2010-05-06 2013-10-22 SK Hynix Inc. Chip unit and stack package having the same
JP2015088508A (ja) * 2013-10-28 2015-05-07 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US11410973B2 (en) * 2019-10-17 2022-08-09 Micron Technology, Inc. Microelectronic device assemblies and packages and related methods and systems

Also Published As

Publication number Publication date
TW202341316A (zh) 2023-10-16
EP4423814A1 (en) 2024-09-04
US20230187412A1 (en) 2023-06-15
WO2023076842A1 (en) 2023-05-04
CN118355491A (zh) 2024-07-16

Similar Documents

Publication Publication Date Title
KR20240093872A (ko) 적층된 전자 디바이스들을 위한 전력 분배
US11515202B2 (en) 3D IC method and device
US20230069183A1 (en) Stacked structure with interposer
US10748825B2 (en) Package and method for integration of heterogeneous integrated circuits
KR20240094026A (ko) 멀티-채널 디바이스 스태킹
KR20240091148A (ko) 확산 베리어 및 그 형성 방법
KR20240119164A (ko) 패키지 기판 상의 직접 결합
US9159602B2 (en) Apparatus and methods for constructing semiconductor chip packages with silicon space transformer carriers
US11094672B2 (en) Composite IC chips including a chiplet embedded within metallization layers of a host IC chip
US20240186248A1 (en) Backside power delivery network
KR20230145938A (ko) 상이한 밴드 갭을 갖는 반도체 기판들을 포함하는 3d ic
TWI812153B (zh) 製造封裝的方法和封裝
WO2018125203A1 (en) Guard ring structures and their methods of fabrication
US20240186291A1 (en) Semiconductor die stack structure
US20240063076A1 (en) Integrated conformal thermal heat spreader for multichip composite devices
KR20240138993A (ko) 집적 회로 패키지 및 이를 형성하는 방법