KR20240091148A - 확산 베리어 및 그 형성 방법 - Google Patents

확산 베리어 및 그 형성 방법 Download PDF

Info

Publication number
KR20240091148A
KR20240091148A KR1020247017862A KR20247017862A KR20240091148A KR 20240091148 A KR20240091148 A KR 20240091148A KR 1020247017862 A KR1020247017862 A KR 1020247017862A KR 20247017862 A KR20247017862 A KR 20247017862A KR 20240091148 A KR20240091148 A KR 20240091148A
Authority
KR
South Korea
Prior art keywords
layer
conductive feature
dielectric
barrier layer
bonding
Prior art date
Application number
KR1020247017862A
Other languages
English (en)
Inventor
라예쉬 카트카르
사이프리안 에메카 유조
Original Assignee
아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 filed Critical 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드
Publication of KR20240091148A publication Critical patent/KR20240091148A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02335—Free-standing redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H01L2224/05082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05149—Manganese [Mn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/05186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05187—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05557—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/05576—Plural external layers being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05649—Manganese [Mn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05687—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08146—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a via connection in the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/085—Material
    • H01L2224/08501—Material at the bonding interface
    • H01L2224/08502—Material at the bonding interface comprising an eutectic alloy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/80455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8038—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/80399—Material
    • H01L2224/804—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/80463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/80481—Tantalum [Ta] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80801—Soldering or alloying
    • H01L2224/8082—Diffusion bonding
    • H01L2224/8083—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80909—Post-treatment of the bonding area
    • H01L2224/80948—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Products (AREA)

Abstract

다른 소자에 결합하여 결합 구조체를 형성하도록 구성된 소자가 개시된다. 이러한 소자는, 유전체 결합층의 표면으로부터 유전체 결합층의 두께를 적어도 부분적으로 관통하여 연장되는 캐비티를 가진 유전체 결합층을 포함할 수 있다. 이러한 소자는 캐비티 내에 적어도 부분적으로 배치된 도전성 피쳐를 더 포함할 수 있다. 도전성 피쳐는 접촉면을 가진다. 이러한 소자는 도전성 피쳐와 유전체 결합층의 일부 사이의 확산 베리어층을 포함할 수 있다. 베리어층은 베리어 금속을 포함한다. 확산 베리어층의 베리어 금속은 도전성 피쳐의 산화 경향보다 큰 산화 경향을 가진다.

Description

확산 베리어 및 그 형성 방법
관련 출원들에 대한 상호 - 참조
본 출원은 2021년 10월 28일에 출원되고 발명의 명칭이 "DIFFUSION BARRIERS AND METHOD OF FORMING SAME"인 미국 가특허 출원 번호 제 63/272,891에 대한 우선권을 주장하고, 이러한 문헌의 전체 내용은 본 명세서에서 원용에 의해 통합된다.
본 발명의 분야는 전자 디바이스 내의 콘택 패드용 확산 베리어에 관한 것이다.
관련 기술의 설명
전자공학에서, 금속 피쳐, 예컨대 구리 비아, 라인 및 패드는, 금속 피쳐와 둘러싸는 유전체 재료, 예컨대 실리콘 산화물 사이에 개재된 베리어 재료에 의해서 흔히 구속된다. 베리어 재료가 없으면, 구리와 같은 금속이 유전체 재료(특히, 유전체 재료는 저 k 재료임) 내로 용이하게 확산될 수 있고, 인접한 금속 피쳐들 사이에 전기 누설을 초래하거나 심지어 금속 피쳐들 사이에 단락 회로를 초래하는 위험이 생길 수 있다.
반도체 소자, 예컨대 집적된 디바이스 다이 또는 칩은 다른 소자 상에 장착되거나 적층될 수 있다. 예를 들어, 반도체 소자는 캐리어, 예컨대 패키지 기판, 인터포저, 재구성된 웨이퍼 또는 소자 등에 장착될 수 있다. 다른 예로서, 반도체 소자는 다른 반도체 소자 위에 적층될 수 있고, 예를 들어 제 1 집적된 디바이스 다이는 제 2 집적된 디바이스 다이 상에 적층될 수 있다. 반도체 소자들 각각은 반도체 소자들을 서로 기계적으로 그리고 전기적으로 결합시키기 위한 도전성 패드를 가질 수 있다. 하이브리드 결합 중에, 두 개의 소자들의 절연 결합층들이 서로 직접 결합되고, 절연체 내에 임베딩된 도전성 콘택 패드들도 직접 결합된다. 그러나, 절연 결합 재료를 선택하는 것은, 금속의 유전체 재료 내로의 확산을 억제하는 것과 강한 저온 결합을 획득하는 것 사이의 트레이드-오프를 통상적으로 수반한다.
신뢰가능한 결합을 위한 도전성 패드를 형성하기 위한 개선된 방법에 대한 계속되는 필요성이 존재한다.
발명을 실시하기 위한 구체적인 내용이 첨부 도면을 참조하여 설명된다. 도면에서, 참조 번호의 가장 왼쪽의 숫자(들)는 일반적으로 해당 참조 번호가 처음 등장하는 도면을 식별한다. 상이한 도면에 있는 동일한 참조 번호는 유사하거나 동일한 아이템을 표시한다.
이러한 논의에 대하여, 도면에 예시된 디바이스 및 시스템은 다수의 컴포넌트를 가지는 것으로 예시된다. 본 명세서에서 설명된 바와 같은 디바이스 및/또는 시스템의 다양한 구현형태는 더 적은 컴포넌트를 포함할 수 있고 본 발명의 범위에 속한 상태로 남아 있다. 대안적으로는, 디바이스 및/또는 시스템의 다른 구현형태는 추가적 컴포넌트, 또는 설명된 컴포넌트들의 다양한 조합을 포함할 수 있고, 본 발명의 범위에 속한 상태로 남아 있다.
도 1a는 직접 하이브리드 결합 이전의 두 개의 소자들의 개략적인 측단면도이다.
도 1b는 직접 하이브리드 결합 이후의 도 1a에 도시된 두 개의 소자의 개략적인 측단면도이다.
도 1c는 소자의 개략적인 측단면도이다.
도 2a 내지 도 2f는 다양한 실시형태에 따른 소자들의 개략적인 측단면도들이다.
도 3a 내지 도 3g는 일 실시형태에 따른, 결합 구조체를 제조하는 프로세스의 다양한 단계들을 보여준다.
도 4a 내지 도 4h는 다른 실시형태에 따른, 결합 구조체를 제조하는 프로세스의 다양한 단계들을 보여준다.
도 5a 내지 도 5g는 다른 실시형태에 따른, 결합 구조체를 제조하는 프로세스의 다양한 단계들을 보여준다.
도 6은 일 실시형태에 따른 결합 구조체의 개략적인 측단면도이다.
도 7은 다른 실시형태에 따른 결합 구조체의 개략적인 측단면도이다.
도 8은 다른 실시형태에 따른 결합 구조체의 개략적인 측단면도이다.
본 명세서는 유전층 내에 임베딩된 도전성 피쳐, 예컨대 도전성 패드를 형성하는 방법을 설명한다. 본 명세서에 개시된 다양한 실시형태는 직접 금속 결합, 예컨대 직접 하이브리드 결합을 위하여 유리할 수 있다. 예를 들어, 두 개 이상의 반도체 소자(예컨대, 통합된 디바이스 다이, 웨이퍼 등)는 서로의 위에 적층되거나 결합되어 결합 구조체(bonded structure)를 형성할 수 있다. 하나의 소자의 도전성 콘택 패드는 다른 소자의 대응하는 도전성 콘택 패드에 전기적으로 연결될 수 있다. 임의의 적절한 개수의 요소가 결합형 구조체 내에 적층될 수 있다. 본 명세서에서 설명되는 방법 및 본드 패드 구조체는 다른 콘텍스트에서도 역시 유용할 수 있다.
본 명세서에서 개시된 다양한 실시형태는 두 개 이상의 소자가 개재된 접착제가 없이 서로에 직접 결합될 수 있는 직접 결합 구조체에 관한 것이다. 도 1a 및 도 1b는 일부 실시형태에 따른, 개재된 접착제가 없이 직접 하이브리드 결합된 구조체를 형성하기 위한 프로세스를 개략적으로 도시한다. 도 1a 및 도 1b에서는, 결합 구조체(100)가 개재된 접착제가 없이 결합 계면(118)에서 서로 직접 결합될 수 있는 두 개의 소자(102 및 104)를 포함한다. 두 개 이상의 마이크로전자 소자(102 및 104)(예를 들어 집적된 디바이스 다이, 웨이퍼, 수동 디바이스를 포함하는 반도체 소자, 전력 스위치와 같은 개별적인 능동 디바이스 등과 같은 소자)가 적층되거나 서로 결합되어 결합 구조체(100)를 형성할 수 있다. 제 1 소자(102)의 도전성 피쳐(106a)(예를 들어, 콘택 패드, 트렌치 또는 트레이스, 비아(예를 들어, TSV)의 노광된 단부, 또는 기판 관통 전극)는 제 2 소자(104)의 대응하는 도전성 피쳐(106b)에 전기적으로 연결될 수 있다. 임의의 적절한 개수의 소자가 결합 구조체(100) 내에 적층될 수 있다. 예를 들어, 제 3 소자(미도시)가 제 2 소자(104) 상에 스택될 수 있고, 제 4 소자(미도시)가 제 3 소자 상에 스택될 수 있는 등이다. 추가적으로 또는 대안적으로, 하나 이상의 추가적인 소자(미도시)는 제 1 소자(102)를 따라서 서로 측방향으로 인접하게 스택될 수 있다. 일부 실시형태들에서, 측방향으로 적층된 추가적 소자는 제 2 소자보다 작을 수 있다. 일부 실시형태들에서, 측방향으로 적층된 추가적 소자는 제 2 소자보다 두 배 더 작을 수 있다.
일부 실시형태들에서, 소자들(102 및 104)은 접착제가 없이 서로 직접 결합된다. 다양한 실시형태들에서, 비도전성 또는 유전체 재료를 포함하는 비도전성 필드 구역은, 제 2 소자(104)의 제 2 결합층(108b)으로서의 역할을 하는 비도전성 또는 유전체 재료를 포함하는 대응하는 비도전성 필드 구역에 접착제가 없이 직접 결합될 수 있는 제 1 소자(102)의 제 1 결합층(108a)으로서의 역할을 할 수 있다. 비도전성 결합층(108a 및 108b)은 디바이스 부분(110a 및 110b)의 개별적인 전면(114a 및 114b), 예컨대 소자(102, 103)의 반도체(예를 들어, 실리콘) 부분 상에 배치될 수 있다. 액티브 디바이스 및/또는 회로부는 디바이스 부분(110a 및 110b) 안에 또는 위에 패터닝되고 및/또는 그렇지 않으면 배치될 수 있다. 액티브 디바이스 및/또는 회로부는 디바이스 부분(110a 및 110b)의 전면(114a 및 114b)에 또는 근처에, 및/또는 디바이스 부분(110a 및 110b)의 반대편의 후면(116a 및 116b)에 또는 근처에 배치될 수 있다. 결합층이 소자들의 전면 및/또는 후면에 제공될 수 있다. 비도전성 재료는 제 1 소자(102)의 비도전성 결합 구역 또는 결합층(108a)이라고 불릴 수 있다. 일부 실시형태들에서, 제 1 소자(102)의 비도전성 결합층(108a)은 유전체-유전체 결합 기법을 사용하여 제 2 소자(104)의 대응하는 비도전성 결합층(108b)에 직접 결합될 수 있다. 예를 들어, 비도전성 또는 유전체-유전체 결합은 적어도 미국 특허 번호 제 9,564,414, 제 9,391,143 및 제 10,434,749에 개시된 직접 결합 기법을 사용하여 접착제가 없이 형성될 수 있는데, 아들 각각의 전체 내용은 그 전체로서 모든 점에서 원용에 의해 본 명세서에 통합된다. 다양한 실시형태에서, 결합층(108a 및/또는 108b)은 비도전성 재료, 예컨대 유전체 재료, 예컨대 실리콘 산화물, 또는 비도핑 반도체 재료, 예컨대 비도핑 실리콘을 포함할 수 있다. 적절한 유전체 결합면 또는 직접 결합을 위한 재료는 무기물 유전체, 예컨대 실리콘 산화물, 실리콘 질화물, 또는 실리콘 산화질화물을 포함하지만 이것으로 한정되는 것은 아니거나, 또는 탄소, 예컨대 실리콘 카바이드, 실리콘 산화카르보질화물, 저 K 유전체 재료, SICOH 유전체, 실리콘 카르보질화물 또는 다이아몬드-형 탄소 또는 다이아몬드 표면을 포함하는 재료를 포함할 수 있다. 이러한 탄소-보유 세라믹 재료는 탄소를 포함함에도 불구하고 무기물이라고 여겨질 수 있다.
일부 실시형태들에서, 디바이스부들(110a 및 110b)은 이종 구조체를 형성하는, 상당히 다른 열팽창 계수(CTE)를 가질 수 있다. 디바이스부들(110a 및 110b) 사이, 특히 벌크 반도체, 통상적으로 디바이스부(110a, 110b)의 단결정부들(single crystal portion) 사이의 CTE 차이는 5 ppm 보다 크거나 10 ppm보다 클 수 있다. 예를 들어, 디바이스부들(110a 및 110b) 사이의 CTE 차이는 5 ppm 내지 100 ppm, 5 ppm 내지 40 ppm, 10 ppm 내지 100 ppm, 또는 10 ppm 내지 40 ppm의 범위에 속할 수 있다. 일부 실시형태들에서, 디바이스부(110a 및 110b) 중 하나는 광학 압전 또는 열전기 애플리케이션을 위하여 유용한 페롭스카이트 재료를 포함하는 광전자 단결정 재료를 포함할 수 있고, 디바이스부들(110a, 110b) 중 다른 것들은 더 종래의 기판 재료를 포함한다. 예를 들어, 디바이스부들(110a 및 110b) 중 하나는 리튬 탄탈레이트(LiTaO3) 또는 리튬 니오베이트(LiNbO3)를 포함하고, 디바이스부들(110a, 110b) 중 다른 것은 실리콘(Si), 석영, 융합된 실리카 유리, 사파이어, 또는 유리를 포함한다. 다른 실시형태들에서, 디바이스부들(110a 및 110b) 중 하나는 III-V 단일 반도체 재료, 예컨대 갈륨 비소(GaAs) 또는 갈륨 질화물(GaN)을 포함하고, 디바이스부들(110a 및 110b) 중 다른 하나는 비-III-V 반도체 재료, 예컨대 실리콘(Si)으 포함할 수 있거나, 유사한 CTE를 가진 다른 재료, 예컨대 석영, 융합된 실리카 유리, 사파이어, 또는 유리를 포함할 수 있다.
다양한 실시형태들에서, 직접 하이브리드 결합은 개재된 접착제가 없이 형성될 수 있다. 예를 들어, 비전도성 결합면(112a 및 112b)은 높은 평활도가 되도록 연마될 수 있다. 비도전성 결합면(112a 및 112b)은, 예를 들어 화학적 기계적 연마(CMP)를 사용하여 연마될 수 있다. 연마된 결합면(112a 및 112b)의 조도는 15 Å rms보다 작을 수 있다. 예를 들어, 결합면(112a 및 112b)의 조도는 약 0.1 Å rms 내지 15 Å rms, 0.5 Å rms 내지 10 Å rms, 또는 1 Å rms 내지 5 Å rms의 범위에 속할 수 있다. 결합면(112a 및 112b)은 세정되고 플라즈마 및/또는 에천트에 노출되어 표면(112a 및 112b)을 활성화시킬 수 있다. 일부 실시형태들에서, 표면(112a 및 112b)은 활성화 이후에 또는 활성화 도중에(예를 들어, 플라즈마 및/또는 에칭 프로세스 도중에) 종들(species)로 종단될 수 있다. 이론적으로는 한정되지 않으면서, 일부 실시형태들에서는 활성화 프로세스가 결합면(112a 및 112b)에서의 화학적 결합을 깨기 위해서 수행될 수 있고, 종단 프로세스는 직접 결합 도중에 결합 에너지를 개선하는 추가적인 화학 종을 결합면(112a 및 112b)에 제공할 수 있다. 일부 실시형태들에서, 활성화 및 종단은 동일한 단계에서, 예를 들어 표면(112a 및 112b)을 활성화 및 종단하기 위한 플라즈마에서 제공된다. 다른 실시형태들에서, 결합면(112a 및 112b)은 별개의 처리에서 종단되어 직접 결합을 위한 추가적인 종을 제공할 수 있다. 다양한 실시형태들에서, 종단하는 종들은 질소를 포함할 수 있다. 예를 들어, 일부 실시형태들에서, 결합면(들)(112a 및 112b)은 질소-함유 플라스마에 노출될 수 있다. 더 나아가, 일부 실시형태들에서, 결합면(112a 및 112b)은 불소에 노출될 수 있다. 예를 들어, 제 1 및 제 2 소자(102, 104) 사이의 결합 계면(118)에 또는 근처에 하나 또는 다수의 불소 피크가 존재할 수 있다. 따라서, 직접 결합 구조체(100)에서는, 두 유전체 재료들(예를 들어, 결합 층(108a 및 108b) 사이의 결합 계면(118)이 높은 질소 함량 및/또는 불소 피크를 가지는 매우 부드러운 계면을 결합 계면(118)에 포함할 수 있다. 활성화 및/또는 종단 처리의 추가적인 예는 미국 특허 번호 제 9,564,414; 제 9,391,143; 및 제 10,434,749 전체에서 발견될 수 있는데, 이들 각각의 전체 콘텐츠는 그 전체로서 그리고 모든 점에서 본 명세서에서 원용에 의해 통합된다. 연마된 결합면(112a 및 112b)의 조도는 활성화 프로세스 이후에 다소 더 거칠어질 수 있다(예를 들어, 약 1 Å rms 내지 30 Å rms, 3 Å rms 내지 20 Å rms, 또는 더 거칠 수 있음).
다양한 실시형태들에서, 제 1 소자(102)의 도전성 콘택 피쳐(106a)는 제 2 소자(104)의 대응하는 도전성 피쳐(106b)에 직접 결합될 수도 있다. 예를 들어, 전술된 바와 같이 형성된 직접 공유 결합된 비도전성-비도전성(예를 들어, 유전체-유전체) 표면들을 포함하는 결합 계면(118)을 따라서 도체-도체 직접 결합을 제공하기 위하여 직접 하이브리드 결합 기법이 사용될 수 있다. 다양한 실시형태들에서, 도체-도체(예를 들어, 전도성 피쳐(106a)-전도성 피쳐(106b)) 직접 결합 및 유전체-유전체 결합은 적어도 미국 특허 번호 제 9,716,033 및 제 9,852,988에 개시된 직접 하이브리드 결합 기법을 사용하여 형성될 수 있고, 이들 각각의 전체 내용은 본 명세서에서 그 전체로서 그리고 모든 점에서 통합된다. 본 명세서에서 설명되는 직접 하이브리드 결합 실시형태에서, 도전성 피쳐는 비도전성 결합층들 내에 제공되고, 도전성 피쳐 및 비도전성 피쳐 양자 모두가, 예컨대 전술된 평탄화, 활성화 및/또는 종단 처리에 의하여 직접 결합을 위해 준비된다. 따라서, 직접 결합을 위해 준비된 결합면은 도전성 피쳐 및 비도전성 피쳐 양자 모두를 포함한다.
예를 들어, 전술된 바와 같이, 비도전성(예를 들어, 유전체) 결합면들(112a 및 112b)(예를 들어, 무기물 유전체 면)이 형성되고 개재된 접착제가 없이 서로 직접 결합될 수 있다. 도전성 콘택 피쳐들(예를 들어, 결합층(108a 및 108b) 내의 비도전성 유전체 필드 구역에 의해 적어도 부분적으로 둘러싸일 수 있는 도전성 피쳐(106a 및 106b))도 개재된 접착제가 없이 서로 직접 결합될 수 있다. 다양한 실시형태들에서, 도전성 피쳐(106a, 106b)는 비도전성 필드 구역 내에 적어도 부분적으로 임베딩된 이산 패드 또는 트레이스를 포함할 수 있다. 일부 실시형태들에서, 도전성 콘택 피쳐는 기판 관통 비아(예를 들어, 실리콘 관통 비아(through substrate via; TSV))의 노출된 접촉면을 포함할 수 있다. 일부 실시형태들에서, 각각의 도전성 피쳐(106a 및 106b)는 유전체 필드 구역 또는 비도전성 결합층(108a 및 108b)의 외면(예를 들어, 상면)(비전도성 결합면(112a 및 112b)) 아래로 함몰될 수 있고, 예를 들어 30 nm 미만, 20 nm 미만, 15 nm 미만, 또는 10 nm 미만으로 함몰되고, 예를 들어 2 nm 내지 20 nm의 범위 내로, 또는 4 nm 내지 10 nm의 범위 내로 함몰된다. 다양한 실시형태들에서, 직접 결합 이전에, 마주보는 소자들 내의 리세스는 마주보는 콘택 패드들 사이의 총 갭기 15 nm 미만, 또는 10 nm 미만이 되도록 크기결정될 수 있다. 일부 실시형태들에서, 비도전성 결합층(108a 및 108b)은 실온에서 접착제가 없이 서로 직접 결합되고, 그 후에 결합 구조체(100)가 어닐링될 수 있다. 어닐링 시에, 콘택 패드(106a 및 106b)는 확장되고 서로 접촉해서 금속-금속 직접 결합을 형성할 수 있다. 유용하게도, San Jose, CA의 Adeia 사로부터 상업적으로 입수가능한 직접 결합 상호연결, 또는 DBI(Direct Bond Interconnect)® 기법을 사용하면, 높은 밀도의 비도전성 피쳐들(106a 및 106b)이 직접 결합 계면(118)을 통하여 연결되게 할 수 있다(예를 들어, 규칙적 어레이에 대한 작거나 미세한 피치가 가능해지게 함). 일부 실시형태들에서, 도전성 피쳐들(106a 및 106b), 예컨대 결합된 소자들 중 하나의 결합면 내에 임베딩된 도전성 트레이스들의 피치는 100 마이크론 미만 또는 10 마이크론 미만 또는 심지어 2 마이크론 미만일 수 있다. 일부 애플리케이션의 경우, 도전성 패드의 치수들 중 하나(예를 들어, 직경)에 대한 도전성 피쳐(106a 및 106b)의 피치의 비율은 20 미만, 또는 10 미만, 또는 5 미만 또는 3 미만이고, 바람직하게는 가끔 2 미만이다. 다른 애플리케이션에서는, 결합된 소자들 중 하나의 결합면 내에 임베딩된 도전성 트레이스의 폭은 0.3 내지 20 마이크론의 범위를 가지고, 예를 들어 0.3 내지 3 마이크론의 범위를 가질 수 있다. 다양한 실시형태들에서, 도전성 피쳐(106a 및 106b) 및/또는 트레이스는 구리 또는 구리 합금을 포함할 수 있지만, 다른 금속들도 적합할 수 있다. 예를 들어, 도전성 피쳐(106a 및 106b)와 같이 본 명세서에 개시된 도전성 피쳐는 미세 입자 금속(예를 들어, 미세 입자 구리)을 포함할 수 있다.
따라서, 직접 결합 프로세스에서, 제 1 소자(102)는 제 2 소자(104)에 개재된 접착제가 없이 직접 결합될 수 있다. 일부 구성에서, 제 1 소자(102)는 싱귤레이션된 집적된 디바이스 다이와 같은 싱귤레이션된 소자를 포함할 수 있다. 다른 배치구성에서는, 제 1 소자(102)가 싱귤레이션되면 복수 개의 통합된 디바이스 다이를 형성하는 복수 개의(예를 들어, 수 십 개, 수 백 개, 또는 그 이상) 디바이스 구역을 포함하는 캐리어 또는 기판(예를 들어, 웨이퍼)을 포함할 수 있다. 제 2 소자(104)는 개별화된 집적 디바이스 다이와 같은 개별화된 소자를 포함할 수 있다. 다른 구성에서, 제 2 소자(104)는 캐리어 또는 기판(예를 들어, 웨이퍼)을 포함할 수 있다. 본원에 개시된 실시형태는 웨이퍼-웨이퍼(W2W) 다이-다이(D2D), 또는 다이-웨이퍼(D2W) 결합 프로세스에 이에 상응하도록 적용될 수 있다. 웨이퍼-웨이퍼(W2W) 프로세스에서는, 두 개 이상의 웨이퍼들이 서로 직접 결합되고(예를 들어, 직접 하이브리드 결합됨) 적절한 싱귤레이션 프로세스를 사용하여 싱귤레이션될 수 있다. 싱귤레이션 이후에, 싱귤레이션된 구조체의 측면 에지들(예를 들어, 두 개의 결합된 소자들의 측면 에지들)은 실질적으로 동일한 높이일 수 있고, 결합된 구조체에 대한 공통 싱귤레이션 프로세스를 표시하는 마킹(예를 들어, 톱 싱귤레이션 프로세스(saw singulation process)가 사용된다면 톱 마크)을 포함할 수 있다.
본 명세서에서 설명되는 바와 같이, 제 1 및 제 2 소자(102 및 104)는 접착제가 없이 서로에 직접 결합될 수 있는데, 이것은 증착 프로세스와 다른 것이고, 결과적으로 증착과 비교할 때 구조적으로 상이한 계면이 얻어진다. 하나의 애플리케이션에서, 결합 구조체 내의 제 1 소자(102)의 폭은 제 2 소자(104)의 폭과 유사하다. 일부 다른 실시형태들에서, 결합 구조체(100) 내의 제 1 소자(102)의 폭은 제 2 소자(104)의 폭과 다르다. 이와 유사하게, 결합 구조체 내의 더 큰 소자의 폭이나 면적은 더 작은 소자의 폭이나 면적보다 적어도 10% 더 클 수 있다. 따라서, 제 1 및 제 2 소자(102 및 104)는 증착되지 않은 소자들을 포함할 수 있다. 더 나아가, 증착된 층들과 달리, 직접 결합 구조체(100)는 내부에 나노미터-스케일(나노보이드(nanovoid))가 존재하는 결합 계면(118)을 따라서 결함 구역(defect region)을 포함할 수 있다. 나노보이드는 결합면(112a 및 112b)의 활성화(예를 들어, 플라즈마에 노출됨)에 기인하여 형성될 수 있다. 전술된 바와 같이, 결합 계면(118)은 활성화 및/또는 마지막 화학적 처치 프로세스로부터 유발된 재료들의 농축물(concentration)을 포함할 수 있다. 예를 들어, 활성화를 위해서 질소 플라즈마를 활용하는 실시형태들에서, 질소 피크가 결합 계면(118)에 형성될 수 있다. 질소 피크는 이차 이온 질량분광분석학(secondary ion mass spectroscopy; SIMS) 기법을 사용하여 검출가능할 수 있다. 다양한 실시형태들에서, 예를 들어 질소 종단 처치(예를 들어, 결합 표면을 질소-보유 플라즈마에 노출시킴)가 수산화(hydrolyzed)(OH-종단) 표면을 NH2 분자로 치환하여, 질소-종단 표면을 제공할 수 있다. 활성화를 위해서 산소 플라즈마를 활용하는 실시형태들에서는 산소 피크가 접합 계면(118)에 형성될 수 있다. 일부 실시형태들에서, 접합 계면(118)은 실리콘 산화질화물, 실리콘 옥시카르보질화물(산화탄질물), 또는 실리콘 카르보질화물(탄질물)을 포함할 수 있다. 본 명세서에서 설명되는 바와 같이, 직접 결합은 공유 결합을 포함할 수 있고, 이것은 반데르 발스 결합보다 더 강하다. 결합층(108a 및 108b)은 높은 평활도로 평탄화된 연마된 표면을 더 포함할 수 있다. 연마된 비도전성 필드 구역의 거칠기는 30 Å rms 미만일 수 있고, 바람직하게는, 15 Å rms 미만이거나, 10 Å rms 미만이거나, 또는 5 Å rms 미만일 수 있다. 예를 들어, 연마된 비도전성 필드 구역(38)의 조도는 약 0.1 Å rms 내지 15 Å rms, 0.1 Å rms 내지 10 Å rms, 0.1 Å rms 내지 5 Å rms, 1 Å rms 내지 10 Å rms, 또는 1 Å rms 내지 10 Å rms의 범위에 속할 수 있다. 연마된 비도전성 필드 구역의 조도는 활성화 프로세스 이후에 다소 더 거칠어질 수 있다(예를 들어, 약 10 Å rms, 15 Å rms, 또는 20 Å rms 더 거칠 수 있음).
다양한 실시형태들에서, 콘택 피쳐들(106a 및 106b) 사이의 금속-금속 결합들은 금속 알갱이들이 결합 계면(118)을 가로질러 서로의 내부로 성장하도록 결합될 수 있다. 일부 실시형태들에서, 금속은 구리이거나 구리를 포함하는데, 이것은 결합 계면(118)을 통과하는 개선된 구리 확산을 위한 111 결정면(crystal plane)을 따라서 배향된 알갱이들을 가질 수 있다. 일부 실시형태들에서, 도전성 피쳐들(106a 및 106b)은 나노트윈(nanotwinned) 구리 알갱이 구조체를 포함할 수 있고, 이것은 고온 어닐링 도중에 도전성 피쳐들을 병합하는 것을 도울 수 있다. 결합된 도전성 피쳐(106a 및 106b)에 또는 그 근처에서 비도전성 결합층들(108a 및 108b) 사이에 실질적으로 갭이 존재하지 않도록, 결합 계면(118)은 결합된 도전성 피쳐(106a 및 106b)의 적어도 일부를 향해 실질적으로 전체적으로 연장될 수 있다. 일부 실시형태들에서는, 베리어층이 도전성 피쳐들(예를 들어, 구리를 포함할 수 있음)(106a 및 106b) 아래에 및/또는 이를 측방향으로 둘러싸면서 제공될 수 있다. 그러나, 다른 실시형태들에서는, 예를 들어 US 2019/11195748에 설명된 바와 같이 도전성 피쳐(106a 및 106b) 아래에 베리어층이 존재하지 않을 수도 있는데, 이것은 본 명세서에서 그 전체로서 그리고 모든 점에서 통합된다.
유용하게도, 본 명세서에서 설명된 하이브리드 결합 기법들을 사용하면 인접한 도전성 피쳐들(106a 및 106b) 사이에 극히 미세한 피치, 및/또는 작은 패드 크기가 가능해질 수 있다. 예를 들어, 다양한 실시형태들에서, 인접한 도전성 피쳐(106a)(또는 106b) 사이의 피치 p(도 1a에 도시된 바와 같이 에지-에지 또는 중심-중심 사이의 거리)는 0.5 마이크론 내지 50 마이크론의 범위, 0.75 마이크론 내지 25 마이크론의 범위, 1 마이크론 내지 25 마이크론의 범위, 1 마이크론 내지 10 마이크론의 범위, 또는 1 마이크론 내지 5 마이크론의 범위에 속할 수 있다. 예를 들어, 주된 측방향 치수(예를 들어, 패드 직경)도 역시 작을 수 있고, 예를 들어 0.25 마이크론 내지 30 마이크론의 범위 내, 0.25 마이크론 내지 5 마이크론의 범위 내, 또는 0.5 마이크론 내지 5 마이크론의 범위 내에 있을 수 있다.
전술된 바와 같이, 비도전성 결합층들(108a, 108b)은 접착제가 없이 서로 직접 결합될 수 있고, 그 후에 결합 구조체(100)가 어닐링될 수 있다. 더 높은 온도, 예를 들어 80℃ 내지 400℃에서 어닐링할 때, 도전성 피쳐(106a, 106b)는 확장되고 서로 접촉하여 금속-금속 직접 결합을 형성할 수 있다. 일부 실시형태들에서, 도전성 피쳐(106a, 106b)의 재료는 어닐링 프로세스 도중에 상호확산(interdiffuse)될 수 있다.
다양한 실시형태들에서, 콘택 패드 사이의 금속-금속 결합들은 구리 알갱이들이 결합 계면을 가로질러 서로의 내부로 성장하도록 결합될 수 있다. 일부 실시형태들에서, 구리는 결합 계면을 통과하는 개선된 구리 확산을 위한 111 결정면(crystal plane)을 따라서 수직 배향된 알갱이들을 가질 수 있다. 일부 실시형태들에서, 도전성 재료 내의 111 결정면의 오배향(misorientation)은 도전성 재료의 표면으로부터 수직 방향에 대하여 ± 30º의 범위에 속할 수 있다. 일부 실시형태들에서, 결정 오배향은 수직 방향에 대하여 ± 20º의 범위, 또는 ± 15º의 범위에 속할 수 있다. 결합된 콘택 패드에 또는 그 근처에 비도전성 결합 구역들 사이에 실질적으로 갭이 존재하지 않도록, 결합 계면은 결합된 콘택 패드의 적어도 일부를 향해 실질적으로 전체적으로 연장될 수 있다. 일부 실시형태들에서는, 베리어층이 콘택 패드(예를 들어, 구리를 포함할 수 있음) 아래에 제공될 수 있다. 그러나, 다른 실시형태들에서는, 예를 들어 US 2019/0096741에 설명된 바와 같이 콘택 패드 아래에 베리어층이 존재하지 않을 수도 있는데, 이것은 본 명세서에서 그 전체로서 그리고 모든 점에서 통합된다.
금속-금속 직접 결합을 형성하기 위한 어닐링 온도 및 어닐링 지속기간은 어닐링에 의한 열 예산(thermal budget)의 소모에 영향을 줄 수 있다. 열(에너지) 예산의 소모를 최소화하기 위해서는 어닐링 온도 및/또는 어닐링 지속기간을 낮추는 것이 바람직할 수 있다. 111 결정면(<(111)>)에 나란한 원자들의 표면 확산은 100 또는 110 결정면과 나란한 것보다 3 배 내지 4 배 더 빠를 수 있다. 또한, 111 결정면과 나란히 배향된 알갱이가 있는 금속(예를 들어, Cu)은 종래의 BEOL(back end of line) 구리와 비교할 때 더 높은 표면 이동성을 가질 수 있다. 더 나아가, 나노-텍스쳐 표면의 나노-트윈 Cu(nano-twinned Cu)의 111 평면 상의 크립(creep)에 의해서 저온- 직접 금속-금속 결합이 가능해진다. 그러므로, 직접 결합(예를 들어, 직접 하이브리드 결합)을 위한 어닐링 시간을 단축하고 및/또는 어닐링 온도를 낮추기 위해서, 결합면에 111 결정면을 가지는 것이 유리할 수 있다. 어닐링 온도가 낮아지면 금속 표면 확산(예를 들어, Cu 표면 확산)도 역시 느려지기 때문에, 111 결정면을 가지는 것의 장점은 더 낮은 온도에서 특히 두드러질 수 있다. 따라서, 본 명세서에 개시된 다양한 실시형태에서, 결정 구조체는 111 결정면과 나란히 수직으로 배향된 알갱이들을 가져서 직접 결합 도중의 금속 확산 (예를 들어, 구리 확산)을 향상시킬 수 있다.
금속층은 111 결정 배향인 구리(Cu)를 가진 구리(Cu)층을 도금하기 위해서 선택된 프로세스로 형성될 수 있다. Cu 층은, 예를 들어, 직접 하이브리드 결합 도중에 발생될 직접 금속-금속 결합을 최적화하는 것이 아니라, 기판 내의 보이드(예를 들어, 비아, 트렌치)의 효율적인 충진을 최적화하기 위해서 선택된 도금 화학물질을 가지고, 비-슈퍼충진(non-superfilling) 또는 슈퍼-충진(super-filling) 전기도금 배쓰(bath)로부터 증착될 수 있다. 지금부터 설명되는 후속되는 금속 처리는, 임의의 바람직한 도금 화학물질이 다른 고려사항, 예컨대 앞서 언급된 충진을 최적화하기 위해서 채용될 수 있도록, 후속되는 금속 처리를 용이화할 수 있다. 증착되거나 코팅된 금속층의 미세구조(예를 들어, 알갱이 크기)는, 예를 들어 추후에 발생되는 직접 하이브리드 결합의 어닐링 단계와 별개인 어닐링 단계에 의해서, 연마 단계(예를 들어, CMP 단계) 이전에 안정화될 수 있다.
소자는 콘택 패드 및 유전층 사이에 베리어층을 포함할 수 있다. 베리어 층은 구리가 유전층 또는 이웃하는 비도전성 재료(들) 내로 확산하는 것을 완화시키거나 방지하는 역할을 할 수 있다. 예를 들어, 베리어층은, 예를 들어 베리어층이 상대적으로 낮은 품질을 가지거나 연속적이지 않다면, 금속층(예를 들어, 탄탈륨, 티타늄, 또는 텅스텐) 및/또는 전이 금속 질화물(예를 들어, 텅스텐 질화물, 티타늄 질화물, 탄탈륨 질화물 등)과 같은 재료를 포함할 수 있다. 콘택 패드의 치수 및 인접한 패드들 사이의 피치가 상대적으로 작다면, 도전성 또는 비도전성 베리어층의 두께는 패드 직경 및 피치에 추가적인 제약을 도입할 수 있다.
본 명세서에 개시된 다양한 실시형태는 확산 베리어층을 포함하는 소자, 예컨대 마이크로전자 소자(예를 들어, 집적된 디바이스 다이, 웨이퍼 등)에 관한 것이다. 확산 베리어층은 도전성 피쳐, 예컨대 콘택 패드 또는 관통 비아로부터 소자의 유전층 내로의 재료(예를 들어, 금속)의 확산을 방지하거나 완화시킬 수 있다. 유전층은 무기 유전체, 예컨대 실리콘 산화물, 실리콘 탄소 질화물, 및/또는 실리콘 산질물을 포함할 수 있지만, 이들로 한정되는 것은 아니다. 본 명세서에서 사용될 때, 용어 "확산 베리어층"은 어닐링 이전의 베리어 금속 또는 어닐링 이후의 베리어 금속 및 유전층의 확산된 화합물 재료 중 하나를 가리킨다. 일부 실시형태들에서, 확산 베리어층의 베리어 금속은 유전층 내로 확산되어 리던던트 베리어 층으로서의 역할을 할 수 있는 화합물 재료를 형성할 수 있다.
도 1c는 콘택 패드(12) 및 유전층(14) 사이에 베리어층(10)으로서 금속 질화물(예를 들어, 텅스텐 질화물, 탄탈륨 질화물 또는 티타늄 질화물) 층을 가지는 소자(1)의 개략적인 측단면도이다. 도 1c에서, 유전층(14)은 실리콘 산화물계 재료를 포함하고, 더 간단하게는 산화층이라고 불릴 수 있다. 산화층이 저온에서 다른 산화층과의 상대적으로 높은 결합 강도를 가지는 반면에, 이것은 실리콘 산화물에 열악하게 부착되는 도전성 재료, 특히 구리의 박리에 노출될 수 있고, 그 때문에, 도전성 패드(12)를 유전층(14)에 강하게 커플링하기 위해서 접착층 또는 베리어층이 필요하다. 따라서, 베리어층(10), 산화층(14), 및 도전성 패드(12)를 배치하면 소자(1) 의 전자 이동 저항 (electromigration resistance)이 향상될 수 있다.
도 2a는 일 실시형태에 따르는 소자(2)의 개략적인 측단면도이다. 소자(2)는 캐비티(21)를 가진 유전층(20), 캐비티(21) 내에 적어도 부분적으로 배치된 도전성 피쳐(22), 및 확산 베리어층(24)을 포함할 수 있다. 유전층(20)은 실리콘 산화물계 재료를 포함할 수 있다. 확산 베리어층(24)의 적어도 일부는 유전층(20)의 일부와 도전성 피쳐(22) 사이에 배치될 수 있다. 확산 베리어층(24)의 일부는 캐비티(21)의 표면을 따라서 등각적으로 배치될 수 있다. 확산 베리어층(24)은 유전층(20)의 상면(20a)에도 배치될 수 있다. 소자(2)는 더 종래의 베리어층(26)(다수의 하위층을 포함할 수 있음) 및 재배선층(RDL)(28)을 포함할 수 있다. 베리어층(26)은 도전성 피쳐(22) 및 확산 베리어층(24) 사이에서 캐비티(21) 내에 배치될 수 있다. 일부 실시형태들에서, 재배선층(28)은 캐비티(21)의 바닥면을 형성할 수 있다. 도전성 피쳐(22) 및 재배선층(28)은 서로 전기적으로 연결될 수 있다. 일부 실시형태들에서, 확산 베리어층(24) 및/또는 베리어층(26)의 베리어 금속은 도전성 피쳐(22)와 상기 RDL(28) 사이에 배치될 수 있다. 일부 실시형태들에서, 확산 베리어층(24)의 베리어 금속은 어닐링 프로세스에 응답하여 RDL(28)의 재료와 합금을 형성할 수 있다.
일부 실시형태들에서, 도전성 피쳐(22)는 콘택 패드, 트렌치, 또는 관통 비아(예를 들어, 실리콘 관통 비아 또는 기판 관통 비아)를 포함할 수 있다. 도전성 피쳐(22)는 구리를 포함할 수 있다. 일부 실시형태들에서, 도전성 피쳐(22)는 다른 소자의 도전성 피쳐에 직접 결합되도록 구성될 수 있다. 따라서, 이것은 전술된 평탄화 및 활성화/종결 단계를 겪을 수 있고, 유전층(20)의 상면(20a) 아래로 함몰될 수 있다.
확산 베리어층(24)은 도전성 피쳐(22) 및 유전층(20) 사이의 확산을 방지 또는 완화시키도록 구성될 수 있다. 확산 베리어층(24)은 베리어 금속을 포함할 수 있다. 일부 실시형태들에서, 확산 베리어층(24)의 베리어 금속은 상대적으로 높은 산화 경향의 재료를 포함할 수 있다. 일부 실시형태들에서, 확산 베리어층(24)의 베리어 금속은 도전성 피쳐(22)의 산화 경향보다 큰 산화 경향을 가질 수 있다. 예를 들어, 확산 베리어층(24)의 베리어 금속은 망간, 니켈, 티타늄, 또는 망간, 니켈, 및 티타늄과 거의 유사한 산화 경향을 가지는 금속을 포함할 수 있다. 일부 실시형태들에서, 확산 베리어층(24)의 베리어 금속은 도전성 피쳐(22) 및 또는 RDL(28)의 재료와 합금을 형성할 수 있는 합금 재료를 포함할 수 있다. 일부 실시형태들에서, 확산 베리어층(24)은 원소 금속층(elemental metal layer) 또는 금속 규산염 재료를 포함할 수 있다.
일부 실시형태들에서, 다소 직관에는 맞지 않지만, 확산 베리어층(24)의 베리어 금속은 어닐링에 노출되면 유전층(20) 내로 확산될 수 있다. 일부 실시형태들에서, 확산 베리어층(24)의 베리어 금속(예를 들어, Ni, Mn, 또는 Ti)은 유전층 내로 확산될 수 있고, 이를 통하여 확산된 금속층 또는 베리어 화합물을 형성한다. 예를 들어, 유전층(20)이 실리콘 산화물을 포함하고 확산 베리어층(24)이 망간을 포함한다면, 확산된 금속층은 망간 규산염(MnxSiyOz)을 포함할 수 있고, x, y, 및 z는 숫자이다. 비록 망간 산화물(Mn2O3 또는 Mn3O4와 같은 특정한 성분비를 망라하는 MnO)과 같은 추가적인 상(phase)이 존재할 수 있지만, 확산된 베리어층은 일정 성분비에 맞지 않을 수도 있다(non-stoichiometric). 예를 들어, 확산된 베리어층은 금속의 화합물들의 라미네이트(laminates)를 포함할 수 있다. 유전층(20)의 상면(20a)에 있는 확산된 금속층은 직접 결합을 위하여 연마될 수 있다. 확산된 금속층의 연마된 표면은 2 nm 미만, 예를 들어 1 nm 미만, 0.5 nm 미만 등의 제곱-평균-제곱근(rms) 표면 거칠기로 연마될 수 있다. 일부 실시형태들에서, 확산된 금속층은 어닐링 프로세스에 응답하여 형성될 수 있다. 어닐링 프로세스는 소자(2)를, 예를 들어 150℃ 내지 400℃의 범위에 속하는 온도로 가을하는 것을 포함할 수 있다. 확산 베리어층(24)의 확산된 금속층은 베리어층(26)(존재할 경우), 도전성 피쳐(22) 또는 유전층(20)의 상면(20a)으로부터 이어지는(tailing away) 베리어 금속 농도의 그레디언트를 가질 수 있다. 확산 베리어층(24)은 적어도 3 nm만큼 유전층 내로 확산될 수 있다. 예를 들어, 확산 베리어층(24)은 유전층 내로, 예를 들어 3 nm 내지 100 nm, 5 nm 내지 100 nm, 10 nm 내지 100 nm, 3 nm 내지 50 nm, 3 nm 내지 30 nm, 또는 3 nm 내지 10 nm의 범위 안으로 확산될 수 있다. 3 nm를 넘는 확산 베리어층(24)의 재료의 농도는 약 1017 원자/cm3일 수 있다. 예를 들어, 3 nm를 넘는 확산 베리어층(24)의 재료의 농도는 약 1017 원자/cm3 내지 약 1019 원자/cm3, 또는 약 1017 원자/cm3 내지 약 1018 원자/cm3의 범위에 속할 수 있다. 일부 실시형태들에서, 확산 베리어층(24)의 확산된 금속층은 망간 규산염 및/또는 망간 산화물을 포함할 수 있다. 확산된 베리어층은, 예를 들어 유전층(20) 및 망간 금속의 비-일정성분비 화합물을 포함할 수 있다.
도 2b는 일 실시형태에 따르는 소자(3)의 개략적인 측단면도이다. 소자(3) 내의 확산 베리어층(24)은 캐비티(21) 내에만 배치된다는 것을 제외하고, 소자(3)는 도 2a에 예시된 소자(2)와 개괄적으로 유사하다. 일부 실시형태들에서, 확산 베리어층(24)은 유전층(20)의 상면(20a) 위에 배치되지 않는다. 일부 실시형태들에서, 확산 베리어층(24)은 유전층(20)의 상면(20a) 위에 배치되고, 연마, 에칭, 또는 다른 방법 중 하나 이상에 의해서 완전히 또는 부분적으로 제거될 수 있다. 일부 실시형태들에서, 캐비티 벽 및 상면(20a) 사이의 교차구역은 확산 베리어층(24)을 포함할 수 있지만, 다수의 상면(20a)에는 확산층(24)이 없을 수 있다. 유전층(20)의 상면(20a)은은 2 nm 미만, 예를 들어 1 nm 미만, 0.5 nm 미만 등의 제곱-평균-제곱근(rms) 표면 거칠기로 연마될 수 있다. 도 4g의 후술되는 설명으로부터 명백해질 것처럼, 도 2b의 구조체는 어닐링 이후의 베리어 금속 재료, 또는 어닐링 이후의 확산된 금속층을 유전층(20)의 상면(20a) 위로부터 제거하는 것으로부터 초래될 수 있다.
도 2c는 일 실시형태에 따르는 소자(4)의 개략적인 측단면도이다. 도 2a에 도시되는 베리어층(26)이 소자(4) 내에서는 생략된다는 것을 제외하고는, 소자(4)는 도 2a에 예시된 소자(2)와 개괄적으로 유사하다. 일부 실시형태들에서, 베리어층(24)의 베리어 금속은 도전성 피쳐(22) 및/또는 RDL(28)의 재료와 함께 합금을 적어도 부분적으로 형성할 수 있다. 따라서, 베리어 금속은, 어닐링 이후의 합금으로서, 도전성 피쳐(22)와 RDL(28) 사이의 계면에서 검출될 수 있다. 그러므로, 베리어층(24)은 베리어층(24)이 무엇과 접경을 이루는지에 의존하여 상이한 형태로 존재할 수 있다. 예를 들어, 도 2b의 베리어층(24)은 도전성 피쳐(22)에 접촉하지 않고, 절연체로서의 역할을 할 수 있다. 반면에, 도 2c의 베리어층(24)은 도전성 피쳐(22)와 접촉하고, 도전성 피쳐(22)와 합금을 형성할 수 있다.
도 2d는 일 실시형태에 따르는 소자(4)의 개략적인 측단면도이다. 소자(4')의 확산 베리어층(24)이 캐비티(21) 내에만 배치된다는 것을 제외하고, 소자(4')는 도 2c에 예시된 소자(4)와 개괄적으로 유사하다. 베리어층(26)을 생략한 실시형태 예컨대 소자(4, 4')는, 복수 개의 도전성 피쳐가 유전층(20) 내에 상대적으로 미세 피치를 가지고 형성될 경우에 특히 유용할 수 있는데, 그 이유는 금속 질화물을 생략하면 도전성 피쳐(22)의 도전성이 높아지도록 캐비티(21) 내에 더 많은 공간이 남겨지기 때문이다. 도전성 피쳐(22)의 직경은 1 μm 미만일 수 있다.
도 2e는 일 실시형태에 따르는 소자(5)의 개략적인 측단면도이다. 소자(5) 내의 베리어층(26이 캐비티(21)의 측벽을 따라서 부분적으로만 배치된다는 것을 제외하고, 소자(5)는 도 2b에 예시된 소자(3)와 개괄적으로 유사하다. 캐비티(21)의 하단면에는 베리어층(26)이 없을 수 있어서, 도전성 피쳐(22) 및 RDL(28) 사이에 베리어층(26)이 개재되는 경우보다 도전성 피쳐(22) 및 RDL(28) 사이의 접촉 저항이 양호해진다. 도 2b에 대하여 언급된 바와 같이, 베리어층(24)의 베리어 금속은 도전성 피쳐(22) 및/또는 RDL(28)의 재료와 합금을 형성할 수 있다. 따라서, 베리어 금속은, 어닐링 이후의 합금으로서, 도전성 피쳐(22)와 RDL(28) 사이의 계면에서 검출될 수 있다.
도 2f는 일 실시형태에 따르는 소자(5)의 개략적인 측단면도이다. 소자(5') 내의 베리어층(26)이 측벽 아래로 더 연장되고, 예를 들어 캐비티(21)의 전체 측벽을 덮는다는 것을 제외하고, 소자(5')는 도 2e에 예시된 소자(5)와 개괄적으로 유사하다. 하지만 도 2e에서와 같이, 베리어층(26)은 캐비티(21)의 하단으로부터 생략된다. 베리어층(26)을 최소화하는 실시형태들, 예컨대 소자(5, 5')는 도전성 피쳐(22)의 도전성이 높아지도록 캐비티(21) 내에 더 많은 공간을 남겨둘 수 있다.
도 3a 내지 도 3g는 일 실시형태에 따른, 결합 구조체(6)를 제조하는 프로세스의 다양한 단계들을 보여준다. 도 3a에서, 재배선층(RDL)(28)이 있는 유전층(20)이 제공될 수 있고, 캐비티(21)가 유전층(20)의 두께를 적어도 부분적으로 통과하여 형성될 수 있다(예를 들어, 에칭됨). 일부 실시형태들에서, RDL(28)의 일부는 캐비티(21)의 하면(21a)을 형성할 수 있다. 일부 실시형태들에서, RDL(28)은 형성되는 도전성 피쳐로의 전기 콘택을 제공하기 위해서 다른 구조체로 대체될 수 있다. 일부 실시형태들에서, 캐비티(21)는 유전층(20)의 전체 두께를 통하여 연장될 수 있다.
도 3b에서는 확산 베리어층(24)이 캐비티(21)의 표면 및 유전층(20)의 상면(20a) 위에 제공될 수 있다. 일부 실시형태들에서는 이러한 스테이지에서, 확산 베리어층(24)은 도전층(예를 들어, 베리어 금속)이 되고, 원소 금속층일 수 있다. 일부 실시형태들에서, 확산 베리어층(24)의 베리어 금속은 캐비티(21)의 표면 및 유전층(20)의 상면(20a) 위에 등각적으로 증착될 수 있다. 확산 베리어층(24)의 베리어 금속은 망간, 니켈, 또는 티타늄을 포함할 수 있다. 확산 베리어층(24)의 베리어 금속이 도 3b에 제공되면, 베리어 금속은 2 nm 내지 0.3 μm, 10 nm 내지 0.15 μm, 2 nm 내지 100 nm, 또는 10 nm 내지 100 nm의 범위에 속하는 베리어 금속 두께를 가질 수 있다.
도 3c에서, 베리어층(26)은 확산 베리어층(24) 위에 제공될 수 있다. 일부 실시형태들에서, 베리어층(26)은 확산 베리어층(24)의 표면 위에 등각적으로 증착될 수 있다. 일부 실시형태들에서, 베리어층(26)은 금속 및/또는 금속 질화물층, 특정 전이 금속(예를 들어, Ta, W), 및/또는 전이 금속 질화물(예를 들어, 텅스텐 질화물, 탄탈륨 질화물, 및/또는 티타늄 질화물층)을 포함할 수 있다. 일부 실시형태들에서 확산층(24)의 베리어 금속은 금속 질화물층, 전이 금속 질화물층, 탄탈륨 및 금속 질화물의 2중층, 또는, 예를 들어 텅스텐 및 금속 질화물 또는 금속성 화합물, 예컨대 니켈 바나듐 합금을 포함할 수 있다. 일부 애플리케이션에서, 베리어층(26)은 산화물 라운딩(oxide rounding)의 발생을 줄이는 것을 도울 수 있다. 일부 실시형태들에서, 베리어층(26)은 시드층(seed layer)으로서의 역할을 할 수 있다.
도 3d에서, 도전성 피쳐(22)의 재료가 캐비티(21) 내에서 베리어층(26) 위에 제공될 수 있다. 일부 실시형태들에서, 도전성 피쳐(22)의 재료는 베리어층(26) 위에 증착될 수 있고, 특히 도금될 수 있다. 일부 실시형태들에서, 도전성 피쳐(22)의 재료는 구리를 포함할 수 있다.
도 3e에서, 도전성 피쳐(22)의 재료 중 적어도 일부가 제거될 수 있다. 일부 실시형태들에서, 도전성 피쳐(22)의 재료 중 일부는 평탄화, 예컨대 화학적-기계적 연마(CMP) 프로세스를 이용하여 제거될 수 있다. 도 3e에서, 베리어층(26)의 적어도 일부도 제거될 수 있고, 이를 통하여 확산 베리어층(24)을 노출시키는데, 이것은 도시된 실시형태에서 베리어 금속층으로서 어닐링되지 않은 상태를 유지한다. CMP는 다수의 단계들을 포함할 수 있고, 화학물질 및/또는 패드는 상이한 재료가 드러날 때에 스위칭된다. 일부 실시형태들에서, 도전성 피쳐(22)는, 도전성 피쳐(22)가 확산 베리어층(24)의 상면에 상대적으로 함몰되도록 연마될 수 있다. 도 3e에서, 베리어층(24)의 베리어 금속의 적어도 일부가 제거될 수 있고, 유전층(20)의 표면(20a) 위에 배치된 베리어 금속 베리어 금속의 두께는 1 nm 내지 0.2μm, 10 nm 내지 0.1μm, 또는 1 nm 내지 30 nm의 범위에 속할 수 있다. 일부 실시형태들에서, 베리어층(24)은 소자의 결합면에서 불연속적일 수 있다.
도 3f에서, 도 3e에서 형성된 구조체와 동일하거나 개괄적으로 유사한 구조를 가진 다른 소자(예를 들어, 제 2 소자)가 제공된다. 제 2 소자는 제 2 소자의 결합면 상에 확산 베리어층(24')을 포함할 수 있다. 확산 베리어층들(24, 24')(여전히 어닐링되지 않은 베리어 금속의 형태임)이 접촉하게 된다. 확산 베리어층(24, 24')은 결합 계면(30)을 따라 접촉할 때에 서로 직접 결합될 수 있다. 일부 실시형태들에서, 확산 베리어(24, 24')은 금속(예를 들어, Mn)을 포함할 수 있고, 금속-금속 직접 결합을 형성한다. 이러한 금속-금속 직접 결합 중에 열이 인가될 수 있다. 열이 인가되면, 금속이 유전층(20) 내로 확산될 수 있고, 이를 통하여 유전체 결합(예를 들어, 비도전성 결합 계면)을 생성한다. 외부 압력을 인가하지 않고서 금속-금속 직접 결합이 획득될 수 있다. 일부 실시형태들에서, 베리어층(24)은 결합 동작 이전에 소자의 결합면 상에만 배치될 수 있다.
도 3g에서, 도 3f에서 형성된 구조체가 어닐링되어 결합된 콘택(결합된 도전성 피쳐(22, 22'))을 형성할 수 있고, 이를 통하여 결합 구조체(6)를 형성한다. 일부 실시형태들에서, 확산 베리어층(24)이 유전층(20) 내로 확산될 수 있다. 일부 실시형태들에서, 확산 베리어층(24)은 도전성 피쳐(22)의 에지에서 도전성 피쳐(22) 내로 확산될 수 있다. 예를 들어, 확산 베리어층(24) 및 도전성 피쳐(22)는 합금을 형성할 수 있다. 베리어 금속을 확산된 금속으로 변환하는 것에 추가하여, 유전층과 함께 망간 규산염과 같은 화합물을 형성하고 결합 계면으로부터의 베리어 금속 농도의 그레디언트를 가지면, 어닐링은 도전성 피쳐(22, 22') 내로도 확장되고, 이를 통하여 도전성 피쳐들(22, 22')을 서로 접촉시키고, 개재된 접착제가 없이 직접 금속-금속 결합을 초래하게 된다. 확산 베리어(24, 24')를 결합하기 위하여 인가되는 열의 온도는 도전성 피쳐들(22, 22')을 결합시키기 위한 어닐링 온도보다 낮을 수 있다.
도 4a 내지 도 4h는 일 실시형태에 따른, 결합 구조체(6')를 제조하는 프로세스의 다양한 단계들을 보여준다. 도 4a에서, 재배선층(RDL)(28)이 있는 유전층(20)이 제공될 수 있고, 캐비티(21)가 유전층(20)의 두께를 적어도 부분적으로 통과하여 형성될 수 있어서(예를 들어, 에칭됨) 아래에 있는 RDL(28)을 노출시킨다. 일부 실시형태들에서, RDL(28)의 일부는 캐비티(21)의 하면(21a)을 형성할 수 있다. 일부 실시형태들에서, RDL(28)은 형성되는 도전성 피쳐로의 전기 콘택을 제공하기 위해서 다른 구조체로 대체될 수 있다. 일부 실시형태들에서, 캐비티(21)는 유전층(20)의 전체 두께를 통하여 연장될 수 있다.
도 4b에서는 확산 베리어층(24)이 캐비티(21)의 표면 및 유전층(20)의 상면(20a) 위에 제공될 수 있다. 일부 실시형태들에서는 이러한 스테이지에서, 확산 베리어층(24)은 금속층(베리어 금속)이 되고, 원소 금속층일 수 있다. 일부 실시형태들에서, 확산 베리어층(24)은 캐비티(21)의 표면 및 유전층(20)의 상면(20a) 위에 등각적으로 증착될 수 있다. 확산 베리어층(24)의 베리어 금속은 망간, 니켈, 또는 티타늄을 포함할 수 있다.
도 4c에서, 베리어층(26)은 확산 베리어층(24) 위에 제공될 수 있다. 일부 실시형태들에서, 베리어층(26)은 확산 베리어층(24)의 표면 위에 등각적으로 증착될 수 있다. 베리어층(26)은, 전술된 바와 같이 금속 및/또는 금속 질화물층(들)을 포함할 수 있다. 일부 실시형태들에서, 확산 베리어층(24)의 베리어 금속은 유전층(20) 내의 베리어층(26)의 금속(들)의 확산도보다 큰 유전층(20) 내의 확산도를 가질 수 있고, 구리와 비교할 때 더 용이하게 산화될 수 있다.
예를 들어, 도전성 피쳐(22)가 베리어층(26) 상에 제공될 수 있다. 일부 구현형태들에서는 도전성 피쳐(22)가 베리어층(26) 위에 증착될 수 있다. 일부 실시형태들에서는 도전성 피쳐가 증착, 그리고 더 자세하게 설명하면 도금에 의해 제공될 수 있다. 일부 실시형태들에서, 도전성 피쳐(22)는 구리를 포함할 수 있다.
도 4e에서, 도 4d에서 형성된 구조체가 어닐링될 수 있다. 예를 들어, 도 4d에서 형성된 구조체는 약 300 ℃, 예를 들어 150 ℃ 내지 300 ℃의 범위, 175 ℃ 내지 300 ℃의 범위, 150 ℃ 내지 250 ℃의 범위, 또는 175 ℃ 내지 250 ℃의 범위에 속하는 온도에서 어닐링될 수 있다. 구조체가 어닐링될 때에, 최초의 금속이었던 확산 베리어층(24)이 유전층(20) 및/또는 재배선층(28) 내로 확산될 수 있다. 어닐링은 망간 규산염과 같은 화합물을 확산 베리어층(24)의 재료 및 유전층(20) 사이에 형성할 수 있고, 확산 베리어층(24)과 유전층(20) 사이의 초기 계면으로부터의 베리 금속 농도의 구배를 형성할 수 있다. 어닐링은 베리어 금속을 유전층(20)에 완전히 확산시키거나 합성되게(compound) 할 필요가 없는데, 그 이유는 구조체가 금속-금속 직접 결합을 위해서 도 4h에서 다른 어닐링에 노출될 것이기 때문이다.
도 4f에서는 도전성 피쳐(22)의 적어도 일부가 제거될 수 있다. 일부 실시형태들에서, 도전성 피쳐(22)의 일부는 화학적-기계적 연마 프로세스를 이용하여 제거될 수 있다.
도 4g에서, 베리어층(26) 및 확산 베리어층(24)이 제거될 수 있다. 일부 실시형태들에서, 베리어층(26) 및 확산 베리어층(24)은 베리어층(26) 및 확산 베리어층(24) 재료의 제거와 유전층(20)의 재료에서 정지하기 위한 화학물질이 있는 하나 또는 다수의 베리어 슬러리를 이용하여 제거될 수 있다.
도 4h에서, 도 4g에서 형성된 구조체와 동일하거나 개괄적으로 유사한 구조를 가지는 다른 소자(예를 들어, 제 2 소자)가 제공되고, 두 개의 소자들은 접촉하게 되어 결합 구조체(6')를 형성한다. 유전층(20, 20')의 표면은 결합 계면(32)에 따라 접촉될 때 서로 직접 결합될 수 있고, 실온에서 그리고 압력을 인가하지 않아도 강한 공유 결합을 형성한다. 결합 구조체(6')는 초기 결합 이후에 어닐링되어 도전성 피쳐(22, 22')를 확산시키고, 직접 하이브리드 결합(결합된 도전성 피쳐(22, 22')를 포함함)을 형성하며, 유전체-유전체 결합을 강화한다.
도 5a 내지 도 5g는 일 실시형태에 따른, 결합 구조체(7)를 제조하는 프로세스의 다양한 단계들을 보여준다. 도 5a 내지 도 5g의 프로세스는 도 4a 내지 도 4g의 프로세스와 개괄적으로 유사하고, 이러한 프로세스들 사이의 차이 중 일부가 설명된다.
도 5c를 참조하면, 베리어층(26)은 확산 베리어층(24) 위에 부분적으로만 배치된다. 일부 실시형태들에서, 캐비티(21)의 하면(21a)에는 베리어층(26)이 없을 수 있다. 당업계에 공지된 바와 같이, 이것은, 베리어층이 하부 또는 하면(21a)을 코팅하지 않으면서 또는 하면(21a)을 부분적으로만 코팅(예를 들어, 불연속적으로 코팅)하지 않으면서 캐비티의 측벽을 코팅하도록, 예를 들어 비-시준 조건에 의하여 베리어층(26)을 스퍼터링함으로써 획득될 수 있다. 일부 실시형태들에서, 적어도 캐비티(21)의 측벽의 하부에는 베리어층(26)이 없을 수 있다. 도 4e에서와 같이, 확산 베리어층(24)은 이러한 스테이지에서 단기 및/또는 저온 어닐링에 의해 확산될 수 있다. 어닐링은 유전층과 함께, 망간 규산염과 같으며 유전층(20)과 확산 베리어층(24) 사이의 계면으로부터 베리어 금속 농도의 그레디언트를 가지는 화학물을 형성할 수 있다. 어닐링은 베리어 금속을 유전층(20)에 완전히 확산시키거나 합성되게 할 필요가 없는데, 그 이유는 구조체가 금속-금속 직접 결합을 위해서 도 5g에서 다른 어닐링에 노출될 것이기 때문이다.
일부 실시형태들에서, 베리어층(26)은 불연속적으로 배치되고 캐비티(21)의 측벽과 직접 접촉할 수 있다. 확산된 베리어층(24)은 베리어층(26) 상에 코팅될 수 있고, 베리어층(26)과 도전성 피쳐(22) 사이에 배치될 수 있다(도 5d 참조). 유전체 캐비티(21) 내에서, 확산된 베리어층(24)의 제 1 부분이 베리어층(26)의 일부와 접촉할 수 있고, 확산된 베리어층(24)의 제 2 부분은 유전층(20)의 표면 및 캐비티(21)의 하면(21a) 또는 재배선층(28)의 상단면과 접촉할 수 있다. 일부 또 다른 실시형태들(미도시)에서, 베리어층(26)은 캐비티(21)의 측벽과 접촉할 수 있고, 확산된 베리어층(24)은 캐비티(21)의 하면(21a)과 접촉할 수 있다.
도 5f에서, 도전성 피쳐(22)의 적어도 일부 및 베리어층(26)의 잔여 부분이 유전층(20)의 상면으로부터 제거될 수 있다. 일부 실시형태들에서, 도전성 피쳐(22)의 일부 및 베리어층(26)의 일부는 평탄화, 예컨대 화학적-기계적 연마(CMP) 프로세스에 의해서 제거될 수 있다. 일부 실시형태들에서, 확산 베리어층(24, 24')은 평탄화, 예컨대 화학적-기계적 연마(CMP) 프로세스에 의하여 부분적으로 또는 완전히 제거될 수 있다.
도 5g에서, 확산 베리어층들(24, 24')이 서로 결합된다. 도 4h에 대하여 논의된 바와 같이, 확산된 확산 베리어층(24, 24')을 포함하는 유전층들(20, 20')은 실온에서 압력을 인가하지 않고서 서로 직접 공유 결합될 수 있다. 그러면, 유전체 직접 결합을 강화시키고 베리어 금속의 확산 및 합성을 증가시켜서 유전체 화합물, 예컨대 망간 규산염 및 망간 산화물을 형성하면서, 결합 구조체(7)가 어닐링되어 도전성 피쳐들(22, 22')을 확산 및 결합시킨다.
도 6 내지 도 8은 다양한 실시형태들에 따른 결합 구조체의 다양한 실시형태를 예시하는데, 직접 하이브리드 결합된 구조체의 하나 또는 양자 모두의 소자들은 본 명세서에서 설명된 바와 같은 확산 베리어층을 포함한다.
도 6은 일 실시형태에 따른 결합 구조체(6'')의 개략적인 측단면도이다. 결합 구조체(6'')는 도 3e 및 도 4g의 소자들을 포함할 수 있다. 도 7은 다른 실시형태에 따른 결합 구조체(7')의 개략적인 측단면도이다. 결합 구조체(7')에서는 확산 베리어층(24, 24')이 결합되는 소자들 사이의 결합 계면으로부터 생략된다는 것을 제외하고, 결합 구조체(7')는 도 5g에 예시된 결합 구조체(7)와 개괄적으로 유사하다. 도 8은 다른 실시형태에 따른 결합 구조체(8)의 개략적인 측단면도이다. 도 8에 도시된 바와 같이, 결합 구조체(8)는 도전성 피쳐(22'')(예를 들어, 관통 비아)를 가지는 소자에 결합된 도전성 피쳐(22)(예를 들어, 도전성 패드)를 가지는 소자를 포함할 수 있다. 관통 비아는 유전층(20')의 두께를 적어도 부분적으로 통과하여 연장되는 실리콘 관통 비아(TSV)를 포함할 수 있다.
당업자들은 본 명세서에서 개시된 원리 및 장점들이 임의의 적절한 방식으로 조합될 수 있다는 것을 이해할 것이다. 예를 들어, 본 명세서에서 개시된 소자들의 임의의 적절한 조합이 결합 구조체를 형성할 수 있다.
일 양태에서는 소자가 개시된다. 이러한 소자는, 유전체 결합층의 표면으로부터 유전체 결합층의 두께를 적어도 부분적으로 관통하여 연장되는 캐비티를 가진 유전체 결합층을 포함할 수 있다. 이러한 소자는 캐비티 내에 적어도 부분적으로 배치된 도전성 피쳐를 포함할 수 있다. 도전성 피쳐는 접촉면을 가진다. 이러한 소자는 도전성 피쳐와 유전체 결합층의 일부 사이의 확산 베리어층을 포함할 수 있다. 확산 베리어층은 베리어 금속을 포함한다. 확산 베리어층의 베리어 금속은 도전성 피쳐의 산화 경향보다 큰 산화 경향을 가진다.
일 실시형태에서, 상기 베리어 금속은, 탄탈륨 또는 탄탈륨 질화물의 유전층(dielectric layer)과의 확산도보다 큰 유전체 결합층과의 확산도를 가진다.
일 실시형태에서, 베리어 금속의 두께는 2 nm 내지 50 nm의 범위에 속한다.
일 실시형태에서, 베리어 금속의 두께는 1 nm 내지 100 nm의 범위에 속한다.
일 실시형태에서, 상기 유전체 결합층의 표면은 다른 소자의 유전층에 직접 결합되도록 구성된 결합면을 포함한다. 상기 도전성 피쳐의 접촉면은 다른 소자의 콘택 패드에 직접 결합되도록 구성될 수 있다.
일 실시형태에서, 도전성 피쳐는 구리를 포함한다.
일 실시형태에서, 상기 확산 베리어층은 어닐링 프로세스에 응답하여 상기 유전층 내로 확산되는 재료를 포함한다.
일 실시형태에서, 제 1 유전체 결합층은 실리콘 산화물을 포함한다. 확산 베리어층은 베리어 금속 및 유전체 결합층의 재료를 포함하는 베리어 화합물을 포함할 수 있다. 베리어 화합물은 망간 규산염 또는 망간 화합물을 포함할 수 있다.
일 실시형태에서, 상기 확산 베리어층의 일부는 상기 유전체 결합층의 표면에 더 배치되고, 상기 확산 베리어층의 일부는 다른 소자의 유전층에 결합되도록 구성된다.
일 실시형태에서, 상기 소자는, 적어도 부분적으로 상기 확산 베리어층과 상기 도전성 피쳐 사이에 있는 베리어층을 더 포함한다. 베리어층은 캐비티의 하단면 상에 배치되지 않을 수 있다. 베리어층은 유전체 결합층의 표면으로부터 캐비티의 측벽을 부분적으로 따라서 배치될 수 있다. 베리어층은 상기 베리어층이 상기 도전성 피쳐 및 상기 확산 베리어층을 완전히 분리시키도록 배치될 수 있다. 베리어층은 텅스텐 질화물, 탄탈륨 질화물 및/또는 티타늄 질화물을 포함할 수 있다.
일 실시형태에서, 상기 소자는, 상기 접촉면의 반대편인 상기 도전성 피쳐의 하단면 아래의 재배선층(redistribution layer; RDL)을 더 포함한다. 베리어 금속은 도전성 피쳐와 RDL 사이에 배치될 수 있다.
일 실시형태에서, 상기 베리어 금속은 상기 도전성 피쳐와 합금을 형성하도록 구성된다.
일 실시형태에서, 상기 도전성 피쳐의 접촉면에는 상기 베리어 금속이 없다.
일 실시형태에서, 도전성 피쳐는 기판 관통 비아이다. 기판 관통 비아는 유전층의 두께를 통과하여 연장될 수 있다.
일 실시형태에서, 확산 베리어층은 상기 베리어 금속의 원소 금속층(elemental metal layer)을 포함하고, 상기 소자는 결합해제된다(unbonded).
일 실시형태에서, 상기 확산 베리어층은 상기 베리어 금속을 포함하는 금속 규산염 재료를 포함하고, 상기 소자는 제 2 소자에 하이브리드 직접 결합된다.
일 실시형태에서, 베리어 금속은 망간을 포함한다.
일 실시형태에서, 베리어 금속은 니켈을 포함한다.
일 양태에서는 직접 하이브리드 결합면을 가진 소자가 개시된다. 이러한 소자는, 유전체 결합층의 표면으로부터 유전체 결합층의 두께를 적어도 부분적으로 관통하여 연장되는 캐비티를 가진 유전체 결합층을 포함할 수 있다. 이러한 소자는 캐비티 내에 적어도 부분적으로 배치된 도전성 피쳐를 포함할 수 있다. 도전성 피쳐는 접촉면을 가진다. 이러한 소자는 도전성 피쳐와 유전체 결합층의 일부 사이의 확산 베리어층을 포함할 수 있다. 도전성 피쳐의 접촉면은 직접 하이브리드 결합면의 일부를 형성한다.
일 실시형태에서, 상기 확산 베리어층은 망간 농도의 구배를 가진 확산된 금속층을 포함한다.
일 실시형태에서, 상기 유전체 결합층의 표면은 다른 소자의 유전층에 직접 결합되도록 구성된 결합면을 포함한다. 상기 도전성 피쳐의 접촉면은 다른 소자의 콘택 패드에 직접 결합되도록 구성될 수 있다.
일 실시형태에서, 도전성 피쳐는 구리를 포함한다.
일 실시형태에서, 제 1 유전체 결합층은 실리콘 산화물을 포함한다. 상기 확산 베리어층은 망간 규산염 또는 망간 산화물을 포함할 수 있고, 상기 소자는 제 2 소자에 직접 하이브리드 결합된다. 상기 확산 베리어층의 일부는 상기 제 2 소자와의 결합 계면에서 상기 유전체 결합층의 표면에 더 배치될 수 있다.
일 실시형태에서, 상기 소자는, 적어도 부분적으로 상기 확산 베리어층과 상기 도전성 피쳐 사이에 있는 베리어층을 더 포함한다. 베리어층은 캐비티의 하단면 상에 배치되지 않을 수 있다. 베리어층은 유전체 결합층의 표면으로부터 캐비티의 측벽을 부분적으로 따라서 배치될 수 있다. 베리어층은 상기 베리어층이 상기 도전성 피쳐 및 상기 확산 베리어층을 완전히 분리시키도록 배치될 수 있다. 베리어층은 금속 질화물층을 포함할 수 있다.
일 실시형태에서, 상기 소자는, 상기 접촉면의 반대편인 상기 도전성 피쳐의 하단면 아래의 재배선층(redistribution layer; RDL)을 더 포함한다. 소자들은 결합해제될 수 있다.
일 양태에서, 결합형 구조체가 개시된다. 결합 구조체는 제 1 소자를 포함할 수 있다. 제 1 소자는, 유전체 결합층의 표면으로부터 상기 유전체 결합층의 두께를 적어도 부분적으로 관통하여 연장하는 캐비티를 가진, 상기 유전체 결합층, 상기 캐비티 내에 적어도 부분적으로 배치된 도전성 피쳐, 및 상기 도전성 피쳐와 상기 유전체 결합층의 일부 사이의 확산 베리어층을 포함할 수 있다. 도전성 피쳐는 접촉면을 가진다. 확산 베리어층은 유전체 결합층 내로 확산되고 합성된 베리어 금속을 포함할 수 있다. 결합 구조체는 제 2 소자를 포함할 수 있다. 제 2 소자는, 상기 제 1 소자의 유전체 결합층에 직접 결합된 제 2 유전층, 및 개재된 접착제가 없이 상기 제 1 소자의 도전성 피쳐의 접촉면에 직접 결합된 제 2 도전성 피쳐를 포함한다.
일 실시형태에서, 상기 제 1 소자의 유전체 결합층은 상기 제 2 소자의 제 2 유전층에 직접 결합된다.
일 실시형태에서, 도전성 피쳐 및 제 2 도전성 피쳐는 구리를 포함한다.
일 실시형태에서, 베리어 금속은 망간을 포함한다. 유전체 결합층은 실리콘 산화물을 포함할 수 있다. 확산 베리어층은 망간 규산염 또는 망간 화합물을 포함할 수 있다.
일 실시형태에서, 베리어 금속은 니켈을 포함한다.
일 실시형태에서, 상기 결합 구조체는, 적어도 부분적으로 상기 확산 베리어층과 상기 도전성 피쳐 사이에 있는 베리어층을 더 포함한다. 베리어층은 캐비티의 하단면 상에 배치되지 않을 수 있다. 베리어층은 유전체 결합층의 표면으로부터 캐비티의 측벽을 부분적으로 따라서 배치될 수 있다. 베리어층은 상기 베리어층이 상기 도전성 피쳐 및 상기 확산 베리어층을 완전히 분리시키도록 배치될 수 있다. 베리어층은 금속 질화물을 포함할 수 있다.
일 실시형태에서, 상기 결합 구조체는, 상기 접촉면의 반대편인 상기 도전성 피쳐의 하단면 아래의 재배선층(redistribution layer; RDL)을 더 포함한다. 베리어 금속은 상기 도전성 피쳐와 상기 RDL 사이의 계면에 존재할 수 있다.
일 실시형태에서, 베리어 금속 및 도전성 피쳐는 합금을 형성한다.
일 양태에서, 결합형 구조체가 개시된다. 결합 구조체는 제 1 소자를 포함할 수 있다. 제 1 소자는, 유전체 결합층의 표면으로부터 상기 유전체 결합층의 두께를 적어도 부분적으로 관통하여 연장하는 캐비티를 가진, 상기 유전체 결합층, 상기 캐비티 내에 적어도 부분적으로 배치된 도전성 피쳐, 및 상기 도전성 피쳐와 상기 유전체 결합층의 일부 사이의 확산 베리어층을 포함한다. 도전성 피쳐는 접촉면을 가진다. 확산 베리어층은 망간을 포함한다. 결합 구조체는 제 2 소자를 포함할 수 있다. 제 2 소자는, 상기 제 1 소자의 유전체 결합층에 결합된 제 2 유전층, 및 개재된 접착제가 없이 상기 제 1 소자의 도전성 피쳐의 접촉면에 직접 결합된 제 2 도전성 피쳐를 포함할 수 있다.
일 실시형태에서, 상기 제 1 소자의 유전체 결합층은 상기 제 2 소자의 제 2 유전층에 직접 결합된다.
일 실시형태에서, 도전성 피쳐는 구리를 포함한다.
일 실시형태에서, 제 1 유전체 결합층은 실리콘 산화물을 포함한다. 확산 베리어층은 망간 규산염 또는 망간 화합물을 포함할 수 있다. 상기 결합 구조체는, 적어도 부분적으로 상기 확산 베리어층과 상기 도전성 피쳐 사이에 있는 베리어층을 더 포함할 수 있다. 베리어층은 캐비티의 하단면 상에 배치되지 않을 수 있다. 베리어층은 유전체 결합층의 표면으로부터 캐비티의 측벽을 부분적으로 따라서 배치될 수 있다. 베리어층은 상기 베리어층이 상기 도전성 피쳐 및 상기 확산 베리어층을 완전히 분리시키도록 배치될 수 있다. 베리어층은 금속 질화물을 포함할 수 있다.
일 실시형태에서, 상기 결합 구조체는, 상기 접촉면의 반대편인 상기 도전성 피쳐의 하단면 아래의 재배선층(redistribution layer; RDL)을 더 포함한다. 망간은 상기 도전성 피쳐와 상기 RDL 사이의 계면에 존재할 수 있다.
일 실시형태에서, 망간 및 도전성 피쳐는 합금을 형성한다.
일 양태에서, 소자를 형성하는 방법이 개시된다. 이러한 방법은, 유전층 내에 형성된 캐비티의 표면에 베리어 금속층을 제공하는 단계를 포함할 수 있다. 상기 베리어 금속층은 상기 유전층 내로 확산되도록 구성된 베리어 금속을 포함한다. 상기 캐비티는 상기 유전층의 상면으로부터 상기 유전층의 두께를 적어도 부분적으로 관통하여 연장된다. 상기 방법은 상기 베리어 금속층 위의 상기 캐비티 내에 도전성 피쳐를 제공하는 단계를 포함할 수 있다. 상기 방법은 상기 소자의 표면을 직접 결합을 위하여 준비시키는 단계를 포함할 수 있다. 상기 베리어 금속은 상기 유전층 내로 적어도 3 nm만큼 확산된다.
일 실시형태에서, 상기 베리어 금속층을 제공하는 단계는, 상기 베리어 금속층을 상기 캐비티의 표면에 부합하게(conformably) 제공하는 것을 포함한다.
일 실시형태에서, 상기 베리어 금속은 상기 도전성 피쳐의 산화 경향보다 큰 산화 경향을 가진다.
일 실시형태에서, 상기 베리어 금속층을 제공하는 단계는, 5 nm 내지 100 nm의 베리어 금속 두께를 가지도록 상기 베리어 금속층을 제공하는 것을 포함한다.
일 실시형태에서, 상기 베리어 금속층을 제공하는 단계는, 1 nm 내지 100 nm의 베리어 금속 두께를 가지도록 상기 베리어 금속층을 제공하는 것을 포함한다.
일 실시형태에서, 상기 방법은, 상기 베리어 금속을 상기 유전층 내로 확산시키고 베리어 확산층을 형성하도록 상기 소자를 어닐링하는 단계를 더 포함한다. 어닐링은 150 ℃ 내지 400 ℃의 온도에서의 어닐링을 포함할 수 있다. 어닐링은 150 ℃ 내지 350 ℃의 온도에서의 어닐링을 포함할 수 있다.
일 실시형태에서, 상기 베리어 금속층을 제공하는 단계는, 상기 베리어 금속의 원소 금속층을 증착시키는 것을 포함한다.
일 실시형태에서, 상기 베리어 금속층을 제공하는 단계는, 상기 베리어 금속층을 상기 유전층의 상면에 제공하는 것을 포함한다.
일 실시형태에서, 상기 방법은, 상기 베리어 금속층을 제공하는 단계 이후 그리고 상기 도전성 피쳐를 제공하는 단계 이전에, 상기 캐비티를 베리어층으로 라이닝하는 단계를 더 포함한다. 베리어층은 상기 베리어층이 상기 도전성 피쳐 및 상기 베리어 금속층을 완전히 분리시키도록 배치될 수 있다. 베리어층은 금속 질화물을 포함할 수 있다.
일 실시형태에서, 상기 방법은, 상기 도전성 피쳐와 상기 베리어 금속 사이의 합금을 상기 도전성 피쳐의 측벽을 따라서 형성하는 단계를 더 포함한다.
일 실시형태에서, 상기 방법은, 상기 도전성 피쳐의 적어도 일부를 화학-기계적 연마에 의하여 제거하는 단계를 더 포함한다. 상기 방법은, 상기 유전층의 상면으로부터 상기 확산 베리어층을 제거하는 단계를 더 포함할 수 있다. 상기 방법은, 직접 하이브리드 결합을 위한 준비 중에 상기 도전성 피쳐를 상기 유전층의 상면 아래로 함몰시키는 단계(recessing)를 더 포함할 수 있다.
일 실시형태에서, 상기 방법은, 상기 도전성 피쳐 상에 상기 베리어 금속을 증착시키는 것을 포함하지 않는다.
일 실시형태에서, 상기 결합 구조체를 형성하는 방법은 소자를 다른 소자에 결합하는 단계, 및 소자 및 다른 소자를 어닐링하는 단계를 포함한다. 상기 어닐링하는 단계는, 상기 베리어 금속이 상기 유전층 내로 확산되고 합성되어 확산 베리어층을 형성하게 할 수 있다. 상기 어닐링하는 단계는, 상기 베리어 금속 및 상기 도전성 피쳐가 합금을 형성하게 할 수 있다.
일 양태에서, 소자를 형성하는 방법이 개시된다. 이러한 방법은, 유전층 내에 형성된 캐비티의 표면에 망간층을 제공하는 단계를 포함할 수 있다. 상기 캐비티는 상기 유전층의 상면으로부터 상기 유전층의 두께를 적어도 부분적으로 관통하여 연장된다. 이러한 방법은 도전성 피쳐를 망간층 위의 캐비티 내에 제공하는 단계 및 소자의 표면을 직접 결합을 위하여 준비시키는 단계를 포함할 수 있다.
일 실시형태에서, 상기 방법은, 망간 규산염 또는 망간 화합물을 형성하도록 상기 망간층을 어닐링하는 단계를 더 포함한다. 상기 어닐링하는 단계는, 상기 도전성 피쳐의 측벽을 따라서 구리-망간 합금을 형성한다. 어닐링은 150 ℃ 내지 250 ℃의 온도에서의 어닐링을 포함한다.
일 실시형태에서, 망간층을 제공하는 단계는 원소 망간을 증착시키는 것을 포함한다.
일 실시형태에서, 망간층을 제공하는 단계는 망간층을 상기 유전층의 상면에 제공하는 것을 포함한다.
일 실시형태에서, 상기 방법은, 상기 망간층을 제공하는 단계 이후 그리고 상기 도전성 피쳐를 제공하는 단계 이전에, 상기 베리어층을 증착시키는 단계를 더 포함한다. 베리어층은 상기 베리어층이 상기 도전성 피쳐 및 상기 망간층을 완전히 분리시키도록 배치될 수 있다. 베리어층은 금속 질화물일 수 있다.
일 실시형태에서, 상기 방법은, 상기 도전성 피쳐의 적어도 일부를 화학-기계적 연마에 의하여 제거하는 단계를 더 포함한다. 상기 방법은, 상기 유전층의 상면으로부터 상기 망간층을 제거하는 단계를 더 포함할 수 있다. 상기 방법은, 상기 도전성 피쳐를 상기 유전층의 상면 아래로 함몰시키는 단계를 더 포함할 수 있다.
일 실시형태에서, 상기 결합 구조체를 형성하는 방법은 소자를 다른 소자에 결합하는 단계, 및 소자 및 다른 소자를 어닐링하는 단계를 포함한다. 상기 어닐링하는 단계는 상기 망간층으로부터의 망간이 상기 유전층 내로 확산되게 할 수 있다. 상기 어닐링하는 단계는, 상기 망간층 및 상기 도전성 피쳐가 합금을 형성하게 할 수 있다.
일 양태에서, 결합 구조체를 형성하는 방법이 개시된다. 이러한 방법은, 유전체 결합층의 표면으로부터 상기 유전체 결합층의 두께를 적어도 부분적으로 관통하여 연장하는 캐비티를 가진, 상기 유전체 결합층, 상기 캐비티 내에 적어도 부분적으로 배치된 도전성 피쳐, 및 상기 도전성 피쳐와 상기 유전체 결합층의 일부 사이에 베리어 금속을 포함하는 확산 베리어층을 포함하는 제 1 소자를 제공하는 단계를 포함할 수 있다. 도전성 피쳐는 접촉면을 가진다. 유전체 결합층과의 상기 확산 베리어층의 베리어 금속의 확산도는 적어도 5nm이다. 이러한 방법은, 제 2 유전체 결합층 및 제 2 도전성 피쳐를 포함하는 제 2 소자를 제공하는 단계, 제 1 소자의 유전체 결합층을 제 2 소자의 제 2 유전체 결합층에 직접 결합하는 단계, 및 제 1 소자의 도전성 피쳐의 접촉면을 개재된 접착제가 없이 제 2 소자의 제 2 도전성 피쳐에 직접 결합하는 단계를 포함할 수 있다.
일 실시형태에서, 상기 방법은, 상기 결합 구조체를 어닐링함으로써, 상기 베리어 금속을 상기 유전체 결합층 내로 확산시켜서 상기 확산 베리어층을 형성하는 단계를 더 포함한다. 상기 어닐링에 의해 상기 도전성 피쳐의 접촉면 및 상기 제 2 도전성 피쳐가 직접 결합되고, 상기 어닐링은, 150 ℃ 내지 250 ℃의 온도에서의 어닐링을 포함한다.
일 실시형태에서, 상기 제 1 소자는, 상기 도전성 피쳐와 상기 확산 베리어층 사이에 베리어층을 더 포함한다. 베리어층은 상기 베리어층이 상기 도전성 피쳐 및 상기 확산 베리어층을 완전히 분리시키도록 배치될 수 있다. 베리어층은 금속 질화물을 포함할 수 있다.
콘텍스트가 그렇지 않다고 명백하게 요구하지 않는 한, 상세한 설명 및 청구 범위 전체에서, "포함(comprise)", "포함(comprising)", "포함(include)", "포함(inluding)" 등의 용어는, 배타적이거나 망라적인 의미와 반대인 포함하는 의미로, 다시 말해서, "포함하지만 이들로 한정되는 것은 아닌(including, but not limited to)"이라는 의미로 해석되어야 한다. "커플링된(coupled)"이라는 단어는 본 명세서에서 일반적으로 사용될 때, 직접적으로 연결되거나 하나 이상의 중간 소자를 이용하여 연결될 수 있는 두 개 이상의 소자를 가리킨다. 이와 유사하게, "연결된(connected)"이라는 단어는 본 명세서에서 일반적으로 사용될 때, 직접적으로 연결되거나 하나 이상의 중간 소자를 이용하여 연결될 수 있는 두 개 이상의 소자를 가리킨다. 추가로, "여기에서", "위에서", "아래에서"의 단어들 그리고 유사한 의미의 단어들은 본원에서 사용될 때에 본원을 전체적으로 언급하는 것이며 본원의 어떤 특별한 부분들을 언급하는 것이 아니다. 더욱이, 본 명세서에서 사용될 때, 제 1 소자가 제 2 소자 "상에(on)" 또는 "위에(over)" 존재하는 것으로 설명되면, 제 1 및 제 2 소자가 직접적으로 접촉하도록 제 1 소자는 직접적으로 제 2 소자 상에 또는 그 위에 존재할 수 있고, 또는 제 1 소자는 하나 이상의 소자가 제 1 및 제 2 소자 사이에 개재하도록 간접적으로 제 2 소자 상에 또는 그 위에 존재할 수 있다. 맥락상 허용되는 경우에는, 단수의 또는 복수 개수를 이용한 상기 상세한 설명에서의 단어들은 각각 복수 또는 단수의 개수를 또한 포함할 수 있을 것이다. 둘 또는 그 이상의 아이템들의 목록을 참조할 때의 "또는(or)"이란 단어는, 그 단어의 다음의 해석들을 모두 커버한다: 목록 내 아이템들 중 어느 하나, 목록 내의 모든 아이템들, 그리고 목록 내의 아이템들의 어떤 조합.
더욱이, 본 명세서에서 사용되는 조건부 언어, 여러 가지 중에서 예컨대 "-할 수 있다(can)", (할 수 있다(could)", "-할 수도 있다(might)", "-일 수 있다(may)", "예를 들어", "예컨대" 등은, 그렇지 않다고 구체적으로 언급되거나 사용된 문맥과 다르게 이해되지 않는 한, 특정한 구현형태들이(비록 다른 구현형태들은 그렇지 않지만) 어떤 피쳐, 소자 및/또는 상태를 포함한다는 의미를 전달하도록 개괄적으로 의도된다. 따라서, 이러한 조건부 언어는 일반적으로, 피쳐, 소자 및/또는 상태가 어느 경우에도 하나 이상의 실시형태에 대해서 요구된다는 것을 암시하려고 의도되지 않는다.
특정 실시형태들이 설명되었지만, 이러한 실시형태는 단지 예시를 통해 제공된 것이고, 본 발명의 범위를 한정하려는 것이 아니다. 사실상, 본 명세서에서 설명되는 신규한 장치, 방법, 및 시스템은 다양한 다른 형태로 구현될 수 있다; 더욱이, 본 명세서에서 설명되는 방법 및 시스템의 다양한 생략, 치환 및 형태 변경이 본 발명의 범위에서 벗어나지 않고서 이루어질 수 있다. 예를 들어, 블록들이 주어진 배치구성에 제시되지만, 대안적인 실시형태는 상이한 컴포넌트 및/또는 회로 토폴로지를 사용하여 유사한 기능성을 수행할 수 있고, 일부 블록은 삭제, 이동, 추가, 하위분할, 결합, 및/또는 수정될 수 있다. 이러한 블록들 각각은 다양한 상이한 방식으로 구현될 수 있다. 전술된 여러 가지 실시형태들의 소자 및 동작의 임의의 적절한 조합이 추가적인 실시형태를 제공하도록 조합될 수 있다. 첨부된 청구범위와 그 균등물들은 본 발명의 범위와 사상에 포함되는 이러한 형태 또는 변형예를 망라하도록 의도된다.

Claims (112)

  1. 유전체 결합층(dielectric bonding layer)의 표면으로부터 상기 유전체 결합층의 두께를 적어도 부분적으로 관통하여 연장하는 캐비티를 가진, 상기 유전체 결합층;
    상기 캐비티 내에 적어도 부분적으로 배치된 도전성 피쳐 - 상기 도전성 피쳐는 접촉면을 가짐 -; 및
    상기 도전성 피쳐와 상기 유전체 결합층의 일부 사이의 확산 베리어층 - 상기 확산 베리어층은 베리어 금속을 포함함 -
    을 포함하고,
    상기 확산 베리어층의 베리어 금속은 상기 도전성 피쳐의 산화 경향보다 큰 산화 경향을 가진, 소자.
  2. 제 1 항에 있어서,
    상기 베리어 금속은, 탄탈륨 또는 탄탈륨 질화물의 유전층(dielectric layer)과의 확산도(diffusivity)보다 큰 유전체 결합층과의 확산도를 가진, 소자.
  3. 제 1 항에 있어서,
    상기 베리어 금속의 두께는 2 nm 내지 50 nm의 범위에 속하는, 소자.
  4. 제 1 항에 있어서,
    상기 베리어 금속의 두께는 1 nm 내지 100 nm의 범위에 속하는, 소자.
  5. 제 1 항에 있어서,
    상기 유전체 결합층의 표면은 다른 소자의 유전층에 직접 결합되도록 구성된 결합면을 포함하는, 소자.
  6. 제 5 항에 있어서,
    상기 도전성 피쳐의 접촉면은 다른 소자의 콘택 패드에 직접 결합되도록 구성된, 소자.
  7. 제 1 항에 있어서,
    상기 도전성 피쳐는 구리를 포함하는, 소자.
  8. 제 1 항에 있어서,
    상기 확산 베리어층은 어닐링 프로세스에 응답하여 유전층 내로 확산되는 재료를 포함하는, 소자.
  9. 제 1 항에 있어서,
    상기 유전체 결합층은 실리콘 산화물을 포함하는, 소자.
  10. 제 9 항에 있어서,
    상기 확산 베리어층은 베리어 금속 및 상기 유전체 결합층의 재료를 포함하는 베리어 화합물을 포함하는, 소자.
  11. 제 10 항에 있어서,
    상기 베리어 화합물은 망간 규산염 또는 망간 화합물을 포함하는, 소자.
  12. 제 1 항에 있어서,
    상기 확산 베리어층의 일부는 상기 유전체 결합층의 표면에 더 배치되고,
    상기 확산 베리어층의 일부는 다른 소자의 유전층에 결합되도록 구성된, 소자.
  13. 제 1 항에 있어서,
    상기 소자는,
    적어도 부분적으로 상기 확산 베리어층과 상기 도전성 피쳐 사이에 있는 베리어층을 더 포함하는, 소자.
  14. 제 13 항에 있어서,
    상기 베리어층은 상기 캐비티의 하단면에 배치되지 않는, 소자.
  15. 제 14 항에 있어서,
    상기 베리어층은 상기 유전체 결합층의 표면으로부터 상기 캐비티의 측벽을 부분적으로 따라서 배치된, 소자.
  16. 제 13 항에 있어서,
    상기 베리어층은, 상기 베리어층이 상기 도전성 피쳐 및 상기 확산 베리어층을 완전히 분리시키도록 배치된, 소자.
  17. 제 13 항에 있어서,
    상기 베리어층은 텅스텐 질화물, 탄탈륨 질화물 및/또는 티타늄 질화물을 포함하는, 소자.
  18. 제 1 항에 있어서,
    상기 소자는,
    상기 접촉면의 반대편인 상기 도전성 피쳐의 하단면 아래의 재배선층(redistribution layer; RDL)을 더 포함하는, 소자.
  19. 제 18 항에 있어서,
    상기 베리어 금속은 상기 도전성 피쳐와 상기 RDL 사이에 배치된, 소자.
  20. 제 1 항에 있어서,
    상기 베리어 금속은 상기 도전성 피쳐와 합금을 형성하도록 구성된, 소자.
  21. 제 1 항에 있어서,
    상기 도전성 피쳐의 접촉면에는 상기 베리어 금속이 없는, 소자.
  22. 제 1 항에 있어서,
    상기 도전성 피쳐는 기판 관통 비아(through substrate via)인, 소자.
  23. 제 22 항에 있어서,
    상기 기판 관통 비아는 유전층의 두께를 관통하여 연장되는, 소자.
  24. 제 1 항 내지 제 23 항 중 어느 한 항에 있어서,
    상기 확산 베리어층은 상기 베리어 금속의 원소 금속층(elemental metal layer)을 포함하고,
    상기 소자는 결합해제된(unbonded), 소자.
  25. 제 1 항에 있어서,
    상기 확산 베리어층은 상기 베리어 금속을 포함하는 금속 규산염 재료를 포함하고,
    상기 소자는 제 2 소자에 하이브리드 직접 결합된, 소자.
  26. 제 1 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 베리어 금속은 망간을 포함하는, 소자.
  27. 제 1 항 내지 제 25 항 중 어느 한 항에 있어서,
    상기 베리어 금속은 니켈을 포함하는, 소자.
  28. 직접 하이브리드 결합면을 가진 소자로서,
    상기 소자는,
    유전체 결합층의 표면으로부터 상기 유전체 결합층의 두께를 적어도 부분적으로 관통하여 연장하는 캐비티를 가진, 상기 유전체 결합층;
    상기 캐비티 내에 적어도 부분적으로 배치된 도전성 피쳐 - 상기 도전성 피쳐는 접촉면을 가짐 -; 및
    상기 도전성 피쳐와 상기 유전체 결합층의 일부 사이의 확산 베리어층 - 상기 확산 베리어층은 망간을 포함함 -
    을 포함하고,
    상기 도전성 피쳐의 접촉면은 직접 하이브리드 결합면의 일부를 형성하는, 소자.
  29. 제 28 항에 있어서,
    상기 확산 베리어층은 망간 농도의 구배를 가진 확산된 금속층을 포함하는, 소자.
  30. 제 28 항에 있어서,
    상기 유전체 결합층의 표면은 다른 소자의 유전층에 직접 결합되도록 구성된 결합면을 포함하는, 소자.
  31. 제 30 항에 있어서,
    상기 도전성 피쳐의 접촉면은 다른 소자의 콘택 패드에 직접 결합되도록 구성된, 소자.
  32. 제 28 항에 있어서,
    상기 도전성 피쳐는 구리를 포함하는, 소자.
  33. 제 28 항에 있어서,
    상기 유전체 결합층은 실리콘 산화물을 포함하는, 소자.
  34. 제 33 항에 있어서,
    상기 확산 베리어층은 망간 규산염 또는 망간 산화물을 포함하고,
    상기 소자는 제 2 소자에 직접적으로 하이브리드 결합된, 소자.
  35. 제 34 항에 있어서,
    상기 확산 베리어층의 일부는 상기 제 2 소자와의 결합 계면에서 상기 유전체 결합층의 표면에 더 배치된, 소자.
  36. 제 28 항에 있어서,
    상기 소자는,
    적어도 부분적으로 상기 확산 베리어층과 상기 도전성 피쳐 사이에 있는 베리어층을 더 포함하는, 소자.
  37. 제 36 항에 있어서,
    상기 베리어층은 상기 캐비티의 하단면에 배치되지 않는, 소자.
  38. 제 37 항에 있어서,
    상기 베리어층은 상기 유전체 결합층의 표면으로부터 상기 캐비티의 측벽을 부분적으로 따라서 배치된, 소자.
  39. 제 36 항에 있어서,
    상기 베리어층은, 상기 베리어층이 상기 도전성 피쳐 및 상기 확산 베리어층을 완전히 분리시키도록 배치된, 소자.
  40. 제 36 항에 있어서,
    상기 베리어층은 금속 질화물층을 포함하는, 소자.
  41. 제 28 항에 있어서,
    상기 소자는,
    상기 접촉면의 반대편인 상기 도전성 피쳐의 하단면 아래의 재배선층(redistribution layer; RDL)을 더 포함하는, 소자.
  42. 제 41 항에 있어서,
    상기 소자는 결합해제된, 소자.
  43. 결합 구조체(bonded structure)로서,
    제 1 소자 - 상기 제 1 소자는,
    유전체 결합층의 표면으로부터 상기 유전체 결합층의 두께를 적어도 부분적으로 관통하여 연장하는 캐비티를 가진 유전체 결합층;
    상기 캐비티 내에 적어도 부분적으로 배치된 도전성 피쳐 - 상기 도전성 피쳐는 접촉면을 가짐 -; 및
    상기 도전성 피쳐와 상기 유전체 결합층의 일부 사이의 확산 베리어층 - 상기 확산 베리어층은 상기 유전체 결합층 내로 확산되고 상기 유전체 결합층과 합성되는 베리어 금속을 포함함 -
    을 포함함 -; 및
    제 2 소자 - 상기 제 2 소자는,
    상기 제 1 소자의 유전체 결합층에 직접 결합된 제 2 유전층; 및
    개재된 접착제가 없이 상기 제 1 소자의 도전성 피쳐의 접촉면에 직접 결합된 제 2 도전성 피쳐
    를 포함함 -
    를 포함하는, 결합 구조체.
  44. 제 43 항에 있어서,
    상기 제 1 소자의 유전체 결합층은 상기 제 2 소자의 제 2 유전층에 직접 결합된, 결합 구조체.
  45. 제 43 항에 있어서,
    상기 도전성 피쳐 및 상기 제 2 도전성 피쳐는 구리를 포함하는, 결합 구조체.
  46. 제 43 항에 있어서,
    상기 베리어 금속은 망간을 포함하는, 결합 구조체.
  47. 제 46 항에 있어서,
    상기 유전체 결합층은 실리콘 산화물을 포함하는, 결합 구조체.
  48. 제 47 항에 있어서,
    상기 확산 베리어층은 망간 규산염 또는 망간 화합물을 포함하는, 결합 구조체.
  49. 제 43 항에 있어서,
    상기 베리어 금속은 니켈을 포함하는, 결합 구조체.
  50. 제 43 항에 있어서,
    상기 결합 구조체는,
    적어도 부분적으로 상기 확산 베리어층과 상기 도전성 피쳐 사이에 있는 베리어층
    을 더 포함하는, 결합 구조체.
  51. 제 50 항에 있어서,
    상기 베리어층은 상기 캐비티의 하단면에 배치되지 않는, 소자.
  52. 제 51 항에 있어서,
    상기 베리어층은 상기 유전체 결합층의 표면으로부터 상기 캐비티의 측벽을 부분적으로 따라서 배치된, 소자.
  53. 제 50 항에 있어서,
    상기 베리어층은, 상기 베리어층이 상기 도전성 피쳐 및 상기 확산 베리어층을 완전히 분리시키도록 배치된, 결합 구조체.
  54. 제 50 항에 있어서,
    상기 베리어층은 금속 질화물을 포함하는, 결합 구조체.
  55. 제 43 항에 있어서,
    상기 결합 구조체는,
    상기 접촉면의 반대편인 상기 도전성 피쳐의 하단면 아래의 재배선층(RDL)을 더 포함하는, 결합 구조체.
  56. 제 55 항에 있어서,
    상기 베리어 금속은 상기 도전성 피쳐와 상기 RDL 사이의 계면에 존재하는, 결합 구조체.
  57. 제 43 항에 있어서,
    상기 베리어 금속 및 상기 도전성 피쳐는 합금을 형성하는, 결합 구조체.
  58. 결합 구조체로서,
    제 1 소자 - 상기 제 1 소자는,
    유전체 결합층의 표면으로부터 상기 유전체 결합층의 두께를 적어도 부분적으로 관통하여 연장하는 캐비티를 가진 유전체 결합층;
    상기 캐비티 내에 적어도 부분적으로 배치된 도전성 피쳐 - 상기 도전성 피쳐는 접촉면을 가짐 -; 및
    상기 도전성 피쳐와 상기 유전체 결합층의 일부 사이의 확산 베리어층 - 상기 확산 베리어층은 망간을 포함함 -
    을 포함함 -; 및
    제 2 소자 - 상기 제 2 소자는,
    상기 제 1 소자의 유전체 결합층에 결합된 제 2 유전층; 및
    개재된 접착제가 없이 상기 제 1 소자의 도전성 피쳐의 접촉면에 직접 결합된 제 2 도전성 피쳐
    를 포함함 -
    를 포함하는, 결합 구조체.
  59. 제 58 항에 있어서,
    상기 제 1 소자의 유전체 결합층은 상기 제 2 소자의 제 2 유전층에 직접 결합된, 결합 구조체.
  60. 제 58 항에 있어서,
    상기 도전성 피쳐는 구리를 포함하는, 결합 구조체.
  61. 제 58 항에 있어서,
    상기 유전체 결합층은 실리콘 산화물을 포함하는, 결합 구조체.
  62. 제 61 항에 있어서,
    상기 확산 베리어층은 망간 규산염 또는 망간 화합물을 포함하는, 결합 구조체.
  63. 제 58 항에 있어서,
    상기 결합 구조체는,
    적어도 부분적으로 상기 확산 베리어층과 상기 도전성 피쳐 사이에 있는 베리어층
    을 더 포함하는, 결합 구조체.
  64. 제 61 항에 있어서,
    상기 베리어층은 상기 캐비티의 하단면에 배치되지 않는, 소자.
  65. 제 64 항에 있어서,
    상기 베리어층은 상기 유전체 결합층의 표면으로부터 상기 캐비티의 측벽을 부분적으로 따라서 배치된, 소자.
  66. 제 63 항에 있어서,
    상기 베리어층은, 상기 베리어층이 상기 도전성 피쳐 및 상기 확산 베리어층을 완전히 분리시키도록 배치된, 결합 구조체.
  67. 제 63 항에 있어서,
    상기 베리어층은 금속 질화물을 포함하는, 결합 구조체.
  68. 제 58 항에 있어서,
    상기 결합 구조체는,
    상기 접촉면의 반대편인 상기 도전성 피쳐의 하단면 아래의 재배선층(RDL)을 더 포함하는, 결합 구조체.
  69. 제 68 항에 있어서,
    망간이 상기 도전성 피쳐와 상기 RDL 사이의 계면에 존재하는, 결합 구조체.
  70. 제 58 항에 있어서,
    망간 및 상기 도전성 피쳐는 합금을 형성하는, 결합 구조체.
  71. 소자를 형성하는 방법으로서,
    유전층 내에 형성된 캐비티의 표면에 베리어 금속층을 제공하는 단계 - 상기 베리어 금속층은 상기 유전층 내로 확산되도록 구성된 베리어 금속을 포함하고, 상기 캐비티는 상기 유전층의 상면으로부터 상기 유전층의 두께를 적어도 부분적으로 관통하여 연장됨 -;
    상기 베리어 금속층 위의 상기 캐비티 내에 도전성 피쳐를 제공하는 단계; 및
    상기 소자의 표면을 직접 결합을 위하여 준비시키는 단계
    를 포함하고,
    상기 베리어 금속은 상기 유전층 내로 적어도 3 nm만큼 확산된, 소자 형성 방법.
  72. 제 71 항에 있어서,
    상기 베리어 금속층을 제공하는 단계는,
    상기 베리어 금속층을 상기 캐비티의 표면에 부합하게(conformably) 제공하는 것을 포함하는, 소자 형성 방법.
  73. 제 71 항에 있어서,
    상기 베리어 금속은 상기 도전성 피쳐의 산화 경향보다 큰 산화 경향을 가진, 소자 형성 방법.
  74. 제 71 항에 있어서,
    상기 베리어 금속층을 제공하는 단계는,
    5 nm 내지 100 nm의 베리어 금속 두께를 가지도록 상기 베리어 금속층을 제공하는 것을 포함하는, 소자 형성 방법.
  75. 제 71 항에 있어서,
    상기 베리어 금속층을 제공하는 단계는,
    1 nm 내지 100 nm의 베리어 금속 두께를 가지도록 상기 베리어 금속층을 제공하는 것을 포함하는, 소자 형성 방법.
  76. 제 71 항에 있어서,
    상기 방법은,
    상기 베리어 금속을 상기 유전층 내로 확산시키고 베리어 확산층을 형성하도록 상기 소자를 어닐링하는 단계
    를 더 포함하는, 소자 형성 방법.
  77. 제 76 항에 있어서,
    상기 어닐링하는 단계는 150 ℃ 내지 400 ℃의 온도에서 어닐링하는 것을 포함하는, 소자 형성 방법.
  78. 제 77 항에 있어서,
    상기 어닐링하는 단계는 150 ℃ 내지 350 ℃의 온도에서 어닐링하는 것을 포함하는, 소자 형성 방법.
  79. 제 71 항에 있어서,
    상기 베리어 금속층을 제공하는 단계는,
    상기 베리어 금속의 원소 금속층을 증착시키는 것을 포함하는, 소자 형성 방법.
  80. 제 71 항에 있어서,
    상기 베리어 금속층을 제공하는 단계는,
    상기 베리어 금속층을 상기 유전층의 상면에 제공하는 것을 포함하는, 소자 형성 방법.
  81. 제 71 항에 있어서,
    상기 방법은,
    상기 베리어 금속층을 제공하는 단계 이후 그리고 상기 도전성 피쳐를 제공하는 단계 이전에, 상기 캐비티를 베리어층으로 라이닝하는 단계
    를 더 포함하는, 소자 형성 방법.
  82. 제 81 항에 있어서,
    상기 베리어층은, 상기 베리어층이 상기 도전성 피쳐 및 상기 베리어 금속층을 완전히 분리시키도록 배치된, 소자 형성 방법.
  83. 제 81 항에 있어서,
    상기 베리어층은 금속 질화물을 포함하는, 소자 형성 방법.
  84. 제 71 항에 있어서,
    상기 방법은,
    상기 도전성 피쳐와 상기 베리어 금속 사이의 합금을 상기 도전성 피쳐의 측벽을 따라서 형성하는 단계
    를 더 포함하는, 소자 형성 방법.
  85. 제 71 항에 있어서,
    상기 방법은,
    상기 도전성 피쳐의 적어도 일부를 화학-기계적 연마에 의하여 제거하는 단계
    를 더 포함하는, 소자 형성 방법.
  86. 제 85 항에 있어서,
    상기 방법은,
    상기 유전층의 상면으로부터 상기 확산 베리어층을 제거하는 단계
    를 더 포함하는, 소자 형성 방법.
  87. 제 85 항에 있어서,
    상기 방법은,
    직접 하이브리드 결합을 위한 준비 중에 상기 도전성 피쳐를 상기 유전층의 상면 아래로 함몰시키는 단계(recessing)를 더 포함하는, 소자 형성 방법.
  88. 제 71 항에 있어서,
    상기 방법은,
    상기 도전성 피쳐 상에 상기 베리어 금속을 증착시키는 것을 포함하지 않는, 소자 형성 방법.
  89. 결합 구조체를 형성하는 방법으로서,
    제 71 항의 소자를 다른 소자에 결합하는 단계; 및
    상기 소자 및 상기 다른 소자를 어닐링하는 단계
    를 포함하는, 결합 구조체 형성 방법.
  90. 제 89 항에 있어서,
    상기 어닐링하는 단계는, 상기 베리어 금속이 상기 유전층 내로 확산되고 합성되어 확산 베리어층을 형성하게 하는, 결합 구조체 형성 방법.
  91. 제 89 항에 있어서,
    상기 어닐링하는 단계는, 상기 베리어 금속 및 상기 도전성 피쳐가 합금을 형성하게 하는, 결합 구조체 형성 방법.
  92. 소자를 형성하는 방법으로서,
    유전층 내에 형성된 캐비티의 표면에 망간층을 제공하는 단계 - 상기 캐비티는 상기 유전층의 상면으로부터 상기 유전층의 두께를 적어도 부분적으로 관통하여 연장됨 -;
    상기 망간층 위의 상기 캐비티 내에 도전성 피쳐를 제공하는 단계; 및
    상기 소자의 표면을 직접 결합을 위하여 준비시키는 단계
    를 포함하는, 소자 형성 방법.
  93. 제 92 항에 있어서,
    상기 방법은,
    망간 규산염 또는 망간 화합물을 형성하도록 상기 망간층을 어닐링하는 단계
    를 더 포함하는, 소자 형성 방법.
  94. 제 93 항에 있어서,
    상기 어닐링하는 단계는,
    상기 도전성 피쳐의 측벽을 따라서 구리-망간 합금을 형성하는, 소자 형성 방법.
  95. 제 93 항에 있어서,
    상기 어닐링하는 단계는 150 ℃ 내지 250 ℃의 온도에서 어닐링하는 것을 포함하는, 소자 형성 방법.
  96. 제 92 항에 있어서,
    상기 망간층을 제공하는 단계는,
    원소 망간을 증착시키는 것을 포함하는, 소자 형성 방법.
  97. 제 92 항에 있어서,
    상기 망간층을 제공하는 단계는,
    상기 망간층을 상기 유전층의 상면에 제공하는 것을 포함하는, 소자 형성 방법.
  98. 제 92 항에 있어서,
    상기 방법은,
    상기 망간층을 제공하는 단계 이후 그리고 상기 도전성 피쳐를 제공하는 단계 이전에, 베리어층을 증착시키는 단계
    를 더 포함하는, 소자 형성 방법.
  99. 제 98 항에 있어서,
    상기 베리어층은, 상기 베리어층이 상기 도전성 피쳐 및 상기 망간층을 완전히 분리시키도록 배치된, 소자 형성 방법.
  100. 제 98 항에 있어서,
    상기 베리어층은 금속 질화물인, 소자 형성 방법.
  101. 제 92 항에 있어서,
    상기 방법은,
    상기 도전성 피쳐의 적어도 일부를 화학-기계적 연마에 의하여 제거하는 단계
    를 더 포함하는, 소자 형성 방법.
  102. 제 101 항에 있어서,
    상기 방법은,
    상기 유전층의 상면으로부터 상기 망간층을 제거하는 단계
    를 더 포함하는, 소자 형성 방법.
  103. 제 101 항에 있어서,
    상기 방법은,
    상기 도전성 피쳐를 상기 유전층의 상면 아래로 함몰시키는 단계
    를 더 포함하는, 소자 형성 방법.
  104. 결합 구조체를 형성하는 방법으로서,
    제 92 항의 소자를 다른 소자에 결합하는 단계; 및
    상기 소자 및 상기 다른 소자를 어닐링하는 단계
    를 포함하는, 결합 구조체 형성 방법.
  105. 제 104 항에 있어서,
    상기 어닐링하는 단계는 상기 망간층으로부터의 망간이 상기 유전층 내로 확산되게 하는, 결합 구조체 형성 방법.
  106. 제 104 항에 있어서,
    상기 어닐링하는 단계는, 상기 망간층 및 상기 도전성 피쳐가 합금을 형성하게 하는, 결합 구조체 형성 방법.
  107. 결합 구조체를 형성하는 방법으로서,
    제 1 소자를 제공하는 단계 - 상기 제 1 소자는,
    유전체 결합층의 표면으로부터 상기 유전체 결합층의 두께를 적어도 부분적으로 관통하여 연장하는 캐비티를 가진, 상기 유전체 결합층,
    상기 캐비티 내에 적어도 부분적으로 배치된 도전성 피쳐, 및
    상기 도전성 피쳐와 상기 유전체 결합층의 일부 사이의 베리어 금속을 포함하는 확산 베리어층
    을 포함하고, 상기 도전성 피쳐는 접촉면을 가지며, 상기 확산 베리어층의 베리어 금속의 상기 유전체 결합층과의 확산도는 적어도 5nm임 -;
    제 2 유전체 결합층 및 제 2 도전성 피쳐를 포함하는 제 2 소자를 제공하는 단계;
    상기 제 1 소자의 유전체 결합층을 상기 제 2 소자의 제 2 유전체 결합층에 직접 결합하는 단계; 및
    상기 제 1 소자의 도전성 피쳐의 접촉면을 개재된 접착제가 없이 상기 제 2 소자의 제 2 도전성 피쳐에 직접 결합하는 단계
    를 포함하는, 결합 구조체 형성 방법.
  108. 제 107 항에 있어서,
    상기 방법은,
    상기 결합 구조체를 어닐링함으로써, 상기 베리어 금속을 상기 유전체 결합층 내로 확산시켜서 상기 확산 베리어층을 형성하는 단계
    를 더 포함하는, 결합 구조체 형성 방법.
  109. 제 108 항에 있어서,
    상기 어닐링에 의해 상기 도전성 피쳐의 접촉면 및 상기 제 2 도전성 피쳐가 직접 결합되고, 상기 어닐링은,
    150 ℃ 내지 250 ℃의 온도에서의 어닐링을 포함하는, 결합 구조체 형성 방법.
  110. 제 107 항에 있어서,
    상기 제 1 소자는, 상기 도전성 피쳐와 상기 확산 베리어층 사이에 베리어층을 더 포함하는, 결합 구조체 형성 방법.
  111. 제 110 항에 있어서,
    상기 베리어층은, 상기 베리어층이 상기 도전성 피쳐 및 상기 확산 베리어층을 완전히 분리시키도록 배치된, 결합 구조체 형성 방법.
  112. 제 110 항에 있어서,
    상기 베리어층은 금속 질화물을 포함하는, 결합 구조체 형성 방법.
KR1020247017862A 2021-10-28 2022-10-27 확산 베리어 및 그 형성 방법 KR20240091148A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202163272891P 2021-10-28 2021-10-28
US63/272,891 2021-10-28
PCT/US2022/048060 WO2023076495A1 (en) 2021-10-28 2022-10-27 Diffusion barriers and method of forming same

Publications (1)

Publication Number Publication Date
KR20240091148A true KR20240091148A (ko) 2024-06-21

Family

ID=86144723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020247017862A KR20240091148A (ko) 2021-10-28 2022-10-27 확산 베리어 및 그 형성 방법

Country Status (4)

Country Link
US (1) US20230132632A1 (ko)
KR (1) KR20240091148A (ko)
TW (1) TW202331983A (ko)
WO (1) WO2023076495A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11296044B2 (en) 2018-08-29 2022-04-05 Invensas Bonding Technologies, Inc. Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
KR20220120631A (ko) 2019-12-23 2022-08-30 인벤사스 본딩 테크놀로지스 인코포레이티드 결합형 구조체를 위한 전기적 리던던시
KR20230003471A (ko) 2020-03-19 2023-01-06 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 결합된 구조체들을 위한 치수 보상 제어
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4415100B1 (ja) * 2008-12-19 2010-02-17 国立大学法人東北大学 銅配線、半導体装置および銅配線形成方法
KR102279757B1 (ko) * 2015-03-06 2021-07-21 에스케이하이닉스 주식회사 확산 방지막의 형성 방법, 상기 확산 방지막을 포함하는 반도체 소자의 금속 배선 및 이의 제조 방법
US11031285B2 (en) * 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US10504784B2 (en) * 2017-10-25 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Inductor structure for integrated circuit
US11164778B2 (en) * 2019-11-25 2021-11-02 International Business Machines Corporation Barrier-free vertical interconnect structure

Also Published As

Publication number Publication date
US20230132632A1 (en) 2023-05-04
TW202331983A (zh) 2023-08-01
WO2023076495A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
KR20240091148A (ko) 확산 베리어 및 그 형성 방법
US20220208650A1 (en) Structures with through-substrate vias and methods for forming the same
US10607937B2 (en) Increased contact alignment tolerance for direct bonding
US20230197453A1 (en) Structure with conductive feature for direct bonding and method of forming same
US20220246497A1 (en) Structures with through-substrate vias and methods for forming the same
US20230005850A1 (en) Element with routing structure in bonding layer
KR101346127B1 (ko) 3차원 집적회로 장치 및 그의 제조 방법
US7602070B2 (en) Room temperature metal direct bonding
US20230343734A1 (en) Expansion controlled structure for direct bonding and method of forming same
KR101311332B1 (ko) 임시 반도체 구조 본딩 방법들 및 관련 본딩된 반도체 구조들
WO2024026239A1 (en) High-performance hybrid bonded interconnect systems
US20240217210A1 (en) Directly bonded metal structures having aluminum features and methods of preparing same
US20240186268A1 (en) Directly bonded structure with frame structure
WO2024145033A1 (en) Directly bonded metal structures having aluminum features and methods of preparing same
US12002781B2 (en) Semiconductor device and method for manufacturing same
US20240222315A1 (en) Directly bonded metal structures having aluminum features and methods of preparing same
US20240222239A1 (en) Semiconductor element with bonding layer having functional and non-functional conductive pads
WO2024145034A1 (en) Directly bonded metal structures having aluminum features and methods of preparing same
CN116830256A (zh) 具有贯穿衬底过孔的结构及其形成方法
KR20110078186A (ko) 시스템 인 패키지 제조 방법