KR20220120631A - 결합형 구조체를 위한 전기적 리던던시 - Google Patents

결합형 구조체를 위한 전기적 리던던시 Download PDF

Info

Publication number
KR20220120631A
KR20220120631A KR1020227025451A KR20227025451A KR20220120631A KR 20220120631 A KR20220120631 A KR 20220120631A KR 1020227025451 A KR1020227025451 A KR 1020227025451A KR 20227025451 A KR20227025451 A KR 20227025451A KR 20220120631 A KR20220120631 A KR 20220120631A
Authority
KR
South Korea
Prior art keywords
contact pad
contact
pads
spaced apart
contact pads
Prior art date
Application number
KR1020227025451A
Other languages
English (en)
Inventor
라예쉬 카트카르
벨가셈 하바
Original Assignee
인벤사스 본딩 테크놀로지스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인벤사스 본딩 테크놀로지스 인코포레이티드 filed Critical 인벤사스 본딩 테크놀로지스 인코포레이티드
Publication of KR20220120631A publication Critical patent/KR20220120631A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/0807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

다른 소자에 결합하도록 구성된 소자가 개시된다. 제 1 소자는 제 1 복수 개의 콘택 패드를 제 1 표면 상에 포함할 수 있다. 제 1 복수 개의 콘택 패드는 서로 이격된 제 1 콘택 패드 및 제 2 콘택 패드를 포함한다. 제 1 콘택 패드 및 제 2 콘택 패드는 리던던시를 위하여 서로 전기적으로 연결된다. 제 1 소자는 직접 결합을 위해서 형성될 수 있다. 제 1 소자는 제 2 소자에 결합되어 결합형 구조체를 형성할 수 있다. 제 2 소자는 제 2 복수 개의 콘택 패드를 제 2 표면 상에 가진다. 제 2 복수 개의 콘택 패드 중 적어도 하나는 제 1 복수 개의 콘택 패드 중 적어도 하나에 결합되고 전기적으로 연결된다.

Description

결합형 구조체를 위한 전기적 리던던시
관련 출원에 대한 상호 참조
본 출원은 2019 년 12 월 23일에 출원된 미국 가특허 출원 번호 제 62/953,046에 대한 우선권을 주장하고, 이들의 전체 내용은 모든 점에서 그 전체 내용이 원용에 의해 본 명세서에 포함된다.
본 발명의 분야는 결합형 구조체, 특히, 접착제가 없이 직접적으로 결합된 구조체를 위한 전기적 리던던시에 관한 것이다.
고대역폭 메모리(HBM) 디바이스 또는 수직 집적을 활용하는 다른 디바이스와 같은 다수의 반도체 소자(예컨대, 집적된 디바이스 다이)가 다양한 애플리케이션에서 서로의 위에 적층될 수 있다. 적층된 소자는 콘택 패드들의 어레이를 통해서 서로 전기적으로 통신할 수 있다. 두 개의 적층된 소자 상의 콘택 패드들 사이의 전기적 연결이 신뢰를 가지도록 보장하는 것이 중요할 수 있다.
이제 특정한 구현형태들이 후속하는 도면을 참조하여 설명될 것인데, 도면은 예시적으로 제공된 것이고 한정하는 것이 아니다.
도 1a는 제 1 소자 및 결합 계면을 따라서 제 1 소자 상에 적층되고 결합된 제 2 소자를 포함하는 결합형 구조체의 개략적인 측단면도이다.
도 1b는 일 실시형태에 따르는, 제 1 소자 및 결합 계면을 따라서 제 1 소자 상에 적층되고 결합된 제 2 소자를 포함하는 결합형 구조체의 개략적인 측단면도이다.
도 1c는 다른 실시형태에 따르는, 제 1 소자 및 결합 계면을 따라서 제 1 소자 상에 적층되고 결합된 제 2 소자를 포함하는 결합형 구조체의 개략적인 측단면도이다.
도 1d는 다른 실시형태에 따르는, 제 1 소자 및 결합 계면을 따라서 제 1 소자 상에 적층되고 결합된 제 2 소자를 포함하는 결합형 구조체의 개략적인 측단면도이다.
도 2a는 불량의 예시적인 위치를 보여주는 결합형 구조체의 개략적인 상단 평면도이다.
도 2b는 불량의 예시적인 위치를 보여주는 다른 결합형 구조체의 개략적인 상단 평면도이다.
도 2c는 불량의 예시적인 위치를 보여주는 다른 결합형 구조체의 개략적인 상단 평면도이다.
도 2d는 불량의 예시적인 위치를 보여주는 다른 결합형 구조체의 개략적인 상단 평면도이다.
도 2e는 결합이 하이브리드 결합형 구조체 내의 일부 연결과 간섭을 일으키는 불량을 생성하는 경우에 백업 연결을 제공하기 위한 리던던트 패드를 위한 지역을 가지는 다른 결합형 구조체의 개략적인 상단 평면도이다.
두 개 이상의 반도체 소자(예컨대, 집적된 디바이스 다이)는 서로의 위에 적층되거나 결합되어 결합형 구조체를 형성할 수 있다. 하나의 소자의 도전성 콘택 패드는 다른 소자의 대응하는 도전성 콘택 패드에 전기적으로 연결될 수 있다. 임의의 적절한 개수의 소자가 결합형 구조체 내에 적층될 수 있다. 일부 실시형태들에서, 소자들은 접착제가 없이 서로 직접 결합된다. 다른 실시형태들에서, 소자들은 솔더 등과 같은 도전성 접착제로 결합될 수 있다.
다양한 실시형태들에서, 제 1 소자의 유전체 필드 구역(예를 들어, 능동 회로부가 있는 제 1 반도체 디바이스 다이)은 제 2 소자의 대응하는 유전체 필드 구역(예를 들어, 능동 회로부가 있는 제 2 반도체 디바이스 다이)에 접착제가 없이 직접 결합될 수 있다(예를 들어, San Jose, California의 Xperi Corporation에 의해 사용되는 ZiBond® 기법과 같은 유전체-유전체 결합 기법을 사용함). 예를 들어, 유전체-유전체 결합은 적어도 미국 특허 번호 제 9,391,143 및 제 10,434,749에 개시된 직접 결합 기법을 사용하여 접착제가 없이 형성될 수 있는데, 아들 각각의 전체 내용은 그 전체로서 모든 점에서 원용에 의해 본 명세서에 통합된다. 직접 결합을 위해서 처리되고 활성화될 수 있는 유전체는, 예를 들어, 특히 실리콘을 포함하는 무기 유전체, 예컨대 실리콘 산화물(SiO), 실리콘 질화물(SiN), 실리콘 카바이드(SiC), 실리콘 산화질화물(SiON), 실리콘 옥시탄화물(SiOC), 실리콘 탄질물(SiCN) 등을 포함한다.
다양한 실시형태들에서, 하이브리드 직접 결합은 개재된 접착제가 없이 형성될 수 있다. 예를 들어, 유전체 결합면은 높은 평활도가 되도록 연마될 수 있다. 결합면은 세정되고 플라즈마 및/또는 에천트에 노광되어 표면을 활성화시킬 수 있다. 일부 실시형태들에서, 표면은 활성화 이후에 또는 활성화 도중에(예를 들어, 플라즈마 및/또는 에칭 프로세스 도중에) 종들(species)로 종단될 수 있다. 이론적으로는 한정되지 않으면서, 일부 실시형태들에서는 활성화 프로세스가 결합면에서의 화학적 결합을 깨기 위해서 수행될 수 있고, 종단 프로세스는 직접 결합 도중에 결합 에너지를 개선하는 추가적인 화학 종을 결합면에 제공할 수 있다. 일부 실시형태들에서, 활성화 및 종단은 동일한 단계에서, 예를 들어 표면을 활성화 및 종단하기 위한 플라즈마 또는 습식 에천트에 의해 제공된다. 다른 실시형태들에서, 결합면은 별개의 처리에서 종단되어 직접 결합을 위한 추가적인 종을 제공할 수 있다. 다양한 실시형태들에서, 종단하는 종들은 질소를 포함할 수 있다. 더 나아가, 일부 실시형태들에서, 결합면은 불소에 노출될 수 있다. 예를 들어, 층 및/또는 결합 계면 근처에는 하나 또는 다수의 불소 피크가 존재할 수 있다. 따라서, 직접 결합형 구조체에서는, 두 유전체 재료들 사이의 결합 계면은 높은 질소 함량 및/또는 불소 피크를 가지는 매우 부드러운 계면을 결합 계면에 포함할 수 있다. 활성화 및/또는 종단 처리의 추가적인 예는 미국 특허 번호 제 9,564,414; 제 9,391,143; 및 제 10,434,749 전체에서 발견될 수 있는데, 이들 각각의 전체 콘텐츠는 그 전체로서 그리고 모든 점에서 본 명세서에서 원용에 의해 통합된다.
다양한 실시형태들에서, 제 1 소자의 도전성 콘택 패드는 제 2 소자의 대응하는 도전성 콘택 패드에 직접적으로 결합될 수 있다. 예를 들어, 전술된 바와 같이 형성된 직접 공유 결합된 유전체-유전체 표면들을 포함하는 결합 계면을 따라서 도체-도체 직접 결합을 제공하기 위하여 하이브리드 결합 기법이 사용될 수 있다. 다양한 실시형태들에서, 도체-도체(예를 들어, 콘택 패드-콘택 패드) 직접 결합 및 유전체-유전체 결합은 적어도 미국 특허 번호 제 9,716,033 및 제 9,852,988에 개시된 직접 하이브리드 결합 기법을 사용하여 형성될 수 있고, 이들 각각의 전체 내용은 본 명세서에서 그 전체로서 그리고 모든 점에서 통합된다.
예를 들어, 유전체 결합면들이 형성되고 개재된 접착제가 없이 서로 직접 결합될 수 있다. 도전성 콘택 패드(비도전성 유전체 필드 구역에 의해 둘러싸일 수 있음)도 개재된 접착제가 없이 서로 직접 결합될 수 있다. 일부 실시형태들에서, 각각의 콘택 패드는 유전체 필드 구역 아래로 함몰될 수 있고, 예를 들어 20 nm 미만, 15 nm 미만, 또는 10 nm 미만으로 함몰되고, 예를 들어 2 nm 내지 20 nm의 범위 내로, 또는 4 nm 내지 10 nm의 범위 내로 함몰된다. 이렇게 작은 함몰 또는 대응하는 돌출이 존재하면, 콘택 패드들은 본 출원의 의미 안에서는 여전히 관련된 소자면에 있는 것으로 여겨진다. 일부 실시형태들에서, 유전체 필드 구역은 처음에는 실온에서 접착제가 없이 그리고 외부 압력이 없이 서로 직접 결합될 수 있고, 그 후에 결합형 구조체가 어닐링될 수 있다. 어닐링 시에, 콘택 패드는 확장되고 서로 접촉해서 금속-금속 직접 결합을 형성할 수 있다. 유익하게도, Direct Bond Interconnect 또는 DBI®라는 상표명에 의해 알려진 하이브리드 결합 기법을 사용하면, 전술된 바와 같은 미세 픽셀 피치(예를 들어, 규칙적 어레이에 대한 작거나 미세한 피치) 및/또는 직접 결합 계면에 걸쳐서 연결된 고밀도의 패드가 가능해질 수 있다. 일부 실시형태들에서, 본딩 패드의 피치는 40 마이크론 미만 또는 10 마이크론 미만 또는 심지어 2 마이크론 미만일 수 있다. 일부 애플리케이션의 경우, 본딩 패드의 피치(패드의 크기 더하기 패드와 다른 패드 사이의 간극) 대 본딩 패드의 차원 중 하나(패드의 크기)의 비율은 5 미만 또는 3 미만이고, 바람직하게는 가끔 2 미만이다. 다양한 실시형태들에서, 콘택 패드는 구리를 포함할 수 있지만, 다른 금속들도 적합할 수 있다. 일부 실시형태들에서, 본딩 패드는 두 개 이상의 상이한 피치를 가질 수 있다. 예를 들어, 본딩 패드의 피치는 제 1 및/또는 제 2 소자의 하나의 영역 내에서 약 40 마이크론일 수 있고, 본딩 패드의 다른 피치는 제 1 및/또는 제 2 소자의 다른 영역에서는 10 마이크론일 수 있다.
다양한 실시형태들에서, 콘택 패드는 제 1 소자 및 제 2 소자 상의 패드들의 각각의 제 1 및 제 2 어레이 내에 형성될 수 있다. 쓰레기 또는 표면 오염물이 제 1 또는 제 2 소자의 표면에 존재하면, 보이드가 결합 계면에 생성될 수 있고, 또는 쓰레기가 마주보는 콘택 패드들 사이에 개재될 수 있다. 또한, 결합 및 어닐링 도중에 생성된 반응성 부산물, 예를 들어 수소 및 수증기도 결합 계면에 보이드를 형성할 수 있다. 이러한 보이드는 근처에 있는 특정 콘택 패드가 결합하는 것을 효과적으로 방지할 수 있고, 결합 내에 개구나 다른 불량을 생성한다. 예를 들어, 패드 직경(또는 피치)보다 큰 임의의 보이드는 개구 및 하이브리드 결합 불량을 잠재적으로 생성할 수 있다.
유용하게도, 본 명세서에 개시된 다양한 실시형태는 전기적 리던던시를 제공할 수 있어서, 리던던트 콘택 패드(예를 들어, 전기적 리던던트 패드들의 쌍)가 통상적인 보이드 치수를 극복하기에 충분하게 큰 간극에 의해 측방향으로 분리되게 한다. 이러한 실시형태에서, 하나의 쌍의 대응하는 콘택 패드들이 결합 계면에 있는 보이드 때문에 직접 연결되지 않는 경우에도 두 개의 직접적으로 결합된 소자들 사이에 전기적 연결이 이루어질 수 있는데, 그 이유는 동일한 소망되는 전기적 연결을 위한 리던던트 쌍이 직접적으로 연결되기 때문이다. 따라서, 개시된 실시형태는 디바이스 수율을 개선할 수 있다. 일부 경우에, 예를 들어 보이드가 짧은 연결을 가지는 패드에 대해서 발생한다면 속도에 영향을 줄 수 있다. 다양한 실시형태들에서, 리던던시는 소자의 모든 콘택 패드에 대해서 구현되지 않을 수 있고, 그 대신에 결합 계면에 걸쳐서 소망되는 연결들의 서브세트에 대해서만 구현될 수 있다. 그러나, 다른 실시형태들에서는 결합 계면에 걸친 각각의 소망되는 연결이 결합 계면의 양측에 있는 하나 이상의 리던던트 콘택 패드(리던던트 본드 패드 쌍)에 의해서 제공될 수 있다. 일부 실시형태들에서, 전기적 리던던시는 신호 패드에 대해서만 제공될 수 있고, 파워 및 접지 패드에 대해서는 제공되지 않을 수도 있다. 다른 실시형태들에서, 전기적 리던던시는 파워 및/또는 접지 패드에 대해서도 제공될 수 있다.
본 명세서에서 설명되는 바와 같이, 동일한 소자(결합 계면의 동일면)에 대한 두 개 이상의 패드에는, 두 개 이상의 패드를 서로 전기적으로 단락시킴으로써 패드 리던던시가 제공될 수 있다. 다양한 실시형태들에서, 패드들은 임의의 능동 회로부 또는 스위치를 포함하지 않는 와이어 또는 트레이스에 의해서 서로 단락될 수 있다. 두 개 이상의 패드는, 서로 인접한 패드들에 대해서는 1 마이크론 내지 10 마이크론의 범위 내의 간극에 의해서, 또는 결합형 구조체의 다른 구역 내의 패드들에 대해서는 50 마이크론 내지 100 마이크론의 범위 내의 간극에 의해서, 리던던시를 위해서 이격되거나 오프셋될 수 있다. 일부 배치구성에서, 보이드에 기인하여 구현될 경우에 큰 치수에 의해서 오프셋되는 패드들은 전류 경로가 길어짐에 따라 임피던스가 증가하기 때문에 속도에 영향을 줄 수 있다; 그러나, 이러한 리던던시는 개구 또는 보이드가 완전히 제거되지 않을 수 있는 경우에도 적당한 전기적 접촉을 이룰 가능성을 개선한다. 큰 디바이스에서는, 전기적 리던던시가 다른 구조에서보다 더 복잡한 측방향 트레이스 라우팅 디자인을 초래할 수 있다.
일부 실시형태들에서, 소자는 능동 회로부, 스위치, 및/또는 트레이스에 커플링된 전자식 퓨즈를 포함할 수 있다. 능동 회로부, 스위치 또는 전자식 퓨즈는 바람직한 전기 경로를 선택적으로 연결할 수 있다. 바람직한 제 1 전기 경로 내의 하나 이상의 콘택 패드가 결함이 있는 연결을 가지는 것으로 검출될 경우에, 이러한 바람직한 경로를 단절시키고 리던던트 패드를 활용하는 다른 전기 경로를 위한 전기적 연결을 이루도록 스위치 또는 전자식 퓨즈가 활성화될 수 있도록, 일부 로직이 제 1 또는 제 2 소자 내에 역시 구현될 수 있다.
도 1a는 제 1 소자(10)(예를 들어, 제 2 반도체 디바이스 다이) 및 결합 계면(14)을 따라서 제 1 소자(10) 상에 적층되고 결합된 제 2 소자(12)(예를 들어, 제 2 반도체 디바이스 다이)를 포함하는 결합형 구조체(1)의 개략적인 측단면도이다. 도시된 실시형태에서, 제 1 소자 및 제 2 소자(10, 12)는 접착제가 없이 직접적으로 결합된다. 예를 들어, 직접 하이브리드 결합 배치구성에서는 대응하는 유전체 필드 구역(예를 들어, 제 1 유전체 필드 구역(16) 및 제 2 유전체 필드 구역(18)) 및 대응하는 콘택 패드(예를 들어, 제 1 콘택 패드(20) 및 제 2 콘택 패드(22))가 개재된 접착제가 없이 직접적으로 결합될 수 있다. 전술된 바와 같이, 제 1 소자 및 제 2 소자(10, 12) 중 하나 또는 양자 모두가 오염되거나 결합면(들) 상에 쓰레기를 포함한다면, 하나 이상의 불량(24)이 존재하여 그러한 위치에서의 제 1 소자 및 제 2 소자 사이의 직접 하이브리드 결합을 방해할 수 있다. 불량(들)은 보이드 또는 개구, 및/또는 쓰레기를 포함할 수 있다. 불량(들)(24)이 콘택 패드에 있거나 그 근처에 있으면, 두 개의 마주보거나 대응하는 콘택 패드들(20, 22) 사이의 전기적 연결은 비효율적이 될 수 있다.
도 1b는 제 2 소자(10)(예를 들어, 제 2 반도체 디바이스 다이) 및 결합 계면(14)을 따라서 제 1 소자(10) 상에 적층되고 결합된 제 2 소자(12)(예를 들어, 제 2 반도체 디바이스 다이)를 포함하는 결합형 구조체(2)의 개략적인 측단면도이다. 도 1c는 제 3 소자(10)(예를 들어, 제 2 반도체 디바이스 다이) 및 결합 계면(14)을 따라서 제 1 소자(10) 상에 적층되고 결합된 제 2 소자(12)(예를 들어, 제 2 반도체 디바이스 다이)를 포함하는 결합형 구조체(3)의 개략적인 측단면도이다. 도 1a에서와 같이, 도 1b 및 도 1c에서는, 직접 하이브리드 결합 배치구성에서는 대응하는 유전체 필드 구역(예를 들어, 제 1 유전체 필드 구역(16) 및 제 2 유전체 필드 구역(18)) 및 대응하는 콘택 패드(예를 들어, 제 1 콘택 패드(20) 및 제 2 콘택 패드(22))가 개재된 접착제가 없이 직접적으로 결합될 수 있다.
도 1b 및 도 1c에서는, 예를 들어 불량(들)(24)에 기인하여 하나 이상의 콘택 패드(예를 들어, 제 1 콘택 패드(20))가 마주보는 다이 또는 반도체 소자 상의 하나 이상의 대응하는 패드(예를 들어, 제 2 콘택 패드(22))에 전기적으로 및/또는 직접적으로 접촉하지 않을 수 있는 경우에는("미연결 패드(20a, 22a)", 도 1b 및 도 1c의 제 1 패드를 참조), 트레이스(26, 28)의 형태로 도시된 하나 이상의 도전성 라인이 미연결 패드(20a, 22a)를 다른 콘택 패드(20b, 22b)에 연결시켜서 전기적 리던던시를 제공할 수 있다. 비록 패드로부터 내부 회로부까지의 연결이 도시되지 않지만, 당업자는 이러한 연결이 존재한다는 것과, 이러한 트레이스(26, 28)가 해당 내부 회로부를 양자 모두의 패드(20a, 20b 또는 22a, 22b)에 효과적으로 연결한다는 것을 쉽게 이해할 것이다. 일부 실시형태들에서, 스위치 또는 전자식 퓨즈를 포함하는 내부 회로부(30)(도 1d를 참조한다)가, 패드 쌍(20a, 22a 및 20b, 22b) 중 어느 하나 또는 양자 모두가 그러한 콘택 패드를 결합형 구조체(2) 내의 내부 전기적 회로부로 연결시키는 전기 경로에 존재할 수 있게 하기 위해서 역시 사용될 수 있다. 내부 회로부(30)(도 1d를 참조한다)는 제 1 소자 또는 제 2 소자의 트레이스(26 및/또는 28)와 같은 도전성 라인을 통해서 연결될 수 있다. 내부 회로부는 다른 것들(예를 들어, 패드(20b, 22b))이 아니라 하나의 패드 쌍(예를 들어, 패드(20a, 22a))을 선택하기 위한 일부 로직 컴포넌트를 더 포함할 수 있다. 트레이스(들)(26, 28)는 도 1b 및 도 1c에 도시된 바와 같이 제 1 소자 및 제 2 소자(10, 12) 양자 모두 내에 제공될 수 있다. 다른 실시형태들에서는, 트레이스(들)(26, 28)가 제 1 소자 및 제 2 소자(10, 12) 중 오직 하나에만 제공될 수 있다. 트레이스(들)(26, 28)는 제 1 미연결 콘택 패드(20a, 20c, 22a, 22c)를 제 2의 기능적이고 연결된 콘택 패드(20b, 20d, 22b, 22d)에 전기적으로 단락시켜서 전기적 리던던시를 제공하는 역할을 할 수 있다. 따라서, 제 1 패드(20a)가 제 2 소자(12) 상의 대응하는 패드(22a)에 전기적으로 연결되지 않을 수 있는 경우에는(또는 그 반대의 경우도 마찬가지임), 제 2 패드(20b)가 결합형 구조체(2, 3)가 모든 전기적 연결을 유지하도록 연결을 제공할 수 있다. 일 실시형태에서, 리던던트 패드를 연결하는 트레이스(들)(26, 28)에는 그렇지 않으면 복잡도 및 임피던스가 커지게 할 수 있는 스위치 또는 다른 회로부가 존재하지 않고, 이러한 트레이스는 전체적으로 라인-후단부(back-end-of-line; BEOL) 내에 구현될 수 있다. 도 1b 및 도 1c는 미연결 또는 열악하게 연결된 패드 쌍(20a/22a, 20c/22c)을 위한 리던던트를, 이러한 리던던시의 장점을 예시하기 위해서 도시한다. 물론, 당업자는 미연결 또는 열악하게 연결된 패드를 초래하는 실제 보이드가 다이 설계의 시점에는 존재하지 않고, 결합 이후에도 발생하지 않을 수 있으며, 리던던시는 예방적인 조치로서 가장 잘 여겨진다는 것을 이해할 것이다. 리던던트 연결을 제공하면, 이러한 보이드가 직접 하이브리드 결합의 과정 중에 실제로 형성되는지 여부와 무관하게 소망되는 전기적 연결을 성공적으로 완료할 가능성을 크게 개선한다.
도 1b에서, 트레이스(들)(26, 28)는 서로 인접한 각각의 소자 내의 두 개의 패드(20a, 20b / 22a, 22b)를 연결하고 전기적으로 단락시킬 수 있다. 도시된 실시형태에서, 트레이스(들)는 두 개의 인접한 패드들을 연결할 수 있다. 도 1c에서, 트레이스(들)(26, 28)는 상대적으로 서로로부터 멀리 위치한, 예를 들어 결합형 구조체의 다른 구역 내에 있는 두 개의 패드(20a, 20b / 20c, 20d / 22a, 22b / 22c, 22d)를 연결 및 단락시킬 수 있다. 제 1 콘택 패드 및 제 2 콘택 패드 사이의 간극이 증가되면, 적합한 전기적 리던던시가 얻어질 확률이 유리하게 개선될 수 있는데, 그 이유는 단락된 패드들 사이의 증가된 간극이 제 2 연결된 콘택 패드를 불량(들) 및 제 1 미연결 콘택 패드로부터 충분히 멀리 떨어지게 효과적으로 위치시킬 수 있을 수 있기 때문이다. 그러므로, 상대적으로 멀리 위치한 패드들을 연결하는 트레이스(들)가 있는 결합형 구조체는 결합형 구조체가 상대적으로 큰 불량(들)을 가지는 경우에 특히 유용할 수 있다.
패드(20, 22)가 콘택 패드의 규칙적 어레이 또는 분포의 일부를 형성하는 일부 실시형태들에서, 제 1 및 제 2 패드(20a, 20b / 22a, 22b)는 콘택 패드(20, 22)의 피치 p의 적어도 한 배이거나, 콘택 패드(20, 22)의 피치 p의 적어도 두 배이거나, 콘택 패드(20, 22)의 피치 p의 적어도 세 배이거나, 피치 p의 적어도 다섯 배인 간극에 의해서 이격될 수 있다. 이러한 비교를 위하여, 단락된 패드(20, 22)가 상이한 피치를 가지는 패드 그룹들의 일부일 수 있는 경우에, 피치 p는 제 1 또는 제 2 소자(10, 12)와 나란한 패드(20, 22)의 최소 피치와 연관될 수 있다. 일부 실시형태들에서, 제 1 및 제 2 패드(20a, 20b / 22a, 22b)는 패드(20, 22)의 최소 피치 p의 두 배 내지 1000 배의 범위 내, 피치 p의 두 배 내지 500 배의 범위 내, 또는 피치 p의 두 배 내지 50 배의 범위 내인 간극만큼 이격될 수 있다. 일부 실시형태들에서, 제 1 및 제 2 패드(20a, 20b / 22a, 22b)는 적어도 하나의 콘택 패드가 제 1 및 제 2 패드(20a, 20b / 22a, 22b) 사이에 배치되도록 이격될 수 있다. 예를 들어, 제 1 및 제 2 패드(20a, 20b / 22a, 22b)는 적어도 두 개의 콘택 패드, 적어도 세 개의 콘택 패드, 또는 적어도 네 개의 콘택 패드가 제 1 및 제 2 패드 사이에 배치되도록 이격될 수 있다. 그러나, 당업자는 인접한 패드도 도 1b에 도시된 바와 같이 소망되는 리던던시를 달성하기 위해서 적절하게 이격될 수 있다는 것과, 모든 다이가 규칙적인 결합 패드 패턴을 가지는 것은 아니라는 것(즉, 모든 반도체 소자가 식별가능한 피치를 가지는 것은 아님)을 이해할 것이다. 다양한 실시형태들에서, 제 1 콘택 패드 및 제 2 콘택 패드(20a, 20b / 22a, 22b)는 2 마이크론 내지 100 마이크론의 범위 내, 10 마이크론 내지 100 마이크론의 범위 내, 10 마이크론 내지 5 mm의 범위 내, 10 마이크론 내지 1000 마이크론의 범위 내, 50 마이크론 내지 5 mm의 범위 내, 50 마이크론 내지 1000 마이크론의 범위 내, 50 마이크론 내지 500 마이크론의 범위 내, 100 마이크론 내지 1000 마이크론의 범위 내, 100 마이크론 내지 500 마이크론의 범위 내, 또는 50 마이크론 내지 1500 마이크론의 범위 내의 간극만큼 이격될 수 있다.
도 1d는 제 2 소자(10)(예를 들어, 제 2 반도체 디바이스 다이) 및 결합 계면(14)을 따라서 제 1 소자(10) 상에 적층되고 결합된 제 2 소자(12)(예를 들어, 제 2 반도체 디바이스 다이)를 포함하는 결합형 구조체(2')의 개략적인 측단면도이다. 도 1d에 예시된 결합형 구조체(2')는 도 1b에 예시된 결합형 구조체(2)와 개략적으로 유사하다. 결합형 구조체(2')는 트레이스(들)(26, 28)에 전기적으로 커플링된 내부 회로부(30)를 포함할 수 있다. 내부 회로부(30)는 스위치 또는 전자식 퓨즈를 포함할 수 있다. 일부 실시형태들에서, 내부 회로부(30)는 패드 쌍(20a, 22a 및 20b, 22b) 중 어느 하나 또는 양자 모두가 이네이블될 전기 경로 내에 있게 하기 위해서 사용될 수 있다. 내부 회로부(30)는 다른 것들(예를 들어, 패드(20b, 22b))이 아니라 하나의 패드 쌍(예를 들어, 패드(20a, 22a))을 선택하기 위한 일부 로직 컴포넌트를 더 포함할 수 있다. 양자 모두의 소자(10, 12)의 트레이스(26, 28)에 따른 도전성을 제어하는 것으로 예시되지만, 당업자는 회로부(30)가 소자들(10, 12) 중 오직 하나 상에만 제공될 수 있다는 것을 이해할 것이다. 내부 회로부(30)는 도 1c에 예시된 결합형 구조체(3)와 동일하거나 대체적으로 유사한 결합형 구조체 내에 포함될 수 있다.
도 2a 내지 도 2e는 예시적인 결합형 구조체(4-8)의 개략적인 상단 평면도이다. 결합형 구조체(4-8)는 디바이스를 포함할 수 있다. 도 2a 내지 도 2e의 디바이스는 고대역폭 메모리(HBM) 디바이스 및 그 외의 3-차원의 적층된 디바이스와 같은 적층된 디바이스를 나타낸다. 도 2a 내지 도 2e의 상면도에 도시된 바와 같이, 결합형 구조체(4-8)는 고밀도 비아 구역 또는 도전성 비아가 반도체 소자의 스택 내의 다이로 신호를 수직으로 전달하는 도전성 비아 구역(32), 및 리던던트 콘택 패드를 제공할 공간이 존재하는 주변 구역(34)을 각각 포함할 수 있다. 도전성 비아 구역(32) 내에 위치된 패드들에 대해서 전기적 리던던시를 제공하는 것이 중요할 수 있다. 유용하게도, 주변 구역(34) 또는 지역들에 의해 제공된 공간은 리던던트 콘택 패드를 위해서 사용될 수 있는 빈 공간을 포함할 수 있다.
도 2a에 도시된 바와 같이, 비아 구역(32) 내에 위치된 불량(24)의 크기는 적은 수의 패드만이 본 명세서에 개시된 전기적 리던던시를 활용할 수 있도록 충분히 작을 수 있다. 대조적으로, 도 2b에서는 불량(24)의 크기가 많은 수의 패드(예를 들어, 특정 지역 또는 구역 내의 패드들의 다수 또는 전부)가 전기적 리던던시를 활용할 수 있도록 충분히 클 수도 있다.
도 2c 및 도 2d는 직접적으로 결합된 소자, 예컨대 다이들 사이의 전기적 연결과 간섭을 일으킬 수 있는 잠재적인 불량(24)의 위치 및 크기의 다른 예들을 예시한다. 도 2a에서와 같이, 도 2c에 도시된 비아 구역(32) 내에 위치된 불량(24)의 크기는 적은 수의 패드만이 본 명세서에 개시된 전기적 리던던시를 활용할 수 있도록 충분히 작을 수 있다. 대조적으로, 도 2b에서와 같이, 불량(24)의 크기가 많은 수의 패드(예를 들어, 특정 지역 또는 구역 내의 패드들의 다수 또는 전부)가 전기적 리던던시를 활용할 수 있도록 도 2d에서 충분히 클 수도 있다.
예를 들어 도 2e의 상면도에 도시된 바와 같이, 결합형 구조체(8)는 도전성 비아 구역(32)에 따른 복수 개의 지역(36)을 포함할 수 있는데, 이것은 전기적 리던던시를 제공하기 위하여 중요할 수 있다. 일부 실시형태들에서, 복수 개의 지역(36) 중 하나의 지역은 50-1000 개의 패드, 예를 들어 약 200 내지 약 500 개의 도전성 패드를 포함할 수 있다. 예를 들어, 일차 콘택의 제 1 지역(36a)의 경우, 주변 구역(34) 내의 하나 이상의 리던던트 지역(36a', 36a'')은 제 1 지역(36a) 내의 대응하는 패드에 전기적으로 단락된 콘택 패드를 포함할 수 있다. 이와 유사하게, 일차 콘택의 제 2 지역(36b)의 경우, 주변 구역(34) 내의 하나 이상의 리던던트 지역(36b', 36b'')이 제 2 지역(36b) 내의 대응하는 패드에 전기적으로 단락된 콘택 패드를 포함할 수 있다. 일차 패드의 제 3 지역(36c)의 경우, 주변 구역(34) 내의 하나 이상의 리던던트 지역(36c', 36c'')이 제 3 지역(36c) 내의 대응하는 패드에 전기적으로 단락된 콘택 패드를 포함할 수 있다. 일차 패드의 제 4 지역(36d)의 경우, 주변 구역(34) 내의 하나 이상의 리던던트 지역(36d', 36d'')이 제 4 지역(36d) 내의 대응하는 패드에 전기적으로 단락된 콘택 패드를 포함할 수 있다.
일부 실시형태들에서, 주변 구역(34) 내의 리던던트 지역(36a', 36a'', 36b', 36b'', 36c', 36c'', 36d', 36d'') 각각은 도전성 비아 구역(32)으로부터 거리 d만큼 이격될 수 있다. 일부 실시형태들에서, 거리 d는 적어도 10 마이크론일 수 있다. 예를 들어, 거리 d는 10 마이크론 내지 1000 마이크론의 범위 내, 50 마이크론 내지 1500 마이크론의 범위 내, 또는 100 마이크론 내지 1000 마이크론의 범위 내에 있을 수 있다. 일부 실시형태들에서, 거리 d는 콘택 패드의 피치의 적어도 한 배, 또는 콘택 패드의 피치의 적어도 두 배일 수 있다. 예를 들어, 거리 d는 피치의 두 배 내지 1000 배, 또는 피치의 두 배 내지 500 배일 수 있다. 이러한 거리 d는, 주어진 하나의 불량이 일차 및 리던던트 패드 쌍 양자 모두와 간섭을 일으키지 않을 수 있는 변화를 최대화하기 위해서 실험에 기반하여 선택될 수 있다.
다양한 실시형태들에서, 리던던트 패드는 연결 라인이 신호 라인을 포함하도록 신호 패드에 대해서만 제공될 수 있고, 파워 및/또는 접지 패드에 대해서는 제공되지 않을 수도 있다. 다른 실시형태들에서, 리던던트 패드는 파워 및/또는 접지 패드에 대해서도 제공할 수 있다. 임의의 적절한 개수의 지역이 제공될 수 있다. 각각의 지역은 복수 개의 패드를 가질 수 있다. 일부 실시형태들에서, 리던던시는 패드별로 제공될 수 있어서, 각각의 패드는 전기적으로 단락된 하나 이상의 대응하는 리던던트 패드를 포함할 수 있게 된다. 소수의 로직 회로들이 어떤 지역이 사용되어야 하는지를 결정할 수 있다. 예를 들어, 로직 회로는 어떤 리던던트 지역이 미연결 패드를 위하여 사용되어야 하는지를 결정하기 위하여 사용될 수 있다.
다양한 실시형태들에서, 제 1 콘택 패드 및 제 2 콘택 패드는 소자 내에서(예를 들어, 제 1 및/또는 제 2 소자 또는 다이 내에서) 단락될 수 있고, 패드의 피치의 5 배가 넘는 거리만큼 분리될 수 있다. 일부 실시형태들에서, 제 1 및 제 2 패드는 제 1 소자 및 제 2 소자(예를 들어, 상부 및 하부 다이) 각각 내에서 단락될 수 있다. 일부 실시형태들에서, 적어도 네 개의 콘택 패드는 제 1 콘택 패드 및 제 2 콘택 패드 사이에서 측방향으로 배치될 수 있다. 일부 실시형태들에서, 제 1 콘택 패드 및 제 2 콘택 패드 중 하나 아래에는 보이드 또는 박리(예를 들어, 탈결합 또는 결합의 부족)가 존재한다. 일부 실시형태들에서, 두 개 이상의 리던던트 콘택 패드가 적어도 하나의 기판 관통 비아(through substrate via; TSV)에 단락될 수 있다. 일부 실시형태들에서, 두 개 이상의 리던던트 콘택 패드가 두 개 이상의 TSV에 단락될 수 있는데, 이들은 신호 트래픽을 개구, 핫 스폿 등에 기반하여 리던던시를 사용해서 천이하는 능력을 제공할 수 있다.
따라서, 일 실시형태들에서, 결합형 구조체가 개시된다. 결합형 구조체는 제 1 표면에 제 1 복수 개의 콘택 패드를 가지는 제 1 소자를 포함할 수 있는데, 제 1 복수 개의 콘택 패드는 적어도 10 마이크론만큼 서로 이격된 제 1 콘택 패드 및 제 2 콘택 패드를 포함하고, 제 1 콘택 패드 및 제 2 콘택 패드는 서로 전기적으로 단락된다. 결합형 구조체 제 1 소자 상에 적층된 제 2 소자를 포함할 수 있는데, 제 2 소자는 제 2 표면에 제 2 복수 개의 콘택 패드를 가지고, 제 2 복수 개의 콘택 패드 중 적어도 하나는 제 1 복수 개의 콘택 패드 중 적어도 하나에 결합되고 전기적으로 연결된다.
일부 실시형태들에서, 상기 제 1 콘택 패드 및 제 2 콘택 패드는 제 1 복수 개의 콘택 패드의 제 1 피치의 적어도 다섯 배만큼 서로 이격될 수 있다. 제 1 콘택 패드 및 제 2 콘택 패드는 제 1 피치의 두 배 내지 1000 배의 범위 내의 간극에 의해서 서로 이격될 수 있다. 제 1 콘택 패드 및 제 2 콘택 패드는 피치의 두 배 내지 500 배의 범위 내의 간극에 의해서 서로 이격될 수 있다. 제 1 콘택 패드 및 제 2 콘택 패드는 적어도 2 마이크론만큼 이격될 수 있다. 제 1 콘택 패드 및 제 2 콘택 패드는 10 마이크론 내지 1000 마이크론의 범위 내의 간극에 의하여 이격될 수 있다. 제 1 콘택 패드 및 제 2 콘택 패드는 50 마이크론 내지 1500 마이크론의 범위 내의 간극에 의하여 이격될 수 있다. 제 1 콘택 패드 및 제 2 콘택 패드는 100 마이크론 내지 1000 마이크론의 범위 내의 간극에 의하여 이격될 수 있다. 제 1 복수 개의 콘택 패드 중 적어도 하나는 제 2 복수 개의 콘택 패드 중 적어도 하나에 개재된 접착제가 없이 직접 결합될 수 있다. 결합형 구조체는, 상기 제 1 소자 및 제 2 소자 상의 제 1 및 제 2 유전체 필드 구역을 더 포함할 수 있고, 상기 제 1 및 제 2 유전체 필드 구역은 서로 다른 접착제가 없이 직접 결합된다. 제 1 소자의 제 1 콘택 패드는 제 2 소자의 제 3 콘택 패드의 반대편에 배치될 수 있다. 제 1 소자의 제 2 콘택 패드는 제 2 소자의 제 4 콘택 패드의 반대편에 배치될 수 있다. 보이드가 제 1 및 제 3 콘택 패드의 적어도 일부 사이에 배치될 수 있다. 제 2 및 제 4 콘택 패드는 서로 물리적으로 그리고 전기적으로 접촉할 수 있다. 제 1 및 제 3 콘택 패드는 서로 전기적으로 직접 연결되지 않을 수도 있다. 제 1 소자의 제 1 콘택 패드는 제 2 소자의 제 3 콘택 패드의 반대편에 배치될 수 있다. 제 1 소자의 제 2 콘택 패드는 제 2 소자의 제 4 콘택 패드의 반대편에 배치될 수 있다. 제 1 및 제 3 콘택 패드의 적어도 일부는 제 1 소자 및 제 2 소자 사이의 결합 계면에 따라서 결합 불량에 위치될 수 있다. 제 2 및 제 4 콘택 패드는 서로 물리적으로 그리고 전기적으로 접촉할 수 있다.
다른 실시형태에서는 결합형 구조체가 개시된다. 결합형 구조체는 제 1 표면에 제 1 피치를 가지는 제 1 복수 개의 이격된 콘택 패드를 포함할 수 있고, 제 1 복수 개의 콘택 패드는 제 1 복수 개 중에서 서로 이격된 제 1 콘택 패드 및 제 2 콘택 패드를 포함하고, 제 1 콘택 패드 및 제 2 콘택 패드는 서로 전기적으로 단락된다. 결합형 구조체 제 1 소자 상에 적층된 제 2 소자를 포함할 수 있는데, 제 2 소자는 제 2 표면에 제 2 복수 개의 이격된 콘택 패드를 가지고, 제 2 복수 개의 콘택 패드 중 적어도 하나는 제 1 복수 개의 콘택 패드 중 적어도 하나에 결합되고 전기적으로 연결된다.
일부 실시형태들에서, 제 1 콘택 패드 및 제 2 콘택 패드는 제 1 피치의 적어도 다섯 배만큼 서로 이격될 수 있다. 제 1 콘택 패드 및 제 2 콘택 패드는 제 1 피치의 두 배 내지 1000 배의 범위 내의 간극에 의해서 서로 이격될 수 있다. 제 1 콘택 패드 및 제 2 콘택 패드는 피치의 두 배 내지 500 배의 범위 내의 간극에 의해서 서로 이격될 수 있다. 제 1 콘택 패드 및 제 2 콘택 패드는 적어도 10 마이크론만큼 서로 이격될 수 있다. 제 1 콘택 패드 및 제 2 콘택 패드는 10 마이크론 내지 1000 마이크론의 범위 내의 간극에 의하여 이격될 수 있다. 제 1 콘택 패드 및 제 2 콘택 패드는 50 마이크론 내지 1500 마이크론의 범위 내의 간극에 의하여 이격될 수 있다. 제 1 콘택 패드 및 제 2 콘택 패드는 100 마이크론 내지 1000 마이크론의 범위 내의 간극에 의하여 이격될 수 있다. 제 1 복수 개의 콘택 패드 중 적어도 하나는 제 2 복수 개의 콘택 패드 중 적어도 하나에 개재된 접착제가 없이 직접 결합될 수 있다. 결합형 구조체는, 상기 제 1 소자 및 제 2 소자 상의 제 1 및 제 2 유전체 필드 구역을 더 포함할 수 있고, 상기 제 1 및 제 2 유전체 필드 구역은 서로 다른 접착제가 없이 직접 결합된다. 제 1 소자의 제 1 콘택 패드는 제 2 소자의 제 3 콘택 패드의 반대편에 배치될 수 있다. 제 1 소자의 제 2 콘택 패드는 제 2 소자의 제 4 콘택 패드의 반대편에 배치될 수 있다. 보이드가 제 1 및 제 3 콘택 패드의 적어도 일부 사이에 배치될 수 있다. 제 2 및 제 4 콘택 패드는 서로 물리적으로 그리고 전기적으로 접촉할 수 있다. 제 1 및 제 3 콘택 패드는 서로 전기적으로 직접 연결되지 않을 수도 있다. 제 1 소자의 제 1 콘택 패드는 제 2 소자의 제 3 콘택 패드의 반대편에 배치될 수 있다. 제 1 소자의 제 2 콘택 패드는 제 2 소자의 제 4 콘택 패드의 반대편에 배치될 수 있다. 제 1 및 제 3 콘택 패드의 적어도 일부는 제 1 소자 및 제 2 소자 사이의 결합 계면에 따라서 결합 불량에 위치될 수 있다. 제 2 및 제 4 콘택 패드는 서로 물리적으로 그리고 전기적으로 접촉할 수 있다.
일 실시형태에서, 제 1 콘택 패드 및 제 2 콘택 패드는 제 1 피치의 적어도 다섯 배만큼 서로 이격된다.
일 양태에서, 제 2 소자에 개재된 접착제가 없이 직접 결합하도록 구성된 제 1 소자가 개시된다. 제 1 소자는 제 1 소자의 제 1 표면에 위치된 제 1 복수 개의 콘택 패드를 포함할 수 있다. 제 1 복수 개의 콘택 패드는 적어도 10 마이크론만큼 서로 이격된 제 1 콘택 패드 및 제 2 콘택 패드를 포함한다. 제 1 복수 개의 콘택 패드는 직접 결합을 위하여 형성된다. 제 1 소자는 제 1 콘택 패드 및 제 2 콘택 패드를 전기적으로 연결하는 도전성 라인을 더 포함할 수 있다. 제 1 콘택 패드 및 제 2 콘택 패드는 도전성 라인을 통하여 서로 전기적으로 연결된다. 제 1 소자는 제 1 소자의 제 1 표면에 위치된 제 1 유전체 필드 구역을 더 포함할 수 있다. 제 1 유전체 필드 구역은 제 1 콘택 패드와 제 2 콘택 패드 사이에 적어도 부분적으로 배치된다. 제 1 유전체 필드 구역은 직접 결합을 위하여 형성된다.
일 실시형태에서, 제 1 콘택 패드 및 제 2 콘택 패드는 제 1 복수 개의 콘택 패드의 제 1 피치의 적어도 다섯 배만큼 서로 이격된다. 제 1 콘택 패드 및 제 2 콘택 패드는 제 1 피치의 두 배 내지 1000 배의 범위 내의 간극에 의해서 서로 이격된다.
일 실시형태에서, 제 1 콘택 패드 및 제 2 콘택 패드는 10 마이크론 내지 1000 마이크론의 범위 내의 간극에 의하여 이격된다.
일 실시형태에서, 제 1 복수 개의 콘택 패드 각각은 제 2 소자의 제 2 복수 개의 콘택 패드 각각에 개재된 접착제가 없이 직접 결합하도록 형성된다. 제 1 소자 상의 제 1 유전체 필드 구역은 제 2 소자의 제 2 유전체 필드 구역에 접착제가 없이 직접 결합하도록 형성된다.
일 실시형태에서, 제 1 소자는 도전성 라인을 따라서 제 1 콘택 패드 및 제 2 콘택 패드에 커플링된 회로부를 더 포함한다. 회로부는 제 1 콘택 패드를 제 2 콘택 패드에 단락시키는 것을 선택적으로 가능하게 하도록 구성될 수 있다. 회로부는 스위치 또는 전자식 퓨즈를 포함한다.
일 양태에서, 결합형 구조체가 개시된다. 결합형 구조체는 제 1 표면에 제 1 복수 개의 콘택 패드를 가지는 제 1 소자를 포함할 수 있다. 제 1 복수 개의 콘택 패드는 서로 이격된 제 1 콘택 패드 및 제 2 콘택 패드를 포함한다. 제 1 및 제 2 콘택 패드는 서로 전기적으로 연결된다. 결합형 구조체는 제 1 소자 상에 적층된 제 2 소자를 더 포함할 수 있다. 제 2 소자는 제 1 소자의 제 1 복수 개의 콘택 패드에 대응하는 제 2 복수 개의 콘택 패드를 제 2 표면에 가진다. 제 2 복수 개의 콘택 패드 중 적어도 하나는 제 1 복수 개의 콘택 패드 중 적어도 하나에 결합되고 전기적으로 연결된다.
일 실시형태에서, 제 1 콘택 패드 및 제 2 콘택 패드는 제 1 복수 개의 콘택 패드에 걸쳐서 제 1 피치에 따라 서로 이격된다.
일 실시형태에서, 제 1 콘택 패드 및 제 2 콘택 패드는 제 1 피치의 적어도 다섯 배만큼 서로 이격된다.
일 실시형태에서, 제 1 콘택 패드 및 제 2 콘택 패드는 제 1 피치의 적어도 다섯 배만큼 서로 이격된다.
일 실시형태에서, 제 1 콘택 패드 및 제 2 콘택 패드는 제 1 피치의 두 배 내지 1000 배의 범위 내의 간극에 의해서 서로 이격된다.
일 실시형태에서, 제 1 콘택 패드 및 제 2 콘택 패드는 피치의 두 배 내지 500 배의 범위 내의 간극에 의해서 서로 이격된다.
일 실시형태에서, 제 1 콘택 패드 및 제 2 콘택 패드 적어도 2 마이크론만큼 서로 이격된다.
일 실시형태에서, 제 1 콘택 패드 및 제 2 콘택 패드는 적어도 10 마이크론만큼 서로 이격된다.
제 1 콘택 패드 및 제 2 콘택 패드는 10 마이크론 내지 1000 마이크론의 범위 내의 간극에 의하여 이격될 수 있다.
일 실시형태에서, 제 1 복수 개의 콘택 패드 중 적어도 하나는 제 2 복수 개의 콘택 패드 중 적어도 하나에 개재된 접착제가 없이 직접 결합된다. 결합형 구조체는 제 1 소자 및 제 2 소자 상에 제 1 및 제 2 유전체 필드 구역을 더 포함할 수 있다. 제 1 및 제 2 유전체 필드 구역은 다른 접착제가 없이 서로 직접적으로 결합될 수 있다.
일 실시형태에서, 제 1 소자의 제 1 콘택 패드는 제 2 소자의 제 3 콘택 패드의 반대편에 배치된다. 제 1 소자의 제 2 콘택 패드는 제 2 소자의 제 4 콘택 패드의 반대편에 배치될 수 있다. 보이드가 제 1 및 제 3 콘택 패드의 적어도 일부 사이에 배치될 수 있다. 제 2 및 제 4 콘택 패드는 서로 물리적으로 그리고 전기적으로 접촉할 수 있다. 제 1 및 제 3 콘택 패드는 서로 직접 연결되지 않을 수도 있다.
일 실시형태에서, 제 1 소자의 제 1 콘택 패드는 제 2 소자의 제 3 콘택 패드의 반대편에 배치된다. 제 1 소자의 제 2 콘택 패드는 제 2 소자의 제 4 콘택 패드의 반대편에 배치될 수 있다. 제 1 및 제 3 콘택 패드의 적어도 일부는 제 1 소자 및 제 2 소자 사이의 결합 계면에 따라서 결합 불량에 위치될 수 있다. 제 2 및 제 4 콘택 패드는 서로 물리적으로 그리고 전기적으로 접촉한다.
일 실시형태에서, 상기 제 1 콘택 패드 및 제 2 콘택 패드는, 상기 제 1 콘택 패드를 제 2 콘택 패드에 선택적으로 단락시키도록 구성된 회로부를 이용하여 서로 전기적으로 연결된다.
이러한 실시형태들 모두가 본 발명의 범위에 속하는 것으로 의도된다. 이러한 실시형태들과 다른 실시형태는 첨부 도면을 참조하는 실시형태들의 후속하는 상세한 설명으로부터 당업자에게 명백해질 것이며, 청구항은 개시된 임의의 특정 실시형태(들)로 한정되지 않는다. 비록 이러한 특정 실시형태와 예들이 본 명세서에서 개시되었지만, 개시된 구현형태들이 특정하게 개시된 실시형태를 넘어 다른 대안적인 실시형태 및/또는 본 발명의 용도 및 명백한 수정예 및 균등물까지 확장된다는 점이 당업자들에게 이해될 것이다. 또한, 여러 가지 변형예가 상세히 도시 및 기술되었지만, 본 개시내용에 기초하여 그 외의 수정예가 당업자에게 자명해질 것이다. 또한, 실시형태의 특정한 특징부 및 양태의 다양한 조합 또는 부분 조합이 이루어질 수 있고, 이 또한 본 발명의 범위 내에 있다는 것이 고찰된다. 개시된 실시형태의 다양한 특징부 및 양태가 개시된 구현형태의 다양한 모드를 형성하기 위해 서로 조합되거나 대체될 수 있다는 것이 이해되어야 한다. 따라서, 본 명세서에서 개시된 청구 요지의 범위가 특정하게 개시된 전술된 실시형태에 의해서 한정되어서는 안 되고, 후속하는 청구항을 정독함으로써만 결정되어야 하는 것이 의도된다.

Claims (49)

  1. 제 2 소자에 개재된 접착제가 없이 직접 결합하도록 구성된 제 1 소자로서,
    상기 제 1 소자의 제 1 표면에 있는 제 1 복수 개의 콘택 패드 - 상기 제 1 복수 개의 콘택 패드는 적어도 10 마이크론만큼 서로 이격된 제 1 콘택 패드 및 제 2 콘택 패드를 포함하고, 상기 제 1 복수 개의 콘택 패드는 직접 결합을 위하여 준비됨 -;
    상기 제 1 콘택 패드 및 제 2 콘택 패드를 전기적으로 연결하는 도전성 라인 - 상기 제 1 콘택 패드 및 제 2 콘택 패드는 상기 도전성 라인을 통하여 서로 전기적으로 연결됨 -; 및
    상기 제 1 소자의 제 1 표면에 있는 제 1 유전체 필드 구역 - 상기 제 1 유전체 필드 구역은 적어도 부분적으로 상기 제 1 콘택 패드와 상기 제 2 콘택 패드 사이에 배치되고, 상기 제 1 유전체 필드 구역은 직접 결합을 위하여 형성됨 -을 포함하는, 제 1 소자.
  2. 제 1 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 상기 제 1 복수 개의 콘택 패드의 제 1 피치의 적어도 다섯 배만큼 서로 이격된, 제 1 소자.
  3. 제 1 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 상기 제 1 피치의 두 배 내지 1000 배의 범위 내의 간극만큼 서로 이격된, 제 1 소자.
  4. 제 1 항에 있어서,
    상기 도전성 라인은 신호 라인인, 제 1 소자.
  5. 제 1 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 2 마이크론 내지 1000 마이크론의 범위 내의 간극만큼 이격된, 제 1 소자.
  6. 제 1 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 10 마이크론 내지 1000 마이크론의 범위 내의 간극만큼 이격된, 제 1 소자.
  7. 제 1 항에 있어서,
    상기 제 1 복수 개의 콘택 패드 각각은 상기 제 2 소자의 제 2 복수 개의 콘택 패드 각각에 개재된 접착제가 없이 직접 결합하도록 형성된, 제 1 소자.
  8. 제 7 항에 있어서,
    상기 제 1 소자 상의 제 1 유전체 필드 구역은 상기 제 2 소자의 제 2 유전체 필드 구역에 접착제가 없이 직접 결합하도록 형성된, 제 1 소자.
  9. 제 1 항에 있어서,
    상기 제 1 소자는,
    도전성 라인을 따라서 상기 제 1 콘택 패드 및 제 2 콘택 패드에 커플링된 회로부를 더 포함하고,
    상기 회로부는 상기 제 1 콘택 패드를 상기 제 2 콘택 패드에 전기적 단락시키는 것을 선택적으로 가능하게 하도록 구성된, 제 1 소자.
  10. 제 9 항에 있어서,
    상기 회로부는 스위치 또는 전자식 퓨즈를 포함하는, 제 1 소자.
  11. 결합형 구조체로서,
    제 1 표면에 제 1 복수 개의 콘택 패드를 가지는 제 1 소자 - 상기 제 1 복수 개의 콘택 패드는 적어도 10 마이크론만큼 서로 이격된 제 1 콘택 패드 및 제 2 콘택 패드를 포함하고, 상기 제 1 콘택 패드 및 상기 제 2 콘택 패드는 서로 전기적으로 단락됨 -; 및
    상기 제 1 소자 상에 적층된 제 2 소자 - 상기 제 2 소자는 제 2 표면에 제 2 복수 개의 콘택 패드를 가지고, 상기 제 2 복수 개의 콘택 패드 중 적어도 하나는 상기 제 1 복수 개의 콘택 패드 중 적어도 하나에 결합되고 전기적으로 연결됨 -을 포함하는, 결합형 구조체.
  12. 제 11 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 상기 제 1 복수 개의 콘택 패드의 제 1 피치의 적어도 다섯 배만큼 서로 이격된, 결합형 구조체.
  13. 제 11 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 상기 제 1 피치의 두 배 내지 1000 배의 범위 내의 간극만큼 서로 이격된, 결합형 구조체.
  14. 제 11 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 적어도 50 마이크론만큼 이격된, 결합형 구조체.
  15. 제 11 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 10 마이크론 내지 1000 마이크론의 범위 내의 간극만큼 이격된, 결합형 구조체.
  16. 제 11 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 50 마이크론 내지 1500 마이크론의 범위 내의 간극만큼 이격된, 결합형 구조체.
  17. 제 11 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 100 마이크론 내지 1000 마이크론의 범위 내의 간극만큼 이격된, 결합형 구조체.
  18. 제 11 항에 있어서,
    상기 제 1 복수 개의 콘택 패드 중 적어도 하나는 상기 제 2 복수 개의 콘택 패드 중 적어도 하나에 개재된 접착제가 없이 직접 결합된, 결합형 구조체.
  19. 제 18 항에 있어서,
    상기 결합형 구조체는,
    상기 제 1 소자 및 제 2 소자 상의 제 1 및 제 2 유전체 필드 구역을 더 포함하고,
    상기 제 1 및 제 2 유전체 필드 구역은 서로 다른 접착제가 없이 직접 결합된, 결합형 구조체.
  20. 제 11 항에 있어서,
    상기 제 1 소자의 제 1 콘택 패드는 상기 제 2 소자의 제 3 콘택 패드의 반대편에 배치되고,
    상기 제 1 소자의 제 2 콘택 패드는 상기 제 2 소자의 제 4 콘택 패드의 반대편에 배치되며,
    보이드가 상기 제 1 및 제 3 콘택 패드의 적어도 일부 사이에 배치되고,
    상기 제 2 및 제 4 콘택 패드는 서로 물리적으로 그리고 전기적으로 접촉하는, 결합형 구조체.
  21. 제 20 항에 있어서,
    상기 제 1 및 제 3 콘택 패드는 서로 직접적으로 연결되지 않는, 결합형 구조체.
  22. 제 11 항에 있어서,
    상기 제 1 소자의 제 1 콘택 패드는 상기 제 2 소자의 제 3 콘택 패드의 반대편에 배치되고,
    상기 제 1 소자의 제 2 콘택 패드는 상기 제 2 소자의 제 4 콘택 패드의 반대편에 배치되며,
    상기 제 1 및 제 3 콘택 패드의 적어도 일부는 상기 제 1 소자와 제 2 소자 사이의 결합 계면과 나란한 결합 불량에 위치되고,
    상기 제 2 및 제 4 콘택 패드는 서로 물리적으로 그리고 전기적으로 접촉하는, 결합형 구조체.
  23. 결합형 구조체로서,
    제 1 표면에서 제 1 피치를 가지고 이격된 제 1 복수 개의 콘택 패드를 가지는 제 1 소자 - 상기 제 1 복수 개의 콘택 패드는 서로 이격된 제 1 콘택 패드 및 제 2 콘택 패드를 포함하고, 상기 제 1 콘택 패드 및 제 2 콘택 패드는 서로 전기적으로 연결됨 -; 및
    상기 제 1 소자 상에 적층된 제 2 소자 - 상기 제 2 소자는 제 2 표면 상에 제 2 복수 개의 콘택 패드를 가지고, 상기 제 2 복수 개의 콘택 패드 중 적어도 하나는 상기 제 1 복수 개의 콘택 패드 중 적어도 하나에 결합되고 전기적으로 연결됨 -을 포함하는, 결합형 구조체.
  24. 제 23 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 제 1 피치의 적어도 다섯 배만큼 서로 이격된, 결합형 구조체.
  25. 제 23 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 상기 제 1 피치의 두 배 내지 1000 배의 범위 내의 간극만큼 서로 이격된, 결합형 구조체.
  26. 제 23 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 상기 제 1 피치의 두 배 내지 500 배의 범위 내의 간극만큼 서로 이격된, 결합형 구조체.
  27. 제 23 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 적어도 10 마이크론만큼 서로 이격된, 결합형 구조체.
  28. 제 27 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 10 마이크론 내지 1000 마이크론의 범위 내의 간극만큼 이격된, 결합형 구조체.
  29. 제 23 항에 있어서,
    상기 제 1 복수 개의 콘택 패드 중 적어도 하나는 상기 제 2 복수 개의 콘택 패드 중 적어도 하나에 개재된 접착제가 없이 직접 결합된, 결합형 구조체.
  30. 제 29 항에 있어서,
    상기 결합형 구조체는,
    상기 제 1 소자 및 제 2 소자 상의 제 1 및 제 2 유전체 필드 구역을 더 포함하고,
    상기 제 1 및 제 2 유전체 필드 구역은 서로 다른 접착제가 없이 직접 결합된, 결합형 구조체.
  31. 제 23 항에 있어서,
    상기 제 1 소자의 제 1 콘택 패드는 상기 제 2 소자의 제 3 콘택 패드의 반대편에 배치되고,
    상기 제 1 소자의 제 2 콘택 패드는 상기 제 2 소자의 제 4 콘택 패드의 반대편에 배치되며,
    보이드가 상기 제 1 및 제 3 콘택 패드의 적어도 일부 사이에 배치되고,
    상기 제 2 및 제 4 콘택 패드는 서로 물리적으로 그리고 전기적으로 접촉하는, 결합형 구조체.
  32. 제 31 항에 있어서,
    상기 제 1 및 제 3 콘택 패드는 서로 직접적으로 연결되지 않는, 결합형 구조체.
  33. 제 23 항에 있어서,
    상기 제 1 소자의 제 1 콘택 패드는 상기 제 2 소자의 제 3 콘택 패드의 반대편에 배치되고,
    상기 제 1 소자의 제 2 콘택 패드는 상기 제 2 소자의 제 4 콘택 패드의 반대편에 배치되며,
    상기 제 1 및 제 3 콘택 패드의 적어도 일부는 상기 제 1 소자와 제 2 소자 사이의 결합 계면과 나란한 결합 불량에 위치되고,
    상기 제 2 및 제 4 콘택 패드는 서로 물리적으로 그리고 전기적으로 접촉하는, 결합형 구조체.
  34. 제 23 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 제 1 피치의 적어도 두 배만큼 서로 이격된, 결합형 구조체.
  35. 결합형 구조체로서,
    제 1 표면에서 이격된 제 1 복수 개의 콘택 패드를 가지는 제 1 소자 - 상기 제 1 복수 개의 콘택 패드는 서로 이격된 제 1 콘택 패드 및 제 2 콘택 패드를 포함하고, 상기 제 1 콘택 패드 및 제 2 콘택 패드는 서로 전기적으로 연결됨 -; 및
    상기 제 1 소자 상에 적층된 제 2 소자 - 상기 제 2 소자는 제 2 표면에 상기 제 1 소자의 상기 제 1 복수 개의 콘택 패드에 대응하는 제 2 복수 개의 콘택 패드를 가지고, 상기 제 2 복수 개의 콘택 패드 중 적어도 하나는 상기 제 1 복수 개의 콘택 패드 중 적어도 하나에 결합되고 전기적으로 연결됨 -을 포함하는, 결합형 구조체.
  36. 제 35 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 상기 제 1 복수 개의 콘택 패드에 걸쳐서 제 1 피치에 따라 서로 이격된, 결합형 구조체.
  37. 제 36 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 제 1 피치의 적어도 두 배만큼 서로 이격된, 결합형 구조체.
  38. 제 36 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 제 1 피치의 적어도 다섯 배만큼 서로 이격된, 결합형 구조체.
  39. 제 36 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 상기 제 1 피치의 두 배 내지 1000 배의 범위 내의 간극만큼 서로 이격된, 결합형 구조체.
  40. 제 36 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 상기 피치의 두 배 내지 500 배의 범위 내의 간극만큼 서로 이격된, 결합형 구조체.
  41. 제 35 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 적어도 2 마이크론만큼 서로 이격된, 결합형 구조체.
  42. 제 41 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 적어도 10 마이크론만큼 서로 이격된, 결합형 구조체.
  43. 제 41 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는 10 마이크론 내지 1000 마이크론의 범위 내의 간극만큼 이격된, 결합형 구조체.
  44. 제 35 항에 있어서,
    상기 제 1 복수 개의 콘택 패드 중 적어도 하나는 상기 제 2 복수 개의 콘택 패드 중 적어도 하나에 개재된 접착제가 없이 직접 결합된, 결합형 구조체.
  45. 제 44 항에 있어서,
    상기 결합형 구조체는,
    상기 제 1 소자 및 제 2 소자 상의 제 1 및 제 2 유전체 필드 구역을 더 포함하고,
    상기 제 1 및 제 2 유전체 필드 구역은 서로 다른 접착제가 없이 직접 결합된, 결합형 구조체.
  46. 제 35 항에 있어서,
    상기 제 1 소자의 제 1 콘택 패드는 상기 제 2 소자의 제 3 콘택 패드의 반대편에 배치되고,
    상기 제 1 소자의 제 2 콘택 패드는 상기 제 2 소자의 제 4 콘택 패드의 반대편에 배치되며,
    보이드가 상기 제 1 및 제 3 콘택 패드의 적어도 일부 사이에 배치되고,
    상기 제 2 및 제 4 콘택 패드는 서로 물리적으로 그리고 전기적으로 접촉하는, 결합형 구조체.
  47. 제 46 항에 있어서,
    상기 제 1 및 제 3 콘택 패드는 서로 직접적으로 연결되지 않는, 결합형 구조체.
  48. 제 35 항에 있어서,
    상기 제 1 소자의 제 1 콘택 패드는 상기 제 2 소자의 제 3 콘택 패드의 반대편에 배치되고,
    상기 제 1 소자의 제 2 콘택 패드는 상기 제 2 소자의 제 4 콘택 패드의 반대편에 배치되며,
    상기 제 1 및 제 3 콘택 패드의 적어도 일부는 상기 제 1 소자와 제 2 소자 사이의 결합 계면과 나란한 결합 불량에 위치되고,
    상기 제 2 및 제 4 콘택 패드는 서로 물리적으로 그리고 전기적으로 접촉하는, 결합형 구조체.
  49. 제 35 항에 있어서,
    상기 제 1 콘택 패드 및 제 2 콘택 패드는, 상기 제 1 콘택 패드를 제 2 콘택 패드에 선택적으로 단락시키도록 구성된 회로부를 이용하여 서로 전기적으로 연결된, 결합형 구조체.
KR1020227025451A 2019-12-23 2020-12-21 결합형 구조체를 위한 전기적 리던던시 KR20220120631A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962953046P 2019-12-23 2019-12-23
US62/953,046 2019-12-23
PCT/US2020/066467 WO2021133741A1 (en) 2019-12-23 2020-12-21 Electrical redundancy for bonded structures

Publications (1)

Publication Number Publication Date
KR20220120631A true KR20220120631A (ko) 2022-08-30

Family

ID=76438361

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227025451A KR20220120631A (ko) 2019-12-23 2020-12-21 결합형 구조체를 위한 전기적 리던던시

Country Status (4)

Country Link
US (3) US11842894B2 (ko)
KR (1) KR20220120631A (ko)
CN (1) CN115088068A (ko)
WO (1) WO2021133741A1 (ko)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US11176450B2 (en) 2017-08-03 2021-11-16 Xcelsis Corporation Three dimensional circuit implementing machine trained network
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
KR20190092584A (ko) 2016-12-29 2019-08-07 인벤사스 본딩 테크놀로지스 인코포레이티드 집적된 수동 컴포넌트를 구비한 접합된 구조체
WO2018169968A1 (en) 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11195748B2 (en) 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
EP3807927A4 (en) 2018-06-13 2022-02-23 Invensas Bonding Technologies, Inc. TSV AS A HIDEPAD
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11296044B2 (en) 2018-08-29 2022-04-05 Invensas Bonding Technologies, Inc. Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
CN113330557A (zh) 2019-01-14 2021-08-31 伊文萨思粘合技术公司 键合结构
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11610846B2 (en) 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
KR20220120631A (ko) * 2019-12-23 2022-08-30 인벤사스 본딩 테크놀로지스 인코포레이티드 결합형 구조체를 위한 전기적 리던던시
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
KR20230003471A (ko) 2020-03-19 2023-01-06 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 결합된 구조체들을 위한 치수 보상 제어
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
US11817420B2 (en) * 2021-07-19 2023-11-14 Micron Technology, Inc. Systems and methods for direct bonding in semiconductor die manufacturing

Family Cites Families (219)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193294A (ja) 1993-11-01 1995-07-28 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
KR960009074A (ko) 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
US6097096A (en) 1997-07-11 2000-08-01 Advanced Micro Devices Metal attachment method and structure for attaching substrates at low temperatures
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
US6255899B1 (en) 1999-09-01 2001-07-03 International Business Machines Corporation Method and apparatus for increasing interchip communications rates
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6423640B1 (en) 2000-08-09 2002-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Headless CMP process for oxide planarization
US6887769B2 (en) 2002-02-06 2005-05-03 Intel Corporation Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US7105980B2 (en) 2002-07-03 2006-09-12 Sawtek, Inc. Saw filter device and method employing normal temperature bonding for producing desirable filter production and performance characteristics
JP4083502B2 (ja) 2002-08-19 2008-04-30 株式会社フジミインコーポレーテッド 研磨方法及びそれに用いられる研磨用組成物
US7023093B2 (en) 2002-10-24 2006-04-04 International Business Machines Corporation Very low effective dielectric constant interconnect Structures and methods for fabricating the same
US6962835B2 (en) 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US6908027B2 (en) 2003-03-31 2005-06-21 Intel Corporation Complete device layer transfer without edge exclusion via direct wafer bonding and constrained bond-strengthening process
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US6867073B1 (en) 2003-10-21 2005-03-15 Ziptronix, Inc. Single mask via method and device
US7173340B2 (en) 2004-02-25 2007-02-06 Texas Instruments Incorporated Daisy chaining of serial I/O interface on stacking devices
US20060057945A1 (en) 2004-09-16 2006-03-16 Chia-Lin Hsu Chemical mechanical polishing process
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US7193423B1 (en) 2005-12-12 2007-03-20 International Business Machines Corporation Wafer-to-wafer alignments
US7385283B2 (en) 2006-06-27 2008-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit and method of making the same
US7750488B2 (en) 2006-07-10 2010-07-06 Tezzaron Semiconductor, Inc. Method for bonding wafers to produce stacked integrated circuits
US7803693B2 (en) 2007-02-15 2010-09-28 John Trezza Bowed wafer hybridization compensation
US8134235B2 (en) 2007-04-23 2012-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional semiconductor device
US8349635B1 (en) 2008-05-20 2013-01-08 Silicon Laboratories Inc. Encapsulated MEMS device and method to form the same
US9893004B2 (en) 2011-07-27 2018-02-13 Broadpak Corporation Semiconductor interposer integration
US8259461B2 (en) 2008-11-25 2012-09-04 Micron Technology, Inc. Apparatus for bypassing faulty connections
US8476165B2 (en) 2009-04-01 2013-07-02 Tokyo Electron Limited Method for thinning a bonding wafer
US8482132B2 (en) 2009-10-08 2013-07-09 International Business Machines Corporation Pad bonding employing a self-aligned plated liner for adhesion enhancement
KR101751045B1 (ko) 2010-05-25 2017-06-27 삼성전자 주식회사 3ｄ 반도체 장치
US8648615B2 (en) 2010-06-28 2014-02-11 Xilinx, Inc. Testing die-to-die bonding and rework
JP5517800B2 (ja) 2010-07-09 2014-06-11 キヤノン株式会社 固体撮像装置用の部材および固体撮像装置の製造方法
FR2966283B1 (fr) 2010-10-14 2012-11-30 Soi Tec Silicon On Insulator Tech Sa Procede pour realiser une structure de collage
US8377798B2 (en) 2010-11-10 2013-02-19 Taiwan Semiconductor Manufacturing Co., Ltd Method and structure for wafer to wafer bonding in semiconductor packaging
US8620164B2 (en) 2011-01-20 2013-12-31 Intel Corporation Hybrid III-V silicon laser formed by direct bonding
US8716105B2 (en) 2011-03-31 2014-05-06 Soitec Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures and intermediate structures formed using such methods
US8501537B2 (en) 2011-03-31 2013-08-06 Soitec Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures formed using such methods
KR102378636B1 (ko) 2011-05-24 2022-03-25 소니그룹주식회사 반도체 장치
JP5982748B2 (ja) 2011-08-01 2016-08-31 ソニー株式会社 半導体装置、半導体装置の製造方法、および電子機器
US8697493B2 (en) 2011-07-18 2014-04-15 Soitec Bonding surfaces for direct bonding of semiconductor structures
KR20130016682A (ko) 2011-08-08 2013-02-18 에스케이하이닉스 주식회사 듀얼 레이어 구조의 반도체칩과 듀얼 레이어 구조의 반도체칩을 갖는 패키지들 및 그 제조방법
US8441131B2 (en) 2011-09-12 2013-05-14 Globalfoundries Inc. Strain-compensating fill patterns for controlling semiconductor chip package interactions
CN103377911B (zh) 2012-04-16 2016-09-21 中国科学院微电子研究所 提高化学机械平坦化工艺均匀性的方法
US8809123B2 (en) 2012-06-05 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit structures and hybrid bonding methods for semiconductor wafers
US9142517B2 (en) 2012-06-05 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding mechanisms for semiconductor wafers
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US20140175655A1 (en) 2012-12-22 2014-06-26 Industrial Technology Research Institute Chip bonding structure and manufacturing method thereof
US8946784B2 (en) 2013-02-18 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US8802538B1 (en) 2013-03-15 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for hybrid wafer bonding
US9443796B2 (en) 2013-03-15 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Air trench in packages incorporating hybrid bonding
US9201117B2 (en) * 2013-05-06 2015-12-01 International Business Machines Corporation Managing redundancy repair using boundary scans
US9064937B2 (en) 2013-05-30 2015-06-23 International Business Machines Corporation Substrate bonding with diffusion barrier structures
US9929050B2 (en) 2013-07-16 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming three-dimensional integrated circuit (3DIC) stacking structure
JP6330151B2 (ja) * 2013-09-17 2018-05-30 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
GB2518476B (en) 2013-09-20 2015-11-04 Silicon Lab Inc Multi-chip modules having stacked television demodulators
US9723716B2 (en) 2013-09-27 2017-08-01 Infineon Technologies Ag Contact pad structure, an electronic component, and a method for manufacturing a contact pad structure
US9257399B2 (en) 2013-10-17 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3D integrated circuit and methods of forming the same
JP2015115446A (ja) 2013-12-11 2015-06-22 株式会社東芝 半導体装置の製造方法
US9437572B2 (en) 2013-12-18 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pad structure for hybrid bonding and methods of forming same
US9245825B2 (en) 2014-01-23 2016-01-26 Sandisk Technologies Inc. I/O pin capacitance reduction using TSVS
US9425155B2 (en) 2014-02-25 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer bonding process and structure
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9299736B2 (en) 2014-03-28 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding with uniform pattern density
US9230941B2 (en) 2014-03-28 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structure for stacked semiconductor devices
US9472458B2 (en) 2014-06-04 2016-10-18 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
KR102275705B1 (ko) 2014-07-11 2021-07-09 삼성전자주식회사 웨이퍼 대 웨이퍼 접합 구조
US9536848B2 (en) 2014-10-16 2017-01-03 Globalfoundries Inc. Bond pad structure for low temperature flip chip bonding
US9394161B2 (en) 2014-11-14 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS and CMOS integration with low-temperature bonding
US9899442B2 (en) 2014-12-11 2018-02-20 Invensas Corporation Image sensor device
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US9656852B2 (en) 2015-07-06 2017-05-23 Taiwan Semiconductor Manufacturing Company Ltd. CMOS-MEMS device structure, bonding mesa structure and associated method
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10075657B2 (en) 2015-07-21 2018-09-11 Fermi Research Alliance, Llc Edgeless large area camera system
US9728521B2 (en) 2015-07-23 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond using a copper alloy for yield improvement
US9559081B1 (en) 2015-08-21 2017-01-31 Apple Inc. Independent 3D stacking
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US10224310B2 (en) 2015-10-29 2019-03-05 Qualcomm Incorporated Hybrid three-dimensional integrated circuit reconfigurable thermal aware and dynamic power gating interconnect architecture
US9496239B1 (en) 2015-12-11 2016-11-15 International Business Machines Corporation Nitride-enriched oxide-to-oxide 3D wafer bonding
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US9923011B2 (en) 2016-01-12 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with stacked semiconductor dies
US10446532B2 (en) 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
US10050018B2 (en) 2016-02-26 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC structure and methods of forming
US10026716B2 (en) 2016-04-15 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC formation with dies bonded to formed RDLs
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
KR102505856B1 (ko) 2016-06-09 2023-03-03 삼성전자 주식회사 웨이퍼 대 웨이퍼 접합 구조체
US9941241B2 (en) 2016-06-30 2018-04-10 International Business Machines Corporation Method for wafer-wafer bonding
US9892961B1 (en) 2016-08-09 2018-02-13 International Business Machines Corporation Air gap spacer formation for nano-scale semiconductor devices
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10672663B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D chip sharing power circuit
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US11176450B2 (en) 2017-08-03 2021-11-16 Xcelsis Corporation Three dimensional circuit implementing machine trained network
JP2018073851A (ja) 2016-10-24 2018-05-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置、製造方法、及び、固体撮像装置
US10163750B2 (en) 2016-12-05 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure for heat dissipation
US10453832B2 (en) 2016-12-15 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structures and methods of forming same
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
WO2018125673A2 (en) 2016-12-28 2018-07-05 Invensas Bonding Technologies, Inc Processing stacked substrates
KR20190092584A (ko) 2016-12-29 2019-08-07 인벤사스 본딩 테크놀로지스 인코포레이티드 집적된 수동 컴포넌트를 구비한 접합된 구조체
US20180190583A1 (en) 2016-12-29 2018-07-05 Invensas Bonding Technologies, Inc. Bonded structures with integrated passive component
US10276909B2 (en) 2016-12-30 2019-04-30 Invensas Bonding Technologies, Inc. Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein
US10431614B2 (en) 2017-02-01 2019-10-01 Semiconductor Components Industries, Llc Edge seals for semiconductor packages
JP7030825B2 (ja) 2017-02-09 2022-03-07 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 接合構造物
US10263762B2 (en) * 2017-02-21 2019-04-16 M31 Technology Corporation Physical layer circuitry for multi-wire interface
WO2018169968A1 (en) 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
JP6640780B2 (ja) 2017-03-22 2020-02-05 キオクシア株式会社 半導体装置の製造方法および半導体装置
US10784191B2 (en) 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10580823B2 (en) 2017-05-03 2020-03-03 United Microelectronics Corp. Wafer level packaging method
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11195748B2 (en) 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US11251157B2 (en) 2017-11-01 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Die stack structure with hybrid bonding structure and method of fabricating the same and package
US11011503B2 (en) 2017-12-15 2021-05-18 Invensas Bonding Technologies, Inc. Direct-bonded optoelectronic interconnect for high-density integrated photonics
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US11127738B2 (en) 2018-02-09 2021-09-21 Xcelsis Corporation Back biasing of FD-SOI circuit blocks
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11256004B2 (en) 2018-03-20 2022-02-22 Invensas Bonding Technologies, Inc. Direct-bonded lamination for improved image clarity in optical devices
US10991804B2 (en) 2018-03-29 2021-04-27 Xcelsis Corporation Transistor level interconnection methodologies utilizing 3D interconnects
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11398258B2 (en) 2018-04-30 2022-07-26 Invensas Llc Multi-die module with low power operation
US10403577B1 (en) 2018-05-03 2019-09-03 Invensas Corporation Dielets on flexible and stretchable packaging for microelectronics
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US10923413B2 (en) 2018-05-30 2021-02-16 Xcelsis Corporation Hard IP blocks with physically bidirectional passageways
CN112514059B (zh) 2018-06-12 2024-05-24 隔热半导体粘合技术公司 堆叠微电子部件的层间连接
EP3807927A4 (en) * 2018-06-13 2022-02-23 Invensas Bonding Technologies, Inc. TSV AS A HIDEPAD
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US20200035641A1 (en) 2018-07-26 2020-01-30 Invensas Bonding Technologies, Inc. Post cmp processing for hybrid bonding
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11296044B2 (en) 2018-08-29 2022-04-05 Invensas Bonding Technologies, Inc. Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
CN113330557A (zh) 2019-01-14 2021-08-31 伊文萨思粘合技术公司 键合结构
US11398451B2 (en) 2019-03-01 2022-07-26 Sandisk Technologies Llc Methods for reusing substrates during manufacture of a bonded assembly including a logic die and a memory die
US11387202B2 (en) 2019-03-01 2022-07-12 Invensas Llc Nanowire bonding interconnect for fine-pitch microelectronics
US11069703B2 (en) 2019-03-04 2021-07-20 Sandisk Technologies Llc Three-dimensional device with bonded structures including a support die and methods of making the same
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11610846B2 (en) 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US10804255B1 (en) * 2019-05-10 2020-10-13 Xilinx, Inc. Circuit for and method of transmitting a signal in an integrated circuit device
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US20200395321A1 (en) 2019-06-12 2020-12-17 Invensas Bonding Technologies, Inc. Sealed bonded structures and methods for forming the same
KR20200145387A (ko) 2019-06-21 2020-12-30 에스케이하이닉스 주식회사 인터포저를 포함하는 적층 반도체 패키지
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11239225B2 (en) 2019-07-17 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit structures and methods of manufacturing the same
US20210098412A1 (en) 2019-09-26 2021-04-01 Invensas Bonding Technologies, Inc. Direct gang bonding methods and structures
US20210118864A1 (en) 2019-10-21 2021-04-22 Invensas Corporation Non-Volatile Dynamic Random Access Memory
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11329734B2 (en) 2019-11-07 2022-05-10 Shenzhen Chipuller Chip Technology Co., Ltd Method and apparatus to use active semiconductor interposers for RF signal chain in modular stacked integrated circuits
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
KR20220120631A (ko) * 2019-12-23 2022-08-30 인벤사스 본딩 테크놀로지스 인코포레이티드 결합형 구조체를 위한 전기적 리던던시
US20210242152A1 (en) * 2020-02-05 2021-08-05 Invensas Bonding Technologies, Inc. Selective alteration of interconnect pads for direct bonding
KR20230003471A (ko) 2020-03-19 2023-01-06 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 결합된 구조체들을 위한 치수 보상 제어
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
WO2022094579A1 (en) 2020-10-29 2022-05-05 Invensas Bonding Technologies, Inc. Direct bonding methods and structures
KR20230097121A (ko) 2020-10-29 2023-06-30 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 접합 방법 및 구조체
JP2024501016A (ja) 2020-12-28 2024-01-10 アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド 基板貫通ビアを有する構造体及びそれを形成する方法
WO2022147430A1 (en) 2020-12-28 2022-07-07 Invensas Bonding Technologies, Inc. Structures with through-substrate vias and methods for forming the same
US20220208723A1 (en) 2020-12-30 2022-06-30 Invensas Bonding Technologies, Inc. Directly bonded structures
KR20230126736A (ko) 2020-12-30 2023-08-30 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 전도성 특징부를 갖는 구조 및 그 형성방법
US20220285303A1 (en) 2021-03-03 2022-09-08 Invensas Bonding Technologies, Inc. Contact structures for direct bonding
JP2024515032A (ja) 2021-03-31 2024-04-04 アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド 担体の直接接合及び剥離
EP4315411A1 (en) 2021-03-31 2024-02-07 Adeia Semiconductor Bonding Technologies Inc. Direct bonding methods and structures
JP2024515033A (ja) 2021-03-31 2024-04-04 アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド 担体の直接ボンディング及び剥離
KR20240028356A (ko) 2021-06-30 2024-03-05 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 결합층에서 라우팅 구조체를 갖는 소자
US20230019869A1 (en) 2021-07-16 2023-01-19 Invensas Bonding Technologies, Inc. Optically occlusive protective element for bonded structures
WO2023014616A1 (en) 2021-08-02 2023-02-09 Invensas Bonding Technologies, Inc. Protective semiconductor elements for bonded structures
WO2023034738A1 (en) 2021-09-01 2023-03-09 Adeia Semiconductor Technologies Llc Stacked structure with interposer
US20230067677A1 (en) 2021-09-01 2023-03-02 Invensas Bonding Technologies, Inc. Sequences and equipment for direct bonding
WO2023044308A1 (en) 2021-09-14 2023-03-23 Adeia Semiconductor Bonding Technologies Inc. Method of bonding thin substrates
WO2023049812A1 (en) 2021-09-24 2023-03-30 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with active interposer
US20230122531A1 (en) 2021-10-18 2023-04-20 Invensas Llc Reduced parasitic capacitance in bonded structures
US20230123423A1 (en) 2021-10-19 2023-04-20 Adeia Semiconductor Bonding Technologies Inc Stacked inductors in multi-die stacking
WO2023070033A1 (en) 2021-10-22 2023-04-27 Adeia Semiconductor Technologies Llc Radio frequency device packages
WO2023076842A1 (en) 2021-10-25 2023-05-04 Adeia Semiconductor Bonding Technologies Inc. Power distribution for stacked electronic devices
US20230125395A1 (en) 2021-10-27 2023-04-27 Adeia Semiconductor Bonding Technologies Inc. Stacked structures with capacitive coupling connections
KR20240091148A (ko) 2021-10-28 2024-06-21 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 확산 베리어 및 그 형성 방법
US20230140107A1 (en) 2021-10-28 2023-05-04 Adeia Semiconductor Bonding Technologies Inc. Direct bonding methods and structures
US20230142680A1 (en) 2021-10-28 2023-05-11 Adeia Semiconductor Bonding Technologies Inc. Stacked electronic devices
KR20240094026A (ko) 2021-11-05 2024-06-24 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 멀티-채널 디바이스 스태킹
WO2023091430A1 (en) 2021-11-17 2023-05-25 Adeia Semiconductor Bonding Technologies Inc. Thermal bypass for stacked dies
WO2023091485A1 (en) 2021-11-18 2023-05-25 Adeia Semiconductor Bonding Technologies Inc. Fluid cooling for die stacks
US20230187264A1 (en) 2021-12-13 2023-06-15 Adeia Semiconductor Technologies Llc Methods for bonding semiconductor elements
US20230187317A1 (en) 2021-12-13 2023-06-15 Adeia Semiconductor Bonding Technologies Inc. Interconnect structures
US20230197453A1 (en) 2021-12-17 2023-06-22 Adeia Semiconductor Bonding Technologies Inc. Structure with conductive feature for direct bonding and method of forming same
WO2023122509A1 (en) 2021-12-20 2023-06-29 Adeia Semiconductor Bonding Technologies Inc. Thermoelectric cooling for die packages
WO2023122513A1 (en) 2021-12-20 2023-06-29 Adeia Semiconductor Bonding Technologies Inc. Direct bonding and debonding of elements
WO2023122510A1 (en) 2021-12-20 2023-06-29 Adeia Semiconductor Bonding Technologies Inc. Thermoelectric cooling in microelectronics
WO2023122559A1 (en) 2021-12-22 2023-06-29 Adeia Semiconductor Bonding Technologies Inc. Low stress direct hybrid bonding
WO2023122771A1 (en) 2021-12-23 2023-06-29 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with interconnect assemblies
WO2023122687A1 (en) 2021-12-23 2023-06-29 Adeia Semiconductor Bonding Technologies Inc. Apparatuses and methods for die bond control
WO2023122732A1 (en) 2021-12-23 2023-06-29 Adeia Semiconductor Bonding Technologies Inc. Direct bonding on package substrates
WO2023129901A1 (en) 2021-12-27 2023-07-06 Adeia Semiconductor Bonding Technologies Inc. Directly bonded frame wafers
WO2023147502A1 (en) 2022-01-31 2023-08-03 Adeia Semiconductor Bonding Technologies Inc. Heat dissipating system for electronic devices

Also Published As

Publication number Publication date
CN115088068A (zh) 2022-09-20
WO2021133741A9 (en) 2021-08-05
US20210193625A1 (en) 2021-06-24
US20240136333A1 (en) 2024-04-25
WO2021133741A1 (en) 2021-07-01
US11842894B2 (en) 2023-12-12
US20230420419A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
KR20220120631A (ko) 결합형 구조체를 위한 전기적 리던던시
US11721653B2 (en) Circuitry for electrical redundancy in bonded structures
TWI416693B (zh) 半導體裝置及其製造方法
KR101458958B1 (ko) 반도체 칩, 반도체 패키지 및 반도체 칩의 제조 방법
KR101850121B1 (ko) 용장성 실리콘 관통 비아를 구비한 반도체 칩 및 그 제조방법
TW201743430A (zh) 三維積體電路結構及其形成方法
TW201017847A (en) Integrated circuit structure
US11670562B2 (en) Heat dissipation structures
KR20100045857A (ko) 반도체 칩, 스택 모듈, 메모리 카드 및 반도체 칩의 제조 방법
JP2010045370A (ja) 集積回路構造、そのスタック構造及びこれらの製造方法
KR100271746B1 (ko) 반도체 장치 및 그 제조 방법
CN101740484A (zh) 形成穿透硅通孔的方法
JP2010045371A (ja) 導電性保護膜を有する貫通電極構造体及びその形成方法
KR20210041363A (ko) 다이 대 웨이퍼 접합 구조 및 이를 이용한 반도체 패키지
JP5780165B2 (ja) 半導体装置およびその製造方法
KR20120090417A (ko) 반도체 장치 및 이의 제조 방법
US20130009305A1 (en) Semiconductor device and method of manufacturing the same
TW201241987A (en) Semiconductor device and manufacturing method thereof
US7101804B2 (en) Method for forming fuse integrated with dual damascene process
US20110101531A1 (en) Thermo-mechanical stress in semiconductor wafers
US9059067B2 (en) Semiconductor device with interposer and method manufacturing same
JP3485110B2 (ja) 半導体装置
CN112563241A (zh) 半导体装置
JP2020129680A (ja) インターポーザ及びインターポーザの製造方法
TWI832249B (zh) 電容結構、半導體結構及其製造方法

Legal Events

Date Code Title Description
A201 Request for examination