CN115088068A - 用于接合结构的电冗余 - Google Patents

用于接合结构的电冗余 Download PDF

Info

Publication number
CN115088068A
CN115088068A CN202080096515.XA CN202080096515A CN115088068A CN 115088068 A CN115088068 A CN 115088068A CN 202080096515 A CN202080096515 A CN 202080096515A CN 115088068 A CN115088068 A CN 115088068A
Authority
CN
China
Prior art keywords
contact pad
contact
pads
pitch
spaced apart
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080096515.XA
Other languages
English (en)
Inventor
R·卡特卡尔
B·哈巴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Evanss Adhesive Technologies
Original Assignee
Evanss Adhesive Technologies
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Evanss Adhesive Technologies filed Critical Evanss Adhesive Technologies
Publication of CN115088068A publication Critical patent/CN115088068A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/0807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8036—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/80379—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/38—Effects and problems related to the device integration
    • H01L2924/381—Pitch distance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了一种被配置成接合到另一个元件的元件。第一元件可以包括在第一表面上的第一多个接触焊盘。第一多个接触焊盘包括彼此间隔开的第一接触焊盘和第二接触焊盘。第一接触焊盘和第二接触焊盘彼此电连接以用于冗余。第一元件可以被制备成用于直接接合。第一元件可以接合到第二元件以形成接合结构。第二元件具有在第二表面上的第二多个接触焊盘。第二多个接触焊盘中的至少一个接触焊盘接合并且电连接到第一多个接触焊盘中的至少一个接触焊盘。

Description

用于接合结构的电冗余
相关申请的交叉引用
本申请要求2019年12月23日提交的美国临时专利申请号62/953,046的优先权，其全部内容在此出于所有目的、通过引用整体并入本文。
技术领域
本领域涉及用于接合结构的电冗余，并且具体地，用于不使用介入粘合剂而直接接合的结构。
背景技术
在各种应用(诸如高带宽存储器(HBM)器件或利用垂直集成的其他器件)中，多个半导体元件(诸如集成器件裸片)可以堆叠在另一个半导体元件的顶部。堆叠元件可以通过接触焊盘的阵列彼此电通信。确保两个堆叠元件上的接触焊盘之间的电连接可靠是很重要的。
附图说明
现在将参考以下附图来描述具体实施方式，这些附图以示例的方式，而不是限制的方式被提供。
图1A是接合结构的示意性侧截面图，该接合结构包括第一元件，并且包括堆叠在该第一元件上并且沿接合界面接合到该第一元件的第二元件。
图1B是根据一个实施例的接合结构的示意性侧截面图，该接合结构包括第一元件，并且包括堆叠在该第一元件上并且沿接合界面接合到该第一元件的第二元件。
图1C是根据另一个实施例的接合结构的示意性侧截面图，该接合结构包括第一元件，并且包括堆叠在该第一元件上并且沿接合界面接合到该第一元件的第二元件。
图1D是根据另一个实施例的接合结构的示意性侧截面图，该接合结构包括第一元件，并且包括堆叠在该第一元件上并且沿接合界面接合到该第一元件的第二元件。
图2A是接合结构的示意性俯视图，其示出了故障的示例位置。
图2B是另一个接合结构的示意性俯视图，其示出了故障的示例位置。
图2C是另一个接合结构的示意性俯视图，其示出了故障的示例位置。
图2D是另一个接合结构的示意性俯视图，其示出了故障的示例位置。
图2E是另一个接合结构的示意性俯视图，该接合结构具有用于冗余焊盘的区段(zone)，以在接合产生干扰混合接合结构中的一些连接的故障的情况下提供备用连接。
具体实施方式
两个或更多半导体元件(诸如集成器件裸片)可以彼此堆叠或接合以形成接合结构。一个元件的导电接触焊盘可以电连接到另一个元件的对应导电接触焊盘。任何适当数目的元件可以被堆叠在接合结构中。在一些实施例中，这些元件不使用介入粘合剂而直接彼此接合。在其他实施例中，可以用诸如焊料等的导电粘合剂接合元件。
在各种实施例中，第一元件(例如，具有有源电路系统的第一半导体器件裸片)的电介质场区域可以不使用介入粘合剂而直接接合(例如，使用电介质-电介质接合技术，诸如加利福尼亚州圣何塞的Xperi公司使用的
Figure BDA0003794586250000021
技术)到第二元件(例如，具有有源电路系统的第二半导体器件裸片)的对应电介质场区域。例如，可以使用至少在美国专利号9,391,143和10,434,749中公开的直接接合技术，来不使用介入粘合剂而形成电介质-电介质接合，其中的每个专利的全部内容出于所有目的，通过引用整体并入本文。可以被处理和激活以用于直接接合的电介质包括例如无机电介质，特别是包括硅的那些无机电介质，诸如氧化硅(SiO)、氮化硅(SiN)、碳化硅(SiC)、氮氧化硅(SiON)、硅碳氧化物(SiOC)、碳氮化硅(SiCN)等。
在各种实施例中，可以不使用介入粘合剂而形成混合直接接合。例如，电介质接合表面可以被抛光至高度平滑。接合表面可以被清洁并且暴露于等离子体和/或蚀刻剂以激活表面。在一些实施例中，可以在激活之后或在激活期间(例如，在等离子体和/或蚀刻过程期间)用物质来将表面封端。不受理论的限制，在一些实施例中，可以执行激活工艺以破坏接合表面处的化学键，并且封端工艺可以在接合表面处提供附加的化学物质，该附加的化学物质在直接接合期间提高接合能。在一些实施例中，在相同步骤中提供激活和封端，例如，等离子体或湿法蚀刻剂以将表面激活和封端。在其他实施例中，接合表面可以在分隔开的处理中进行封端以提供用于直接接合的附加物质。在各种实施例中，封端物质可以包括氮。此外，在一些实施例中，接合表面可以暴露于氟。例如，在层和/或接合界面附近可能存在一个或多个氟峰。因此，在直接接合结构中，两种电介质材料之间的接合界面可以包括在接合界面处具有较高氮含量和/或氟峰的非常光滑的界面。激活和/或封端处理的附加示例可以在美国专利号9,564,414、9,391,143和10,434,749中找到，其中的每个专利的全部内容出于所有目的、通过引用整体并入本文。
在各种实施例中，第一元件的导电接触焊盘可以直接接合到第二元件的对应导电接触焊盘。例如，混合接合技术可以用于沿接合界面提供导体-导体直接接合，该接合界面如上面描述的那样制备的包括共价直接接合的电介质-电介质表面。在各种实施例中，可以使用至少在美国专利号9,716,033和9,852,988中公开的直接混合接合技术来形成导体-导体(例如，接触焊盘-接触焊盘)直接接合和电介质-电介质接合，其中的每个专利的全部内容出于所有目的,通过引用整体并入本文。
例如，电介质接合表面可以被制备，并且不使用介入粘合剂而直接彼此接合。导电接触焊盘(其可以被非导电电介质场区域围绕)也可以不使用介入粘合剂而直接彼此接合。在一些实施例中，相应接触焊盘可以在电介质场区域下方凹陷，例如凹陷小于20nm、小于15nm或小于10nm，例如在2nm至20nm的范围内凹陷，或在4nm至10nm的范围内凹陷。在这种轻微的凹陷或对应突出的情况下，接触焊盘仍然被认为在本申请的含义内的相关元件表面处。在一些实施例中，电介质场区域最初可以在室温下、在没有粘合剂并且没有外部压力的情况下直接彼此接合，并且随后可以对接合结构进行退火。在退火时，接触焊盘可以膨胀并且相互接触以形成金属-金属直接接合。有益地，使用被以商品名Direct BondInterconnect或
Figure BDA0003794586250000041
为人所知的混合接合技术，可以准许如上所述的小像素间距和/或跨过直接接合界面而连接的高密度焊盘(例如，常规阵列的小或细间距)。在一些实施例中，接合焊盘的间距可以小于40微米或小于10微米或甚至小于2微米。对于一些应用，接合焊盘的间距(焊盘的大小加上焊盘与相邻焊盘之间的间距)与接合焊盘的尺寸(焊盘的大小)中的一个尺寸的比率小于5，或小于3并且有时期望小于2。在各种实施例中，接触焊盘可以包括铜，但是其他的金属也可能是适合的。在一些实施例中，接合焊盘可以具有两种或更多不同的间距。例如，在第一元件和/或第二元件的一个区域中，接合焊盘的间距可以是约40微米，并且在第一元件和/或第二元件的另一个区域中，接合焊盘的另一间距可以是10微米。
在各种实施例中，接触焊盘可以形成在第一元件和第二元件上的相应的第一焊盘阵列和第二焊盘阵列中。如果在第一元件或第二元件的表面处存在任何碎屑或表面污染物，则可能在接合界面处产生空隙，或者碎屑可能介入到相对的接触焊盘之间。此外，在接合和退火期间生成的反应物副产物，例如氢气和水蒸气也可能在接合界面处形成空隙。这些空隙可以有效地抑制附近特定接触焊盘的接合，在接合中产生开口或其他故障。例如，大于焊盘直径(或间距)的任何空隙都可能产生开口和混合接合故障。
有益地，本文公开的各种实施例可以提供电冗余，以使冗余接触焊盘(例如，电冗余焊盘对)横向分离足够大的间距以克服通常的空隙尺寸。在这种实施例中，即使一对对应的接触焊盘由于接合界面处的空隙而没有直接连接，也可以在两个直接接合的元件之间进行电连接，因为用于相同期望电连接的冗余对是直接连接的。因此，所公开的实施例可以提高器件产量。在一些情况下，例如，如果短路连接的焊盘出现空隙，则速度可能被影响。在各种实施例中，可以不针对元件的所有接触焊盘实现冗余，而是可以仅针对期望跨过接合界面的连接的子集实现冗余。然而，在其他实施例中，每个跨过接合界面的期望连接可以被提供在接合界面的两侧上的一个或多个冗余接触焊盘(冗余接合焊盘对)。在一些实施例中，可以仅为信号焊盘提供电冗余，并且可以不为供电焊盘和接地焊盘提供电冗余。在其他实施例中，也可以为供电焊盘和/或接地焊盘提供电冗余。
如本文所说明的，通过将两个或更多焊盘电短路在一起，可以为相同元件的两个或更多焊盘(接合界面的相同侧)提供焊盘冗余。在各种实施例中，焊盘可以通过不包括任何有源电路系统或开关的导线或迹线短路在一起。两个或更多的焊盘可以间隔或偏移以用于冗余，对于彼此靠近的焊盘，间隔在1微米至10微米的范围内，或者对于在接合结构的不同区域中的焊盘，间隔在50微米至100微米的范围内。在一些布置中，大尺寸偏移的焊盘(在由于空隙而被实现的情况)可能由于阻抗随着延长的电流路径而增加，从而影响速度；然而，即使开口或空隙可能未被完全消除，这种冗余也提高了进行充分电接触的可能性。在较大的器件中，电冗余可能导致横向迹线布线设计比其他结构更复杂。
在一些实施例中，元件可以包括有源电路系统、开关和/或耦接到迹线的电子熔丝。有源电路系统、开关或电子熔丝可以选择性地连接优选的电路径。一些逻辑也可以被实现在第一元件或第二元件中，使得当检测到第一优选电路径中的一个或多个接触焊盘具有故障连接时，开关或电子熔丝可以被激活以断开优选路径，并且可以利用冗余焊盘进行另一个电路径的电连接。
图1A是接合结构1的示意性侧截面图，接合结构1包括第一元件10(例如，第一半导体器件裸片)，并且包括堆叠在该第一元件10上并且沿接合界面14接合到该第一元件10的第二元件12(例如，第二半导体器件裸片)。在所示实施例中，第一元件10和第二元件12不使用介入粘合剂而直接接合。例如，对应的电介质场区域(例如，第一电介质场区域16和第二电介质场区域18)和对应的接触焊盘(例如，第一接触焊盘20和第二接触焊盘22)可以不使用介入粘合剂而以直接混合接合布置方式直接接合。如上所述，如果第一元件10和第二元件12中的一个或两个被污染或在接合表面上包括碎屑，则可能存在一个或多个故障24，从而损害第一元件和第二元件之间在那些位置处的直接混合接合。故障可以包括空隙或开口，和/或碎屑。如果故障24在接触焊盘处或附近，则两个相对或对应的接触焊盘20、22之间的电连接可能无效。
图1B是接合结构2的示意性侧截面图，接合结构2包括第一元件10(例如，第一半导体器件裸片)，并且包括堆叠在该第一元件10上并且沿接合界面14接合到该第一元件10的第二元件12(例如，第二半导体器件裸片)。图1C是接合结构3的示意性侧截面图，接合结构3包括第一元件10(例如，第一半导体器件裸片)，并且包括堆叠在该第一元件10上并且沿接合界面14接合到该第一元件10的第二元件12(例如，第二半导体器件裸片)。如在图1A、图1B和图1C中，对应的电介质场区域(例如，第一电介质场区域16和第二电介质场区域18)和对应的接触焊盘(例如，第一接触焊盘20和第二接触焊盘22)可以不使用介入粘合剂而以直接混合接合布置方式直接接合。
在图1B和图1C中，在一个或多个接触焊盘(例如，第一接触焊盘20)可能由于例如故障24而没有电接触和/或直接接触相对裸片或半导体元件上的一个或多个对应焊盘(例如，第二接触焊盘22)的情况下(“未连接的焊盘20a、22a”，参见图1B和图1C中的第一焊盘)，一条或多条导线(以迹线26、28的形式示出)可以将未连接的焊盘20a、22a连接到另一个接触焊盘20b、22b以提供电冗余。尽管未示出从焊盘到内部电路系统的连接，但本领域技术人员将容易理解这种连接的存在，并且将容易理解迹线26、28将内部电路系统有效地连接到焊盘20a、20b两者或22a、22b两者。在一些实施例中，包括开关或电子熔丝的内部电路系统30(参见图1D)也可以用于允许焊盘对20a、22a和20b、22b中的一个或两个焊盘对在将那些接触焊盘连接到接合结构2中的内部电路系统的电路径中。内部电路系统30(参见图1D)可以经由导线(诸如第一元件或第二元件的迹线26和/或28)连接。内部电路系统还可以包括一些逻辑组件以选择一个焊盘对(例如，焊盘20a、22a)而不是其他焊盘对(例如焊盘20b、22b)。如图1B和图1C中所示，可以在第一元件10和第二元件12两者中提供迹线26、28。在其他实施例中，可以在第一元件10和第二元件12中的仅一个元件中提供迹线26、28。迹线26、28可以用于使第一未连接的接触焊盘20a、20c、22a、22c与第二有功能且连接的接触焊盘20b、20d、22b、22d电短路以提供电冗余。因此，即使第一焊盘20a可能未电连接到第二元件12上的对应焊盘22a(或反之亦然)，第二焊盘20b也可以提供连接，以使接合结构2、3维持所有电连接。在一些实施例中，连接冗余焊盘的迹线26、28缺少可能以其他方式增加复杂性和阻抗的开关或其他电路系统，并且可以完全在后端制程(BEOL)内被实现。以说明这种冗余的优点为目的，图1B和图1C示出了用于未连接或连接不良的焊盘对20a/22a、20c/22c的冗余。当然，本领域技术人员应当理解，导致焊盘未连接或连接不良的实际空隙在芯片设计时是不存在的，并且可能在接合后根本不会出现，并且最好将冗余视为预防措施。无论这种空隙是否在直接混合接合的过程中实际形成，冗余连接的提供极大地提高了成功完成期望的电连接的几率。
在图1B中，迹线26、28可以连接每个元件内彼此靠近的两个焊盘20a、20b/22a、22b并且使其电短路。在所示实施例中，迹线可以连接两个相邻焊盘。在图1C中，迹线26、28可以连接彼此相距相对较远(例如，在接合结构的不同区域中)的两个焊盘20a、20b/20c、20d/22a、22b/22c、22d，并且使其短路。在第一接触焊盘和第二接触焊盘之间提供增加的间距可以有益地提高充分电冗余的可能性，因为短路的焊盘之间的间距的增加可以能够有效地将第二连接接触焊盘定位成足够远离故障和第一未连接的接触焊盘。因此，当接合结构具有相对较大的故障时，具有连接相隔较远的焊盘的迹线的接合结构可以特别有益。
在其中焊盘20、22形成接触焊盘的规则阵列或分布的一部分的一些实施例中，第一焊盘和第二焊盘20a、20b/22a、22b可以间隔开一定间距，该间距至少是接触焊盘20、22的间距p、至少是接触焊盘20、22的间距p的两倍、至少是间距p的三倍或至少是间距p的五倍。出于该比较目的，在短路的焊盘20、22可以是具有不同间距的焊盘组的一部分的情况下，间距p可以与沿着第一元件10或第二元件12的焊盘20、22的最小间距相关。在一些实施例中，第一焊盘和第二焊盘20a、20b/22a、22b可以间隔开一定间距，该间距在焊盘20、22的最小间距p的两倍至1000倍的范围内、在间距p的两倍至500倍的范围内或在间距p的两倍至五十倍的范围内。在一些实施例中，第一焊盘和第二焊盘20a、20b/22a、22b可以间隔开，使得至少一个接触焊盘被布置在第一焊盘和第二焊盘20a、20b/22a、22b之间。例如，第一焊盘和第二焊盘20a、20b/22a、22b可以间隔开，以使至少两个接触焊盘、至少三个接触焊盘或至少四个接触焊盘被布置在第一焊盘和第二焊盘之间。然而，本领域技术人员应当理解，如图1B中所示，即使是相邻的焊盘也可以被充分隔开以实现期望的冗余，并且应当理解不是所有裸片都具有规则的接合焊盘图案(即，不是所有半导体元件都具有可标识的间距)。在各种实施例中，第一接触焊盘和第二接触焊盘20a、20b/22a、22b可以以一定间距间隔开，该间距在2微米至100微米的范围内、在10微米至100微米的范围内、在10微米至5mm的范围内、在10微米至1000微米的范围内、在50微米至5mm的范围内、在50微米至1000微米的范围内、在50微米至500微米的范围内、在100微米至1000微米的范围内、在100微米至500微米的范围内或在50微米至1500微米的范围内。
图1D是接合结构2’的示意性侧截面图，该接合结构2’包括第一元件10(例如，第一半导体器件裸片)，并且包括堆叠在该第一元件10上并且沿接合界面14接合到该第一元件10的第二元件12(例如，第二半导体器件裸片)。图1D中图示的接合结构2’总体类似于图1B中图示的接合结构2。接合结构2’可以包括电耦接到迹线26、28的内部电路系统30。内部电路系统30可以包括开关或电子熔丝。在一些实施例中，内部电路系统30可以用于允许焊盘对20a、22a和20b、22b中的一个或两个焊盘对在要被启用的电路径中。内部电路系统30还可以包括一些逻辑组件来选择一个焊盘对(例如，焊盘20a、22a)而不是其他焊盘对(例如，焊盘20b、22b)。尽管被图示为控制沿两个元件10、12的迹线26、28的导电性，但本领域技术人员应当理解，电路系统30可以被提供在元件10、12中的仅一个元件上。内部电路系统30可以被包括在与图1C中图示的接合结构3相同或大致相似的接合结构中。
图2A-图2E是示例接合结构4-8的示意性俯视图。接合结构4-8可以包括器件。图2A-图2E中的器件表示堆叠器件，诸如高带宽存储器(HBM)器件和其他三维堆叠器件。如图2A-图2E的俯视图中所示，接合结构4-8可以均包括高密度通孔区域或导电通孔区域32，在该区域中，导电通孔将信号垂直传输到半导体元件的堆叠内的裸片，并且可以均包括有用于提供冗余接触焊盘的空间的外围区域34。为位于导电通孔区域32内的焊盘提供电冗余可以很重要。有益地，由外围区域34或区段提供的空间可以包括可以用于冗余接触焊盘的空余空间。
如图2A中所示，位于通孔区域32中的故障24的大小可以足够小，使得仅少数焊盘可以利用本文公开的电冗余。相比之下，在图2B中，故障24的大小可以足够大，使得大量的焊盘(例如，特定区段或区域中的大部分焊盘或全部焊盘)可以利用电冗余。
图2C和图2D图示了可能干扰直接接合的元件(诸如裸片)之间的电连接的潜在故障24的位置和大小的其他示例。如图2A，位于图2C中所示的通孔区域32中的故障24的大小可以足够小，使得仅少数焊盘可以利用本文公开的电冗余。相比之下，与图2B中一样，在图2D中故障24的大小可以足够大，使得大量的焊盘(例如，特定区段或区域中的大部分焊盘或全部焊盘)可以利用电冗余。
例如，如图2E的俯视图中所示，接合结构8可以包括沿着导电通孔区域32的多个区段36，在导电通孔区域32中，提供电冗余可以很重要。在一些实施例中，多个区段36中的一个区段可以包括50-1000个焊盘，例如，约200至约500个导电焊盘。例如，对于主接触的第一区段36a，外围区域34中的一个或多个冗余区段36a’、36a”可以包括与第一区段36a中的对应焊盘电短路的接触焊盘。类似地，在主接触的第二区段36b中，外围区域34中的一个或多个冗余区段36b’、36b”可以包括与第二区段36b中的对应焊盘电短路的接触焊盘。在主焊盘的第三区段36c中，外围区域34中的一个或多个冗余区段36c’、36c”可以包括与第三区段36c中的对应焊盘电短路的接触焊盘。在主焊盘的第四区段36d中，外围区域34中的一个或多个冗余区段36d’、36d”可以包括与第四区段36d中的对应焊盘电短路的接触焊盘。
在一些实施例中，外围区域34中的冗余区段36a’、36a”、36b’、36b”、36c’、36c”、36d’、36d”中的每个冗余区段可以与导电通孔区域32间隔开距离d。在一些实施例中，距离d可以是至少10微米。例如，距离d可以在10微米至1000微米的范围内、在50微米至1500微米的范围内或在100微米至1000微米的范围内。在一些实施例中，距离d可以至少是接触焊盘的间距，或至少是接触焊盘的间距的两倍。例如，距离d可以是该间距的两倍至1000倍，或者是该间距的两倍至500倍。该距离d可以基于实验来进行选择以最大化地改变，从而使没有一个给定故障可以干扰主焊盘和冗余焊盘对两者。
在各种实施例中，可以仅为信号焊盘提供冗余焊盘，使得连接线包括信号线，并且可以不为供电焊盘和/或接地焊盘提供冗余焊盘。在其他实施例中，也可以为供电焊盘和/或接地焊盘提供冗余焊盘。可以提供任何适当数目的区段。每个区段可以具有多个焊盘。在一些实施例中，可以在每个焊盘的基础上提供冗余，使得每个焊盘可以包括一个或多个与其电短路的对应冗余焊盘。次(minor)逻辑电路可以决定使用哪个区段。例如，逻辑电路可以用于决定针对未连接的焊盘使用哪个冗余区段。
在各种实施例中，第一接触焊盘和第二接触焊盘可以在元件内(例如，在第一元件或裸片和/或第二元件或裸片中)短路，并且可以以大于焊盘的间距的5倍分离。在一些实施例中，第一焊盘和第二焊盘可以在第一元件和第二元件(例如，上裸片和下裸片)中的每个元件中短路。在一些实施例中，可以在第一接触焊盘和第二接触焊盘之间横向地布置至少四个接触焊盘。在一些实施例中，在第一接触焊盘和第二接触焊盘中的一个接触焊盘下方存在空隙或分层(例如，剥落或缺少接合)。在一些实施例中，两个或更多冗余接触焊盘可以与至少一个穿衬底通孔(TSV)短路。在一些实施例中，两个或更多冗余接触焊盘可以与两个或更多TSV短路，这可以提供基于开口、热点(hot spot)等而使用冗余来移动信号流量的能力。
因此，在一个实施例中，公开了一种接合结构。接合结构可以包括第一元件，第一元件具有在第一表面处的第一多个接触焊盘，第一多个接触焊盘包括彼此间隔开至少10微米的第一接触焊盘和第二接触焊盘，第一接触焊盘和第二接触焊盘彼此电短路。接合结构可以包括堆叠在第一元件上的第二元件，第二元件具有在第二表面处的第二多个接触焊盘，第二多个接触焊盘中的至少一个接触焊盘接合并且电连接到第一多个接触焊盘中的至少一个接触焊盘。
在一些实施例中，第一接触焊盘和第二接触焊盘可以彼此间隔开第一多个接触焊盘的第一间距的至少五倍。第一接触焊盘和第二接触焊盘可以彼此间隔开第一间距的两倍至1000倍范围内的间距。第一接触焊盘和第二接触焊盘可以彼此间隔开该间距的两倍至500倍范围内的间距。第一接触焊盘和第二接触焊盘可以间隔开至少2微米。第一接触焊盘和第二接触焊盘可以间隔开10微米至1000微米范围内的间距。第一接触焊盘和第二接触焊盘可以间隔开50微米至1500微米范围内的间距。第一接触焊盘和第二接触焊盘可以间隔开100微米至1000微米范围内的间距。第一多个接触焊盘中的至少一个接触焊盘可以不使用介入粘合剂而直接接合到第二多个接触焊盘中的至少一个接触焊盘。接合结构可以包括在第一元件和第二元件上的第一电介质场区域和第二电介质场区域，第一电介质场区域和第二电介质场区域不使用粘合剂而直接彼此接合。第一元件的第一接触焊盘可以与第二元件的第三接触焊盘相对布置。第一元件的第二接触焊盘可以与第二元件的第四接触焊盘相对布置。空隙可以被布置在第一接触焊盘和第三接触焊盘的至少一部分之间。第二接触焊盘和第四接触焊盘可以彼此物理接触和电接触。第一接触焊盘和第三接触焊盘可以不直接彼此电连接。第一元件的第一接触焊盘可以与第二元件的第三接触焊盘相对布置。第一元件的第二接触焊盘可以与第二元件的第四接触焊盘相对布置。第一接触焊盘和第三接触焊盘的至少一部分可以位于沿着第一元件和第二元件之间的接合界面的接合故障处。第二接触焊盘和第四接触焊盘可以彼此物理接触和电接触。
在另一个实施例中，公开了一种接合结构。接合结构可以包括第一元件，第一元件具有在第一表面处具有第一间距的第一多个间隔开的接触焊盘，第一多个接触焊盘包括彼此间隔开的第一接触焊盘和第二接触焊盘，第一接触焊盘和第二接触焊盘彼此电短路。接合结构可以包括堆叠在第一元件上的第二元件，第二元件具有在第二表面处的第二多个间隔开的接触焊盘，第二多个接触焊盘中的至少一个接触焊盘接合并且电连接到第一多个接触焊盘中的至少一个接触焊盘。
在一些实施例中，第一接触焊盘和第二接触焊盘可以彼此间隔开第一间距的至少五倍。第一接触焊盘和第二接触焊盘可以彼此间隔开第一间距的两倍至1000倍范围内的间距。第一接触焊盘和第二接触焊盘可以彼此间隔开该间距的两倍至500倍范围内的间距。第一接触焊盘和第二接触焊盘可以彼此间隔开至少10微米。第一接触焊盘和第二接触焊盘可以间隔开10微米至1000微米范围内的间距。第一接触焊盘和第二接触焊盘可以间隔开50微米至1500微米范围内的间距。第一接触焊盘和第二接触焊盘可以间隔开100微米至1000微米范围内的间距。第一多个接触焊盘中的至少一个接触焊盘可以不使用介入粘合剂而直接接合到第二多个接触焊盘中的至少一个接触焊盘。接合结构可以包括在第一元件和第二元件上的第一电介质场区域和第二电介质场区域，第一电介质场区域和第二电介质场区域不使用粘合剂而直接彼此接合。第一元件的第一接触焊盘可以与第二元件的第三接触焊盘相对布置。第一元件的第二接触焊盘可以与第二元件的第四接触焊盘相对布置。空隙可以被布置在第一接触焊盘和第三接触焊盘的至少一部分之间。第二接触焊盘和第四接触焊盘可以彼此物理接触和电接触。第一接触焊盘和第三接触焊盘可以不直接彼此电连接。第一元件的第一接触焊盘可以与第二元件的第三接触焊盘相对布置。第一元件的第二接触焊盘可以与第二元件的第四接触焊盘相对布置。第一接触焊盘和第三接触焊盘的至少一部分可以位于沿着第一元件和第二元件之间的接合界面的接合故障处。第二接触焊盘和第四接触焊盘可以彼此物理接触和电接触。
在一个实施例中，第一接触焊盘和第二接触焊盘彼此间隔开第一间距的至少两倍。
在一个方面，公开了一种第一元件，该第一元件被配置成不使用介入粘合剂而直接接合到第二元件。第一元件可以包括被定位在第一元件的第一表面处的第一多个接触焊盘。第一多个接触焊盘包括彼此间隔开至少10微米的第一接触焊盘和第二接触焊盘。第一多个接触焊盘被制备成用于直接接合。第一元件还可以包括将第一接触焊盘和第二接触焊盘电连接的导线。第一接触焊盘和第二接触焊盘通过导线彼此电连接。第一元件还可以包括被定位在第一元件的第一表面处的第一电介质场区域。第一电介质场区域至少部分地被布置在第一接触焊盘和第二接触焊盘之间。第一电介质场区域被被制备成用于直接接合。
在一个实施例中，第一接触焊盘和第二接触焊盘彼此间隔开第一多个接触焊盘的第一间距的至少五倍。第一接触焊盘和第二接触焊盘彼此间隔开第一间距的两倍至1000倍范围内的间距。
在一个实施例中，第一接触焊盘和第二接触焊盘间隔开10微米至1000微米范围内的间距。
在一个实施例中，第一多个接触焊盘中的每个接触焊盘被制备成不使用介入粘合剂而直接接合到第二元件的第二多个接触焊盘中的每个接触焊盘。第一元件上的第一电介质场区域被制备成不使用介入粘合剂而直接接合到第二元件的第二电介质场区域。
在一个实施例中，第一元件还包括电路系统，该电路系统沿导线耦接到第一接触焊盘和第二接触焊盘。电路系统可以被配置成选择性地使第一接触焊盘能够与第二接触焊盘短路。电路系统包括开关或电子熔丝。
在一个方面，公开了一种接合结构。接合结构可以包括第一元件，第一元件具有在第一表面处的第一多个接触焊盘。第一多个接触焊盘包括彼此间隔开的第一接触焊盘和第二接触焊盘。第一接触焊盘和第二接触焊盘彼此电连接。接合结构还可以包括堆叠在第一元件上的第二元件。第二元件具有在第二表面处的第二多个接触焊盘，第二多个接触焊盘对应于第一元件的第一多个接触焊盘。第二多个接触焊盘中的至少一个接触焊盘接合并且电连接到第一多个接触焊盘中的至少一个接触焊盘。
在一个实施例中，第一接触焊盘和第二接触焊盘根据跨第一多个接触焊盘的第一间距彼此间隔开。
在一个实施例中，第一接触焊盘和第二接触焊盘彼此间隔开第一间距的至少两倍。
在一个实施例中，第一接触焊盘和第二接触焊盘彼此间隔开第一间距的至少五倍。
在一个实施例中，第一接触焊盘和第二接触焊盘彼此间隔开第一间距的两倍至1000倍范围内的间距。
在一个实施例中，第一接触焊盘和第二接触焊盘彼此间隔开该间距的两倍至500倍范围内的间距。
在一个实施例中，第一接触焊盘和第二接触焊盘彼此间隔开至少2微米。
在一个实施例中，第一接触焊盘和第二接触焊盘彼此间隔开至少10微米。
第一接触焊盘和第二接触焊盘可以间隔开10微米至1000微米范围内的间距。
在一个实施例中，第一多个接触焊盘中的至少一个接触焊盘不使用介入粘合剂而直接接合到第二多个接触焊盘中的至少一个接触焊盘。接合结构还可以包括在第一元件和第二元件上的第一电介质场区域和第二电介质场区域。第一电介质场区域和第二电介质场区域可以不使用粘合剂而直接彼此接合。
在一个实施例中，第一元件的第一接触焊盘与第二元件的第三接触焊盘相对布置。第一元件的第二接触焊盘可以与第二元件的第四接触焊盘相对布置。空隙可以被布置在第一接触焊盘和第三接触焊盘的至少一部分之间。第二接触焊盘和第四接触焊盘可以彼此物理接触和电接触。第一接触焊盘和第三接触焊盘可以不直接彼此连接。
在一个实施例中，第一元件的第一接触焊盘与第二元件的第三接触焊盘相对布置。第一元件的第二接触焊盘可以与第二元件的第四接触焊盘相对布置。第一接触焊盘和第三接触焊盘的至少一部分可以位于沿着第一元件和第二元件之间的接合界面的接合故障处。第二接触焊盘和第四接触焊盘彼此物理接触和电接触。
在一个实施例中，第一接触焊盘和第二接触焊盘通过电路系统方式彼此电连接，电路系统被配置成选择性地使第一接触焊盘与第二接触焊盘短路。
所有这些实施例旨在落入本公开的范围内。从以上参考附图对实施例的详细描述，这些和其他实施例对于本领域技术人员将变得明显，权利要求不限于所公开的任何特定实施例。尽管本文已经公开了这些特定实施例和示例，但本领域技术人员应当理解，所公开的实施方式超出了具体公开的实施例，延伸到其他备选实施例和/或用途以及其明显的修改和等价物。此外，虽然已经详细示出和描述了若干变型，但是基于本公开，其他修改对于本领域技术人员将是明显的。还预期了，可以进行实施例的特定特征和方面的各种组合或子组合并且仍然落入该范围内。应当理解，所公开的实施例的各种特征和方面可以相互组合或相互替代，以形成所公开实施方式的不同模式。因此，本文公开的主题的范围旨在不受上述具体公开的实施例的限制，而是应当仅由对所附权利要求的公平阅读来进行确定。

Claims (49)

1.一种第一元件，所述第一元件被配置成不使用介入粘合剂而直接接合到第二元件，所述第一元件包括：
第一多个接触焊盘，在所述第一元件的第一表面处，所述第一多个接触焊盘包括彼此间隔开至少10微米的第一接触焊盘和第二接触焊盘，所述第一多个接触焊盘被制备成用于直接接合；
导线，将所述第一接触焊盘和所述第二接触焊盘电连接，所述第一接触焊盘和所述第二接触焊盘通过所述导线彼此电连接；以及
第一电介质场区域，在所述第一元件的所述第一表面处，所述第一电介质场区域至少部分地布置在所述第一接触焊盘和所述第二接触焊盘之间，所述第一电介质场区域被制备成用于直接接合。
2.根据权利要求1所述的第一元件，其中所述第一接触焊盘和所述第二接触焊盘彼此间隔开所述第一多个接触焊盘的第一间距的至少五倍。
3.根据权利要求1所述的第一元件，其中所述第一接触焊盘和所述第二接触焊盘彼此间隔开所述第一间距的两倍至1000倍范围内的间距。
4.根据权利要求1所述的第一元件，其中所述导线是信号线。
5.根据权利要求1所述的第一元件，其中所述第一接触焊盘和所述第二接触焊盘间隔开2微米至1000微米范围内的间距。
6.根据权利要求1所述的第一元件，其中所述第一接触焊盘和所述第二接触焊盘间隔开10微米至1000微米范围内的间距。
7.根据权利要求1所述的第一元件，其中所述第一多个接触焊盘中的每个接触焊盘被制备成不使用介入粘合剂而直接接合到所述第二元件的第二多个接触焊盘中的每个接触焊盘。
8.根据权利要求7所述的第一元件，其中所述第一元件上的所述第一电介质场区域被制备成不使用介入粘合剂而直接接合到所述第二元件的第二电介质场区域。
9.根据权利要求1所述的第一元件，还包括沿着所述导线耦接到所述第一接触焊盘和所述第二接触焊盘的电路系统，所述电路系统被配置成选择性地使所述第一接触焊盘能够与所述第二接触焊盘电短路。
10.根据权利要求9所述的第一元件，其中所述电路系统包括开关或电子熔丝。
11.一种接合结构，所述接合结构包括：
第一元件，具有在第一表面处的第一多个接触焊盘，所述第一多个接触焊盘包括彼此间隔开至少10微米的第一接触焊盘和第二接触焊盘，所述第一接触焊盘和所述第二接触焊盘彼此电短路；以及
第二元件，堆叠在所述第一元件上，所述第二元件具有在第二表面处的第二多个接触焊盘，所述第二多个接触焊盘中的至少一个接触焊盘接合并且电连接到所述第一多个接触焊盘中的至少一个接触焊盘。
12.根据权利要求11所述的接合结构，其中所述第一接触焊盘和所述第二接触焊盘彼此间隔开所述第一多个接触焊盘的第一间距的至少五倍。
13.根据权利要求11所述的接合结构，其中所述第一接触焊盘和所述第二接触焊盘彼此间隔开所述第一间距的两倍至1000倍范围内的间距。
14.根据权利要求11所述的接合结构，其中所述第一接触焊盘和所述第二接触焊盘间隔开至少50微米。
15.根据权利要求11所述的接合结构，其中所述第一接触焊盘和所述第二接触焊盘间隔开10微米至1000微米范围内的间距。
16.根据权利要求11所述的接合结构，其中所述第一接触焊盘和所述第二接触焊盘间隔开50微米至1500微米范围内的间距。
17.根据权利要求11所述的接合结构，其中所述第一接触焊盘和所述第二接触焊盘间隔开100微米至1000微米范围内的间距。
18.根据权利要求11所述的接合结构，其中所述第一多个接触焊盘中的至少一个接触焊盘不使用介入粘合剂而直接接合到所述第二多个接触焊盘中的至少一个接触焊盘。
19.根据权利要求18所述的接合结构，还包括在所述第一元件和所述第二元件上的第一电介质场区域和第二电介质场区域，所述第一电介质场区域和所述第二电介质场区域不使用粘合剂而直接彼此接合。
20.根据权利要求11所述的接合结构，其中所述第一元件的所述第一接触焊盘与所述第二元件的第三接触焊盘相对布置，其中所述第一元件的所述第二接触焊盘与所述第二元件的第四接触焊盘相对布置，其中空隙被布置在所述第一接触焊盘和所述第三接触焊盘的至少一部分之间，并且其中所述第二接触焊盘和所述第四接触焊盘彼此物理接触和电接触。
21.根据权利要求20所述的接合结构，其中所述第一接触焊盘和所述第三接触焊盘不直接彼此连接。
22.根据权利要求11所述的接合结构，其中所述第一元件的所述第一接触焊盘与所述第二元件的第三接触焊盘相对布置，其中所述第一元件的所述第二接触焊盘与所述第二元件的第四接触焊盘相对布置，其中所述第一接触焊盘和所述第三接触焊盘的至少一部分位于沿着所述第一元件和所述第二元件之间的接合界面的接合故障处，并且其中所述第二接触焊盘和所述第四接触焊盘彼此物理接触和电接触。
23.一种接合结构，所述接合结构包括：
第一元件，具有在第一表面处以第一间距间隔开的第一多个接触焊盘，所述第一多个接触焊盘包括彼此间隔开的第一接触焊盘和第二接触焊盘，所述第一接触焊盘和所述第二接触焊盘彼此电连接；以及
第二元件，堆叠在所述第一元件上，所述第二元件具有在第二表面上的第二多个接触焊盘，所述第二多个接触焊盘中的至少一个接触焊盘接合并且电连接到所述第一多个接触焊盘中的至少一个接触焊盘。
24.根据权利要求23所述的接合结构，其中所述第一接触焊盘和所述第二接触焊盘彼此间隔开所述第一间距的至少五倍。
25.根据权利要求23所述的接合结构，其中所述第一接触焊盘和所述第二接触焊盘彼此间隔开所述第一间距的两倍至1000倍范围内的间距。
26.根据权利要求23所述的接合结构，其中所述第一接触焊盘和所述第二接触焊盘彼此间隔开所述第一间距的两倍至500倍范围内的间距。
27.根据权利要求23所述的接合结构，其中所述第一接触焊盘和所述第二接触焊盘彼此间隔开至少10微米。
28.根据权利要求27所述的接合结构，其中所述第一接触焊盘和所述第二接触焊盘间隔开10微米至1000微米范围内的间距。
29.根据权利要求23所述的接合结构，其中所述第一多个接触焊盘中的至少一个接触焊盘不使用介入粘合剂而直接接合到所述第二多个接触焊盘中的至少一个接触焊盘。
30.根据权利要求29所述的接合结构，还包括在所述第一元件和所述第二元件上的第一电介质场区域和第二电介质场区域，所述第一电介质场区域和所述第二电介质场区域不使用粘合剂而直接彼此接合。
31.根据权利要求23所述的接合结构，其中所述第一元件的所述第一接触焊盘与所述第二元件的第三接触焊盘相对布置，其中所述第一元件的所述第二接触焊盘与所述第二元件的第四接触焊盘相对布置，其中空隙被布置在所述第一接触焊盘和所述第三接触焊盘的至少一部分之间，并且其中所述第二接触焊盘和所述第四接触焊盘彼此物理接触和电接触。
32.根据权利要求31所述的接合结构，其中所述第一接触焊盘和所述第三接触焊盘不直接彼此连接。
33.根据权利要求23所述的接合结构，其中所述第一元件的所述第一接触焊盘与所述第二元件的第三接触焊盘相对布置，其中所述第一元件的所述第二接触焊盘与所述第二元件的第四接触焊盘相对布置，其中所述第一接触焊盘和所述第三接触焊盘的至少一部分位于沿着所述第一元件和所述第二元件之间的接合界面的接合故障处，并且其中所述第二接触焊盘和所述第四接触焊盘彼此物理接触和电接触。
34.根据权利要求23所述的接合结构，其中所述第一接触焊盘和所述第二接触焊盘彼此间隔开所述第一间距的至少两倍。
35.一种接合结构，所述接合结构包括：
第一元件，具有在第一表面处间隔开的第一多个接触焊盘，所述第一多个接触焊盘包括彼此间隔开的第一接触焊盘和第二接触焊盘，所述第一接触焊盘和所述第二接触焊盘彼此电连接；以及
第二元件，堆叠在所述第一元件上，所述第二元件具有在第二表面处的第二多个接触焊盘，所述第二多个接触焊盘对应于所述第一元件的所述第一多个接触焊盘，所述第二多个接触焊盘中的至少一个接触焊盘接合并且电连接到所述第一多个接触焊盘中的至少一个接触焊盘。
36.根据权利要求35所述的接合结构，其中所述第一接触焊盘和所述第二接触焊盘按照跨过所述第一多个接触焊盘的第一间距彼此间隔开。
37.根据权利要求36所述的接合结构，其中所述第一接触焊盘和所述第二接触焊盘彼此间隔开所述第一间距的至少两倍。
38.根据权利要求36所述的接合结构，其中所述第一接触焊盘和所述第二接触焊盘彼此间隔开所述第一间距的至少五倍。
39.根据权利要求36所述的接合结构，其中所述第一接触焊盘和所述第二接触焊盘彼此间隔开所述第一间距的两倍至1000倍范围内的间距。
40.根据权利要求36所述的接合结构，其中所述第一接触焊盘和所述第二接触焊盘彼此间隔开所述间距的两倍至500倍范围内的间距。
41.根据权利要求35所述的接合结构，其中所述第一接触焊盘和所述第二接触焊盘彼此间隔开至少2微米。
42.根据权利要求41所述的接合结构，其中所述第一接触焊盘和所述第二接触焊盘彼此间隔开至少10微米。
43.根据权利要求41所述的接合结构，其中所述第一接触焊盘和所述第二接触焊盘间隔开10微米至1000微米范围内的间距。
44.根据权利要求35所述的接合结构，其中所述第一多个接触焊盘中的至少一个接触焊盘不使用介入粘合剂而直接接合到所述第二多个接触焊盘中的至少一个接触焊盘。
45.根据权利要求44所述的接合结构，还包括在所述第一元件和所述第二元件上的第一电介质场区域和第二电介质场区域，所述第一电介质场区域和所述第二电介质场区域不使用粘合剂而直接彼此接合。
46.根据权利要求35所述的接合结构，其中所述第一元件的所述第一接触焊盘与所述第二元件的第三接触焊盘相对布置，其中所述第一元件的所述第二接触焊盘与所述第二元件的第四接触焊盘相对布置，其中空隙被布置在所述第一接触焊盘和所述第三接触焊盘的至少一部分之间，并且其中所述第二接触焊盘和所述第四接触焊盘彼此物理接触和电接触。
47.根据权利要求46所述的接合结构，其中所述第一接触焊盘和所述第三接触焊盘不直接彼此连接。
48.根据权利要求35所述的接合结构，其中所述第一元件的所述第一接触焊盘与所述第二元件的第三接触焊盘相对布置，其中所述第一元件的所述第二接触焊盘与所述第二元件的第四接触焊盘相对布置，其中所述第一接触焊盘和所述第三接触焊盘的至少一部分位于沿着所述第一元件和所述第二元件之间的接合界面的接合故障处，并且其中所述第二接触焊盘和所述第四接触焊盘彼此物理接触和电接触。
49.根据权利要求35所述的接合结构，其中所述第一接触焊盘和所述第二接触焊盘通过电路系统方式彼此电连接，所述电路系统被配置成选择性地将所述第一接触焊盘与所述第二接触焊盘短路。
CN202080096515.XA 2019-12-23 2020-12-21 用于接合结构的电冗余 Pending CN115088068A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962953046P 2019-12-23 2019-12-23
US62/953,046 2019-12-23
PCT/US2020/066467 WO2021133741A1 (en) 2019-12-23 2020-12-21 Electrical redundancy for bonded structures

Publications (1)

Publication Number Publication Date
CN115088068A true CN115088068A (zh) 2022-09-20

Family

ID=76438361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080096515.XA Pending CN115088068A (zh) 2019-12-23 2020-12-21 用于接合结构的电冗余

Country Status (4)

Country Link
US (3) US11842894B2 (zh)
KR (1) KR20220120631A (zh)
CN (1) CN115088068A (zh)
WO (1) WO2021133741A1 (zh)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
US11176450B2 (en) 2017-08-03 2021-11-16 Xcelsis Corporation Three dimensional circuit implementing machine trained network
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
TWI822659B (zh) 2016-10-27 2023-11-21 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
KR20190092584A (ko) 2016-12-29 2019-08-07 인벤사스 본딩 테크놀로지스 인코포레이티드 집적된 수동 컴포넌트를 구비한 접합된 구조체
WO2018169968A1 (en) 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11195748B2 (en) 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
EP3807927A4 (en) 2018-06-13 2022-02-23 Invensas Bonding Technologies, Inc. TSV AS A HIDEPAD
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11296044B2 (en) 2018-08-29 2022-04-05 Invensas Bonding Technologies, Inc. Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
CN113330557A (zh) 2019-01-14 2021-08-31 伊文萨思粘合技术公司 键合结构
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11610846B2 (en) 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
KR20220120631A (ko) * 2019-12-23 2022-08-30 인벤사스 본딩 테크놀로지스 인코포레이티드 결합형 구조체를 위한 전기적 리던던시
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
KR20230003471A (ko) 2020-03-19 2023-01-06 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 결합된 구조체들을 위한 치수 보상 제어
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
US11817420B2 (en) * 2021-07-19 2023-11-14 Micron Technology, Inc. Systems and methods for direct bonding in semiconductor die manufacturing

Family Cites Families (219)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193294A (ja) 1993-11-01 1995-07-28 Matsushita Electric Ind Co Ltd 電子部品およびその製造方法
KR960009074A (ko) 1994-08-29 1996-03-22 모리시다 요이치 반도체 장치 및 그 제조방법
US6097096A (en) 1997-07-11 2000-08-01 Advanced Micro Devices Metal attachment method and structure for attaching substrates at low temperatures
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
US6255899B1 (en) 1999-09-01 2001-07-03 International Business Machines Corporation Method and apparatus for increasing interchip communications rates
US6984571B1 (en) 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6423640B1 (en) 2000-08-09 2002-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Headless CMP process for oxide planarization
US6887769B2 (en) 2002-02-06 2005-05-03 Intel Corporation Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US7105980B2 (en) 2002-07-03 2006-09-12 Sawtek, Inc. Saw filter device and method employing normal temperature bonding for producing desirable filter production and performance characteristics
JP4083502B2 (ja) 2002-08-19 2008-04-30 株式会社フジミインコーポレーテッド 研磨方法及びそれに用いられる研磨用組成物
US7023093B2 (en) 2002-10-24 2006-04-04 International Business Machines Corporation Very low effective dielectric constant interconnect Structures and methods for fabricating the same
US6962835B2 (en) 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
US6908027B2 (en) 2003-03-31 2005-06-21 Intel Corporation Complete device layer transfer without edge exclusion via direct wafer bonding and constrained bond-strengthening process
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US6867073B1 (en) 2003-10-21 2005-03-15 Ziptronix, Inc. Single mask via method and device
US7173340B2 (en) 2004-02-25 2007-02-06 Texas Instruments Incorporated Daisy chaining of serial I/O interface on stacking devices
US20060057945A1 (en) 2004-09-16 2006-03-16 Chia-Lin Hsu Chemical mechanical polishing process
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
US7193423B1 (en) 2005-12-12 2007-03-20 International Business Machines Corporation Wafer-to-wafer alignments
US7385283B2 (en) 2006-06-27 2008-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Three dimensional integrated circuit and method of making the same
US7750488B2 (en) 2006-07-10 2010-07-06 Tezzaron Semiconductor, Inc. Method for bonding wafers to produce stacked integrated circuits
US7803693B2 (en) 2007-02-15 2010-09-28 John Trezza Bowed wafer hybridization compensation
US8134235B2 (en) 2007-04-23 2012-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Three-dimensional semiconductor device
US8349635B1 (en) 2008-05-20 2013-01-08 Silicon Laboratories Inc. Encapsulated MEMS device and method to form the same
US9893004B2 (en) 2011-07-27 2018-02-13 Broadpak Corporation Semiconductor interposer integration
US8259461B2 (en) 2008-11-25 2012-09-04 Micron Technology, Inc. Apparatus for bypassing faulty connections
US8476165B2 (en) 2009-04-01 2013-07-02 Tokyo Electron Limited Method for thinning a bonding wafer
US8482132B2 (en) 2009-10-08 2013-07-09 International Business Machines Corporation Pad bonding employing a self-aligned plated liner for adhesion enhancement
KR101751045B1 (ko) 2010-05-25 2017-06-27 삼성전자 주식회사 3ｄ 반도체 장치
US8648615B2 (en) 2010-06-28 2014-02-11 Xilinx, Inc. Testing die-to-die bonding and rework
JP5517800B2 (ja) 2010-07-09 2014-06-11 キヤノン株式会社 固体撮像装置用の部材および固体撮像装置の製造方法
FR2966283B1 (fr) 2010-10-14 2012-11-30 Soi Tec Silicon On Insulator Tech Sa Procede pour realiser une structure de collage
US8377798B2 (en) 2010-11-10 2013-02-19 Taiwan Semiconductor Manufacturing Co., Ltd Method and structure for wafer to wafer bonding in semiconductor packaging
US8620164B2 (en) 2011-01-20 2013-12-31 Intel Corporation Hybrid III-V silicon laser formed by direct bonding
US8716105B2 (en) 2011-03-31 2014-05-06 Soitec Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures and intermediate structures formed using such methods
US8501537B2 (en) 2011-03-31 2013-08-06 Soitec Methods for bonding semiconductor structures involving annealing processes, and bonded semiconductor structures formed using such methods
KR102378636B1 (ko) 2011-05-24 2022-03-25 소니그룹주식회사 반도체 장치
JP5982748B2 (ja) 2011-08-01 2016-08-31 ソニー株式会社 半導体装置、半導体装置の製造方法、および電子機器
US8697493B2 (en) 2011-07-18 2014-04-15 Soitec Bonding surfaces for direct bonding of semiconductor structures
KR20130016682A (ko) 2011-08-08 2013-02-18 에스케이하이닉스 주식회사 듀얼 레이어 구조의 반도체칩과 듀얼 레이어 구조의 반도체칩을 갖는 패키지들 및 그 제조방법
US8441131B2 (en) 2011-09-12 2013-05-14 Globalfoundries Inc. Strain-compensating fill patterns for controlling semiconductor chip package interactions
CN103377911B (zh) 2012-04-16 2016-09-21 中国科学院微电子研究所 提高化学机械平坦化工艺均匀性的方法
US8809123B2 (en) 2012-06-05 2014-08-19 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit structures and hybrid bonding methods for semiconductor wafers
US9142517B2 (en) 2012-06-05 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding mechanisms for semiconductor wafers
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
US20140175655A1 (en) 2012-12-22 2014-06-26 Industrial Technology Research Institute Chip bonding structure and manufacturing method thereof
US8946784B2 (en) 2013-02-18 2015-02-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US8802538B1 (en) 2013-03-15 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for hybrid wafer bonding
US9443796B2 (en) 2013-03-15 2016-09-13 Taiwan Semiconductor Manufacturing Company, Ltd. Air trench in packages incorporating hybrid bonding
US9201117B2 (en) * 2013-05-06 2015-12-01 International Business Machines Corporation Managing redundancy repair using boundary scans
US9064937B2 (en) 2013-05-30 2015-06-23 International Business Machines Corporation Substrate bonding with diffusion barrier structures
US9929050B2 (en) 2013-07-16 2018-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming three-dimensional integrated circuit (3DIC) stacking structure
JP6330151B2 (ja) * 2013-09-17 2018-05-30 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
GB2518476B (en) 2013-09-20 2015-11-04 Silicon Lab Inc Multi-chip modules having stacked television demodulators
US9723716B2 (en) 2013-09-27 2017-08-01 Infineon Technologies Ag Contact pad structure, an electronic component, and a method for manufacturing a contact pad structure
US9257399B2 (en) 2013-10-17 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. 3D integrated circuit and methods of forming the same
JP2015115446A (ja) 2013-12-11 2015-06-22 株式会社東芝 半導体装置の製造方法
US9437572B2 (en) 2013-12-18 2016-09-06 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pad structure for hybrid bonding and methods of forming same
US9245825B2 (en) 2014-01-23 2016-01-26 Sandisk Technologies Inc. I/O pin capacitance reduction using TSVS
US9425155B2 (en) 2014-02-25 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer bonding process and structure
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9299736B2 (en) 2014-03-28 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding with uniform pattern density
US9230941B2 (en) 2014-03-28 2016-01-05 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structure for stacked semiconductor devices
US9472458B2 (en) 2014-06-04 2016-10-18 Semiconductor Components Industries, Llc Method of reducing residual contamination in singulated semiconductor die
KR102275705B1 (ko) 2014-07-11 2021-07-09 삼성전자주식회사 웨이퍼 대 웨이퍼 접합 구조
US9536848B2 (en) 2014-10-16 2017-01-03 Globalfoundries Inc. Bond pad structure for low temperature flip chip bonding
US9394161B2 (en) 2014-11-14 2016-07-19 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS and CMOS integration with low-temperature bonding
US9899442B2 (en) 2014-12-11 2018-02-20 Invensas Corporation Image sensor device
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US9656852B2 (en) 2015-07-06 2017-05-23 Taiwan Semiconductor Manufacturing Company Ltd. CMOS-MEMS device structure, bonding mesa structure and associated method
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US10075657B2 (en) 2015-07-21 2018-09-11 Fermi Research Alliance, Llc Edgeless large area camera system
US9728521B2 (en) 2015-07-23 2017-08-08 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid bond using a copper alloy for yield improvement
US9559081B1 (en) 2015-08-21 2017-01-31 Apple Inc. Independent 3D stacking
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
US10224310B2 (en) 2015-10-29 2019-03-05 Qualcomm Incorporated Hybrid three-dimensional integrated circuit reconfigurable thermal aware and dynamic power gating interconnect architecture
US9496239B1 (en) 2015-12-11 2016-11-15 International Business Machines Corporation Nitride-enriched oxide-to-oxide 3D wafer bonding
US9852988B2 (en) 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US9923011B2 (en) 2016-01-12 2018-03-20 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure with stacked semiconductor dies
US10446532B2 (en) 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
US10050018B2 (en) 2016-02-26 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC structure and methods of forming
US10026716B2 (en) 2016-04-15 2018-07-17 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC formation with dies bonded to formed RDLs
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
KR102505856B1 (ko) 2016-06-09 2023-03-03 삼성전자 주식회사 웨이퍼 대 웨이퍼 접합 구조체
US9941241B2 (en) 2016-06-30 2018-04-10 International Business Machines Corporation Method for wafer-wafer bonding
US9892961B1 (en) 2016-08-09 2018-02-13 International Business Machines Corporation Air gap spacer formation for nano-scale semiconductor devices
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10672663B2 (en) 2016-10-07 2020-06-02 Xcelsis Corporation 3D chip sharing power circuit
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
US11176450B2 (en) 2017-08-03 2021-11-16 Xcelsis Corporation Three dimensional circuit implementing machine trained network
JP2018073851A (ja) 2016-10-24 2018-05-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置、製造方法、及び、固体撮像装置
US10163750B2 (en) 2016-12-05 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure for heat dissipation
US10453832B2 (en) 2016-12-15 2019-10-22 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structures and methods of forming same
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
WO2018125673A2 (en) 2016-12-28 2018-07-05 Invensas Bonding Technologies, Inc Processing stacked substrates
KR20190092584A (ko) 2016-12-29 2019-08-07 인벤사스 본딩 테크놀로지스 인코포레이티드 집적된 수동 컴포넌트를 구비한 접합된 구조체
US20180190583A1 (en) 2016-12-29 2018-07-05 Invensas Bonding Technologies, Inc. Bonded structures with integrated passive component
US10276909B2 (en) 2016-12-30 2019-04-30 Invensas Bonding Technologies, Inc. Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein
US10431614B2 (en) 2017-02-01 2019-10-01 Semiconductor Components Industries, Llc Edge seals for semiconductor packages
JP7030825B2 (ja) 2017-02-09 2022-03-07 インヴェンサス ボンディング テクノロジーズ インコーポレイテッド 接合構造物
US10263762B2 (en) * 2017-02-21 2019-04-16 M31 Technology Corporation Physical layer circuitry for multi-wire interface
WO2018169968A1 (en) 2017-03-16 2018-09-20 Invensas Corporation Direct-bonded led arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
JP6640780B2 (ja) 2017-03-22 2020-02-05 キオクシア株式会社 半導体装置の製造方法および半導体装置
US10784191B2 (en) 2017-03-31 2020-09-22 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
US10580823B2 (en) 2017-05-03 2020-03-03 United Microelectronics Corp. Wafer level packaging method
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10840205B2 (en) 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11195748B2 (en) 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
US11251157B2 (en) 2017-11-01 2022-02-15 Taiwan Semiconductor Manufacturing Company, Ltd. Die stack structure with hybrid bonding structure and method of fabricating the same and package
US11011503B2 (en) 2017-12-15 2021-05-18 Invensas Bonding Technologies, Inc. Direct-bonded optoelectronic interconnect for high-density integrated photonics
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US11127738B2 (en) 2018-02-09 2021-09-21 Xcelsis Corporation Back biasing of FD-SOI circuit blocks
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
US11256004B2 (en) 2018-03-20 2022-02-22 Invensas Bonding Technologies, Inc. Direct-bonded lamination for improved image clarity in optical devices
US10991804B2 (en) 2018-03-29 2021-04-27 Xcelsis Corporation Transistor level interconnection methodologies utilizing 3D interconnects
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11398258B2 (en) 2018-04-30 2022-07-26 Invensas Llc Multi-die module with low power operation
US10403577B1 (en) 2018-05-03 2019-09-03 Invensas Corporation Dielets on flexible and stretchable packaging for microelectronics
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US10923413B2 (en) 2018-05-30 2021-02-16 Xcelsis Corporation Hard IP blocks with physically bidirectional passageways
CN112514059B (zh) 2018-06-12 2024-05-24 隔热半导体粘合技术公司 堆叠微电子部件的层间连接
EP3807927A4 (en) * 2018-06-13 2022-02-23 Invensas Bonding Technologies, Inc. TSV AS A HIDEPAD
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
WO2020010265A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Microelectronic assemblies
US20200035641A1 (en) 2018-07-26 2020-01-30 Invensas Bonding Technologies, Inc. Post cmp processing for hybrid bonding
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US11296044B2 (en) 2018-08-29 2022-04-05 Invensas Bonding Technologies, Inc. Bond enhancement structure in microelectronics for trapping contaminants during direct-bonding processes
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
CN113330557A (zh) 2019-01-14 2021-08-31 伊文萨思粘合技术公司 键合结构
US11398451B2 (en) 2019-03-01 2022-07-26 Sandisk Technologies Llc Methods for reusing substrates during manufacture of a bonded assembly including a logic die and a memory die
US11387202B2 (en) 2019-03-01 2022-07-12 Invensas Llc Nanowire bonding interconnect for fine-pitch microelectronics
US11069703B2 (en) 2019-03-04 2021-07-20 Sandisk Technologies Llc Three-dimensional device with bonded structures including a support die and methods of making the same
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11610846B2 (en) 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
US10804255B1 (en) * 2019-05-10 2020-10-13 Xilinx, Inc. Circuit for and method of transmitting a signal in an integrated circuit device
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US20200395321A1 (en) 2019-06-12 2020-12-17 Invensas Bonding Technologies, Inc. Sealed bonded structures and methods for forming the same
KR20200145387A (ko) 2019-06-21 2020-12-30 에스케이하이닉스 주식회사 인터포저를 포함하는 적층 반도체 패키지
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
US11239225B2 (en) 2019-07-17 2022-02-01 Taiwan Semiconductor Manufacturing Company, Ltd. Three-dimensional integrated circuit structures and methods of manufacturing the same
US20210098412A1 (en) 2019-09-26 2021-04-01 Invensas Bonding Technologies, Inc. Direct gang bonding methods and structures
US20210118864A1 (en) 2019-10-21 2021-04-22 Invensas Corporation Non-Volatile Dynamic Random Access Memory
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11329734B2 (en) 2019-11-07 2022-05-10 Shenzhen Chipuller Chip Technology Co., Ltd Method and apparatus to use active semiconductor interposers for RF signal chain in modular stacked integrated circuits
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
KR20220120631A (ko) * 2019-12-23 2022-08-30 인벤사스 본딩 테크놀로지스 인코포레이티드 결합형 구조체를 위한 전기적 리던던시
US20210242152A1 (en) * 2020-02-05 2021-08-05 Invensas Bonding Technologies, Inc. Selective alteration of interconnect pads for direct bonding
KR20230003471A (ko) 2020-03-19 2023-01-06 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 결합된 구조체들을 위한 치수 보상 제어
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
WO2022094579A1 (en) 2020-10-29 2022-05-05 Invensas Bonding Technologies, Inc. Direct bonding methods and structures
KR20230097121A (ko) 2020-10-29 2023-06-30 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 접합 방법 및 구조체
JP2024501016A (ja) 2020-12-28 2024-01-10 アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド 基板貫通ビアを有する構造体及びそれを形成する方法
WO2022147430A1 (en) 2020-12-28 2022-07-07 Invensas Bonding Technologies, Inc. Structures with through-substrate vias and methods for forming the same
US20220208723A1 (en) 2020-12-30 2022-06-30 Invensas Bonding Technologies, Inc. Directly bonded structures
KR20230126736A (ko) 2020-12-30 2023-08-30 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 전도성 특징부를 갖는 구조 및 그 형성방법
US20220285303A1 (en) 2021-03-03 2022-09-08 Invensas Bonding Technologies, Inc. Contact structures for direct bonding
JP2024515032A (ja) 2021-03-31 2024-04-04 アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド 担体の直接接合及び剥離
EP4315411A1 (en) 2021-03-31 2024-02-07 Adeia Semiconductor Bonding Technologies Inc. Direct bonding methods and structures
JP2024515033A (ja) 2021-03-31 2024-04-04 アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド 担体の直接ボンディング及び剥離
KR20240028356A (ko) 2021-06-30 2024-03-05 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 결합층에서 라우팅 구조체를 갖는 소자
US20230019869A1 (en) 2021-07-16 2023-01-19 Invensas Bonding Technologies, Inc. Optically occlusive protective element for bonded structures
WO2023014616A1 (en) 2021-08-02 2023-02-09 Invensas Bonding Technologies, Inc. Protective semiconductor elements for bonded structures
WO2023034738A1 (en) 2021-09-01 2023-03-09 Adeia Semiconductor Technologies Llc Stacked structure with interposer
US20230067677A1 (en) 2021-09-01 2023-03-02 Invensas Bonding Technologies, Inc. Sequences and equipment for direct bonding
WO2023044308A1 (en) 2021-09-14 2023-03-23 Adeia Semiconductor Bonding Technologies Inc. Method of bonding thin substrates
WO2023049812A1 (en) 2021-09-24 2023-03-30 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with active interposer
US20230122531A1 (en) 2021-10-18 2023-04-20 Invensas Llc Reduced parasitic capacitance in bonded structures
US20230123423A1 (en) 2021-10-19 2023-04-20 Adeia Semiconductor Bonding Technologies Inc Stacked inductors in multi-die stacking
WO2023070033A1 (en) 2021-10-22 2023-04-27 Adeia Semiconductor Technologies Llc Radio frequency device packages
WO2023076842A1 (en) 2021-10-25 2023-05-04 Adeia Semiconductor Bonding Technologies Inc. Power distribution for stacked electronic devices
US20230125395A1 (en) 2021-10-27 2023-04-27 Adeia Semiconductor Bonding Technologies Inc. Stacked structures with capacitive coupling connections
KR20240091148A (ko) 2021-10-28 2024-06-21 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 확산 베리어 및 그 형성 방법
US20230140107A1 (en) 2021-10-28 2023-05-04 Adeia Semiconductor Bonding Technologies Inc. Direct bonding methods and structures
US20230142680A1 (en) 2021-10-28 2023-05-11 Adeia Semiconductor Bonding Technologies Inc. Stacked electronic devices
KR20240094026A (ko) 2021-11-05 2024-06-24 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 멀티-채널 디바이스 스태킹
WO2023091430A1 (en) 2021-11-17 2023-05-25 Adeia Semiconductor Bonding Technologies Inc. Thermal bypass for stacked dies
WO2023091485A1 (en) 2021-11-18 2023-05-25 Adeia Semiconductor Bonding Technologies Inc. Fluid cooling for die stacks
US20230187264A1 (en) 2021-12-13 2023-06-15 Adeia Semiconductor Technologies Llc Methods for bonding semiconductor elements
US20230187317A1 (en) 2021-12-13 2023-06-15 Adeia Semiconductor Bonding Technologies Inc. Interconnect structures
US20230197453A1 (en) 2021-12-17 2023-06-22 Adeia Semiconductor Bonding Technologies Inc. Structure with conductive feature for direct bonding and method of forming same
WO2023122509A1 (en) 2021-12-20 2023-06-29 Adeia Semiconductor Bonding Technologies Inc. Thermoelectric cooling for die packages
WO2023122513A1 (en) 2021-12-20 2023-06-29 Adeia Semiconductor Bonding Technologies Inc. Direct bonding and debonding of elements
WO2023122510A1 (en) 2021-12-20 2023-06-29 Adeia Semiconductor Bonding Technologies Inc. Thermoelectric cooling in microelectronics
WO2023122559A1 (en) 2021-12-22 2023-06-29 Adeia Semiconductor Bonding Technologies Inc. Low stress direct hybrid bonding
WO2023122771A1 (en) 2021-12-23 2023-06-29 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with interconnect assemblies
WO2023122687A1 (en) 2021-12-23 2023-06-29 Adeia Semiconductor Bonding Technologies Inc. Apparatuses and methods for die bond control
WO2023122732A1 (en) 2021-12-23 2023-06-29 Adeia Semiconductor Bonding Technologies Inc. Direct bonding on package substrates
WO2023129901A1 (en) 2021-12-27 2023-07-06 Adeia Semiconductor Bonding Technologies Inc. Directly bonded frame wafers
WO2023147502A1 (en) 2022-01-31 2023-08-03 Adeia Semiconductor Bonding Technologies Inc. Heat dissipating system for electronic devices

Also Published As

Publication number Publication date
KR20220120631A (ko) 2022-08-30
WO2021133741A9 (en) 2021-08-05
US20210193625A1 (en) 2021-06-24
US20240136333A1 (en) 2024-04-25
WO2021133741A1 (en) 2021-07-01
US11842894B2 (en) 2023-12-12
US20230420419A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
US11842894B2 (en) Electrical redundancy for bonded structures
US11721653B2 (en) Circuitry for electrical redundancy in bonded structures
KR101692434B1 (ko) 반도체 소자 및 그 제조 방법
KR101319701B1 (ko) ＴＳＶｓ에 연결된 웨이퍼 후면의 상호접속 구조
CN101752270B (zh) 堆叠集成电路半导体晶粒的形成方法
TWI416693B (zh) 半導體裝置及其製造方法
US8592988B2 (en) Semiconductor device
US8592310B2 (en) Methods of manufacturing a semiconductor device
KR101850121B1 (ko) 용장성 실리콘 관통 비아를 구비한 반도체 칩 및 그 제조방법
US11670562B2 (en) Heat dissipation structures
TW201017847A (en) Integrated circuit structure
US20130009305A1 (en) Semiconductor device and method of manufacturing the same
KR20120090417A (ko) 반도체 장치 및 이의 제조 방법
JP5780165B2 (ja) 半導体装置およびその製造方法
US20130147052A1 (en) Offset of contact opening for copper pillars in flip chip packages
EP2286449A1 (en) Thermo-mechanical stress in semiconductor wafers
US9059067B2 (en) Semiconductor device with interposer and method manufacturing same
JP6473897B2 (ja) 半導体デバイスの製造方法
CN116137257A (zh) 半导体封装件
TW202240842A (zh) 用於密集閘極上閘極３ｄ邏輯的多階層背面電力輸送網路
CN115312493A (zh) 半导体结构及其形成方法
US9673133B2 (en) Semiconductor devices having through-electrodes
US20240153919A1 (en) Semiconductor package
TWI832249B (zh) 電容結構、半導體結構及其製造方法
CN117936502A (zh) 半导体封装件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: California, USA

Applicant after: Insulation Semiconductor Bonding Technology Co.

Address before: California, USA

Applicant before: Evanss Adhesive Technologies