KR102378636B1 - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR102378636B1
KR102378636B1 KR1020217007969A KR20217007969A KR102378636B1 KR 102378636 B1 KR102378636 B1 KR 102378636B1 KR 1020217007969 A KR1020217007969 A KR 1020217007969A KR 20217007969 A KR20217007969 A KR 20217007969A KR 102378636 B1 KR102378636 B1 KR 102378636B1
Authority
KR
South Korea
Prior art keywords
electrode
bonding
junction
wiring
semiconductor
Prior art date
Application number
KR1020217007969A
Other languages
English (en)
Other versions
KR20210032563A (ko
Inventor
노부토시 후지이
요시히사 카가와
Original Assignee
소니그룹주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011115634A external-priority patent/JP5970747B2/ja
Priority claimed from JP2011129190A external-priority patent/JP5919653B2/ja
Application filed by 소니그룹주식회사 filed Critical 소니그룹주식회사
Priority to KR1020227005881A priority Critical patent/KR102574526B1/ko
Publication of KR20210032563A publication Critical patent/KR20210032563A/ko
Application granted granted Critical
Publication of KR102378636B1 publication Critical patent/KR102378636B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06131—Square or rectangular array being uniform, i.e. having a uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0616—Random array, i.e. array with no symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H01L2224/06517—Bonding areas having different functions including bonding areas providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/08052—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/0807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08121—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the connected bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08123—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting directly to at least two bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/08147—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bonding area connecting to a bonding area disposed in a recess of the surface of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0951—Function
    • H01L2224/09515—Bonding areas having different functions
    • H01L2224/09517—Bonding areas having different functions including bonding areas providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80053—Bonding environment
    • H01L2224/80095—Temperature settings
    • H01L2224/80099—Ambient temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8019—Arrangement of the bonding areas prior to mounting
    • H01L2224/80194—Lateral distribution of the bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Bipolar Transistors (AREA)
  • Noodles (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

제1의 반도체 장치는, 제1 층간절연막과, 제1 층간절연막 내에 매입되고, 일방의 표면이 제1 층간절연막의 일방의 표면과 동일면상에 위치한 제1 전극 패드와, 제1 층간절연막 내에 매입되고, 일방의 표면이 제1 층간절연막의 일방의 표면과 동일면상에 위치하고, 제1 전극 패드의 주위에 배설된 제1 더미 전극을 포함하는 제1 배선층과, 제2 층간절연막과, 제2 층간절연막 내에 매입되고, 일방의 표면이 제2 층간절연막의 일방의 표면과 동일 표면상에 위치하고, 또한 제1 전극 패드에 접합된 제2 전극 패드와, 일방의 표면이 제2 층간절연막의 제1 층간절연막측의 표면과 동일면상에 위치하고, 제2 전극 패드의 주위에 배설되고, 제1 더미 전극에 접합된 제2 더미 전극을 포함하는 제2 배선층을 포함하고 있다. 제2의 반도체 장치는, 접합 계면측의 표면에 형성되고 또한 제1의 방향으로 연재되는 제1 전극을 갖는 제1 반도체부와, 제1 전극과 접합되고 또한 제1의 방향과 교차하는 제2의 방향으로 연재되는 제2 전극을 가지며, 상기 접합 계면에서 제1 반도체부와 맞붙여서 마련된 제2 반도체부를 구비하고 있다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}
본 기술은, 2 이상의 반도체부재를 접합하여 적층한 반도체 장치에 관한 것이다.
종래, 예를 들면 반도체부재끼리를 맞붙여서 3차원 집적 회로 등을 제작하는 경우에는, 반도체부재의 맞붙임면에 마련된 Cu전극끼리를 직접 접합하는 방법이 이용도되는 일이 있다(예를 들면, 특허문헌 1, 특허문헌 4 및 특허문헌 5를 참조). 예를 들면, 하기 특허문헌 1에서는, 수광 소자가 형성된 제1 기판과 주변 회로가 형성된 제2 기판을, Cu전극(본딩 패드)에 의해 접합하는 것이 개시되어 있다. 이러한 방법에서는, 각각의 반도체부재에 마련한 Cu전극과 층간절연막을 동일면에 평탄화하고 맞붙임에 의해, 대향하는 Cu전극끼리 및 층간절연막끼리를 접합한다.
그러나, 반도체부재끼리의 전기적 접속에서는, 각각의 반도체부재에 마련된 Cu전극끼리를 직접 접촉시켜서, 또한 접합 가능할 정도로 접합면이 평탄성을 확보하는 것은 곤란하다. 예를 들면, CMP(chemical mechanical polishing)법에 의해 반도체부재의 접합면을 평탄화하는 경우에는, 접합면의 디싱의 발생을 억제하기 위해, 연마 조건을 엄밀하게 설정할 필요가 있다. 또한, 설정한 조건을 안정적이면서 계속적으로 실시하는 것은 곤란하다.
이 때문에, Cu전극 및 층간절연막의 평탄화를 완전하게는 행하지 않고, 층간절연막만을 예를 들면 웨트 에칭이나 드라이 에칭 등에 의해 일부 제거함에 의해, 층간절연막보다도 Cu전극을 돌출시키는 것이 제안되어 있다(예를 들면, 특허문헌 2, 및, 비특허문헌 1 참조).
한편으로, 접합이 행하여지지 않는 일반적인 반도체부재에서는, 배선 밀도가 일정하게 되도록 더미 패턴을 마련함에 의해, 디싱을 억제하는 것도 행하여지고 있다(예를 들면 하기 특허문헌 3 참조). 또한, 이와 같이 맞붙여진 반도체부재끼리의 접합 강도를 측정하는 경우에는, 예를 들면 비특허문헌 2에 기재되어 있는 바와 같은, 이른바 면도칼 테스트가 종래부터 알려져 있다.
또한, 통상, Cu전극끼리의 접합을 행할 때, 예를 들면, 얼라인먼트 어긋남이나 접촉 저항의 상승 등을 억제하기 위해, 대면적의 Cu플레이트끼리를 접합한다. 그러나, 각 Cu플레이트를 형성할 때에는, 일반적으로, Cu플레이트의 접합면에 대해 CMP(화학 기계 연마) 처리를 시행한다. 그 때문에, 폭광(幅廣)(예를 들면 5㎛ 이상)의 Cu플레이트를 형성한 때에는, CMP 처리에 의하여 Cu플레이트의 접합면에 디싱(패여짐)이 발생하기 쉽게 된다.
여기서, 도 19에, 접합면에 디싱이 발생한 Cu플레이트끼리를 접합한 때의 접합 계면 부근의 양상을 도시한다. 또한, 도 19에는, 제1 반도체 칩(1401)과, 제2 반도체 칩(1402)을 Cu전극끼리가 접합하는 예를 나타낸다. 제1 반도체 칩(1401)의 접합 패드(1403)의 접합면, 및, 제2 반도체 칩(1402)의 접합 패드(1404)의 접합면에 디싱이 발생하고 있는 경우, 양자를 접합하면, 접합 계면(Sj)에 기포 등이 발생한다. 이 경우, 접합 계면(Sj)에서, 예를 들면 도통 불량이나 접촉 저항의 상승 등이 발생하고, 접합성이 현저하게 열화될 가능성이 있다.
이 문제를 해소하기 위해, 특허문헌 5에는, 접합 패드 내에 복수의 개구를 형성함에 의해, 디싱의 발생을 억제하는 기술이 제안되어 있다.
도 20에, 특허문헌 5에서 제안되어 있는 접합 패드의 개략 상면도를 도시한다. 특허문헌 5에서 제안되어 있는 접합 패드(1405)는, 플레이트형상의 패드에 복수의 사각형형상의 개구(1406)을 소정 간격으로 분산시켜서 형성한다. 또한, 도 20에는 도시되지 않지만, 접합 패드(1405)의 개구(1406) 내에는, 절연층(유전체층)이 형성된다. 접합 패드(1405)를 이와 같은 구성으로 함에 의해, 접합 패드(1405) 내에 대면적(폭광)의 전극부분이 없어지고, 디싱의 발생을 억제할 수 있다.
특허문헌 1 : 일본국 특개2006-191081호 공보 특허문헌 2 : 일본국 특표2006-522461호 공보 특허문헌 3 : 일본국 특개평11-265866호 공보 특허문헌 4 : 일본국 특허 제3532788호 명세서 특허문헌 5 : 일본국 특개2010-103533호 공보
비특허문헌 1 : J.J.McMahon, J.-Q.Luand R.J.Gutmann, IEEE 55th ECTC, 2005 비특허문헌 2 : W.P.Maszara, G.Goetz,A.Caviglia and J.B.McKitterick, J.Appl.Phys.64(10)1988,pp.4943」
이와 같이, 반도체부재끼리를 보다 강고하게 접합하기 위해(때문에), 종래 다양한 방법이 제안되어 오고 있지만, 확실한 방법은 아직도 발견되지 않은 것이 현재의 상태이다. 또한, Cu전극 사이의 접합 계면에서의 예를 들면 도통 불량이나 접촉 저항의 상승 등의 발생을, 보다 한층 억제하는 것이 요구되어 있다. 이와 같이, 보다 신뢰성이 높은 접합면을 갖는 반도체 장치가 요망되고 있다.
따라서, 보다 신뢰성이 높은 접합면을 갖는 반도체 장치를 제공하는 것이 요망된다.
본 기술의 한 실시의 형태에 관한 제1의 반도체 장치는, 제1 층간절연막과, 이 제1 층간절연막 내에 매입되고, 일방의 표면이 제1 층간절연막의 일방의 표면과 동일면상에 위치한 제1 전극 패드와, 제1 층간절연막 내에 매입되고, 일방의 표면이 제1 층간절연막의 일방의 표면과 동일면상에 위치하고, 제1 전극 패드의 주위에 배설된 제1 더미 전극를 포함하는 제1 배선층과, 제1 층간절연막의 제1 전극 패드의 일방의 표면측에 위치한 제2 층간절연막과, 제2 층간절연막 내에 매입되고, 일방의 표면이 제2 층간절연막의 제1 층간절연막측의 표면과 동일 표면상에 위치하고, 또한 제1 전극 패드에 접합된 제2 전극 패드와, 일방의 표면이 제2 층간절연막의 제1 층간절연막측의 표면과 동일면상에 위치하고, 제2 전극 패드의 주위에 배설되고, 제1 더미 전극에 접합된 제2 더미 전극를 포함하는 제2 배선층를 포함하도록 한 것이다.
본 기술의 한 실시의 형태에 관한 제1의 반도체 장치에서는, 제1 배선층과 제2 배선층과의 접합면에 더미 전극을 배치함에 의해, 더미 전극끼리가 접합된다. 이에 의해, 금속 접합이 행하여지는 면적이 증대한다.
본 기술의 한 실시의 형태에 관한 제2의 반도체 장치는, 접합 계면측의 표면에 형성되고 또한 제1의 방향으로 연재되는 제1 전극을 갖는 제1 반도체부와, 상기 접합 계면에서 제1 전극과 접합되고 또한 제1의 방향과 교차하는 제2의 방향으로 연재되는 제2 전극을 가지며, 상기 접합 계면에서 제1 반도체부와 맞붙여서 마련된 제2 반도체부를 구비하는 것이다.
본 기술의 한 실시의 형태에 관한 제2의 반도체 장치에서는, 접합 계면에서 접합되는 제1 전극의 연재 방향과 제2 전극의 연재 방향이 교차함과 함께, 그 교차부분에 제1 전극 및 제2 전극 사이의 접합 영역이 형성된다. 이에 의해, 제1 전극 및 제2 전극 사이에 접합 얼라인먼트 어긋남이 발생하여도, 교차부분에 형성되는 제1 전극 및 제2 전극 사이의 접합 영역의 면적은 변동하지 않는다.
본 기술의 한 실시의 형태에 관한 제1의 반도체 장치에 의하면, 제1 배선층과 제2 배선층과의 접합면에서, 금속 접합이 행하여지는 면적을 증대시킬 수 있다. 따라서, 제1 배선층과 제2 배선층과의 접합 강도를 향상시킬 수 있어서, 보다 신뢰성이 높은 접합면을 갖는 반도체 장치를 얻는 것이 가능해진다.
본 기술의 한 실시의 형태에 관한 제2의 반도체 장치에 의하면, 제1 전극 및 제2 전극 사이의 접합 계면에 있어서의 예를 들면 도통 불량이나 배선 저항의 상승 등의 발생을 보다 한층 억제할 수 있다. 따라서, 보다 신뢰성이 높은 접합 계면을 갖는 반도체 장치를 얻는 것이 가능해진다.
도 1A, 도 1B, 도 1C는, 본 기술의 제1 실시 형태에 관한 반도체 장치를 도시하는 도면.
도 2A, 도 2B, 도 2C는, 본 기술의 제2 실시의 형태에 관한 반도체 장치를 도시하는 도면.
도 3A, 도 3B는, 본 기술의 제3의 실시 형태에 관한 반도체 장치를 도시하는 도면.
도 4A, 도 4B는, 본 기술의 제4의 실시 형태에 관한 반도체 장치를 도시하는 도면.
도 5A, 도 5B는, 본 기술의 제5의 실시 형태에 관한 반도체 장치를 도시하는 도면.
도 6은 본 기술의 제6의 실시 형태에 관한 반도체 수상 장치를 도시하는 도면.
도 7은 접합 얼라인먼트 어긋남의 문제를 설명하기 위한 도면.
도 8은 접합 얼라인먼트 어긋남의 문제를 설명하기 위한 도면.
도 9는 본 기술의 제7의 실시 형태에 관한 반도체 장치의 각 Cu 접합부의 개략 구성도.
도 10은 제7의 실시 형태에 관한 반도체 장치에서의 접합 계면 부근의 개략 단면도.
도 11은 제7의 실시 형태에 관한 반도체 장치의 Cu전극끼리의 접합 영역의 개략 구성도.
도 12는 본 기술의 제8의 실시 형태에 관한 반도체 장치의 각 Cu 접합부의 개략 구성도.
도 13은 본 기술의 제9의 실시 형태에 관한 반도체 장치의 각 Cu 접합부의 개략 구성도.
도 14는 제9의 실시 형태에 관한 반도체 장치의 Cu전극끼리의 접합 영역의 개략 구성도.
도 15는 본 기술의 제10의 실시 형태에 관한 반도체 장치(고체 촬상 소자)의 개략 구성 단면도.
도 16A, 도 16B, 도 16C는, 비교례에 관계된 반도체 장치를 도시하는 도면.
도 17은 변형례 1의 Cu전극끼리의 접합 영역의 개략 구성도.
도 18은 본 기술의 반도체 장치(고체 촬상 소자)를 적용한 전자 기기의 한 예를 도시하는 도면.
도 19는 종래의 Cu전극끼리의 접합에서의 디싱의 영향을 설명하기 위한 도면.
도 20은 종래의 접합 패드의 개략 상면도.
이하, 본 기술의 실시의 형태에 관해, 도면을 참조하여 상세히 설명한다.
<제1의 실시의 형태>
도 1A는, 제1의 실시 형태에 관한 반도체 장치(100)의 개략 단면도이다. 본 실시 형태의 반도체 장치(100)는, 제1 반도체부재(10)와, 제1 반도체부재(10)에 접합된 제2 반도체부재(20)를 갖는다. 또한, 도 1B는, 제1 반도체부재(10)의 접합면을 도시하는 도면이고, 도 1A는, 도 1B 중의 선(L1)에서의 단면도이다. 또한, 도 1C는, 도 1B 중의 선(L2)에서의 단면도이다.
도 1A 및 도 1C에 도시하는 바와 같이, 제1 반도체부재(10)는, 예를 들면, 기판(1)과, 기판(1)상에 형성된 제1 배선층(2)을 갖는다. 또한, 도시를 생략하지만, 기판(1)상에는, 예를 들면 트랜지스터나 다이오드 등의 반도체 소자가 형성된다. 이 반도체 소자상에는, 예를 들면 SiO2, NSG(난도프트 실리케이트 유리), PSG(포스포실리케이트 유리), TEOS(테트라에톡시실란) 등에 의한 평탄화막이 마련되고, 이 평탄화막상에 제1 배선층(2)이 형성된다. 또한, 제1 반도체부재(10)는, 복수의 배선층이 적층된 다층 배선 구조를 가져도 좋다. 단, 이 경우, 제1 배선층(2)은, 각 배선층 중에서도 가장 제2 반도체부재(20)측에 배설된다.
제1 배선층(2)에는, 예를 들면 Cu로 이루어지는 제1 전극 패드(4)와, 예를 들면 Cu로 이루어지는 더미 전극(5)이 배설된다. 또한, 제1 전극 패드(4)와 더미 전극(5)은, 예를 들면 유기 실리카 유리 등의 저유전율 재료나, SiO2 등으로 이루어지는 층간절연막(3) 내에 매입되어 있다. 제1 전극 패드(4), 더미 전극(5) 및 층간절연막(3)의 기판(1)측과는 반대측의 각각의 표면은, 동일면 내에 위치하고 있고, 제1 배선층(2)과고 후술하는 제2 배선층(9)과의 접합면(Pj)을 형성하고 있다.
또한, 각 제1 전극 패드(4)에는 비어(12)가 접속되어 있고, 각 제1 전극 패드(4)는, 비어(12)를 통하여 도시를 생략한 배선에 접속된다. 하나의 배선에 대한 제1 전극 패드(4)의 접속수는, 그 배선에 접속한 패드(4)와 비어(12)와의 저항치의 합계가, 배선에 필요하게 되는 저항치와 동등하게 되도록 정하여진다. 하나의 배선에 대해, 복수의 제1 전극 패드(4)를 접속함에 의해, 대면적의 패드를 배치하는 경우와 같은 효과를 얻을 수 있다.
제2 반도체부재(20)는, 예를 들면, 기판(11)과, 기판(11)상에 형성된 제2 배선층(9)을 갖는다. 또한, 기판(11)상에는, 예를 들면 트랜지스터나 다이오드 등의 반도체 소자(도시를 생략)가 형성되어 있어도 좋다. 제2 반도체부재(20)는, 복수의 배선층이 적층된 다층 배선 구조라도 좋지만, 제2 배선층(9)은, 각 배선층 중에서도 기판(11)에 대해 가장 먼 위치(최상층)에 배설된다.
제2 배선층(9)은, 예를 들면 Cu로 이루어지는 제2 전극 패드(7)와, 예를 들면 Cu로 이루어지는 더미 전극(8)과, 층간절연막(6)을 갖는다. 또한, 제2 전극 패드(7)와 더미 전극(8)은, 층간절연막(6) 내에 매입되어 있다. 층간절연막(6)의 재료는, 층간절연막(3)과 같아도 좋다. 제2 전극 패드(7), 더미 전극(8) 및 층간절연막(6)의 기판(11)측과는 반대측의 각각의 표면은, 동일면 내에 위치하고 있고, 제1 배선층(2)과 제2 배선층(9)과의 접합면(Pj)을 형성하고 있다. 또한, 각 제2 전극 패드(7)에는 비어(13)가 접속되어 있고, 각 제2 전극 패드(7)는, 비어(13)를 통하여 도시를 생략한 배선에 접속된다.
또한, 제1 전극 패드(4) 및 제2 전극 패드(7)와, 더미 전극(5) 및 더미 전극(8)은, 접합면(Pj)에 대해 면대칭으로 배치된다. 이 접합면(Pj)에서, 제1 전극 패드(4), 더미 전극(5) 및 층간절연막(3)은, 각각 제2 전극 패드(7), 더미 전극(8) 및 층간절연막(6)과 접합되어 있다. 이 접합은, 예를 들면 플라즈마 접합 등의 각종 수법을 이용할 수 있다.
제1 전극 패드(4)와 제2 전극 패드(7)와의 접합에 의해, 제1 반도체부재(10)와 제2 반도체부재(20)가 전기적으로 접속된다. 이에 대해, 더미 전극(5)과 더미 전극(8)은, 제1 반도체부재(10)와 제2 반도체부재(20)를 전기적으로 접속하는 것이 아니고, 주위와 전기적으로 독립하여 배설되어 있다.
여기서, 도 1B에 도시하는 바와 같이, 더미 전극(5)(더미 전극(8))은, 각 제1 전극 패드(4)(제2 전극 패드(7))의 사이에 배치되어 있다. 이와 같이 더미 전극(5)(더미 전극(8))을 배설하고, 더미 전극(5)과 더미 전극(8)을 접합시킴으로써, 금속끼리의 접합면적을 늘릴 수 있다. 이 때문에, 제1 반도체부재(10)와 제2 반도체부재(20) 사이의 접합 강도를 높이는 것이 가능하다.
종래와 같이, 더미 전극을 배치하지 않은 경우에는, 예를 들면 제1 반도체부재(10)와 제2 반도체부재(20)의 얼라인먼트가 어긋나면, Cu의 전극 패드와, SiO2막 등의 층간절연막과의 접합이 행하여지는 개소도 존재할 수 있다. Cu와 SiO2막과의 접합은, Cu끼리의 접합에 비하여 강도가 현저하게 약하다. 이 때문에, 접합면 내에서 접합 강도의 편차가 발생하기 쉽다.
이에 대해, 본 실시 형태의 반도체 장치(100)에서는, 더미 전극(5)(더미 전극(8))을 배치함에 의해, 금속 사이의 접합면적이 증대하기 때문에, 다소의 얼라인먼트 어긋남에 대해서도, 높은 접합 강도를 유지할 수 있다. 또한, 이 금속 사이의 접합면적의 증대라는 작용은, 더미 전극(5)(더미 전극(8))의 배치 패턴이 예를 들면 일양한지의 여부라는 것에는 의존하지 않는다. 따라서 접합 강도의 향상만을 목적으로 하는 경우에는, 모든 더미 전극끼리가 접합되지 않아도 좋고, 적어도 목표하는 접합 강도를 얻을 수 있는 면적분의 더미 전극끼리가 접합되면 좋다.
또한, 각 제1 전극 패드(4)(제2 전극 패드(7))의 사이에 더미 전극(5)(더미 전극(8))을 배치함으로써, 접합면(Pj)에서의 금속 배선 밀도를 균일하게할 수 있다. 이 때문에, 예를 들면 접합면(Pj)을 CMP법 등에 의해 형성할 때에, 접합면(Pj)의 디싱이나 이로전이 생기는 것을 억제하는 것이 가능하다. 이 효과도 또한, 더미 전극(5)(더미 전극(8))의 배치 패턴에 의존하는 것이 아니고, 더미 전극(5)의 면적 밀도가, 소정의 CMP 조건에서, 디싱이나 이로전 등이 발생하지 않는 소정이 값만 충족시키로 있으면, 배치 패턴은 적절히 변경할 수 있다.
또한, 예를 들면 디싱이 생기기 쉬운 제1 전극 패드(4)(제2 전극 패드(7))의 주위에만, 더미 전극(5)(더미 전극(8))을 배치하여도 좋다. 즉, 디싱이나 이로전 등을 억제하고 싶은 부분에만, 면적 밀도가 소정의 값을 충족시키는 더미 전극(5)(더미 전극(8))을 배치하는 것도 가능하다.
<제2의 실시 형태>
제1의 실시 형태에서는, 제1 전극 패드(4)와 제2 전극 패드(7), 더미 전극(5)과 더미 전극(8)이, 접합면(Pj)에 대해 면대칭으로 배치되어 있다. 그러나, 이미 기술한 바와 같이, 이들은 반드시 서로 면대칭으로 배치될 필요는 없다.
도 2A는, 제2의 실시 형태에 관한 반도체 장치(200)의 제1 반도체부재(10)의 접합면을 도시하는 도면이고, 도 2B는, 제2 반도체부재(20)의 접합면을 도시하는 도면이다. 또한, 도 2C는, 도 2A 및 도 2B 중에 도시하는 선(L3)에서의 반도체 장치(200)의 단면도이다. 또한, 제1의 실시 형태와 대응하는 부위에는 동일 부호를 붙이고, 중복된 설명을 피한다. 또한, 본 실시 형태에서, 제1 배선층(2) 및 제2 배선층(9) 이외의 구성은, 제1의 실시 형태(도 1C 참조)와 같기 때문에, 도 2C에서는, 제1 배선층(2) 및 제2 배선층(9)만을 도시한다.
본 실시 형태의 반도체 장치(200)는, 제1 반도체부재(10)와, 제1 반도체부재(10)에 접합된 제2 반도체부재(20)를 갖는다. 제1 반도체부재(10)는 제1 배선층(2)을 구비하고, 제2 반도체부재(20)는 제2 배선층(9)을 구비하고 있다. 이 제1 배선층(2)과 제2 배선층(9)에서, 제1 전극 패드(4), 제2 전극 패드(7), 더미 전극(5) 및 더미 전극(8)의 배치 패턴이 제1의 실시의 형태와 다르다.
예를 들면, 도 2C의 영역(T1)에서는, 하나의 제2 전극 패드(7)에 대해 2개의 제1 전극 패드(4) 및 하나의 더미 전극(5)이 접합되어 있다. 또한, 영역(T2)에서는, 하나의 더미 전극(8)에 대해, 2개의 더미 전극(5)이 접합되어 있다. 이와 같이, 본 실시 형태에서는, 제1 전극 패드(4), 제2 전극 패드(7), 더미 전극(5) 및 더미 전극(8)은, 접합면(Pj)에 대해 면대칭으로 되어 있지 않다. 그러나, 복수의 더미 전극(5)이 제2 전극 패드(7) 및 더미 전극(8)에 접합되어 있기 때문에, 제1의 실시 형태와 마찬가지로, 접합 강도를 향상시킬 수 있다.
또한, 본 실시 형태에서도, 각 제1 전극 패드(4)(제2 전극 패드(7))의 사이에 더미 전극(5)(더미 전극(8))을 배치하기 때문에, 접합면(Pj)에서의 금속 배선 밀도를 균일하게 하는 것이 가능하고, 접합면(Pj)을 CMP법에 의해 형성할 때에 생기는 디싱이나 이로전 등을 억제할 수 있다. 또한, 그 밖의 구성에 의한 작용, 효과도, 제1의 실시 형태와 마찬가지이다.
<제3의 실시 형태>
도 3A는, 제3의 실시 형태에 관한 반도체 장치(300)의 제1 반도체부재(10)의 접합면을 도시하는 도면이고, 도 3B는, 도 3A에 도시하는 선(L4)에서의 반도체 장치(300)의 단면도이다. 또한, 본 실시 형태에서, 제1 배선층(2), 제2 배선층(9), 제3 배선층(18), 및 제4 배선층(19)의 구성 이외는 제1의 실시 형태(도 1C 참조)와 같기 때문에, 도 3B에서는,이들의 배선층만을 도시한다.
본 실시 형태의 반도체 장치(300)는, 제1 반도체부재(10)와, 제2 반도체부재(20)를 갖는다. 제1 반도체부재(10)는, 제1 배선층(2)과, 제3 배선층(18)을 구비한다. 도 3A에 도시하는 바와 같이, 본 실시의 형태에서는, 제1 배선층(2)에서의 제1 전극 패드(4)와 더미 전극(5)은 같은 접합면 형상을 갖고 있고, 전부 등간격으로 배열된다.
또한, 도 3B에 도시하는 바와 같이, 제1 전극 패드(4)는, 비어(12)에 의해, 제3 배선층(18)에서의 배선(21)에 접속되어 있다. 또한, 제1 배선층(2)과 제3 배선층(18)의 사이에는, 예를 들면 SiN 등으로 이루어지는 확산 방지막(14)이 형성되어 있다.
제2 반도체부재(20)는, 제2 배선층(9)과, 제4 배선층(19)을 구비한다. 제2 배선층(9)에서의 제2 전극 패드(7) 및 더미 전극(8)은, 접합면(Pj)에 대해, 각각 제1 전극 패드(4) 및 더미 전극(5)과 면대칭으로 배치되어 있다. 제2 전극 패드(7)는, 비어(13)에 의해, 제4 배선층(19)에서의 배선(22)에 접속된다. 또한, 제2 배선층(9)과 제4 배선층(19)의 사이에는, 예를 들면 SiN 등의 확산 방지막(15)이 마련되어 있다.
이와 같이, 본 실시 형태에서도, 더미 전극(5, 8)을 마련하고, 서로 접합시키로 있기 때문에, 제1 반도체부재(10) 및 제2 반도체부재(20) 사이의 접합 강도를 향상시킬 수 있다. 특히, 본 실시 형태에서는, 제1 전극 패드(4)(제2 전극 패드 3)와 더미 전극(5)(더미 전극(8))이 같은 접합면 형상을 가지며, 전부 등간격으로 배치되어 있기 때문에, 배선(전극 패드 및 더미 전극)의 면적 밀도를 보다 균일하게 하는 것이 가능하다. 따라서 접합면을 연마하여 형성할 때에 생기는 디싱이나 이로전 등을 억제할 수 있기 때문에, 접합면을 보다 평면화할 수 있다. 이 때문에, 제1 반도체부재(10)와 제2 반도체부재(20)와의 접합시에 있어서, 그 접합면(Pj)에 보이드가 발생하는 것을 방지할 수 있다.
또한, 본 실시 형태에서는, 예를 들면 배선(21, 22)의 레이아웃이 다른 경우라도, 제1 전극 패드(4)(제2 전극 패드(7)) 및 더미 전극(5)(더미 전극(8))의 레이아웃을 변경하는 일 없이, 그대로 공통되게 이용하는 것이 가능하다. 이 경우, 제1 전극 패드(4), 제2 전극 패드(7), 더미 전극(5), 더미 전극(8)은, 예를 들면 같은 Cu전극으로 구성된다. 즉, 전부 같은 간격으로 배치된 Cu전극의 중에서, 제1 전극 패드(4) 또는 제2 전극 패드(7)로서 이용하는 것을 선택하고, 그 Cu전극에 대해, 각각 비어(12) 또는 비어(13)를 접속시킨다. 그리고, 그 이외의 Cu전극을 더미 전극으로서 이용함에 의해, 배선(21, 22)의 임의의 패턴에 대해, 제1 배선층(2) 및 제2 배선층(9)에서의 Cu전극의 레이아웃을 변경하는 일 없이, 용이하게 도통을 취하는 것이 가능하다. 이 때문에, 배선 패턴을 변경할 때마다, 접합시키는 전극의 레이아웃 변경을 행할 필요가 없어지기 때문에, 설계 비용을 저감할 수 있다. 또한, 그 밖의 구성에 의한 작용 및 효과는 제1의 실시의 형태와 마찬가지이다.
<제4의 실시 형태>
도 4A는, 제4의 실시 형태에 관한 반도체 장치(400)를 구성하는 제1 반도체부재(10)의 접합면을 도시하는 도면이다. 또한, 제1의 실시 형태와 대응하는 부위에는 동일 부호를 붙이고, 중복된 설명을 피한다. 또한, 본 실시 형태에서는, 제1 전극 패드(4)(제2 전극 패드(7)) 및 더미 전극(5)(더미 전극(8))의 레이아웃만이 제1의 실시의 형태와 다르기 때문에, 그 밖의 구성을 도시하는 도 은 생략한다.
도 4A에 도시하는 바와 같이, 본 실시 형태의 제1 반도체부재(10)에서는, 제1 전극 패드(4)의 주위에만 더미 전극(5)이 마련되어 있다. 이와 같은 배치를 행함에 의해, 예를 들면 CMP법 등에 의한 접합면의 연마 후에는, 제1 전극 패드(4)와, 더미 전극(5)이 배치된 그 주변 영역에서 거의 일양한 평탄성을 확보하는 것이 가능하다. 또한, 도시를 생략한 제2 반도체부재(20)에서는, 제2 전극 패드(7) 및 더미 전극(8)은, 접합면에 대해 각각 제1 전극 패드(4) 및 더미 전극(5)과 면대칭으로 배치된다. 따라서 마찬가지로 제2 전극 패드(7)와, 더미 전극(8)이 배치된 그 주변 영역에서 거의 일양한 평탄성이 확보된다. 이 때문에, 본 실시 형태에서도, 보이드가 발생하는 일 없이, 제1 전극 패드(4) 및 더미 전극(5)에 대해, 제2 전극 패드(7) 및 더미 전극(8)을 각각 접합시킬 수 있다.
또한, 도 4B에 도시하는 반도체 장치(410)와 같이, 제1 전극 패드(4)의 주위뿐만 아니라, 제1 전극 패드(4) 이외의 영역 전부에 더미 전극(5)을 배치하도록 하여도 좋다. 도 4B에서는, 제1 반도체부재(10)만을 도시하고 있지만, 제2 반도체부재의 제2 전극 패드(7) 및 더미 전극(8)은, 제1 반도체부재(10)의 제1 전극 패드(4) 및 더미 전극(5)과 각각 면대칭으로 배치된다. 이 경우에는, 더미 전극(5)은, 예를 들면 등간격으로 배치할 필요는 없다. 예를 들면, 제1 반도체부재(10)와 제2 반도체부재(20)를 접합한 때에, 복수의 더미 전극(5)과 복수의 더미 전극(8)중, 한 쌍 이상이 서로 접합되는 정도의 배선 밀도의 레이아웃이라면, 접합 강도 향상의 효과는 얻어진다.
<제5의 실시 형태>
도 5A는, 제5의 실시 형태에 관한 반도체 장치(500)를 구성하는 제1 반도체부재(10)의 접합면을 도시하는 도면이다. 또한, 도 5B는, 도 5A의 선(L5)에서의 반도체 장치(500)의 단면도이다. 또한, 제2의 실시 형태와 대응하는 부위에는 동일 부호를 붙이고, 중복된 설명을 피한다. 또한, 본 실시 형태에서는, 비어(23, 24)가 마련되어 있는 것만이 제2의 실시 형태와 다르다. 따라서 도 5B에서는, 제1 배선층(2) 및 제2 배선층(9) 이외의 구성의 도시를 생략한다.
본 실시 형태의 반도체 장치(500)는, 제1 반도체부재(10)의 더미 전극(5)에 대해 비어(23)가 접속되어 있다. 또한, 이 비어(23)는, 그라운드에 접속된다. 또한, 제2 반도체부재(20)의 더미 전극(8)에는 비어(24)가 접속되어 있고, 이 비어(24)는 그라운드에 접속된다.
이와 같이, 모든 더미 전극(5, 8)을 그라운드에 접속함으로써, 제1 반도체부재(10) 및 제2 반도체부재(20)의 그라운드 레벨을 정돈하는 것이 가능하다. 또한, 더미 전극(5, 8)을 전원 전압에 접속하는 경우에는, 전원을 공통화하는 것도 가능하다. 또한, 그 밖의 구성에 의한 작용, 효과는, 제2의 실시 형태와 마찬가지이다.
<제6의 실시 형태>
여기서는, 본 기술에 관한 반도체 장치보다 구체적인 예로서, 반도체 수상(受像) 장치에 관해 설명한다. 도 6은, 제6의 실시 형태에 관한 반도체 수상 장치(600)의 구성을 도시하는 도면이다. 또한, 제2의 실시의 형태(도 2C 참조)와 대응하는 부위에는 동일 부호를 붙이고, 중복된 설명을 생략한다.
본 실시 형태의 반도체 수상 장치(600)는, 제1 반도체부재(30)와, 제1 반도체부재(30)에 접합된 제2 반도체부재(40)를 구비한다. 제1 반도체부재(30)는, 예를 들면 Si 기판(33)과, Si 기판(33)상에 형성된 상보형 금속 산화막 반도체에 의한 트랜지스터(34)를 구비한다. 또한, 트랜지스터(34)상에는, 복수의 배선층이 적층되고, 기판(33)으로부터 가장 먼 위치(최상층)에는, 제1 배선층(31)이 형성되어 있다. 또한, 각 배선층의 사이에는, 예를 들면 SiCN이나 SiN 등으로 이루어지는 확산 방지막(41)이 마련되어 있다.
제1 배선층(31)에는, 예를 들면 Cu로 이루어지는 제1 전극 패드(4)와, 예를 들면 Cu로 이루어지는 더미 전극(5)이 배설된다. 또한, 제1 전극 패드(4)와 더미 전극(5)은, 예를 들면 유기 실리카 유리 등의 저유전율 재료나, SiO2 등의 층간절연막(39) 내에 매입되어 있고, 제1 전극 패드(4), 더미 전극(5) 및 층간절연막(39)의 Si 기판(33)과는 반대측의 표면은 동일면 내에 위치하고 있다. 또한, 제1 전극 패드(4)는, Si 기판(33)측의 배선층에서의 배선에 대해 비어에 의해 접속되어 있다.
한편, 제2 반도체부재(40)는, 수광량에 응한 전기 신호(전하)를 출력하는 광전변환층(35)과, 광전변환층(35)상에 배치된 컬러 필터(36)와, 컬러 필터(36)상에 배치된 마이크로 렌즈(37)를 구비한다. 또한, 광전변환층(35)상에서, 컬러 필터(36) 이외의 영역에는, 절연막(38)이 형성되어 있다. 하나의 광전변환층(35), 컬러 필터(36), 및, 마이크로 렌즈(37)의 1조(組)마다, 하나의 화소가 형성된다.
광전변환층(35)의 컬러 필터(36)와 반대측의 면에는, 배선층이 적층되어 있고, 광전변환층(35)으로부터 가장 먼 위치에는 제2 배선층(32)이 형성되어 있다. 또한, 각 배선층의 사이에는 예를 들면 SiCN이나 SiN으로 이루어지는 확산 방지막(42)이 형성되어 있다. 또한, 제2 배선층(32)은, 예를 들면 유기 실리카 유리 등의 저유전율 재료나, SiO2 등으로 이루어지는 층간절연막(43)과, 제2 전극 패드(7)와, 더미 전극(8)으로 구성되어 있다. 제2 전극 패드(7) 및 더미 전극(8)은, 층간절연막(43) 내에 매입되어 있고, 제2 전극 패드(7), 더미 전극(8) 및 층간절연막(43)의 광전변환층(35)측과는 반대측의 표면은, 동일면 내에 위치하고 있다. 이들 제1 전극 패드(4), 더미 전극(5), 제2 전극 패드(7) 및 더미 전극(8)의 레이아웃은, 제1의 실시 형태 내지 제5의 실시 형태에서 나타낸 레이아웃 중, 임의의 레이아웃을 채용하면 좋다.
광전변환층(35)은, 예를 들면 포토 다이오드 등에 의해 구성된다. 또한, 제2 반도체부재에 마련된 트랜지스터(34)는, 이른바 전송 트랜지스터, 리셋 트랜지스터 및 증폭 트랜지스터 등이고, 광전변환층(35)으로부터 출력되는 전하를 연산하기 위한 것이다.
또한, 도시하지 않지만, 반도체 수상 장치(600)는, 그밖에, 예를 들면, 수직 구동 회로, 칼럼 신호 처리 회로, 수평 구동 회로 등의 회로를 갖고 있다. 수직 구동 회로는, 각 화소를 행 단위로 수직 방향으로 선택 주사하고, 광전변환층(35)에서 생성된 전하에 의거한 화소 신호를 칼럼 신호 처리 회로에 공급한다. 또한, 칼럼 신호 처리 회로는, 화소의 예를 들면 열마다 배치되고, 1행분의 화소로부터 출력되는 신호를 화소열마다 노이즈 제거 등의 신호 처리를 행한다. 또한, 수평 구동 회로는, 수평 주사 펄스를 순차적으로 출력함에 의해, 칼럼 신호 처리 회로의 각각을 순번대로 선택하고, 칼럼 신호 처리 회로의 각각으로부터 화소 신호를 수평 신호선에 출력시킨다.
본 실시 형태의 반도체 수상 장치(600)에서도, 제1 반도체부재(30)와 제2 반도체부재(40)는, 더미 전극(5, 8)에 의해 접합되어 있기 때문에, 접합 강도를 향상시킬 수 있다. 또한, 이들 제1 전극 패드(4), 더미 전극(5), 제2 전극 패드(7) 및 더미 전극(8)의 레이아웃은, 제1의 실시 형태 내지 제5의 실시 형태중의 어느 하나와 마찬가지이기 때문에, 접합면(Pj)을 보다 균일한 평면으로 형성할 수 있다. 따라서 디싱이나 이로전을 억제할 수 있기 때문에, 접합면(Pj)에서의 보이드의 발생을 방지할 수 있다. 또한, 그 밖의 구성에 의한 작용, 효과도 또한 제1의 실시의 형태 내지 제5의 실시의 형태와 마찬가지이다.
<제7의 실시 형태>
먼저, 상기 특허문헌 5에서 제안되어 있는 바와 같은 접합 패드를 이용한 경우에 일어날 수 있는 접합 얼라인먼트 어긋남의 문제에 관해, 도 7, 및, 도 8(a) 및 (b)를 참조하면서 간단히 설명한다. 또한, 도 7은, 상기 특허문헌 5에서 제안되어 있는 접합 패드와 같은 구성을 갖는 접합 패드를 구비한 Cu 접합부의 개략 사시도이다. 또한, 도 8(a)는, 접합 얼라인먼트 어긋남이 없는 경우의 접합 계면(Sj) 부근의 개략 단면도이고, 도 8(b)는, 접합 얼라인먼트 어긋남이 있는 경우의 접합 계면(Sj) 부근의 개략 단면도이다.
제1 Cu 접합부(1510)는, 복수의 개구부(1512)가 형성된 제1 접합 패드(1511)를 갖는다. 한편, 제2 Cu 접합부(1520)는, 복수의 개구부(1522)가 형성된 제2 접합 패드(1521)를 갖는다. 또한, 여기서는, 제1 Cu 접합부(1510)와 제2 Cu 접합부(1520)는 같은 구성이고, 접합 패드 및 개구부의 사이즈는 같다고 한다.
또한, 제1 Cu 접합부(1510)는, 비어(1503)을 통하여 제1 Cu 배선(1501)에 전기적으로 접속되고, 제2 Cu 접합부(1520)는, 비어(1504)를 통하여 제2 Cu 배선(1502)에 전기적으로 접속된다. 또한, 제1 접합 패드(1511)의 개구부(1512) 내, 및, 제2 접합 패드(1521)의 개구부(1522) 내에는, 각각, 절연막(1513) 및 절연막(1523)이 형성된다.
도 7에 도시하는 구성의 제1 Cu 접합부(1510)와 제2 Cu 접합부(1520)와의 사이에서, 접합 얼라인먼트 어긋남이 없는 경우, 도 8(a)에 도시하는 바와 같이, 제1 접합 패드(1511) 및 제2 접합 패드(1521) 사이의 접촉 면적이 최대가 되고, 접합 계면(Sj)에서의 접촉 저항이 최소가 된다. 한편, 접합 얼라인먼트 어긋남이 있는 경우에는, 도 8(b)에 도시하는 바와 같이, 제1 접합 패드(1511) 및 제2 접합 패드(1521) 사이의 접촉 면적이 작아지고(접합 패드 및 절연막 사이의 접촉 면적이 커지고), 접합 계면(Sj)에서의 접촉 저항이 증대한다.
즉, 도 7에 도시하는 구성례에서, 상술한 디싱의 문제를 해소하는 것은 가능하지만, 접합 얼라인먼트 어긋남이 발생하면, 접합 계면(Sj)에서의 접촉 저항이 현저하게 변동할 가능성이 있다. 또한, 접합 얼라인먼트 어긋남이 크면, 접합 계면(Sj)에서, 도통 불량이 발생할 가능성도 있다. 그래서, 본 실시 형태에서는, 전극부 사이에 절연막이 마련된 Cu 접합부를 갖는 반도체 장치에 있어서, 2개의 Cu 접합부 사이에 접합 얼라인먼트 어긋남이 발생하여도, 접촉 저항의 변동이나 도통 불량 등의 발생을 억제할 수 있는 구성례를 설명한다.
[반도체 장치의 구성]
도 9 및 10에, 제7의 실시 형태에 관한 반도체 장치의 개략 구성을 도시한다. 도 9는, 본 실시 형태의 반도체 장치에서의 각 Cu 접합부의 개략 사시도이다. 또한, 도 10은, 본 실시 형태의 반도체 장치에서의 접합 계면(Sj) 부근의 개략 단면도이다. 또한, 도 9 및 10에서는, 설명을 간략화하기 위해, 하나의 Cu전극끼리의 접합 영역 부근의 개략 구성만을 도시한다. 또한, 도 9에서는, 설명을 간략화하기 위해, 전극부만을 나타내고, 그 주위에 마련된 Cu 배리어층, 층간절연막 등의 구성부의 도시를 생략한다. 또한, 도 9에서는, 각 Cu 접합부의 구성을 보다 명확히 하기 위해, 각 Cu 접합부를 나누어서 도시한다.
반도체 장치(1100)는, 도 10에 도시하는 바와 같이, 제1 배선부(1101)(제1 반도체부)와, 제2 배선부(1102)(제2 반도체부)를 구비한다. 그리고, 본 실시 형태에서는, 제1 배선부(1101)가 후술하는 제1 층간절연막(1015)측의 면과, 제2 배선부(1102)가 후술하는 제2 층간절연막(1025)측의 면을 맞붙임 의해, 반도체 장치(1100)가 제작된다.
또한, 제1 배선부(1101) 및 제2 배선부(1102) 사이의 접합 수법으로서는, 임의의 수법을 이용할 수 있다. 예를 들면, 플라즈마 접합, 상온 접합 등의 수법을 이용하여, 제1 배선부(1101)와 제2 배선부(1102)를 접합할 수 있다. 또한, 제1 배선부(1101) 및 제2 배선부(1102)는, 예를 들면 특개2004-63859호 공보 등의 문헌에 기재된 형성 수법을 이용하여 형성할 수 있다.
제1 배선부(1101)는, 제1 반도체 기판(부도시)과, 제1 SiO2층(1011)과, 제1 Cu 배선(1012)(제1 배선)과, 제1 Cu 배리어막(1013)과, 제1 Cu 확산 방지막(1014)을 구비한다. 또한, 제1 배선부(1101)는, 제1 층간절연막(1015)과, 3개의 제1 접합 전극(1016)(제1 전극)을 포함하는 제1 Cu 접합부(1010)(제1 접합부)와, 제1 Cu 배리어층(1017)과, 3개의 비어(1018)를 구비한다.
제1 SiO2층(1011)은, 제1 반도체 기판상에 형성된다. 또한, 제1 Cu 배선(1012)은, 제1 SiO2층(1011)의 제1 반도체 기판측과는 반대측의 표면에 매입하도록 하여 형성된다. 또한, 제1 Cu 배선(1012)은, 예를 들면, 도시하지 않은 반도체 장치(1100) 내의 소정의 소자, 회로 등에 접속된다.
제1 Cu 배리어막(1013)은, 제1 SiO2층(1011)과 제1 Cu 배선(1012)과의 사이에 형성된다. 또한, 제1 Cu 배리어막(1013)은, 제1 Cu 배선(1012)으로부터 제1 SiO2층(1011)으로의 구리(Cu)의 확산을 방지하기 위한 박막이고, 예를 들면, Ti, Ta, Ru, 또는, 그들의 질화물로 형성된다.
제1 Cu 확산 방지막(1014)은, 제1 SiO2층(1011), 제1 Cu 배선(1012), 및, 제1 Cu 배리어막(1013)의 영역상이며, 또한, 비어(1018)의 형성 영역 이외의 영역상에 마련된다. 또한, 제1 Cu 확산 방지막(1014)은, 제1 Cu 배선(1012)으로부터 제1 층간절연막(1015)으로의 구리(Cu)의 확산을 방지하기 위한 박막이고, 예를 들면 SiC, SiN, 또는, SiCN 등의 박막으로 구성된다. 또한, 제1 층간절연막(1015)은, 제1 Cu 확산 방지막(1014)상에 마련된다.
제1 Cu 접합부(1010)를 구성하는 3개의 제1 접합 전극(1016)은, 제1 층간절연막(1015)의 제1 Cu 확산 방지막(1014)측과는 반대측의 표면에 매입하도록 하여 마련된다. 또한, 이 때, 각 제1 접합 전극(1016)은, 대응하는 비어(1018)에 접속된다. 또한, 제1 접합 전극(1016)은, Cu로 형성된다.
또한, 각 제1 접합 전극(1016)은, 도 9에 도시하는 바와 같이, 소정 방향(제1의 방향)으로 연재되는 봉형상 전극으로 구성된다. 각 제1 접합 전극(1016)의 연재 방향에 직교하는 단면(斷面)은 사각형형상이고, 그 사각형형상의 단면의 치수 및 형상은 연재 방향에서 일정한다. 또한, 본 실시 형태에서는, 3개의 제1 접합 전극(1016)을, 제1 접합 전극(1016)의 연재 방향에 직교하는 방향으로, 소정 간격으로 평행하게 배치한다.
제1 Cu 배리어층(1017)은, 3개의 제1 접합 전극(1016) 및 3개의 비어(1018)와, 제1 층간절연막(1015)의 사이에 마련되고, 3개의 제1 접합 전극(1016) 및 3개의 비어(1018)를 덮도록 마련된다. 또한, 제1 Cu 배리어층(1017)은, 예를 들면, Ti, Ta, Ru, 또는, 그들의 질화물로 형성된다.
비어(1018)는, 제1 Cu 배선(1012)과 제1 접합 전극(1016)을 전기적으로 접속하는 세로구멍(縱孔) 배선이고, Cu로 형성된다. 또한, 본 실시 형태에서는, 3개의 비어(1018)는, 도 9 및 도 10에 도시하는 바와 같이, 제1 Cu 배리어층(1017)을 통하여 제1 Cu 배선(1012)에 전기적으로 각각 별개로 접속된다.
한편, 제2 배선부(1102)는, 제2 반도체 기판(부도시)과, 제2 SiO2층(1021)과, 제2 Cu 배선(1022)(제2 배선)과, 제2 Cu 배리어막(1023)과, 제2 Cu 확산 방지막(1024)을 구비한다. 또한, 제2 배선부(1102)는, 제2 층간절연막(1025)과, 3개의 제2 접합 전극(1026)(제2 전극)을 포함하는 제2 Cu 접합부(1020)(제2 접합부)와, 제2 Cu 배리어층(1027)과, 3개의 비어(1028)를 구비한다. 또한, 제2 배선부(1102)에서, 제2 Cu 접합부(1020) 이외의 구성은, 제1 배선부(1101)의 대응하는 구성과 마찬가지이기 때문에, 여기서는, 제2 Cu 접합부(1020)의 구성에 관해서만 설명한다.
제2 Cu 접합부(1020)는, 3개의 제2 접합 전극(1026)으로 구성되고, 그 3개의 제2 접합 전극(1026)은, 제2 층간절연막(1025)의 제2 Cu 확산 방지막(1024)측과는 반대측의 표면에 매입하도록 하여 마련된다. 또한, 이 때, 각 제2 접합 전극(1026)은, 대응하는 비어(1028)에 접속된다. 또한, 제2 접합 전극(1026)은, Cu로 형성된다.
각 제2 접합 전극(1026)은, 도 9에 도시하는 바와 같이, 제1 접합 전극(1016)과 마찬가지로, 소정 방향(제2의 방향)으로 연재되는 봉형상 전극으로 구성된다. 그리고, 본 실시 형태에서는, 3개의 제2 접합 전극(1026)은, 제2 접합 전극(1026)의 연재 방향에 직교하는 방향으로, 소정 간격으로 평행하게 배치된다.
그리고, 본 실시 형태에서는, 도 9에 도시하는 바와 같이, 제2 접합 전극(1026)의 연재 방향이 (제2의 방향), 제1 접합 전극(1016)의 연재 방향(제1의 방향)과 교차하도록, 제2 접합 전극(1026)을 형성한다. 또한, 본 실시 형태에서는, 제2 접합 전극(1026)의 연재 방향 이외의 구성(예를 들면, 형상, 사이즈, 피치, 갯수 등)는, 제1 접합 전극(1016)의 그것과 마찬가지로 한다.
제1 접합 전극(1016)의 연재 방향과 제2 접합 전극(1026)의 연재 방향과의 교차 각도(α)는, 0도<α<180도의 범위 내의 값으로 설정된다(후술하는 도 11 참조). 교차 각도(α)는, 예를 들면, 반도체 장치(1100)의 용도에 응하여 Cu 접합부에 요구되는 사양(저항치, 접합 피치 등), 얼라인먼트 장치의 얼라인먼트 정밀도, 접합시에 상정되는 반도체 기판의 회전 어긋남량 등의 조건을 고려하여 적절히 설정된다. 단, 접합 계면(Sj)의 접촉 저항의 저감이라는 관점에서는, 교차 각도(α)를 0도 부근 또는 180도 부근으로 설정하고, 접촉 면적을 보다 크게 하는 것이 바람직하다. 또한, 접합 얼라인먼트의 정밀도의 향상이라는 관점에서는, 교차 각도(α)를 90도 부근으로 설정하는 것이 바람직하다.
여기서, 상기 구성의 반도체 장치(1100)에서, 제1 Cu 접합부(1010)와 제2 Cu 접합부(1020)와의 사이에 형성되는 Cu전극끼리의 접합 영역의 구성을 도 11에 도시한다. 상술한 바와 같이, 본 실시 형태에서는, 제1 접합 전극(1016)의 연재 방향과 제2 접합 전극(1026)의 연재 방향이 서로 교차하기 때문에, 제1 접합 전극(1016)과 제2 접합 전극(1026)과의 교차 영역에 Cu전극끼리의 접합 영역(1103)이 형성된다.
또한, 본 실시 형태에서는, 각 Cu 접합부(제1 Cu 접합부(1010) 또는 제2 Cu 접합부(1020))를 3개의 접합 전극(제1 접합 전극(1016) 또는 제2 접합 전극(1026))으로 구성하는 예를 설명하였지만, 본 기술은, 이것으로 한정되지 않는다. 각 Cu 접합부를 구성하는 접합 전극의 갯수는 임의로 설정할 수 있고, 예를 들면 1 내지 100개 정도의 범위 내의 갯수로 설정할 수 있다.
또한, 각 접합 전극의 사이즈(예를 들면 연재 길이, 폭, 두께 등), 및, 접합 전극의 배치 간격(피치)는, 예를 들면, 디자인 룰, 상정되는 접합 얼라인먼트 어긋남 등의 조건을 고려하여 적절히 설정된다. 예를 들면, 각 접합 전극의 폭, 및, 접합 전극의 피치를, 약 0.1 내지 5㎛ 정도로 설정할 수 있다. 단, 접합 계면(Sj)에서의 접촉 저항의 저하라는 관점에서는, 디자인 룰에서 허용되는 범위 내에서 각 접합 전극의 폭을 가능한 한 크게 하는 것이 바람직하다. 또한, Cu 접합부의 제작 용이성이라는 관점에서는, 접합 전극의 폭과, 이웃하는 접합 전극 사이의 거리와의 비는 1:1으로 하는 것이 바람직하다.
또한, 본 실시 형태에서는, 접합 전극(제1 Cu 접합부(1010) 또는 제2 Cu 접합부(1020))의 일방의 단부(端部) 부근에 비어를 마련하는 예를 설명하였지만, 본 기술은 이것으로 한정되지 않고, 비어를 접합 전극의 임의의 위치에 마련할 수 있다. 예를 들면, 접합 전극의 Cu전극끼리의 접합 영역에 대응하는 위치에 비어를 마련하여도 좋다.
상술한 바와 같이, 본 실시 형태의 반도체 장치(1100)에서는, 제1 접합 전극(1016)과 제2 접합 전극(1026)이 서로 교차하도록 접합하기 때문에, 접합시에 양자 사이에 접합 얼라인먼트 어긋남이 발생하여도, Cu전극끼리의 접합 영역(1103)의 면적은 변동하지 않는다. 또한, 접합시에 회전 어긋남이 생긴 경우에는, Cu전극끼리의 접합 영역(1103)의 면적은, 소망하는 면적으로부터 약간 변동한다. 그러나, 상술한 바와 같이, 각 Cu 접합부의 구성은, 반도체 기판의 회전 어긋남도 고려하여 설정되기 때문에, 접합시에 회전 어긋남이 생긴 경우에도, Cu전극끼리의 접합 영역(1103)의 면적의 변동을 상정한 범위 내로 억제할 수 있다.
그 때문에, 본 실시 형태에서는, 접합 얼라인먼트 어긋남이 발생하여도, 소망하는 Cu전극끼리의 접합 영역(1103)의 면적을 얻을 수 있고, 접합 계면(Sj)에서의 접촉 저항의 변동을 충분히 억제할 수 있다. 또한, 본 실시 형태에서는, Cu 접합부의 접합면에는, 접합 전극과 절연부가 교대로 배치된 구성으로 되기 때문에, 폭광의 접합 전극부분이 없어지고, 디싱의 문제도 해소할 수 있다.
이상의 것으로부터, 본 실시 형태에서는, 접합 계면(Sj)에서의 예를 들면 도통 불량이나 접촉 저항의 상승 등의 발생을 보다 한층 억제할 수 있고, 보다 신뢰성이 높은 접합 계면(Sj)을 갖는 반도체 장치(1100)를 제공할 수 있다. 또한, 본 실시 형태에서는, 접합 계면(Sj)에서의 접촉 저항의 증대를 억제할 수 있기 때문에, 반도체 장치(1100)의 소비 전력의 증대, 및, 처리 속도의 지연을 억제할 수 있다.
<제8의 실시 형태>
도 12에, 제8의 실시 형태에 관한 반도체 장치의 개략 구성을 도시한다. 도 12는, 본 실시 형태의 반도체 장치의 각 Cu 접합부의 개략 사시도이다. 또한, 도 12에서는, 설명을 간략화하기 위해, 하나의 Cu전극끼리의 접합 영역 부근의 개략 구성만을 도시한다. 또한, 도 12에서는, 설명을 간략화하기 위해, 전극부만을 나타내고, 그 주위에 마련된 Cu 배리어층, 층간절연막 등의 도시를 생략한다. 또한, 도 12에서는, 각 Cu 접합부의 구성을 보다 명확히 하기 위해, 각 Cu 접합부를 나누어서 도시한다. 또한, 도 12에 도시하는 본 실시 형태의 반도체 장치에서, 도 9에 도시하는 제7의 실시 형태의 반도체 장치(1100)와 같은 구성에는, 동일한 부호를 붙여서 나타낸다.
본 실시 형태의 반도체 장치(1110)는, 도 12에는 도시되지 않지만, 제7의 실시 형태와 마찬가지로, 제1 Cu 접합부(1030)(제1 접합부)를 포함하는 제1 배선부(제1 반도체부)와, 제2 Cu 접합부(1040)(제2 접합부)를 포함하는 제2 배선부(제2 반도체부)를 구비한다. 그리고, 제1 배선부 및 제2 배선부를, 예를 들면 플라즈마 접합, 상온 접합 등의 수법을 이용하여 맞붙임(접합함)에 의해, 반도체 장치(1110)가 제작된다.
또한, 본 실시 형태에서는, 제1 Cu 접합부(1030) 및 제2 Cu 접합부(1040) 이외의 구성은, 상기 제7의 실시 형태(도 10)와 같은 구성이기 때문에, 여기서는, 제1 Cu 접합부(1030) 및 제2 Cu 접합부(1040)의 구성에 관해서만 설명한다.
제1 Cu 접합부(1030)는, 도 12에 도시하는 바와 같이, 3개의 제1 접합 전극부(1031)(제1 전극)와, 제1 인출 전극부(1032)(제1 인출 전극)를 구비한다. 또한, 본 실시 형태에서는, 제1 Cu 접합부(1030)는, 하나의 비어(1018)를 통하여 제1 Cu 배선(1012)에 접속된다.
제1 접합 전극부(1031)는, 상기 제7의 실시 형태의 제1 접합 전극(1016)과 마찬가지로 구성할 수 있다. 그 때문에, 본 실시 형태의 제1 접합 전극부(1031)의 예를 들면 형상, 사이즈, 피치, 갯수 등의 구성은, 도 12에 도시하는 예로 한정되지 않고, 상기 제7의 실시 형태의 제1 접합 전극(1016)과 마찬가지로, 적절히 변경할 수 있다.
제1 인출 전극부(1032)는, 3개의 제1 접합 전극부(1031)의 일방의 단부에 접속된다. 또한, 제1 인출 전극부(1032)는, 하나의 비어(1018)에 접속되고, 그 비어(1018)를 통하여 제1 Cu 배선(1012)에 전기적으로 접속된다. 즉, 본 실시 형태에서는, 3개의 제1 접합 전극부(1031)는, 제1 인출 전극부(1032) 및 비어(1018)를 통하여 제1 Cu 배선(1012)에 전기적으로 접속된다. 또한, 제1 인출 전극부(1032)의 예를 들면 형상, 사이즈 등의 구성은, 예를 들면 디자인 룰 등의 조건을 고려하여 적절히 설정된다.
한편, 제2 Cu 접합부(1040)는, 도 12에 도시하는 바와 같이, 3개의 제2 접합 전극부(1041)(제2 전극)와, 제2 인출 전극부(1042)(제2 인출 전극)를 구비한다. 또한, 본 실시 형태에서는, 제2 Cu 접합부(1040)는, 하나의 비어(1028)를 통하여 제2 Cu 배선(1022)에 접속된다.
제2 접합 전극부(1041)는, 상기 제7의 실시 형태의 제2 접합 전극(1026)과 마찬가지로 구성할 수 있다. 그 때문에, 본 실시 형태의 제2 접합 전극부(1041)의 예를 들면 형상, 사이즈, 피치, 갯수 등의 구성은, 도 12에 도시하는 예로 한정되지 않고, 상기 제7의 실시 형태의 제2 접합 전극(1026)과 마찬가지로, 적절히 변경할 수 있다. 또한, 본 실시 형태에서는, 제2 접합 전극부(1041)의 연재 방향 이외의 구성(예를 들면, 형상, 사이즈, 피치, 갯수 등)은, 제1 접합 전극부(1031)의 그것과 마찬가지로 한다.
제2 인출 전극부(1042)는, 3개의 제2 접합 전극부(1041)의 일방의 단부에 접속된다. 또한, 제2 인출 전극부(1042)는, 하나의 비어(1028)에 접속되고, 그 비어(1028)를 통하여 제2 Cu 배선(1022)에 전기적으로 접속된다. 즉, 본 실시 형태에서는, 3개의 제2 접합 전극부(1041)는, 제2 인출 전극부(1042) 및 비어(1028)를 통하여 제2 Cu 배선(1022)에 전기적으로 접속된다. 또한, 제2 인출 전극부(1042)의 예를 들면 형상, 사이즈 등의 구성은, 제1 인출 전극부(1032)와 마찬가지로, 예를 들면 디자인 룰 등의 조건을 고려하여 적절히 설정된다.
그리고, 본 실시 형태에서는, 도 12에 도시하는 바와 같이, 제1 Cu 접합부(1030)의 제1 접합 전극부(1031)의 연재 방향과, 제2 Cu 접합부(1040)의 제2 접합 전극부(1041)의 연재 방향이 서로 교차하도록, 제1 Cu 접합부(1030)와 제2 Cu 접합부(1040)를 접합한다.
또한, 제1 접합 전극부(1031)의 연재 방향과 제2 접합 전극부(1041)의 연재 방향과의 교차 각도(α)는, 상기 제7의 실시 형태와 마찬가지로, 0도<α<180도의 범위 내의 값으로 한다. 또한, 본 실시 형태에서는, 상기 제7의 실시 형태와 마찬가지로, 예를 들면, Cu 접합부에 요구되는 사양, 얼라인먼트 장치의 얼라인먼트 정밀도, 접합시에 상정되는 반도체 기판의 회전 어긋남량 등의 조건을 고려하여 교차 각도(α)를 적절히 설정한다.
상술한 바와 같이, 본 실시 형태에서도, 제1 접합 전극부(1031)의 연재 방향과 제2 접합 전극부(1041)의 연재 방향이 서로 교차하기 때문에, 양자의 접합시에 접합 얼라인먼트 어긋남이 발생하여도, 양자 사이의 접촉 면적(접촉 저항)의 변동을 충분히 억제할 수 있다. 그 때문에, 본 실시 형태의 반도체 장치(1110)에서는, 상기 제7의 실시 형태와 같은 효과를 얻을 수 있다.
<제9의 실시 형태>
도 13에, 제9의 실시 형태에 관한 반도체 장치의 개략 구성을 도시한다. 도 13은, 본 실시 형태의 반도체 장치의 Cu 접합부의 개략 사시도이다. 또한, 도 13에서는, 설명을 간략화하기 위해, 하나의 Cu전극끼리의 접합 영역 부근의 개략 구성만을 도시한다. 또한, 도 13에서는, 설명을 간략화하기 위해, 전극부만을 나타내고, 그 주위에 마련된 Cu 배리어층, 층간절연막 등의 도시를 생략한다. 또한, 도 13에서는, 각 Cu 접합부의 구성을 보다 명확히 하기 위해, 각 Cu 접합부를 나누어서 도시한다. 또한, 도 13에 도시하는 본 실시 형태의 반도체 장치에 있어서, 도 9에 도시하는 제7의 실시 형태의 반도체 장치(1100)와 같은 구성에는, 동일한 부호를 붙여서 나타낸다.
본 실시 형태의 반도체 장치(1120)는, 도 13에는 도시되지 않지만, 제7의 실시 형태와 마찬가지로, 제1 Cu 접합부(1050)(제1 접합부)를 포함하는 제1 배선부(제1 반도체부)와, 제2 Cu 접합부(1060)(제2 접합부)를 포함하는 제2 배선부(제2 반도체부)를 구비한다. 그리고, 제1 배선부 및 제2 배선부를, 예를 들면 플라즈마 접합, 상온 접합 등의 수법을 이용하여 맞붙임(접합함)에 의해, 반도체 장치(1120)가 제작된다.
또한, 본 실시 형태에서는, 제1 Cu 접합부(1050) 및 제2 Cu 접합부(1060) 이외의 구성은, 상기 제7의 실시 형태(도 10)와 같은 구성이기 때문에, 여기서는, 제1 Cu 접합부(1050) 및 제2 Cu 접합부(1060)의 구성에 관해서만 설명한다.
제1 Cu 접합부(1050)는, 도 13에 도시하는 바와 같이, 개구 형상이 사각형형상의 3개의 제1 슬릿(1051)이 형성된 판형상의 전극부재로 구성된다. 또한, 본 실시 형태에서는, 제1 Cu 접합부(1050)는, 하나의 비어(1018)를 통하여 제1 Cu 배선(1012)에 접속된다.
3개의 제1 슬릿(1051)은, 제1 Cu 접합부(1050)의 면 내에서, 제1 슬릿(1051)의 단변 방향에 따라 소정 간격으로 배치된다. 그 때문에, 제1 Cu 접합부(1050)는, 이웃하는 제1 슬릿(1051)의 장변부 사이, 및, 최외에 위치하는 제1 슬릿(1051)의 외측의 각각에, 제1 접합 전극부(1052)(제1 전극)가 형성된 구성으로 된다. 즉, 제1 Cu 접합부(1050)에서는, 제1 슬릿(1051)의 장변 방향에 따라 연재된 4개의 제1 접합 전극부(1052)를, 사이에 제1 슬릿(1051)을 끼우고, 제1 슬릿(1051)의 단변 방향에 따라 배치한 구성으로 된다.
또한, 제1 접합 전극부(1052)는, 상기 제7의 실시 형태의 제1 접합 전극(1016)과 마찬가지로 구성할 수 있다. 그 때문에, 본 실시 형태의 제1 접합 전극부(1052)의 예를 들면 형상, 사이즈, 피치, 갯수 등의 구성은, 도 13에 도시하는 예로 한정되지 않고, 상기 제7의 실시 형태의 제1 접합 전극(1016)과 마찬가지로, 적절히 변경할 수 있다.
또한, 제1 Cu 접합부(1050)는, 4개의 제1 접합 전극부(1052)의 일방 및 타방의 단부가 각각 2개의 제1 인출 전극부(1053)로 접속된 구성으로 된다. 그리고, 일방의 제1 인출 전극부(1053)가, 하나의 비어(1018)에 접속되고, 그 비어(1018)를 통하여 제1 Cu 배선(1012)에 전기적으로 접속된다. 즉, 본 실시 형태에서는, 4개의 제1 접합 전극부(1052)는, 제1 인출 전극부(1053) 및 비어(1018)를 통하여 제1 Cu 배선(1012)에 전기적으로 접속된다. 또한, 각 제1 인출 전극부(1053)의 예를 들면 형상, 사이즈 등의 구성은, 상기 제2의 실시 형태의 제1 인출 전극부(1032)와 마찬가지로 구성할 수 있다.
한편, 제2 Cu 접합부(1060)는, 도 13에 도시하는 바와 같이, 제1 Cu 접합부(1050)와 마찬가지로, 개구 형상이 사각형형상의 3개의 제2 슬릿(1061)이 형성된 판형상의 전극부재로 구성된다. 또한, 본 실시 형태에서는, 제2 Cu 접합부(1060)는, 하나의 비어(1028)를 통하여 제2 Cu 배선(1022)에 접속된다.
3개의 제2 슬릿(1061)은, 제2 Cu 접합부(1060)의 면 내에서, 제2 슬릿(1061)의 단변 방향에 따라 소정 간격으로 배치된다. 그 때문에, 제2 Cu 접합부(1060)는, 이웃하는 제2 슬릿(1061)의 장변부 사이, 및, 최외에 위치하는 제2 슬릿(1061)의 외측의 각각에, 제2 접합 전극부(1062)(제2 전극)가 형성된 구성으로 된다. 즉, 제2 Cu 접합부(1060)에서는, 제2 슬릿(1061)의 장변 방향에 따라 연재된 4개의 제2 접합 전극부(1062)를, 사이에 제2 슬릿(1061)을 끼우고, 제2 슬릿(1061)의 단변 방향에 따라 배치한 구성으로 된다.
또한, 제2 접합 전극부(1062)는, 상기 제7의 실시 형태의 제2 접합 전극(1026)과 마찬가지로 구성할 수 있다. 그 때문에, 본 실시 형태의 제2 접합 전극부(1062)의 예를 들면 형상, 사이즈, 피치, 갯수 등의 구성은, 도 13에 도시하는 예로 한정되지 않고, 상기 제7의 실시 형태의 제2 접합 전극(1026)과 마찬가지로, 적절히 변경할 수 있다. 또한, 본 실시 형태에서는, 제2 접합 전극부(1062)의 연재 방향 이외의 구성(예를 들면, 형상, 사이즈, 피치, 갯수 등)은, 제1 접합 전극부(1052)의 그것과 마찬가지로 한다.
또한, 제2 Cu 접합부(1060)는, 4개의 제2 접합 전극부(1062)의 일방 및 타방의 단부가 각각 2개의 제2 인출 전극부(1063)로 접속된 구성으로 된다. 그리고, 일방의 제2 인출 전극부(1063)가, 하나의 비어(1028)에 접속되고, 그 비어(1028)를 통하여 제2 Cu 배선(1022)에 전기적으로 접속된다. 즉, 본 실시 형태에서는, 4개의 제2 접합 전극부(1062)는, 제2 인출 전극부(1063) 및 비어(1028)를 통하여 제2 Cu 배선(1022)에 전기적으로 접속된다. 또한, 각 제2 인출 전극부(1063)의 예를 들면 형상, 사이즈 등의 구성은, 상기 제8의 실시 형태의 제2 인출 전극부(1042)와 마찬가지로 구성할 수 있다.
그리고, 본 실시 형태에서는, 도 13에 도시하는 바와 같이, 제1 Cu 접합부(1050)의 제1 접합 전극부(1052)의 연재 방향과, 제2 Cu 접합부(1060)의 제2 접합 전극부(1062)의 연재 방향이 서로 교차하도록, 제1 Cu 접합부(1050)와 제2 Cu 접합부(1060)를 접합한다.
여기서, 상기 구성의 반도체 장치(1120)에서, 제1 Cu 접합부(1050)와 제2 Cu 접합부(1060)와의 사이에 형성된 Cu전극끼리의 접합 영역의 구성을, 도 14에 도시한다. 본 실시 형태에서는, 제1 접합 전극부(1052)와 제2 접합 전극부(1062)와의 교차 영역, 및, 각 Cu 접합부의 외주부에, 각각 Cu전극끼리의 접합 영역(1121 및 1122)이 형성된다.
또한, 제1 접합 전극부(1052)의 연재 방향과 제2 접합 전극부(1062)의 연재 방향과의 교차 각도(α)는, 상기 제7의 실시 형태와 마찬가지로, 0도<α<180도의 범위 내의 값으로 한다. 또한, 본 실시 형태에서는, 상기 제7의 실시 형태와 마찬가지로, 예를 들면, Cu 접합부에 요구되는 사양, 얼라인먼트 장치의 얼라인먼트 정밀도, 접합시에 상정되는 반도체 기판의 회전 어긋남량 등의 조건을 고려하여 교차 각도(α)를 적절히 설정한다.
상기 구성에서는, 제1 접합 전극부(1052) 및 제2 접합 전극부(1062) 사이의 교차 영역에 형성된 Cu전극끼리의 접합 영역(1121)의 면적은, 상기 제7의 실시 형태와 마찬가지로, 접합 얼라인먼트 어긋남이 발생하여도 변화하지 않는다. 한편, 각 Cu 접합부의 외주부에 형성된 Cu전극끼리의 접합 영역(1122)의 면적은, 접합 얼라인먼트 어긋남이 발생한 경우, 약간 변화한다.
즉, 본 실시 형태에서는, 접합 얼라인먼트 어긋남이 발생한 경우, 각 Cu 접합부의 외주부에 형성되는 Cu전극끼리의 접합 영역(1122)의 면적의 변동분만큼, 제1 Cu 접합부(1050) 및 제2 Cu 접합부(1060) 사이의 접촉 면적(접촉 저항)이 변동한다. 그러나, 예를 들면, 도 7에 도시하는 구성의 반도체 장치에서는, 접합 얼라인먼트 어긋남이 발생한 때에, Cu 접합부의 외주부뿐만 아니라, 절연막 사이의 영역(내부 영역)에서도 접촉 면적(접촉 저항)이 변화한다. 그 때문에, 본 실시 형태에서는, 예를 들면, 도 7에 도시하는 구성의 반도체 장치에 비하여, 접합 계면(Sj)에서의 제1 Cu 접합부(1050) 및 제2 Cu 접합부(1060) 사이의 접촉 면적(접촉 저항)의 변동을 억제할 수 있다.
상술한 바와 같이, 본 실시 형태에서도, 제1 접합 전극부(1052)의 연재 방향과 제2 접합 전극부(1062)의 연재 방향이 서로 교차한다. 그 때문에, 접합시에 접합 얼라인먼트 어긋남이 발생하여도, 제1 Cu 접합부(1050) 및 제2 Cu 접합부(1060) 사이의 접촉 면적(접촉 저항)의 변동을 충분히 억제할 수 있고, 상기 제7의 실시 형태와 같은 효과를 얻을 수 있다.
<제10의 실시 형태>
상기 제7 내지 제9의 실시 형태에서의 각 Cu 접합부의 구성(Cu전극끼리의 접합 기술)은, 2개의 반도체부재를 맞붙여서 배선 접합을 행하는 임의의 반도체 장치(예를 들면, 고체 촬상 소자, 반도체 메모리 등)에 적용 가능하다. 제10의 실시 형태에서는, 상기 제7 내지 제9의 실시 형태에서의 각 Cu 접합부의 구성(Cu전극끼리의 접합 기술)을 고체 촬상 소자에 적용한 예를 설명한다.
도 15에, 제10의 실시 형태에 관한 고체 촬상 소자의 주요부의 개략 단면도를 도시한다. 또한, 도 15에서는, 설명을 간략화하기 위해, Cu 접합부 및 비어와, 층간절연막과의 사이에 형성된 Cu 배리어층(Cu 배리어막)의 도시는 생략한다.
본 실시 형태의 고체 촬상 소자(1200)는, 광전변환부(1210)를 갖는 제1 반도체부재(1201)와, 연산 회로를 구성하는 각종 MOS(Metal-Oxide-Semiconductor) 트랜지스터(1220)를 갖는 제2 반도체부재(1202)를 구비한다. 또한, 고체 촬상 소자(1200)는, 컬러 필터(1203)와, 온 칩 마이크로 렌즈(1204)를 구비한다.
본 실시 형태의 고체 촬상 소자(1200)에서는, 제1 반도체부재(1201)와, 제2 반도체부재(1202)가 접합 계면(Sj)에서 접합된다. 또한, 본 실시 형태에서는, 제1 반도체부재(1201)의 제2 반도체부재(1202)측과는 반대측의 표면상(광전변환층(211)상)에, 컬러 필터(1203) 및 온 칩 마이크로 렌즈(1204)가 이 순서로 적층된다.
제1 반도체부재(1201)는, 광전변환부(1210)를 갖는 광전변환층(1211)과, 광전변환층(1211)의 컬러 필터(1203)측과는 반대측에 마련된 제1 다층 배선부(1212)를 구비한다.
제1 다층 배선부(1212)는, 복수의 제1 Cu 배선층(1213)을 적층하여 구성된다. 각 제1 Cu 배선층(1213)은, 층간절연막(1214)과, 그 내부에 매입된 제1 Cu 접합부(1215)와, 자신보다 컬러 필터(1203)측에 위치하는 층(제1 Cu 배선층(1213) 또는 광전변환층(1211))과의 전기 접속을 얻기 위해 마련된 비어(1216)를 갖는다. 또한, 본 실시 형태에서는, 서로 이웃하는 제1 Cu 배선층(1213) 사이, 및, 제1 Cu 배선층(1213) 및 광전변환층(1211) 사이에는, Cu 확산 방지막(1217)이 마련된다.
한편, 제2 반도체부재(1202)는, 연산 회로를 구성하는 각종 MOS 트랜지스터(1220)가 형성된 트랜지스터부(1221)와, 트랜지스터부(1221)의 제1 반도체부재(1201)측에 마련된 제2 다층 배선부(1222)를 구비한다.
제2 다층 배선부(1222)는, 복수의 제2 Cu 배선층(1223)을 적층하여 구성된다. 각 제2 Cu 배선층(1223)은, 층간절연막(1224)과, 그 내부에 매입된 제2 Cu 접합부(1225)와, 자신보다 트랜지스터부(1221)측에 위치하는 층(제2 Cu 배선층(1223) 또는 트랜지스터부(1221))와의 전기 접속을 얻기 위해 마련된 비어(1226)를 갖는다. 또한, 본 실시 형태에서는, 서로 이웃하는 제2 Cu 배선층(1223) 사이, 및, 제2 Cu 배선층(1223) 및 트랜지스터부(1221) 사이에는, Cu 확산 방지막(1227)이 마련된다.
상술한 구성의 고체 촬상 소자(1200)에서는, 접합 계면(Sj)을 끼우고 접합되는 제1 Cu 접합부(1215) 및 제2 Cu 접합부(1225)에 대해, 상기 제7 내지 제9의 실시 형태의 어느 하나의 제1 Cu 접합부 및 제2 Cu 접합부의 구성을 각각 적용한다. 이 경우, 보다 신뢰성이 높은 접합 계면(Sj)을 갖는 고체 촬상 소자(1200)를 얻을 수 있다.
<실시례>
이하에, 상술한 제1의 실시 형태 내지 제6의 실시 형태의 실시례, 및, 비교례에 관해 나타낸다.
[실시례 1]
제1의 실시 형태(도 1A 내지 1C 참조)에서 나타낸 반도체 장치(100)를 제작하고, 제1 반도체부재(10)와 제2 반도체부재(20)와의 접합면에 대해 초음파에 의한 보이드 검사를 행하였다. 또한, 제1 반도체부재(10) 및 제2 반도체부재(20)에서, 층간절연막(3, 6)에 각각 매입된 제1 전극 패드(4), 제2 전극 패드(7)는, 일반적인 다마신 공정에 의해 형성하였다. 또한, 제1 반도체부재(10) 및 제2 반도체부재(20)의 표면에 대해, 연질층과 경질층이 적층된 일반적인 CMP 패드와, 반도체 장치 제조용이 일반적인 슬러리를 이용하여 연마를 행하였다.
뒤이어, 연마 후의 제1 반도체부재(10) 및 제2 반도체부재(20)의 표면을 마주 대하게 하여 접촉시켰다. 그리고, 핀을 이용하여, 제2 반도체부재(20)의 중심을 하중 12N로 압하함에 의해, 가(假)접합을 행하였다. 그 후, 350℃로 열처리를 행하여, 제1 반도체부재(10)와 제2 반도체부재(20)와의 접합을 행하였다.
초음파에 의한 보이드 검사를 행한 결과, 보이드의 발생은 보여지지 않고, 접합면 전면에 걸쳐서 확실하게 접합되어 있음이 확인되었다. 또한, 제1 반도체부재(10)와 제2 반도체부재(20)와의 접합 강도를, 상술한 비특허문헌 2에 기재된 면도칼 테스트에 의해 측정하자 한 바, 전극 패드끼리, 및, 더미 전극끼리의 접합면이 박리하지 않아, 정확한 측정이 불가능하였었다. 즉, 종래의 측정 방법으로서 접합 강도를 측정할 수가 없을 정도로, 제1 반도체부재(10)와 제2 반도체부재(20)가 강력하게 접합되어 있음이 확인되었다.
[실시례 2]
제2의 실시 형태에서 나타낸 반도체 장치(200)(도 2A 내지 2C 참조)를, 실시례 1과 같은 방법으로 제작하고, 초음파에 의한 보이드 검사를 행하였다. 또한, 제1 반도체부재(10)의 접합면에서, 층간절연막(3)의 표면적에 대한 제1 전극 패드(4) 및 더미 전극(5)의 표면적의 비율은 50% 내지 60%의 범위가 되도록 하였다.
이 반도체 장치(200)에 대해 초음파에 의한 보이드 검사를 행한 결과, 보이드의 발생은 보여지지 않고, 접합면 전면에 걸쳐서 확실하게 접합되어 있음을 확인할 수 있었다. 또한, 접합 강도는 ○○이였다.
[실시례 3]
제3의 실시 형태에서 나타낸 반도체 장치(300)(도 3 참조)를, 실시례 1과 같은 방법으로 제작하고, 초음파에 의한 보이드 검사를 행한 바, 접합면에 보이드의 발생은 없고, 확실하게 접합할 수 있음을 확인할 수 있었다 . 또한, 접합 강도는 ○○이였다.
[실시례 4]
제4의 실시 형태에서 나타낸 반도체 장치(400)(도 4A 참조)를, 실시례 1과 같은 방법으로 제작하고, 초음파에 의한 보이드 검사를 행한 바, 접합면에 보이드의 발생은 없고, 확실하게 접합할 수 있음을 확인할 수 있었다 . 또한, 접합 강도는 ○○이였다.
또한, 도 4B에서 도시한 반도체 장치(410)를 마찬가지로 하여 제작하고, 초음파에 의한 보이드 검사를 행하였다. 또한, 제1 반도체부재(10)의 접합면에서, 층간절연막(3)의 표면적에 대한 제1 전극 패드(4) 및 더미 전극(5)의 표면적의 비율은, 50% 내지 60%의 범위로 하였다. 이 반도체 장치(410)에서도 접합면에 보이드는 발생하지 않고, 확실하게 접합할 수 있음이 확인되었다.
[실시례 5]
제6의 실시 형태에서 나타낸 반도체 수상 장치를 제작하고, 초음파에 의한 보이드 검사를 행하였다. 제1 반도체부재(10)와 제2 반도체부재(20)의 제작에는, 일반적인 반도체 프로세스를 이용하고, 서로 접합시키는 면을 CMP법에 의해 연마하였다. 뒤이어, 실시례 1과 마찬가지로 하여 제1 반도체부재(10)와 제2 반도체부재(20)와의 가접합을 행하고, 그 후, 350℃로 열처리를 행함에 의해 접합을 완료시켰다.
이 경우에도, 제1 반도체부재(10)와 제2 반도체부재(20)와의 접합면에는 보이드가 발생하지 않고, 또한, 접합면의 벗겨짐, 접합부위가 취약성에 기인하는 신뢰성 열화 등도 생기지 않음이 확인되었다.
[비교례]
비교례로서, 더미 전극을 배치하지 않은 구성의 반도체 장치(100a)를 제작하였다. 도 16A는, 비교례에 의한 반도체 장치(100a)의 제1 반도체부재(10a)의 접합면을 도시하는 도면이다. 또한, 도 16B는, 도 2A의 선(L6)에서의 반도체 장치(100a)의 단면도이다. 또한, 도 16C는, 도 16A의 선(L7)에서의 반도체 장치(100a)의 단면도이다. 이 반도체 장치(100a)는, 반도체 장치(100)와 비교하여, 더미 전극(5, 8)이 마련되지 않은 것 이외는, 반도체 장치(100)와 마찬가지이다.
제1 반도체부재(10a) 및 제2 반도체부재(20a)에서, 층간절연막(3a, 6a)에 각각 매입된 제1 전극 패드(4a), 제2 전극 패드(7a)는, 일반적인 다마신 공정에 의해 형성하였다. 또한, 제1 반도체부재(10a) 및 제2 반도체부재(20a)의 접합면(Pj)은, 연질층과 경질층이 적층된 일반적인 CMP 패드와, 반도체 장치 제조용이 일반적인 슬러리를 이용하여 연마를 행하였다. 제1 반도체부재(10a)와 제2 반도체부재(20a)와의 접합은, 실시례 1과 마찬가지로 하여 행하였다.
도 16B에 도시하는 바와 같이, 도 16A의 선(L6)으로 도시하는 개소에서는, 제1 반도체부재(10a)와 제2 반도체부재(20a)와의 접합면에는 보이드가 형성되지 않았다. 그러나, 도 16A의 선(L7)으로 도시하는 부분에서는, 도 16C에 도시하는 바와 같이, 제1 전극 패드(4a)와 제2 전극 패드(7a)의 사이에 보이드가 형성되었다. 이것은, 각 반도체부재의 접합면의 형성시에, 제1 전극 패드(4a) 및 제2 전극 패드(7a)의 접합면에 디싱이 생겼기 때문이다.
이와 같이, 본 기술에 의해 더미 전극을 마련한 실시례 1 내지 실시례 5에서는, 접합면에 보이드가 형성되어 있지 않기 때문에, 2개의 반도체부재를 강고하게 접합한 반도체 장치를 제공하는 것이 가능하다. 또한, 더미 전극(5, 8)은, 각각 제1 전극 패드(4) 및 제2 전극 패드(7)의 형성시에 있어서 동시에 형성 가능하기 때문에, 제조 공정수를 늘리는 일 없이, 접합 강도를 향상시킬 수 있다.
<각종 변형례 및 응용례>
다음에, 상기 제7 내지 제9의 실시 형태의 반도체 장치의 변형례 및 응용례(적용례)에 관해 설명한다.
[변형례 1]
상기 제7 내지 제9의 실시 형태에서는, 직선형상으로 연재된 접합 전극(접합 전극부)를 이용하는 예를 설명하였지만, 본 기술은 이것으로 한정되지 않는다. 제1 Cu 접합부의 제1 접합 전극(제1 접합 전극부)의 연재 방향과, 제2 Cu 접합부의 제2 접합 전극(제2 접합 전극부)의 연재 방향이 서로 교차하는 구성이라면, 각 접합 전극(접합 전극부)의 형상을 임의로 설정할 수 있다. 예를 들면, 접합 전극(접합 전극부)의 연재 방향이 그 도중에 구부러져 있어도 좋다. 그 한 예(변형례 1)를, 도 17에 도시한다.
이 예에서는, 도 17에 도시하는 바와 같이, 제1 Cu 접합부의 제1 접합 전극(1131), 및, 제2 Cu 접합부의 제2 접합 전극(1132)을 각각, L자형상으로 연재되는 봉형상 전극으로 구성한다. 그리고, 이 예에서도, 제1 접합 전극(1131)과 제2 접합 전극(1132)이, 0도<α<180도의 범위 내의 교차 각도(α)로 서로 교차하도록 접합한다. 단, 이 예에서는, 각 접합 전극의 연재 형상이 L자형상이기 때문에, 도 17에 도시하는 바와 같이, 하나의 제1 접합 전극(1131)과 하나의 제2 접합 전극(1132)의 사이에는, 2개의 Cu전극끼리의 접합 영역(1133)이 형성된다.
이 예의 구성에서도, 제1 접합 전극(1131)의 연재 방향과 제2 접합 전극(1132)의 연재 방향이 서로 교차하기 때문에, 양자의 접합시에 접합 얼라인먼트 어긋남이 발생하여도, 양자 사이의 접촉 면적(접촉 저항)의 변동을 충분히 억제할 수 있다. 그 때문에, 이 예의 반도체 장치에서도, 상기 제7의 실시 형태와 같은 효과를 얻을 수 있다.
또한, 도 17에는, 제1 접합 전극(1131) 및 제2 접합 전극(1132)의 양쪽을 L자형상으로 연재되는 봉형상 전극으로 구성하는 예를 나타냈지만, 본 기술은 이것으로 한정되지 않는다. 예를 들면, 제1 접합 전극(1131) 및 제2 접합 전극(1132)의 한쪽을, 상기 제7의 실시 형태와 마찬가지로, 직선형상으로 연재되는 봉형상 전극으로 구성하여도 좋다.
[변형례 2]
상기 제7 내지 제9의 실시 형태에서는, 제1 접합 전극(제1 접합 전극부)의 연재 방향 이외의 구성(예를 들면, 형상, 사이즈, 피치, 갯수 등)은, 제2 접합 전극(제2 접합 전극부)의 그것과 같게 하는 예를 설명하였지만, 본 기술은 이것으로 한정되지 않는다. 제1 접합 전극(제1 접합 전극부)의 연재 방향과 제2 접합 전극(제2 접합 전극부)의 연재 방향이 서로 교차하는 구성이라면, 양자의 연재 방향 이외의 구성은 서로 달라도 좋다.
예를 들면, 제1 Cu 접합부의 제1 접합 전극(제1 접합 전극부)의 형상, 사이즈, 피치 및 갯수의 적어도 하나의 구성이, 제2 Cu 접합부의 제2 접합 전극(제2 접합 전극부)의 그것과 달라도 좋다.
또한, 상기 제7 내지 제9의 실시 형태의 각 Cu 접합부의 구성을 적절히 조합시켜서, 제1 Cu 접합부의 구성과 제2 Cu 접합부의 구성이 서로 다르도록 하여도 좋다. 예를 들면, 제1 Cu 접합부 및 제2 Cu 접합부의 한쪽에 제7의 실시 형태의 구성(도 9)을 적용하고, 또한, 다른쪽에 제8의 실시 형태의 구성(도 12)을 적용하여도 좋다. 또한, 예를 들면, 제1 Cu 접합부 및 제2 Cu 접합부의 한쪽에 제7의 실시 형태의 구성(도 9)을 적용하고, 또한, 다른쪽에 제9의 실시 형태의 구성(도 13)을 적용하여도 좋다. 또한, 예를 들면, 제1 Cu 접합부 및 제2 Cu 접합부의 한쪽에 제8의 실시 형태의 구성(도 12)을 적용하고, 또한, 다른쪽에 제9의 실시 형태의 구성(도 13)을 적용하여도 좋다.
[변형례 3]
상기 제7 내지 제9의 실시 형태에서는, 접합 전극(접합 전극부)의 형성재료가 Cu인 예를 설명하였지만, 본 기술은 이것으로 한정되지 않는다. 예를 들면, Al, W, Ti, TiN, Ta, TaN, Ru 등의 재료로 접합 전극(접합 전극부)을 형성하여도 좋다.
또한, 상기 각종 실시 형태에서는, Cu로 이루어지는 접합 전극(접합 전극부)끼리를 접합하는 예를 설명하였지만, 본 기술은 이것으로 한정되지 않는다. 한쪽의 접합 전극(접합 전극부)의 형성재료가, 다른쪽의 접합 전극(접합 전극부)의 형성재료와 달라도 좋다.
[변형례 4]
상기 제8 및 제9의 실시 형태에서는, 각 Cu 접합부를, 하나의 비어를 통하여 외부의 Cu 배선에 전기적으로 접속하는 예를 설명하였다. 그러나, 이 경우, 어떠한 요인으로 그 비어에 이상이 생긴 경우, Cu 접합부와 Cu 배선과의 사이에 도통 불량 등이 발생하여, 제품의 수율이 저하될 가능성이 있다.
이 과제를 해소하기 위해, 상기 제7의 실시 형태와 마찬가지로, 상기 제8 및 제9의 실시 형태의 각 Cu 접합부에, 복수의 비어를 접속하여도 좋다(변형례 4). 즉, 상기 제8 및 제9의 실시 형태의 반도체 장치에서, Cu 접합부 및 외부의 Cu 배선 사이를 복수의 비어를 통하여 전기적으로 접속하여도 좋다. 또한, 이 경우, 복수의 비어의 형성 부분은, 임의로 설정할 수 있고, 예를 들면, 복수의 비어를 인출 전극부상에 형성할 수 있다.
이 예의 구성에서는, 복수의 비어 중하나의 비어에 이상이 생겨도, 다른 비어로 Cu 접합부와 Cu 배선 사이의 전기 접속을 유지할 수 있기 때문에, 상기 과제를 해결할 수 있다.
[변형례 5]
상기 제7 내지 제9의 실시 형태에서는, Cu 배선으로부터 비어(세로구멍 배선)를 통하여 접속된 Cu 접합부끼리를 접합할 때에, 본 기술의 Cu전극끼리의 접합 기술(접합 전극 또는 접합 전극부를 교차시키는 구성)을 적용한 예를 설명하였지만, 본 기술은 이것으로 한정되지 않는다. 예를 들면, 제1 배선부(제1 반도체부)의 제1 Cu 배선 12와, 제2 배선부(제2 반도체부)의 제2 Cu 배선(22)을, Cu 접합부를 통하지 않고 직접 접합하는 경우에도, 본 기술의 Cu전극끼리의 접합 기술을 적용할 수 있다.
이 경우, 제1 배선부(제1 반도체부)의 접합면에 형성된 제1 Cu 배선(1012)(제1 전극)의 연재 방향과, 제2 배선부(제2 반도체부)의 접합면에 형성된 제2 Cu 배선(1022)(제2 전극)의 연재 방향이 서로 교차하도록, 각 Cu 배선을 형성하면 좋다. 이 예의 구성은, 특히, 각 배선부의 접합면에 형성되는 Cu 배선의 패턴이 심플한 경우에 유효하다.
또한, 이 예의 구성에서는, 제1 배선부 및 제2 배선부 사이의 접합 계면(Sj)의 전 영역에 걸쳐서 Cu 배선끼리를 직접 접합하여도 좋다. 또한, 접합 계면(Sj)의 배선 패턴에 응하여, 접합 계면(Sj)의 일부의 영역에서는, Cu 배선끼리를 직접 접합하고, 또한, 그 밖의 영역에서는 Cu 접합부를 통하여 Cu 배선을 접합하도록 하여도 좋다.
[변형례 6]
상기 제7 내지 제9의 실시 형태에서는, 본 기술의 Cu전극끼리의 접합 기술을 반도체 장치에 적용하는 예를 설명하였지만, 본 기술은, 이것으로 한정되지 않는다. 예를 들면, 반도체 이외의 재료로 형성된 2장의 기판상에 각각 마련된 2개의 배선을 접합하는 경우에도, 상기 제7 내지 제9의 실시 형태에서 설명한 Cu전극끼리의 접합 기술을 적용할 수 있고, 같은 효과를 얻을 수 있다.
[변형례 7]
상기 각종 변형례에서, 상기 제7 내지 제9의 실시 형태에 대한 변형례를 설명하였지만, 본 기술은 이것으로 한정되지 않는다. 예를 들면 반도체 장치의 용도 등의 조건에 응하여, 상술한 상기 제7 내지 제9의 실시 형태 및 상기 변형례 1 내지 6의 구성을 적절히 조합하여도 좋다.
[응용례]
상기 각종 실시 형태 및 각종 변형례의 반도체 장치는, 각종 전자 기기에 적용 가능하다. 예를 들면, 상기 제6의 실시의 형태에서 설명한 반도체 수상 장치(600), 및 상기 제10의 실시 형태로 설명한 고체 촬상 소자(1200)는 각각, 디지털 카메라나 비디오 카메라 등의 카메라 시스템, 촬상 기능을 갖는 휴대 전화, 또는, 촬상 기능을 구비한 다른 기기 등의 전자 기기에 적용할 수 있다. 여기서는, 전자 기기의 한 구성례로서, 카메라를 예로 들어 설명한다.
도 18에, 응용례에 관한 카메라의 개략 구성을 도시한다. 또한, 도 18에는, 정지화상 또는 동화를 촬영할 수 있는 비디오 카메라의 구성례를 도시한다.
이 예의 카메라(1300)는, 고체 촬상 소자(1301)와, 고체 촬상 소자(1301)의 수광 센서(부도시)에 입사광을 유도하는 광학계(1302)와, 고체 촬상 소자(1301) 및 광학계(1302) 사이에 마련된 셔터 장치(1303)와, 고체 촬상 소자(1301)를 구동하는 구동 회로(1304)를 구비한다. 또한, 카메라(1300)는, 고체 촬상 소자(1301)의 출력 신호를 처리하는 신호 처리 회로(1305)를 구비한다.
고체 촬상 소자(1301)는, 예를 들면, 상기 제6의 실시의 형태에서 설명한 반도체 수상 장치(600)나, 상기 제10의 실시 형태에서 설명한 고체 촬상 소자(1200)로 구성할 수 있다. 그 밖의 각 부분의 구성 및 기능은 다음과 같다.
광학계(광학 렌즈(1302))는, 피사체로부터의 상광(입사광)을 고체 촬상 소자(1301)의 촬상면(부도시)상에 결상시킨다. 이에 의해, 고체 촬상 소자(1301) 내에, 일정 기간, 신호 전하가 축적된다. 또한, 광학계(1302)는, 복수의 광학 렌즈를 포함하는 광학 렌즈군으로 구성하여도 좋다. 또한, 셔터 장치(1303)는, 입사광의 고체 촬상 소자(1301)에의 광조사 기간 및 차광 기간을 제어한다.
구동 회로(1304)는, 고체 촬상 소자(1301) 및 셔터 장치(1303)에 구동 신호를 공급한다. 그리고, 구동 회로(1304)는, 공급한 구동 신호에 의해, 고체 촬상 소자(1301)의 신호 처리 회로(1305)에의 신호 출력 동작, 및, 셔터 장치(1303)의 셔터 동작을 제어한다. 즉, 이 예에서는, 구동 회로(1304)로부터 공급되는 구동 신호(타이밍 신호)에 의해, 고체 촬상 소자(1301)로부터 신호 처리 회로(1305)에의 신호 전송 동작을 행한다.
신호 처리 회로(1305)는, 고체 촬상 소자(1301)로부터 전송된 신호에 대해, 각종의 신호 처리를 시행한다. 그리고, 각종 신호 처리가 시행된 신호(영상 신호)는, 메모리 등의 기억 매체(부도시)에 기억된다, 또는, 모니터(부도시)에 출력된다.
<그 밖의 변형례>
또한, 본 기술은, 상기 각종 실시 형태 및 각종 변형례 등으로 한정되는 것이 아니고, 본 기술의 요지를 일탈하지 않는 범위에서 그 밖에 다양한 구성을 취할 수 있다.
또한, 본 기술은, 이하와 같은 구성을 취할 수도 있다.
(1)
제1 층간절연막과, 상기 제1 층간절연막 내에 매입되고, 일방의 표면이 상기 제1 층간절연막의 일방의 표면과 동일면상에 위치한 제1 전극 패드와, 상기 제1 층간절연막 내에 매입되고, 일방의 표면이 상기 제1 층간절연막의 상기 일방의 표면과 동일면상에 위치하고, 상기 제1 전극 패드의 주위에 배설된 제1 더미 전극을 포함하는 제1 배선층과,
상기 제1 층간절연막의 상기 제1 전극 패드의 상기 일방의 표면측에 위치한 제2 층간절연막과, 상기 제2 층간절연막 내에 매입되고, 일방의 표면이 상기 제2 층간절연막의 상기 제1 층간절연막측의 표면과 동일 표면상에 위치하고, 또한 상기 제1 전극 패드에 접합된 제2 전극 패드와, 일방의 표면이 상기 제2 층간절연막의 상기 제1 층간절연막측의 표면과 동일면상에 위치하고, 상기 제2 전극 패드의 주위에 배설되고, 상기 제1 더미 전극에 접합된 제2 더미 전극를 포함하는 제2 배선층를
포함하는
반도체 장치.
(2)
상기 제1 전극 패드 및 상기 제1 더미 전극은, 상기 제1 배선층과 상기 제2 배선층과의 접합면에 대해, 상기 제2 전극 패드 및 상기 제2 더미 전극과 면대칭으로 배치되는
상기 (1)에 기재된 반도체 장치.
(3)
상기 제1 배선층과 상기 제2 배선층과의 접합면에서, 상기 제1 층간절연막의 표면적에 대한 상기 제1 전극 패드 및 상기 더미 전극의 표면적의 비율이 50% 이상 60% 이하남
상기 (1) 또는 (2)에 기재된 반도체 장치.
(4)
상기 제1 및 제2 더미 전극은, 전부 그라운드에 접속된
상기 (1) 내지 (3)의 어느 하나에 기재된 반도체 장치.
(5)
상기 제1 전극 패드 및 상기 제1 더미 전극은 동일한 외형을 가지며, 전부 등간격으로 배열된
상기 (1) 내지 (4)의 어느 하나에 기재된 반도체 장치.
(6)
상기 제1 더미 전극은, 상기 제1 배선층과 상기 제2 배선층과의 접합면에서, 상기 제1 전극 패드의 주위에만 배치된
상기 (1) 내지 (4)의 어느 하나에 기재된 반도체 장치.
168]
또한, 본 기술은, 이하와 같은 구성을 취할 수도 있다.
(7)
접합 계면측의 표면에 형성되고 또한 제1의 방향으로 연재되는 제1 전극을 갖는 제1 반도체부와,
상기 접합 계면에서 상기 제1 전극과 접합되며 또한 상기 제1의 방향과 교차하는 제2의 방향으로 연재되는 제2 전극을 가지며, 상기 접합 계면에서 상기 제1 반도체부와 맞붙여서 마련된 제2 반도체부를
구비한 반도체 장치.
(8)
상기 제1 반도체부가, 복수의 상기 제1 전극을 포함하는 제1 접합부와, 그 제1 접합부와 전기적으로 접속된 제1 배선을 가지며,
상기 제2 반도체부가, 복수의 상기 제2 전극을 포함하는 제2 접합부와, 그 제2 접합부와 전기적으로 접속된 제2 배선을 갖는
상기 (7)에 기재된 반도체 장치.
(9)
상기 복수의 제1 전극의 각각이, 별개로 상기 제1 배선에 접속되어 있다
상기 (8)에 기재된 반도체 장치.
(10)
상기 복수의 제2 전극의 각각이, 별개로 상기 제2 배선에 접속되어 있는
상기 (9)에 기재된 반도체 장치.
(11)
상기 제1 접합부가, 상기 복수의 제1 전극의 일방의 단부에 접속된 제1 인출 전극을 가지며, 그 제1 인출 전극이 상기 제1 배선과 전기적으로 접속되어 있는
상기 (8)에 기재된 반도체 장치.
(12)
상기 제2 접합부가, 상기 복수의 제2 전극의 일방의 단부에 접속된 제2 인출 전극을 가지며, 그 제2 인출 전극이 상기 제2 배선과 전기적으로 접속되어 있는
상기 (8) 또는 (11)에 기재된 반도체 장치.
(13)
상기 제1 접합부가, 상기 복수의 제1 전극의 일방 및 타방의 단부에 각각 접속된 2개의 제1 인출 전극을 가지며, 그 2개의 제1 인출 전극중 적어도 한쪽이 상기 제1 배선과 전기적으로 접속되어 있는
상기 (8)에 기재된 반도체 장치.
(14)
상기 제2 접합부가, 상기 복수의 제2 전극의 일방 및 타방의 단부에 각각 접속된 2개의 제2 인출 전극을 가지며, 그 2개의 제2 인출 전극중 적어도 한쪽이 상기 제2 배선과 전기적으로 접속되어 있는
상기 (8) 또는 (13)에 기재된 반도체 장치.
(15)
상기 제1 전극 및 상기 제2 전극이 모두, Cu로 형성되어 있는
상기 (7) 내지 (14)의 어느 하나에 기재된 반도체 장치.
본 출원은, 일본 특허청에 2011년 5월 24일에 출원된 일본 특허출원 번호2011-115634호, 및, 일본 특허청에서 2011년 6월 9일에 출원된 일본 특허출원 번호2011-129190호를 기초로 하여 우선권을 주장하는 것이고, 이들의 출원의 모든 내용을 참조에 의해 본 출원에 원용한다.

Claims (24)

  1. 광이 입사하는 광입사면측과 반대측의 그 제1 면측에 있는 제1 전극 및 제2 전극을 포함하는 제1 기판,
    포토다이오드,
    전송 트랜지스터, 및
    상기 제1 기판의 제1 면측과 마주 보고 있는 그 제1 면측에 있는 제3 전극 및 제4 전극, 및 복수의 트랜지스터를 포함하는 제2 기판을 포함하고,
    상기 제1 기판 및 상기 제2 기판은, 상기 제1 기판의 상기 제1 면측과 상기 제2 기판의 상기 제1 면측이 서로 마주 보도록 서로 접합되고,
    상기 제1 전극과 상기 제3 전극은 접합되어 전기적으로 서로 접속되고,
    상기 제2 전극과 상기 제4 전극은 서로 접합되고,
    상기 제1 전극은 상기 포토다이오드에 전기적으로 접속되고,
    상기 제2 전극은 고정 전위에 전기적으로 접속되고,
    상기 제2 전극은 평면으로 보아 상기 제1 전극 옆에 배치되는 것을 특징으로 하는 광검출 장치.
  2. 제1항에 있어서,
    상기 제2 전극을 포함하는 복수의 더미 전극은 평면으로 보아 상기 제1 전극 주위에에 배열되어 있는 것을 특징으로 하는 광검출 장치.
  3. 제1항에 있어서,
    상기 제4 전극을 포함하는 복수의 더미 전극은 평면으로 보아 상기 제3 전극 주위에에 배열되어 있는 것을 특징으로 하는 광검출 장치.
  4. 제1항에 있어서,
    상기 고정 전위는 접지 전위인 것을 특징으로하는 광검출 장치.
  5. 제1항에 있어서,
    상기 제1 전극은 제1 비아를 통해 제1 배선에 접속되는 것을 특징으로 하는 광검출 장치.
  6. 제5항에 있어서,
    상기 제3 전극은 제2 비아를 통해 제2 배선에 접속되는 것을 특징으로 하는 광검출 장치.
  7. 제6항에 있어서,
    제1 절연막이 상기 제1 전극과 상기 제2 전극 사이에 배치되고, 제2 절연막이 상기 제3 전극과 상기 제4 전극 사이에 배치되고, 상기 제1 절연막의 일부 및 상기 제2 절연막의 일부가 서로 접합되는 것을 특징으로 하는 광검출 장치.
  8. 제7항에 있어서,
    상기 제2 전극과 상기 제4 전극은 제1 접합면에서 서로 접합되고, 상기 제1 절연막은 상기 제1 접합면에 대향하는 상기 제2 전극의 표면에 접촉하고, 상기 제2 절연막은 상기 제1 접합면에 대향하는 상기 제4 전극의 표면에 접촉하는 것을 특징으로 하는 광검출 장치.
  9. 제8항에 있어서,
    상기 제1 절연막은 상기 제2 전극의 양측을 둘러싸고, 상기 제2 전극의 상기 양측은 상기 제1 접합면에 수직이고, 상기 제2 절연막은 상기 제4 전극의 양측을 둘러싸고, 상기 제4 전극 상기 양측은 상기 제1 접합면에 수직인 것을 특징으로 하는 광검출 장치.
  10. 제8항에 있어서,
    상기 제1 전극과 상기 제3 전극은 제2 접합면에서 서로 접합되고, 상기 제1 절연막은 상기 제1 전극의 양측을 둘러싸고, 상기 제1 전극의 상기 양측은 상기 제2 접합면에 수직이고, 상기 제2 절연막은 상기 제3 전극의 양측을 둘러싸고, 상기 제3 전극의 상기 양측은 상기 제2 접합면에 수직인 것을 특징으로 하는 광검출 장치.
  11. 제2항에 있어서,
    복수의 더미 전극이 서로 전기적으로 접속되지 않는 것을 특징으로 하는 광검출 장치.
  12. 제7항에 있어서,
    상기 제1 비아는 상기 제1 절연막 내에 배치되는 것을 특징으로 하는 광검출 장치.
  13. 제7항에 있어서,
    상기 제2 비아는 상기 제2 절연막 내에 배치되는 것을 특징으로 하는 광검출 장치.
  14. 제1항에 있어서,
    상기 제1, 제2, 제3 및 제4 전극은 Cu를 포함하는 것을 특징으로 하는 광검출 장치.
  15. 제7항에 있어서,
    상기 제1 및 상기 제2 절연막은 SiO2를 포함하는 것을 특징으로 하는 광검출 장치.
  16. 제2항에 있어서,
    상기 제1 및 상기 제2 전극의 제1 표면적과 상기 제1 기판의 복수의 더미 전극의 표면적의 비율이 50% 내지 60%의 범위 내에 있는 것을 특징으로 하는 광검출 장치.
  17. 제1항에 있어서,
    상기 제1 및 상기 제3 전극은 동일한 크기를 갖는 것을 특징으로 하는 광검출 장치.
  18. 제1항에 있어서,
    상기 제2 및 상기 제4 전극은 동일한 크기를 갖는 것을 특징으로 하는 광검출 장치.
  19. 제1항에 있어서,
    상기 제1 기판의 상기 광입사면측 위에 배치된 컬러 필터와,
    상기 컬러 필터의 광입사면측 위에 배치된 온-칩 마이크로 렌즈를 더 포함하는 것을 특징으로 하는 광검출 장치.
  20. 제1항에 있어서,
    상기 제1 전극의 폭은 상기 제2 전극의 폭보다 큰 것을 특징으로 하는 광검출 장치.
  21. 제6항에 있어서,
    상기 제1 전극 및 상기 제3 전극은 접합면에서 서로 접합되고, 상기 접합면에 대향하는 상기 제1 전극의 제2 면은 상기 제1 비아에 직접 접속되고, 상기 접합면에 대향하는 상기 제3 전극의 제2 면은 상기 제2 비아에 직접 접속되는 것을 특징으로 하는 광검출 장치.
  22. 제6항에 있어서,
    상기 제1 기판은 그 상기 제1 면측에 제5 전극을 포함하고, 상기 제2 기판은 그 상기 제1 면측에 제6 전극을 포함하고,
    상기 제5 전극과 상기 제6 전극은 접합되어 전기적으로 서로 접속되며,
    상기 제5 전극은 제3 비아를 통해 상기 제1 배선에 접속되며,
    상기 제6 전극은 제4 비아를 통해 상기 제2 배선에 접속되는 것을 특징으로 하는 광검출 장치.
  23. 제2항에 있어서,
    상기 복수의 더미 전극은 상기 제2 전극을 포함하는 영역을 제외한 모든 영역에 배열되는 것을 특징으로 하는 광검출 장치.
  24. 제1항에 있어서,
    상기 제1 및 상기 제2 전극은 동일한 크기를 갖는 것을 특징으로 하는 광검출 장치.
KR1020217007969A 2011-05-24 2012-05-16 반도체 장치 KR102378636B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020227005881A KR102574526B1 (ko) 2011-05-24 2012-05-16 반도체 장치

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JPJP-P-2011-115634 2011-05-24
JP2011115634A JP5970747B2 (ja) 2011-05-24 2011-05-24 半導体装置
JP2011129190A JP5919653B2 (ja) 2011-06-09 2011-06-09 半導体装置
JPJP-P-2011-129190 2011-06-09
KR1020207005315A KR102235927B1 (ko) 2011-05-24 2012-05-16 반도체 장치
PCT/JP2012/062484 WO2012161044A1 (ja) 2011-05-24 2012-05-16 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020207005315A Division KR102235927B1 (ko) 2011-05-24 2012-05-16 반도체 장치

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020227005881A Division KR102574526B1 (ko) 2011-05-24 2012-05-16 반도체 장치

Publications (2)

Publication Number Publication Date
KR20210032563A KR20210032563A (ko) 2021-03-24
KR102378636B1 true KR102378636B1 (ko) 2022-03-25

Family

ID=47217124

Family Applications (6)

Application Number Title Priority Date Filing Date
KR1020187008423A KR102084337B1 (ko) 2011-05-24 2012-05-16 반도체 장치
KR1020217007969A KR102378636B1 (ko) 2011-05-24 2012-05-16 반도체 장치
KR1020227005881A KR102574526B1 (ko) 2011-05-24 2012-05-16 반도체 장치
KR1020137028555A KR101952976B1 (ko) 2011-05-24 2012-05-16 반도체 장치
KR1020207005315A KR102235927B1 (ko) 2011-05-24 2012-05-16 반도체 장치
KR1020237029691A KR20230130169A (ko) 2011-05-24 2012-05-16 반도체 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020187008423A KR102084337B1 (ko) 2011-05-24 2012-05-16 반도체 장치

Family Applications After (4)

Application Number Title Priority Date Filing Date
KR1020227005881A KR102574526B1 (ko) 2011-05-24 2012-05-16 반도체 장치
KR1020137028555A KR101952976B1 (ko) 2011-05-24 2012-05-16 반도체 장치
KR1020207005315A KR102235927B1 (ko) 2011-05-24 2012-05-16 반도체 장치
KR1020237029691A KR20230130169A (ko) 2011-05-24 2012-05-16 반도체 장치

Country Status (6)

Country Link
US (5) US9799587B2 (ko)
EP (3) EP2717300B1 (ko)
KR (6) KR102084337B1 (ko)
CN (2) CN105938825B (ko)
TW (6) TWI578484B (ko)
WO (1) WO2012161044A1 (ko)

Families Citing this family (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
KR102084337B1 (ko) 2011-05-24 2020-04-23 소니 주식회사 반도체 장치
US8735219B2 (en) 2012-08-30 2014-05-27 Ziptronix, Inc. Heterogeneous annealing method and device
JP6330151B2 (ja) 2013-09-17 2018-05-30 パナソニックＩｐマネジメント株式会社 半導体装置及びその製造方法
JP6380946B2 (ja) * 2013-11-18 2018-08-29 ローム株式会社 半導体装置および半導体装置の製造方法
US20150262902A1 (en) 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9299736B2 (en) * 2014-03-28 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding with uniform pattern density
TWI747805B (zh) * 2014-10-08 2021-12-01 日商索尼半導體解決方案公司 攝像裝置及製造方法、以及電子機器
US9536848B2 (en) * 2014-10-16 2017-01-03 Globalfoundries Inc. Bond pad structure for low temperature flip chip bonding
US11069734B2 (en) 2014-12-11 2021-07-20 Invensas Corporation Image sensor device
KR20240096802A (ko) 2015-02-27 2024-06-26 소니그룹주식회사 반도체 장치, 고체 촬상 소자, 촬상 장치 및 전자 기기
KR102492854B1 (ko) * 2015-03-03 2023-01-31 소니그룹주식회사 반도체 장치 및 전자 기기
CN111883501B (zh) * 2015-05-18 2024-10-18 索尼公司 光检测装置和成像装置
US9741620B2 (en) 2015-06-24 2017-08-22 Invensas Corporation Structures and methods for reliable packages
US10886250B2 (en) 2015-07-10 2021-01-05 Invensas Corporation Structures and methods for low temperature bonding using nanoparticles
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
JP6600000B2 (ja) 2015-10-05 2019-10-30 オリンパス株式会社 固体撮像装置および撮像装置
US9852988B2 (en) * 2015-12-18 2017-12-26 Invensas Bonding Technologies, Inc. Increased contact alignment tolerance for direct bonding
US10867834B2 (en) * 2015-12-31 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
US10446532B2 (en) 2016-01-13 2019-10-15 Invensas Bonding Technologies, Inc. Systems and methods for efficient transfer of semiconductor elements
US10050018B2 (en) * 2016-02-26 2018-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC structure and methods of forming
CN108701697B (zh) * 2016-03-30 2022-12-16 索尼公司 固态图像传感器、固态图像传感器的制造方法以及电子设备
US10204893B2 (en) 2016-05-19 2019-02-12 Invensas Bonding Technologies, Inc. Stacked dies and methods for forming bonded structures
JP6856983B2 (ja) 2016-06-30 2021-04-14 キヤノン株式会社 光電変換装置及びカメラ
US10446487B2 (en) 2016-09-30 2019-10-15 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10580735B2 (en) 2016-10-07 2020-03-03 Xcelsis Corporation Stacked IC structure with system level wiring on multiple sides of the IC die
JP2018073851A (ja) 2016-10-24 2018-05-10 ソニーセミコンダクタソリューションズ株式会社 半導体装置、製造方法、及び、固体撮像装置
TW202414634A (zh) 2016-10-27 2024-04-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
JP2018101699A (ja) * 2016-12-20 2018-06-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、固体撮像装置の製造方法および電子機器
US10002844B1 (en) 2016-12-21 2018-06-19 Invensas Bonding Technologies, Inc. Bonded structures
US10796936B2 (en) 2016-12-22 2020-10-06 Invensas Bonding Technologies, Inc. Die tray with channels
US20180182665A1 (en) 2016-12-28 2018-06-28 Invensas Bonding Technologies, Inc. Processed Substrate
EP3563411B1 (en) 2016-12-28 2021-04-14 Invensas Bonding Technologies, Inc. Method of processing a substrate on a temporary substrate
TWI782939B (zh) 2016-12-29 2022-11-11 美商英帆薩斯邦德科技有限公司 具有整合式被動構件的接合結構
CN106653720A (zh) * 2016-12-30 2017-05-10 武汉新芯集成电路制造有限公司 一种混合键合结构及混合键合方法
US10276909B2 (en) 2016-12-30 2019-04-30 Invensas Bonding Technologies, Inc. Structure comprising at least a first element bonded to a carrier having a closed metallic channel waveguide formed therein
EP3580166A4 (en) 2017-02-09 2020-09-02 Invensas Bonding Technologies, Inc. RELATED STRUCTURES
US10629577B2 (en) 2017-03-16 2020-04-21 Invensas Corporation Direct-bonded LED arrays and applications
US10515913B2 (en) 2017-03-17 2019-12-24 Invensas Bonding Technologies, Inc. Multi-metal contact structure
US10508030B2 (en) 2017-03-21 2019-12-17 Invensas Bonding Technologies, Inc. Seal for microelectronic assembly
WO2018183739A1 (en) 2017-03-31 2018-10-04 Invensas Bonding Technologies, Inc. Interface structures and methods for forming same
US10269756B2 (en) 2017-04-21 2019-04-23 Invensas Bonding Technologies, Inc. Die processing
JP6982977B2 (ja) * 2017-04-24 2021-12-17 キヤノン株式会社 固体撮像装置の製造方法
US10879212B2 (en) 2017-05-11 2020-12-29 Invensas Bonding Technologies, Inc. Processed stacked dies
US10529634B2 (en) 2017-05-11 2020-01-07 Invensas Bonding Technologies, Inc. Probe methodology for ultrafine pitch interconnects
US10446441B2 (en) 2017-06-05 2019-10-15 Invensas Corporation Flat metal features for microelectronics applications
US10217720B2 (en) 2017-06-15 2019-02-26 Invensas Corporation Multi-chip modules formed using wafer-level processing of a reconstitute wafer
US10840205B2 (en) * 2017-09-24 2020-11-17 Invensas Bonding Technologies, Inc. Chemical mechanical polishing for hybrid bonding
US11195748B2 (en) 2017-09-27 2021-12-07 Invensas Corporation Interconnect structures and methods for forming same
US11031285B2 (en) 2017-10-06 2021-06-08 Invensas Bonding Technologies, Inc. Diffusion barrier collar for interconnects
DE102018124337A1 (de) * 2017-11-21 2019-05-23 Taiwan Semiconductor Manufacturing Co. Ltd. Ankerstrukturen und verfahren zur gleichmässigen waferplanarisierung und -bondung
DE102018125106B4 (de) 2017-11-23 2023-10-05 Taiwan Semiconductor Manufacturing Co., Ltd. Hybridgebondete Struktur und Verfahren zu deren Herstellung
US10658313B2 (en) 2017-12-11 2020-05-19 Invensas Bonding Technologies, Inc. Selective recess
US11011503B2 (en) 2017-12-15 2021-05-18 Invensas Bonding Technologies, Inc. Direct-bonded optoelectronic interconnect for high-density integrated photonics
US11380597B2 (en) 2017-12-22 2022-07-05 Invensas Bonding Technologies, Inc. Bonded structures
US10923408B2 (en) 2017-12-22 2021-02-16 Invensas Bonding Technologies, Inc. Cavity packages
JP2019140178A (ja) * 2018-02-07 2019-08-22 東芝メモリ株式会社 半導体装置
US10727219B2 (en) 2018-02-15 2020-07-28 Invensas Bonding Technologies, Inc. Techniques for processing devices
US11169326B2 (en) 2018-02-26 2021-11-09 Invensas Bonding Technologies, Inc. Integrated optical waveguides, direct-bonded waveguide interface joints, optical routing and interconnects
JP2019160833A (ja) 2018-03-07 2019-09-19 東芝メモリ株式会社 半導体装置
US11256004B2 (en) 2018-03-20 2022-02-22 Invensas Bonding Technologies, Inc. Direct-bonded lamination for improved image clarity in optical devices
JP2019179782A (ja) * 2018-03-30 2019-10-17 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
US11056348B2 (en) 2018-04-05 2021-07-06 Invensas Bonding Technologies, Inc. Bonding surfaces for microelectronics
US11244916B2 (en) 2018-04-11 2022-02-08 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10790262B2 (en) 2018-04-11 2020-09-29 Invensas Bonding Technologies, Inc. Low temperature bonded structures
US10964664B2 (en) 2018-04-20 2021-03-30 Invensas Bonding Technologies, Inc. DBI to Si bonding for simplified handle wafer
US11004757B2 (en) 2018-05-14 2021-05-11 Invensas Bonding Technologies, Inc. Bonded structures
US11276676B2 (en) 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US10923413B2 (en) 2018-05-30 2021-02-16 Xcelsis Corporation Hard IP blocks with physically bidirectional passageways
TW202013708A (zh) * 2018-06-05 2020-04-01 日商索尼半導體解決方案公司 固體攝像裝置、固體攝像裝置之製造方法及電子機器
WO2019241367A1 (en) 2018-06-12 2019-12-19 Invensas Bonding Technologies, Inc. Interlayer connection of stacked microelectronic components
US11393779B2 (en) 2018-06-13 2022-07-19 Invensas Bonding Technologies, Inc. Large metal pads over TSV
US11749645B2 (en) 2018-06-13 2023-09-05 Adeia Semiconductor Bonding Technologies Inc. TSV as pad
US10910344B2 (en) 2018-06-22 2021-02-02 Xcelsis Corporation Systems and methods for releveled bump planes for chiplets
WO2020004011A1 (ja) 2018-06-29 2020-01-02 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法
WO2020010056A1 (en) 2018-07-03 2020-01-09 Invensas Bonding Technologies, Inc. Techniques for joining dissimilar materials in microelectronics
US11462419B2 (en) 2018-07-06 2022-10-04 Invensas Bonding Technologies, Inc. Microelectronic assemblies
WO2020010136A1 (en) 2018-07-06 2020-01-09 Invensas Bonding Technologies, Inc. Molded direct bonded and interconnected stack
US11114433B2 (en) * 2018-07-15 2021-09-07 Taiwan Semiconductor Manufacturing Company, Ltd. 3DIC structure and method of fabricating the same
US11515291B2 (en) 2018-08-28 2022-11-29 Adeia Semiconductor Inc. Integrated voltage regulator and passive components
US20200075533A1 (en) * 2018-08-29 2020-03-05 Invensas Bonding Technologies, Inc. Bond enhancement in microelectronics by trapping contaminants and arresting cracks during direct-bonding processes
US11011494B2 (en) 2018-08-31 2021-05-18 Invensas Bonding Technologies, Inc. Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics
KR102692107B1 (ko) * 2018-08-31 2024-08-06 소니 세미컨덕터 솔루션즈 가부시키가이샤 반도체 장치
US11158573B2 (en) 2018-10-22 2021-10-26 Invensas Bonding Technologies, Inc. Interconnect structures
US10861808B2 (en) 2018-11-21 2020-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Bonding structure of dies with dangling bonds
US10651157B1 (en) 2018-12-07 2020-05-12 Nanya Technology Corporation Semiconductor device and manufacturing method thereof
US11244920B2 (en) 2018-12-18 2022-02-08 Invensas Bonding Technologies, Inc. Method and structures for low temperature device bonding
CN113330557A (zh) 2019-01-14 2021-08-31 伊文萨思粘合技术公司 键合结构
CN111564424A (zh) * 2019-01-30 2020-08-21 长江存储科技有限责任公司 使用混合键合的结构和器件及其形成方法
JP7551277B2 (ja) * 2019-01-31 2024-09-17 キヤノン株式会社 半導体装置、機器
KR20210129066A (ko) * 2019-02-28 2021-10-27 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 센서
US11901281B2 (en) 2019-03-11 2024-02-13 Adeia Semiconductor Bonding Technologies Inc. Bonded structures with integrated passive component
JP2020155711A (ja) * 2019-03-22 2020-09-24 ソニーセミコンダクタソリューションズ株式会社 半導体装置および固体撮像素子
JP2020161520A (ja) * 2019-03-25 2020-10-01 ソニーセミコンダクタソリューションズ株式会社 撮像装置
US10854578B2 (en) 2019-03-29 2020-12-01 Invensas Corporation Diffused bitline replacement in stacked wafer memory
US11205625B2 (en) 2019-04-12 2021-12-21 Invensas Bonding Technologies, Inc. Wafer-level bonding of obstructive elements
US11373963B2 (en) 2019-04-12 2022-06-28 Invensas Bonding Technologies, Inc. Protective elements for bonded structures
US11610846B2 (en) 2019-04-12 2023-03-21 Adeia Semiconductor Bonding Technologies Inc. Protective elements for bonded structures including an obstructive element
US11355404B2 (en) 2019-04-22 2022-06-07 Invensas Bonding Technologies, Inc. Mitigating surface damage of probe pads in preparation for direct bonding of a substrate
FR3095719A1 (fr) * 2019-05-03 2020-11-06 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de collage moléculaire hybride et circuit électronique pour la mise en oeuvre d'un tel procédé
CN110112097A (zh) * 2019-05-21 2019-08-09 德淮半导体有限公司 晶圆键合结构以及晶圆键合结构的制作方法
US11385278B2 (en) 2019-05-23 2022-07-12 Invensas Bonding Technologies, Inc. Security circuitry for bonded structures
US11315871B2 (en) * 2019-06-13 2022-04-26 Nanya Technology Corporation Integrated circuit device with bonding structure and method of forming the same
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics
KR102680269B1 (ko) 2019-08-12 2024-07-01 삼성전자주식회사 이미지 센서
JP2021034560A (ja) * 2019-08-23 2021-03-01 キオクシア株式会社 半導体装置およびその製造方法
US11227860B2 (en) 2019-09-02 2022-01-18 Samsung Electronics Co., Ltd. Memory device
KR20210027706A (ko) 2019-09-02 2021-03-11 삼성전자주식회사 메모리 장치
JP2021044347A (ja) * 2019-09-10 2021-03-18 キオクシア株式会社 半導体装置
US12080672B2 (en) 2019-09-26 2024-09-03 Adeia Semiconductor Bonding Technologies Inc. Direct gang bonding methods including directly bonding first element to second element to form bonded structure without adhesive
JP7417393B2 (ja) * 2019-09-27 2024-01-18 キヤノン株式会社 半導体装置及び半導体ウエハ
JP7353121B2 (ja) 2019-10-08 2023-09-29 キヤノン株式会社 半導体装置および機器
US11456328B2 (en) * 2019-10-09 2022-09-27 Omnivision Technologies, Inc. Stack chip air gap heat insulator
US12113054B2 (en) 2019-10-21 2024-10-08 Adeia Semiconductor Technologies Llc Non-volatile dynamic random access memory
US11862602B2 (en) 2019-11-07 2024-01-02 Adeia Semiconductor Technologies Llc Scalable architecture for reduced cycles across SOC
US11762200B2 (en) 2019-12-17 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded optical devices
US11876076B2 (en) 2019-12-20 2024-01-16 Adeia Semiconductor Technologies Llc Apparatus for non-volatile random access memory stacks
CN115088068A (zh) 2019-12-23 2022-09-20 伊文萨思粘合技术公司 用于接合结构的电冗余
US11721653B2 (en) 2019-12-23 2023-08-08 Adeia Semiconductor Bonding Technologies Inc. Circuitry for electrical redundancy in bonded structures
JP2021136320A (ja) * 2020-02-26 2021-09-13 キオクシア株式会社 半導体装置およびその製造方法
JP2021141252A (ja) 2020-03-06 2021-09-16 キオクシア株式会社 半導体装置およびその製造方法
KR20230003471A (ko) 2020-03-19 2023-01-06 아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드 직접 결합된 구조체들을 위한 치수 보상 제어
US11742314B2 (en) 2020-03-31 2023-08-29 Adeia Semiconductor Bonding Technologies Inc. Reliable hybrid bonded apparatus
WO2021236361A1 (en) 2020-05-19 2021-11-25 Invensas Bonding Technologies, Inc. Laterally unconfined structure
JP7562306B2 (ja) 2020-06-23 2024-10-07 キヤノン株式会社 光電変換装置、光電変換システム、および移動体
US11631647B2 (en) 2020-06-30 2023-04-18 Adeia Semiconductor Bonding Technologies Inc. Integrated device packages with integrated device die and dummy element
US11728273B2 (en) 2020-09-04 2023-08-15 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
US11764177B2 (en) 2020-09-04 2023-09-19 Adeia Semiconductor Bonding Technologies Inc. Bonded structure with interconnect structure
KR20220033619A (ko) * 2020-09-08 2022-03-17 삼성전자주식회사 반도체 패키지
US20220093492A1 (en) * 2020-09-18 2022-03-24 Intel Corporation Direct bonding in microelectronic assemblies
US11990448B2 (en) 2020-09-18 2024-05-21 Intel Corporation Direct bonding in microelectronic assemblies
US11264357B1 (en) 2020-10-20 2022-03-01 Invensas Corporation Mixed exposure for large die
JP2022130097A (ja) * 2021-02-25 2022-09-06 キオクシア株式会社 半導体装置およびその製造方法
KR20220126539A (ko) 2021-03-09 2022-09-16 삼성전자주식회사 반도체 패키지
EP4287243A4 (en) * 2021-03-10 2024-08-21 Changxin Memory Tech Inc SEMICONDUCTOR STRUCTURE AND METHOD FOR MANUFACTURING SEMICONDUCTOR STRUCTURE
JP2022144884A (ja) * 2021-03-19 2022-10-03 キオクシア株式会社 半導体装置および半導体装置の製造方法
WO2022261815A1 (zh) * 2021-06-15 2022-12-22 华为技术有限公司 芯片堆叠结构以及制作方法、晶圆堆叠结构、电子设备
KR20220168435A (ko) * 2021-06-16 2022-12-23 삼성전자주식회사 집적회로 장치
CN115513046A (zh) * 2021-06-23 2022-12-23 联华电子股份有限公司 半导体元件
CN113488392B (zh) * 2021-07-13 2022-08-02 武汉新芯集成电路制造有限公司 集成电路器件制造方法
CN114551409A (zh) * 2022-04-28 2022-05-27 之江实验室 用于提高多芯粒晶圆集成可靠性的混合键合结构和方法
JP2024000319A (ja) * 2022-06-20 2024-01-05 キオクシア株式会社 半導体装置
US20240096828A1 (en) * 2022-09-15 2024-03-21 Nanya Technology Corporation Semiconductor structure having dummy conductive member and manufacturing method thereof
US20240297193A1 (en) * 2023-03-01 2024-09-05 Visera Technologies Company Limited Image sensor and method for forming the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100301A (ja) 2004-09-28 2006-04-13 Nitto Denko Corp 配線回路基板装置および接続構造

Family Cites Families (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5154454A (ja) 1974-11-08 1976-05-13 Sumitomo Metal Ind Kantannoshuchoosokuteisuruhoho
JPS532788A (en) 1976-06-30 1978-01-11 Koga Tadashi Grinding jig
JPS62173752A (ja) 1986-01-27 1987-07-30 Nec Corp 半導体装置
KR900008647B1 (ko) * 1986-03-20 1990-11-26 후지쓰 가부시끼가이샤 3차원 집적회로와 그의 제조방법
JPH01228202A (ja) * 1988-03-08 1989-09-12 Matsushita Electron Corp モノリシックマイクロ波集積回路
JPH01265866A (ja) 1988-04-19 1989-10-23 Nippon Kankitsu Kogyo Kk 嗜好性の改善された食品の製造法
DE4433845A1 (de) * 1994-09-22 1996-03-28 Fraunhofer Ges Forschung Verfahren zur Herstellung einer dreidimensionalen integrierten Schaltung
US7052941B2 (en) * 2003-06-24 2006-05-30 Sang-Yun Lee Method for making a three-dimensional integrated circuit structure
JP3638778B2 (ja) 1997-03-31 2005-04-13 株式会社ルネサステクノロジ 半導体集積回路装置およびその製造方法
JPH11150114A (ja) 1997-11-19 1999-06-02 Ricoh Co Ltd 半導体装置及びその製造方法
US6093631A (en) 1998-01-15 2000-07-25 International Business Machines Corporation Dummy patterns for aluminum chemical polishing (CMP)
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
US6455398B1 (en) * 1999-07-16 2002-09-24 Massachusetts Institute Of Technology Silicon on III-V semiconductor bonding for monolithic optoelectronic integration
JP2001250913A (ja) * 1999-12-28 2001-09-14 Mitsumasa Koyanagi ３次元半導体集積回路装置及びその製造方法
JP3440057B2 (ja) 2000-07-05 2003-08-25 唯知 須賀 半導体装置およびその製造方法
US6600173B2 (en) * 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
US6355501B1 (en) * 2000-09-21 2002-03-12 International Business Machines Corporation Three-dimensional chip stacking assembly
US20020163072A1 (en) * 2001-05-01 2002-11-07 Subhash Gupta Method for bonding wafers to produce stacked integrated circuits
US7358578B2 (en) * 2001-05-22 2008-04-15 Renesas Technology Corporation Field effect transistor on a substrate with (111) orientation having zirconium oxide gate insulation and cobalt or nickel silicide wiring
US6661085B2 (en) * 2002-02-06 2003-12-09 Intel Corporation Barrier structure against corrosion and contamination in three-dimensional (3-D) wafer-to-wafer vertical stack
US6762076B2 (en) * 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6596640B1 (en) * 2002-06-21 2003-07-22 Intel Corporation Method of forming a raised contact for a substrate
JP4193438B2 (ja) 2002-07-30 2008-12-10 ソニー株式会社 半導体装置の製造方法
JP2004153015A (ja) 2002-10-30 2004-05-27 Fujitsu Ltd 半導体装置及びその製造方法
JP3986940B2 (ja) * 2002-10-31 2007-10-03 富士通株式会社 半導体装置
WO2004059720A1 (en) 2002-12-20 2004-07-15 International Business Machines Corporation Three-dimensional device fabrication method
US7354798B2 (en) * 2002-12-20 2008-04-08 International Business Machines Corporation Three-dimensional device fabrication method
US20040124509A1 (en) * 2002-12-28 2004-07-01 Kim Sarah E. Method and structure for vertically-stacked device contact
US6962835B2 (en) * 2003-02-07 2005-11-08 Ziptronix, Inc. Method for room temperature metal direct bonding
JP2004247373A (ja) * 2003-02-12 2004-09-02 Semiconductor Energy Lab Co Ltd 半導体装置
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
KR100500573B1 (ko) * 2003-07-01 2005-07-12 삼성전자주식회사 금속 배선 및 그 제조 방법, 금속 배선을 포함하는 이미지소자 및 그 제조 방법
US7049701B2 (en) * 2003-10-15 2006-05-23 Kabushiki Kaisha Toshiba Semiconductor device using insulating film of low dielectric constant as interlayer insulating film
JP2005135988A (ja) 2003-10-28 2005-05-26 Toshiba Corp 半導体装置の製造方法
US7335972B2 (en) * 2003-11-13 2008-02-26 Sandia Corporation Heterogeneously integrated microsystem-on-a-chip
JP2005345571A (ja) * 2004-05-31 2005-12-15 Canon Inc 撮像装置および電子機器
JP4401874B2 (ja) * 2004-06-21 2010-01-20 株式会社ルネサステクノロジ 半導体装置
JP2006140326A (ja) * 2004-11-12 2006-06-01 Toshiba Corp 半導体装置
KR100610481B1 (ko) 2004-12-30 2006-08-08 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
JP4846244B2 (ja) * 2005-02-15 2011-12-28 ルネサスエレクトロニクス株式会社 半導体装置
KR100782463B1 (ko) * 2005-04-13 2007-12-05 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 분리형 단위화소 및 그제조방법
US7489018B2 (en) 2005-04-19 2009-02-10 Kabushiki Kaisha Toshiba Transistor
TW201101476A (en) * 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
US7989958B2 (en) * 2005-06-14 2011-08-02 Cufer Assett Ltd. L.L.C. Patterned contact
KR100848745B1 (ko) * 2005-08-03 2008-07-25 세이코 엡슨 가부시키가이샤 반도체 장치 및 반도체 칩
DE102005038121B3 (de) * 2005-08-11 2007-04-12 Siemens Ag Verfahren zur Integration funktioneller Nanostrukturen in mikro- und nanoelektrische Schaltkreise
US7358616B2 (en) * 2005-09-14 2008-04-15 Freescale Semiconductor, Inc. Semiconductor stacked die/wafer configuration and packaging and method thereof
US7626257B2 (en) * 2006-01-18 2009-12-01 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US20070207592A1 (en) * 2006-03-03 2007-09-06 Lu James J Wafer bonding of damascene-patterned metal/adhesive redistribution layers
KR100791336B1 (ko) * 2006-08-10 2008-01-07 삼성전자주식회사 이미지 센서 제조 방법
US7827519B2 (en) * 2006-12-29 2010-11-02 Cadence Design Systems, Inc. Method, system, and computer program product for preparing multiple layers of semiconductor substrates for electronic designs
JP2008227253A (ja) * 2007-03-14 2008-09-25 Fujifilm Corp 裏面照射型固体撮像素子
KR100845006B1 (ko) * 2007-03-19 2008-07-09 삼성전자주식회사 적층 칩 패키지 및 그 제조 방법
JP2008277512A (ja) * 2007-04-27 2008-11-13 Fujifilm Corp 撮像素子及び光電変換素子アレイ
JP5156324B2 (ja) * 2007-10-10 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN101452891A (zh) * 2007-12-05 2009-06-10 中国科学院微电子研究所 一种制作阻变存储器交叉阵列的方法
JP5103232B2 (ja) 2008-03-18 2012-12-19 ルネサスエレクトロニクス株式会社 半導体装置
JP5334459B2 (ja) * 2008-05-30 2013-11-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR101502585B1 (ko) * 2008-10-09 2015-03-24 삼성전자주식회사 수직형 반도체 장치 및 그 형성 방법
US8053900B2 (en) 2008-10-21 2011-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate vias (TSVs) electrically connected to a bond pad design with reduced dishing effect
JP4655137B2 (ja) * 2008-10-30 2011-03-23 ソニー株式会社 半導体装置
JP4935838B2 (ja) * 2009-03-06 2012-05-23 ソニー株式会社 固体撮像素子及びその製造方法、電子機器
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP2010219425A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 半導体装置
KR101049083B1 (ko) * 2009-04-10 2011-07-15 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 단위 화소 및 그 제조방법
US8198174B2 (en) * 2009-08-05 2012-06-12 International Business Machines Corporation Air channel interconnects for 3-D integration
FR2949171B1 (fr) * 2009-08-13 2011-08-26 Commissariat Energie Atomique Procede d'assemblage de deux composants electroniques
JP5304536B2 (ja) * 2009-08-24 2013-10-02 ソニー株式会社 半導体装置
JP2011054637A (ja) * 2009-08-31 2011-03-17 Sony Corp 半導体装置およびその製造方法
US8294159B2 (en) * 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
JP4764506B2 (ja) 2009-12-16 2011-09-07 株式会社東芝 ディスク記憶装置及びサーボ制御方法
US8026521B1 (en) * 2010-10-11 2011-09-27 Monolithic 3D Inc. Semiconductor device and structure
US8546188B2 (en) * 2010-04-09 2013-10-01 International Business Machines Corporation Bow-balanced 3D chip stacking
JP5553693B2 (ja) * 2010-06-30 2014-07-16 キヤノン株式会社 固体撮像装置及び撮像システム
JP2011115634A (ja) 2011-03-16 2011-06-16 Terumo Corp 生体内留置用ステントおよび生体器官拡張器具
KR102084337B1 (ko) 2011-05-24 2020-04-23 소니 주식회사 반도체 장치
JP5837783B2 (ja) * 2011-09-08 2015-12-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US9153565B2 (en) * 2012-06-01 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensors with a high fill-factor
US8957358B2 (en) * 2012-04-27 2015-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US10090349B2 (en) * 2012-08-09 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. CMOS image sensor chips with stacked scheme and methods for forming the same
US9412725B2 (en) * 2012-04-27 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for image sensor packaging
US8629524B2 (en) * 2012-04-27 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus for vertically integrated backside illuminated image sensors
US9425155B2 (en) * 2014-02-25 2016-08-23 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer bonding process and structure
US9548329B2 (en) * 2014-07-02 2017-01-17 Taiwan Semiconductor Manufacturing Company Ltd. Backside illuminated image sensor and method of manufacturing the same
US11011303B2 (en) * 2018-08-21 2021-05-18 Globalfoundries U.S. Inc. Dummy fill with eddy current self-canceling element for inductor component

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100301A (ja) 2004-09-28 2006-04-13 Nitto Denko Corp 配線回路基板装置および接続構造

Also Published As

Publication number Publication date
TWI667763B (zh) 2019-08-01
WO2012161044A1 (ja) 2012-11-29
US20180233435A1 (en) 2018-08-16
CN103503122B (zh) 2016-05-18
CN103503122A (zh) 2014-01-08
TWI746146B (zh) 2021-11-11
KR20220030312A (ko) 2022-03-10
US10236238B2 (en) 2019-03-19
TW201832340A (zh) 2018-09-01
KR102235927B1 (ko) 2021-04-05
TW202315027A (zh) 2023-04-01
TWI578484B (zh) 2017-04-11
EP2717300A1 (en) 2014-04-09
US11626356B2 (en) 2023-04-11
US9799587B2 (en) 2017-10-24
KR20230130169A (ko) 2023-09-11
CN105938825A (zh) 2016-09-14
EP2717300A4 (en) 2015-04-22
TW201707180A (zh) 2017-02-16
KR20140022039A (ko) 2014-02-21
KR102084337B1 (ko) 2020-04-23
KR20200022542A (ko) 2020-03-03
KR20210032563A (ko) 2021-03-24
EP3534399A1 (en) 2019-09-04
KR102574526B1 (ko) 2023-09-07
KR101952976B1 (ko) 2019-02-27
US20230098931A1 (en) 2023-03-30
TWI835470B (zh) 2024-03-11
EP4047647A2 (en) 2022-08-24
TW201308560A (zh) 2013-02-16
TWI804887B (zh) 2023-06-11
US20220246498A1 (en) 2022-08-04
US20180096915A1 (en) 2018-04-05
TW202046481A (zh) 2020-12-16
US11587857B2 (en) 2023-02-21
EP4047647A3 (en) 2023-03-08
TWI728248B (zh) 2021-05-21
US20140145338A1 (en) 2014-05-29
US11923279B2 (en) 2024-03-05
TW202137468A (zh) 2021-10-01
EP2717300B1 (en) 2020-03-18
CN105938825B (zh) 2019-04-05
KR20180037620A (ko) 2018-04-12

Similar Documents

Publication Publication Date Title
KR102378636B1 (ko) 반도체 장치
JP5919653B2 (ja) 半導体装置
JP5970747B2 (ja) 半導体装置
CN110678984B (zh) 成像器件和电子装置
JP6168366B2 (ja) 半導体装置、半導体装置の製造方法及び電子機器

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant