JP5970747B2 - 半導体装置 - Google Patents

Description

本開示は、半導体装置に関し、より詳細には、製造時に２枚の基板を貼り合わせて配線接合を行う半導体装置に関する。

従来、２枚のウエハ（基板）を貼り合わせて、それぞれのウエハに形成された銅配線同士を接合（以下、Ｃｕ−Ｃｕ接合という）する技術が開発されている（例えば、特許文献１参照）。また、従来、このようなＣｕ−Ｃｕ接合技術では、信頼性の高い接合を得るために、様々な技術が提案されている（例えば、特許文献２参照）。

通常、Ｃｕ−Ｃｕ接合を行う際、例えば、アライメントずれや接触抵抗の上昇などを抑制するために、大面積のＣｕプレート同士を接合する。しかしながら、各Ｃｕプレートを形成する際には、一般に、Ｃｕプレートの接合面に対してＣＭＰ（化学機械研磨）処理を施す。それゆえ、幅広（例えば５μｍ以上）のＣｕプレートを形成した際には、ＣＭＰ処理によりＣｕプレートの接合面にディッシング（窪み）が発生し易くなる。

ここで、図１２に、接合面にディッシングが発生したＣｕプレート同士を接合した際の接合界面付近の様子を示す。なお、図１２には、第１半導体チップ４０１と、第２半導体チップ４０２とをＣｕ−Ｃｕ接合する例を示す。第１半導体チップ４０１の接合パッド４０３の接合面、及び、第２半導体チップ４０２の接合パッド４０４の接合面にディッシングが発生している場合、両者を接合すると、接合界面Ｓｊに気泡等が発生する。この場合、接合界面Ｓｊにおいて、例えば導通不良や接触抵抗の上昇などが発生し、接合性が著しく劣化する可能性がある。

この問題を解消するため、特許文献２には、接合パッド内に複数の開口を形成することにより、ディッシングの発生を抑制する技術が提案されている。

図１３に、特許文献２で提案されている接合パッドの概略上面図を示す。特許文献２で提案されている接合パッド４０５は、プレート状のパッドに複数の矩形状の開口４０６を所定間隔で分散させて形成する。なお、図１３には示さないが、接合パッド４０５の開口４０６内には、絶縁層（誘電体層）が形成される。接合パッド４０５をこのような構成にすることにより、接合パッド４０５内に大面積（幅広）の電極部分が無くなり、ディッシングの発生を抑制することができる。

特許第３５３２７８８号明細書 特開２０１０−１０３５３３号公報

上述のように、従来、半導体装置の製造手法では、信頼性の高いＣｕ−Ｃｕ接合を得るために、様々な技術が提案されている。しかしながら、この技術分野では、Ｃｕ電極間の接合界面における例えば導通不良や接触抵抗の上昇などの発生をより一層抑制して、より信頼性の高い接合界面を有する半導体装置の開発が望まれている。

本開示は、上記要望に応えるためになされたものであり、本開示の目的は、製造時に２枚の基板を貼り合わせて配線接合を行う半導体装置において、より信頼性の高い接合界面を得ることである。

上記課題を解決するために、本開示の半導体装置は、第１半導体部と、第２半導体部とを備える構成とし、各部の構成を次のようにする。第１半導体部は、接合界面側の表面に形成され、第１の方向に所定の間隔にて平行に延在する複数の第１電極を有する。第２半導体部は、接合界面で第１電極と接合され、第１の方向と交差する第２の方向に所定の間隔にて平行に延在する複数の第２電極を有し、接合界面で第１半導体部と貼り合わせて設けられる。そして、複数の第１電極及び複数の第２電極は、接合界面側に露出する面が、それぞれ延在する方向に対し直交する方向において均等な幅にて形成されている。

上述のように、本開示の半導体装置では、接合界面において接合される第１電極の延在方向と第２電極の延在方向とを交差させ、その交差部分に第１電極及び第２電極間の接合領域を形成する。この場合、第１電極及び第２電極間に接合アライメントずれが発生しても、交差部分に形成される第１電極及び第２電極間の接合領域の面積は変動しない。それゆえ、本開示によれば、第１電極及び第２電極間の接合界面における例えば導通不良や配線抵抗の上昇などの発生をより一層抑制することができ、より信頼性の高い接合界面を有する半導体装置を提供することができる。

接合アライメントずれの問題を説明するための図である。 接合アライメントずれの問題を説明するための図である。 本開示の第１の実施形態に係る半導体装置の各Ｃｕ接合部の概略構成図である。 第１の実施形態に係る半導体装置における接合界面付近の概略断面図である。 第１の実施形態に係る半導体装置のＣｕ−Ｃｕ接合領域の概略構成図である。 本開示の第２の実施形態に係る半導体装置の各Ｃｕ接合部の概略構成図である。 本開示の第３の実施形態に係る半導体装置の各Ｃｕ接合部の概略構成図である。 第３の実施形態に係る半導体装置のＣｕ−Ｃｕ接合領域の概略構成図である。 本開示の第４の実施形態に係る半導体装置（固体撮像素子）の概略構成断面図である。 変形例１のＣｕ−Ｃｕ接合領域の概略構成図である。 本開示の半導体装置（固体撮像素子）を適用した電子機器の一例を示す図である。 従来のＣｕ−Ｃｕ接合におけるディッシングの影響を説明するための図である。 従来の接合パッドの概略上面図である。

以下に、本開示の実施形態に係る半導体装置の具体例を、図面を参照しながら下記の順で説明する。ただし、本開示は下記の例に限定されない。
１．第１の実施形態
２．第２の実施形態
３．第３の実施形態
４．第４の実施形態
５．各種変形例及び応用例

＜１．第１の実施形態＞
まず、上記特許文献２で提案されているような接合パッドを用いた場合に起こり得る接合アライメントずれの問題について、図１、並びに、図２（ａ）及び（ｂ）を参照しながら簡単に説明する。なお、図１は、上記特許文献２で提案されている接合パッドと同様の構成を有する接合パッドを備えたＣｕ接合部の概略斜視図である。また、図２（ａ）は、接合アライメントずれが無い場合の接合界面Ｓｊ付近の概略断面図であり、図２（ｂ）は、接合アライメントずれが有る場合の接合界面Ｓｊ付近の概略断面図である。

第１Ｃｕ接合部５１０は、複数の開口部５１２が形成された第１接合パッド５１１を有する。一方、第２Ｃｕ接合部５２０は、複数の開口部５２２が形成された第２接合パッド５２１を有する。なお、ここでは、第１Ｃｕ接合部５１０と第２Ｃｕ接合部５２０とは同じ構成であり、接合パッド及び開口部のサイズは同じとする。

また、第１Ｃｕ接合部５１０は、ビア５０３を介して第１Ｃｕ配線５０１に電気的に接続され、第２Ｃｕ接合部５２０は、ビア５０４を介して第２Ｃｕ配線５０２に電気的に接続される。なお、第１接合パッド５１１の開口部５１２内、及び、第２接合パッド５２１の開口部５２２内には、それぞれ、絶縁膜５１３及び絶縁膜５２３が形成される。

図１に示す構成の第１Ｃｕ接合部５１０と第２Ｃｕ接合部５２０との間において、接合アライメントずれが無い場合、図２（ａ）に示すように、第１接合パッド５１１及び第２接合パッド５２１間の接触面積が最大となり、接合界面Ｓｊでの接触抵抗が最小となる。一方、接合アライメントずれが有る場合には、図２（ｂ）に示すように、第１接合パッド５１１及び第２接合パッド５２１間の接触面積が小さくなり（接合パッド及び絶縁膜間の接触面積が大きくなり）、接合界面Ｓｊでの接触抵抗が増大する。

すなわち、図１に示す構成例では、上述したディッシングの問題を解消することは可能であるが、接合アライメントずれが発生すると、接合界面Ｓｊでの接触抵抗が著しく変動する可能性がある。また、接合アライメントずれが大きいと、接合界面Ｓｊにおいて、導通不良が発生する可能性もある。そこで、本実施形態では、電極部間に絶縁膜が設けられたＣｕ接合部を有する半導体装置において、２つのＣｕ接合部間に接合アライメントずれが発生しても、接触抵抗の変動や導通不良などの発生を抑制することができる構成例を説明する。

［半導体装置の構成］
図３及び４に、第１の実施形態に係る半導体装置の概略構成を示す。図３は、本実施形態の半導体装置における各Ｃｕ接合部の概略斜視図である。また、図４は、本実施形態の半導体装置における接合界面Ｓｊ付近の概略断面図である。なお、図３及び４では、説明を簡略化するため、１つのＣｕ−Ｃｕ接合領域付近の概略構成のみを示す。さらに、図３では、説明を簡略化するため、電極部のみを示し、その周囲に設けられるＣｕバリア層、層間絶縁膜等の構成部の図示を省略する。また、図３では、各Ｃｕ接合部の構成をより明確にするため、各Ｃｕ接合部を分けて図示する。

半導体装置１００は、図４に示すように、第１配線部１０１（第１半導体部）と、第２配線部１０２（第２半導体部）とを備える。そして、本実施形態では、第１配線部１０１の後述する第１層間絶縁膜１５側の面と、第２配線部１０２の後述する第２層間絶縁膜２５側の面とを貼り合わせることにより、半導体装置１００が作製される。

なお、第１配線部１０１及び第２配線部１０２間の接合手法としては、任意の手法を用いることができる。例えば、プラズマ接合、常温接合等の手法を用いて、第１配線部１０１と第２配線部１０２とを接合することができる。また、第１配線部１０１及び第２配線部１０２は、例えば特開２００４−６３８５９号公報等の文献に記載の形成手法を用いて形成することができる。

第１配線部１０１は、第１半導体基板（不図示）と、第１ＳｉＯ_２層１１と、第１Ｃｕ配線１２（第１配線）と、第１Ｃｕバリア膜１３と、第１Ｃｕ拡散防止膜１４とを備える。さらに、第１配線部１０１は、第１層間絶縁膜１５と、３本の第１接合電極１６（第１電極）を含む第１Ｃｕ接合部１０（第１接合部）と、第１Ｃｕバリア層１７と、３つのビア１８とを備える。

第１ＳｉＯ_２層１１は、第１半導体基板上に形成される。また、第１Ｃｕ配線１２は、第１ＳｉＯ_２層１１の第１半導体基板側とは反対側の表面に埋め込むようにして形成される。なお、第１Ｃｕ配線１２は、例えば、図示しない半導体装置１００内の所定の素子、回路等に接続される。

第１Ｃｕバリア膜１３は、第１ＳｉＯ_２層１１と第１Ｃｕ配線１２との間に形成される。なお、第１Ｃｕバリア膜１３は、第１Ｃｕ配線１２から第１ＳｉＯ_２層１１への銅（Ｃｕ）の拡散を防止するための薄膜であり、例えば、Ｔｉ、Ｔａ、Ｒｕ、又は、それらの窒化物で形成される。

第１Ｃｕ拡散防止膜１４は、第１ＳｉＯ_２層１１、第１Ｃｕ配線１２、及び、第１Ｃｕバリア膜１３の領域上であり、かつ、ビア１８の形成領域以外の領域上に設けられる。なお、第１Ｃｕ拡散防止膜１４は、第１Ｃｕ配線１２から第１層間絶縁膜１５への銅（Ｃｕ）の拡散を防止するための薄膜であり、例えばＳｉＣ、ＳｉＮ、又は、ＳｉＣＮ等の薄膜で構成される。また、第１層間絶縁膜１５は、第１Ｃｕ拡散防止膜１４上に設けられる。

第１Ｃｕ接合部１０を構成する３本の第１接合電極１６は、第１層間絶縁膜１５の第１Ｃｕ拡散防止膜１４側とは反対側の表面に埋め込むようにして設けられる。なお、この際、各第１接合電極１６は、対応するビア１８に接続される。また、第１接合電極１６は、Ｃｕで形成される。

なお、各第１接合電極１６は、図３に示すように、所定方向（第１の方向）に延在した棒状電極で構成される。各第１接合電極１６の延在方向に直交する断面は矩形状であり、該矩形状の断面の寸法及び形状は延在所方向において一定である。また、本実施形態では、３本の第１接合電極１６を、第１接合電極１６の延在方向に直交する方向に、所定間隔で平行に配置する。

第１Ｃｕバリア層１７は、３本の第１接合電極１６及び３つのビア１８と、第１層間絶縁膜１５との間に設けられ、３本の第１接合電極１６及び３つのビア１８を覆うように設けられる。なお、第１Ｃｕバリア層１７は、例えば、Ｔｉ、Ｔａ、Ｒｕ、又は、それらの窒化物で形成される。

ビア１８は、第１Ｃｕ配線１２と第１接合電極１６とを電気的に接続する縦孔配線であり、Ｃｕで形成される。また、本実施形態では、３つのビア１８は、図３及び４に示すように、第１Ｃｕバリア層１７を介して第１Ｃｕ配線１２に電気的にそれぞれ別個に接続される。

一方、第２配線部１０２は、第２半導体基板（不図示）と、第２ＳｉＯ_２層２１と、第２Ｃｕ配線２２（第２配線）と、第２Ｃｕバリア膜２３と、第２Ｃｕ拡散防止膜２４とを備える。さらに、第２配線部１０２は、第２層間絶縁膜２５と、３本の第２接合電極２６（第２電極）を含む第２Ｃｕ接合部２０（第２接合部）と、第２Ｃｕバリア層２７と、３つのビア２８とを備える。なお、第２配線部１０２において、第２Ｃｕ接合部２０以外の構成は、第１配線部１０１の対応する構成と同様であるので、ここでは、第２Ｃｕ接合部２０の構成についてのみ説明する。

第２Ｃｕ接合部２０は、３本の第２接合電極２６で構成され、該３本の第２接合電極２６は、第２層間絶縁膜２５の第２Ｃｕ拡散防止膜２４側とは反対側の表面に埋め込むようにして設けられる。なお、この際、各第２接合電極２６は、対応するビア２８に接続される。また、第２接合電極２６は、Ｃｕで形成される。

各第２接合電極２６は、図３に示すように、第１接合電極１６と同様に、所定方向（第２の方向）に延在した棒状電極で構成される。そして、本実施形態では、３本の第２接合電極２６は、第２接合電極２６の延在方向に直交する方向に、所定間隔で平行に配置される。

そして、本実施形態では、図３に示すように、第２接合電極２６の延在方向が（第２の方向）、第１接合電極１６の延在方向（第１の方向）と交差するように、第２接合電極２６を形成する。なお、本実施形態では、第２接合電極２６の延在方向以外の構成（例えば、形状、サイズ、ピッチ、本数等）は、第１接合電極１６のそれと同様とする。

第１接合電極１６の延在方向と第２接合電極２６の延在方向との交差角度αは、０度＜α＜１８０度の範囲内の値に設定される（後述の図５参照）。交差角度αは、例えば、半導体装置１００の用途に応じてＣｕ接合部に求められる仕様（抵抗値、接合ピッチ等）、アライメント装置のアライメント精度、接合時に想定される半導体基板の回転ずれ量等の条件を考慮して適宜設定される。ただし、接合界面Ｓｊの接触抵抗の低減という観点では、交差角度αを０度付近又は１８０度付近に設定して、接触面積をより大きくすることが好ましい。また、接合アライメントの精度の向上という観点では、交差角度αを９０度付近に設定することが好ましい。

ここで、上記構成の半導体装置１００において、第１Ｃｕ接合部１０と第２Ｃｕ接合部２０との間に形成されるＣｕ−Ｃｕ接合領域の構成を図５に示す。上述のように、本実施形態では、第１接合電極１６の延在方向と第２接合電極２６の延在方向とが互いに交差するので、第１接合電極１６と第２接合電極２６との交差領域にＣｕ−Ｃｕ接合領域１０３が形成される。

なお、本実施形態では、各Ｃｕ接合部（第１Ｃｕ接合部１０又は第２Ｃｕ接合部２０）を３本の接合電極（第１接合電極１６又は第２接合電極２６）で構成する例を説明したが、本開示は、これに限定されない。各Ｃｕ接合部を構成する接合電極の本数は任意に設定することができ、例えば１〜１００本程度の範囲内の本数に設定することができる。

また、各接合電極のサイズ（例えば延在長さ、幅、厚さ等）、及び、接合電極の配置間隔（ピッチ）は、例えば、デザインルール、想定される接合アライメントずれ等の条件を考慮して適宜設定される。例えば、各接合電極の幅、及び、接合電極のピッチを、約０．１〜５μｍ程度に設定することができる。ただし、接合界面Ｓｊにおける接触抵抗の低下という観点では、デザインルールで許容される範囲内で各接合電極の幅をできる限り大きくすることが好ましい。また、Ｃｕ接合部の作製容易性という観点では、接合電極の幅と、隣り合う接合電極間の距離との比は１：１とすることが好ましい。

さらに、本実施形態では、接合電極（第１Ｃｕ接合部１０又は第２Ｃｕ接合部２０）の一方の端部付近にビアを設ける例を説明したが、本開示はこれに限定されず、ビアを接合電極の任意の位置に設けることができる。例えば、接合電極のＣｕ−Ｃｕ接合領域に対応する位置にビアを設けてもよい。

上述のように、本実施形態の半導体装置１００では、第１接合電極１６と第２接合電極２６とが互いに交差するように接合するので、接合時に両者間に接合アライメントずれが発生しても、Ｃｕ−Ｃｕ接合領域１０３の面積は変動しない。なお、接合時に回転ずれが生じた場合には、Ｃｕ−Ｃｕ接合領域１０３の面積は、所望の面積から若干変動する。しかしながら、上述のように、各Ｃｕ接合部の構成は、半導体基板の回転ずれ量も考慮して設定されるので、接合時に回転ずれが生じた場合でも、Ｃｕ−Ｃｕ接合領域１０３の面積の変動を想定の範囲内に抑えることができる。

それゆえ、本実施形態では、接合アライメントずれが発生しても、所望のＣｕ−Ｃｕ接合領域１０３の面積が得られ、接合界面Ｓｊにおける接触抵抗の変動を十分に抑制することができる。なお、本実施形態では、Ｃｕ接合部の接合面には、接合電極と絶縁部とが交互に配置された構成となるので、幅広の接合電極部分が無くなり、ディッシングの問題も解消することができる。

以上のことから、本実施形態では、接合界面Ｓｊにおける例えば導通不良や接触抵抗の上昇などの発生をより一層抑制することができ、より信頼性の高い接合界面Ｓｊを有する半導体装置１００を提供することができる。また、本実施形態では、接合界面Ｓｊにおける接触抵抗の増大を抑制することができるので、半導体装置１００の消費電力の増大、及び、処理速度の遅延を抑制することができる。

＜２．第２の実施形態＞
図６に、第２の実施形態に係る半導体装置の概略構成を示す。図６は、本実施形態の半導体装置の各Ｃｕ接合部の概略斜視図である。なお、図６では、説明を簡略化するため、１つのＣｕ−Ｃｕ接合領域付近の概略構成のみを示す。また、図６では、説明を簡略化するため、電極部のみを示し、その周囲に設けられるＣｕバリア層、層間絶縁膜等の図示を省略する。さらに、図６では、各Ｃｕ接合部の構成をより明確にするため、各Ｃｕ接合部を分けて図示する。また、図６に示す本実施形態の半導体装置において、図３に示す第１の実施形態の半導体装置１００と同様の構成には、同じ符号を付して示す。

本実施形態の半導体装置１１０は、図６には示さないが、第１の実施形態と同様に、第１Ｃｕ接合部３０（第１接合部）を含む第１配線部（第１半導体部）と、第２Ｃｕ接合部４０（第２接合部）を含む第２配線部（第２半導体部）とを備える。そして、第１配線部及び第２配線部を、例えばプラズマ接合、常温接合等の手法を用いて貼り合わせる（接合する）ことにより、半導体装置１１０が作製される。

なお、本実施形態では、第１Ｃｕ接合部３０及び第２Ｃｕ接合部４０以外の構成は、上記第１の実施形態（図４）と同様の構成であるので、ここでは、第１Ｃｕ接合部３０及び第２Ｃｕ接合部４０の構成についてのみ説明する。

第１Ｃｕ接合部３０は、図６に示すように、３つの第１接合電極部３１（第１電極）と、第１引き出し電極部３２（第１引き出し電極）とを備える。なお、本実施形態では、第１Ｃｕ接合部３０は、一つのビア１８を介して第１Ｃｕ配線１２に接続される。

第１接合電極部３１は、上記第１の実施形態の第１接合電極１６と同様に構成することができる。それゆえ、本実施形態の第１接合電極部３１の例えば形状、サイズ、ピッチ、本数等の構成は、図６に示す例に限定されず、上記第１の実施形態の第１接合電極１６と同様に、適宜変更することができる。

第１引き出し電極部３２は、３つの第１接合電極部３１の一方の端部に接続される。また、第１引き出し電極部３２は、一つのビア１８に接続され、該ビア１８を介して第１Ｃｕ配線１２に電気的に接続される。すなわち、本実施形態では、３つの第１接合電極部３１は、第１引き出し電極部３２及びビア１８を介して第１Ｃｕ配線１２に電気的に接続される。なお、第１引き出し電極部３２の例えば形状、サイズ等の構成は、例えばデザインルール等の条件を考慮して適宜設定される。

一方、第２Ｃｕ接合部４０は、図６に示すように、３つの第２接合電極部４１（第２電極）と、第２引き出し電極部４２（第２引き出し電極）とを備える。なお、本実施形態では、第２Ｃｕ接合部４０は、一つのビア２８を介して第２Ｃｕ配線２２に接続される。

第２接合電極部４１は、上記第１の実施形態の第２接合電極２６と同様に構成することができる。それゆえ、本実施形態の第２接合電極部４１の例えば形状、サイズ、ピッチ、本数等の構成は、図６に示す例に限定されず、上記第１の実施形態の第２接合電極２６と同様に、適宜変更することができる。また、本実施形態では、第２接合電極部４１の延在方向以外の構成（例えば、形状、サイズ、ピッチ、本数等）は、第１接合電極部３１のそれと同様とする。

第２引き出し電極部４２は、３つの第２接合電極部４１の一方の端部に接続される。また、第２引き出し電極部４２は、一つのビア２８に接続され、該ビア２８を介して第２Ｃｕ配線２２に電気的に接続される。すなわち、本実施形態では、３つの第２接合電極部４１は、第２引き出し電極部４２及びビア２８を介して第２Ｃｕ配線２２に電気的に接続される。なお、第２引き出し電極部４２の例えば形状、サイズ等の構成は、第１引き出し電極部３２と同様に、例えばデザインルール等の条件を考慮して適宜設定される。

そして、本実施形態では、図６に示すように、第１Ｃｕ接合部３０の第１接合電極部３１の延在方向と、第２Ｃｕ接合部４０の第２接合電極部４１の延在方向とが互いに交差するように、第１Ｃｕ接合部３０と第２Ｃｕ接合部４０とを接合する。

なお、第１接合電極部３１の延在方向と第２接合電極部４１の延在方向との交差角度αは、上記第１の実施形態と同様に、０度＜α＜１８０度の範囲内の値とする。また、本実施形態では、上記第１の実施形態と同様に、例えば、Ｃｕ接合部に求められる仕様、アライメント装置のアライメント精度、接合時に想定される半導体基板の回転ずれ量等の条件を考慮して交差角度αを適宜設定する。

上述のように、本実施形態においても、第１接合電極部３１の延在方向と第２接合電極部４１の延在方向とが互いに交差するので、両者の接合時に接合アライメントずれが発生しても、両者間の接触面積（接触抵抗）の変動を十分に抑制することができる。それゆえ、本実施形態の半導体装置１１０では、上記第１の実施形態と同様の効果が得られる。

＜３．第３の実施形態＞
図７に、第３の実施形態に係る半導体装置の概略構成を示す。図７は、本実施形態の半導体装置のＣｕ接合部の概略斜視図である。なお、図７では、説明を簡略化するため、１つのＣｕ−Ｃｕ接合領域付近の概略構成のみを示す。また、図７では、説明を簡略化するため、電極部のみを示し、その周囲に設けられるＣｕバリア層、層間絶縁膜等の図示を省略する。さらに、図７では、各Ｃｕ接合部の構成をより明確にするため、各Ｃｕ接合部を分けて図示する。また、図７に示す本実施形態の半導体装置において、図３に示す第１の実施形態の半導体装置１００と同様の構成には、同じ符号を付して示す。

本実施形態の半導体装置１２０は、図７には示さないが、第１の実施形態と同様に、第１Ｃｕ接合部５０（第１接合部）を含む第１配線部（第１半導体部）と、第２Ｃｕ接合部６０（第２接合部）を含む第２配線部（第２半導体部）とを備える。そして、第１配線部及び第２配線部を、例えばプラズマ接合、常温接合等の手法を用いて貼り合わせる（接合する）ことにより、半導体装置１２０が作製される。

なお、本実施形態では、第１Ｃｕ接合部５０及び第２Ｃｕ接合部６０以外の構成は、上記第１の実施形態（図４）と同様の構成であるので、ここでは、第１Ｃｕ接合部５０及び第２Ｃｕ接合部６０の構成についてのみ説明する。

第１Ｃｕ接合部５０は、図７に示すように、開口形状が矩形状の３つの第１スリット５１が形成された板状の電極部材で構成される。なお、本実施形態では、第１Ｃｕ接合部５０は、一つのビア１８を介して第１Ｃｕ配線１２に接続される。

３つの第１スリット５１は、第１Ｃｕ接合部５０の面内において、第１スリット５１の短辺方向に沿って所定間隔で配置される。それゆえ、第１Ｃｕ接合部５０は、隣り合う第１スリット５１の長辺部間、及び、最外に位置する第１スリット５１の外側のそれぞれに、第１接合電極部５２（第１電極）が形成された構成となる。すなわち、第１Ｃｕ接合部５０では、第１スリット５１の長辺方向に沿って延在した４つの第１接合電極部５２を、間に第１スリット５１を挟んで、第１スリット５１の短辺方向に沿って配置した構成となる。

なお、第１接合電極部５２は、上記第１の実施形態の第１接合電極１６と同様に構成することができる。それゆえ、本実施形態の第１接合電極部５２の例えば形状、サイズ、ピッチ、本数等の構成は、図７に示す例に限定されず、上記第１の実施形態の第１接合電極１６と同様に、適宜変更することができる。

また、第１Ｃｕ接合部５０は、４つの第１接合電極部５２の一方及び他方の端部がそれぞれ２つの第１引き出し電極部５３で接続された構成となる。そして、一方の第１引き出し電極部５３が、一つのビア１８に接続され、該ビア１８を介して第１Ｃｕ配線１２に電気的に接続される。すなわち、本実施形態では、４つの第１接合電極部５２は、第１引き出し電極部５３及びビア１８を介して第１Ｃｕ配線１２に電気的に接続される。なお、各第１引き出し電極部５３の例えば形状、サイズ等の構成は、上記第２の実施形態の第１引き出し電極部３２と同様に構成することができる。

一方、第２Ｃｕ接合部６０は、図７に示すように、第１Ｃｕ接合部５０と同様に、開口形状が矩形状の３つの第２スリット６１が形成された板状の電極部材で構成される。なお、本実施形態では、第２Ｃｕ接合部６０は、一つのビア２８を介して第２Ｃｕ配線２２に接続される。

３つの第２スリット６１は、第２Ｃｕ接合部６０の面内において、第２スリット６１の短辺方向に沿って所定間隔で配置される。それゆえ、第２Ｃｕ接合部６０は、隣り合う第２スリット６１の長辺部間、及び、最外に位置する第２スリット６１の外側のそれぞれに、第２接合電極部６２（第２電極）が形成された構成となる。すなわち、第２Ｃｕ接合部６０では、第２スリット６１の長辺方向に沿って延在した４つの第２接合電極部６２を、間に第２スリット６１を挟んで、第２スリット６１の短辺方向に沿って配置した構成となる。

なお、第２接合電極部６２は、上記第１の実施形態の第２接合電極２６と同様に構成することができる。それゆえ、本実施形態の第２接合電極部６２の例えば形状、サイズ、ピッチ、本数等の構成は、図７に示す例に限定されず、上記第１の実施形態の第２接合電極２６と同様に、適宜変更することができる。また、本実施形態では、第２接合電極部６２の延在方向以外の構成（例えば、形状、サイズ、ピッチ、本数等）は、第１接合電極部５２のそれと同様とする。

また、第２Ｃｕ接合部６０は、４つの第２接合電極部６２の一方及び他方の端部がそれぞれ２つの第２引き出し電極部６３で接続された構成となる。そして、一方の第２引き出し電極部６３が、一つのビア２８に接続され、該ビア２８を介して第２Ｃｕ配線２２に電気的に接続される。すなわち、本実施形態では、４つの第２接合電極部６２は、第２引き出し電極部６３及びビア２８を介して第２Ｃｕ配線２２に電気的に接続される。なお、各第２引き出し電極部６３の例えば形状、サイズ等の構成は、上記第２の実施形態の第２引き出し電極部４２と同様に構成することができる。

そして、本実施形態では、図７に示すように、第１Ｃｕ接合部５０の第１接合電極部５２の延在方向と、第２Ｃｕ接合部６０の第２接合電極部６２の延在方向とが互いに交差するように、第１Ｃｕ接合部５０と第２Ｃｕ接合部６０とを接合する。

ここで、上記構成の半導体装置１２０において、第１Ｃｕ接合部５０と第２Ｃｕ接合部６０との間に形成されるＣｕ−Ｃｕ接合領域の構成を、図８に示す。本実施形態では、第１接合電極部５２と第２接合電極部６２との交差領域、及び、各Ｃｕ接合部の外周部に、それぞれＣｕ−Ｃｕ接合領域１２１及び１２２が形成される。

なお、第１接合電極部５２の延在方向と第２接合電極部６２の延在方向との交差角度αは、上記第１の実施形態と同様に、０度＜α＜１８０度の範囲内の値とする。また、本実施形態では、上記第１の実施形態と同様に、例えば、Ｃｕ接合部に求められる仕様、アライメント装置のアライメント精度、接合時に想定される半導体基板の回転ずれ量等の条件を考慮して交差角度αを適宜設定する。

上記構成では、第１接合電極部５２及び第２接合電極部６２間の交差領域に形成されるＣｕ−Ｃｕ接合領域１２１の面積は、上記第１の実施形態と同様に、接合アライメントずれが発生しても変化しない。一方、各Ｃｕ接合部の外周部に形成されるＣｕ−Ｃｕ接合領域１２２の面積は、接合アライメントずれが発生した場合、若干変化する。

すなわち、本実施形態では、接合アライメントずれが発生した場合、各Ｃｕ接合部の外周部に形成されるＣｕ−Ｃｕ接合領域１２２の面積の変動分だけ、第１Ｃｕ接合部５０及び第２Ｃｕ接合部６０間の接触面積（接触抵抗）が変動する。しかしながら、例えば、図１に示す構成の半導体装置では、接合アライメントずれが発生した際に、Ｃｕ接合部の外周部だけでなく、絶縁膜間の領域（内部領域）においても接触面積（接触抵抗）が変化する。それゆえ、本実施形態では、例えば、図１に示す構成の半導体装置に比べて、接合界面Ｓｊにおける第１Ｃｕ接合部５０及び第２Ｃｕ接合部６０間の接触面積（接触抵抗）の変動を抑制することができる。

上述のように、本実施形態においても、第１接合電極部５２の延在方向と第２接合電極部６２の延在方向とが互いに交差する。それゆえ、接合時に接合アライメントずれが発生しても、第１Ｃｕ接合部５０及び第２Ｃｕ接合部６０間の接触面積（接触抵抗）の変動を十分に抑制することができ、上記第１の実施形態と同様の効果が得られる。

＜４．第４の実施形態＞
上記第１〜第３の実施形態における各Ｃｕ接合部の構成（Ｃｕ−Ｃｕ接合技術）は、２つの半導体部材を貼り合わせて配線接合を行う任意の半導体装置（例えば、固体撮像素子、半導体メモリ等）に適用可能である。第４の実施形態では、上記第１〜第３の実施形態における各Ｃｕ接合部の構成（Ｃｕ−Ｃｕ接合技術）を固体撮像素子に適用した例を説明する。

図９に、第４の実施形態に係る固体撮像素子の要部の概略断面図を示す。なお、図９では、説明を簡略化するため、Ｃｕ接合部及びビアと、層間絶縁膜との間に形成されるＣｕバリア層（Ｃｕバリア膜）の図示は省略する。

本実施形態の固体撮像素子２００は、光電変換部２１０を有する第１半導体部材２０１と、演算回路を構成する各種ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタ２２０を有する第２半導体部材２０２とを備える。また、固体撮像素子２００は、カラーフィルタ２０３と、オンチップマイクロレンズ２０４とを備える。

本実施形態の固体撮像素子２００では、第１半導体部材２０１と、第２半導体部材２０２とが接合界面Ｓｊで接合される。また、本実施形態では、第１半導体部材２０１の第２半導体部材２０２側とは反対側の表面上（光電変換層２１１上）に、カラーフィルタ２０３及びオンチップマイクロレンズ２０４がこの順で積層される。

第１半導体部材２０１は、光電変換部２１０を有する光電変換層２１１と、光電変換層２１１のカラーフィルタ２０３側とは反対側に設けられた第１多層配線部２１２とを備える。

第１多層配線部２１２は、複数の第１Ｃｕ配線層２１３を積層して構成される。各第１Ｃｕ配線層２１３は、層間絶縁膜２１４と、その内部に埋め込まれた第１Ｃｕ接合部２１５と、自身よりカラーフィルタ２０３側に位置する層（第１Ｃｕ配線層２１３又は光電変換層２１１）との電気接続を得るために設けられたビア２１６とを有する。また、本実施形態では、互いに隣り合う第１Ｃｕ配線層２１３間、並びに、第１Ｃｕ配線層２１３及び光電変換層２１１間には、Ｃｕ拡散防止膜２１７が設けられる。

一方、第２半導体部材２０２は、演算回路を構成する各種ＭＯＳトランジスタ２２０が形成されたトランジスタ部２２１と、トランジスタ部２２１の第１半導体部材２０１側に設けられた第２多層配線部２２２とを備える。

第２多層配線部２２２は、複数の第２Ｃｕ配線層２２３を積層して構成される。各第２Ｃｕ配線層２２３は、層間絶縁膜２２４と、その内部に埋め込まれた第２Ｃｕ接合部２２５と、自身よりトランジスタ部２２１側に位置する層（第２Ｃｕ配線層２２３又はトランジスタ部２２１）との電気接続を得るために設けられたビア２２６とを有する。また、本実施形態では、互いに隣り合う第２Ｃｕ配線層２２３間、並びに、第２Ｃｕ配線層２２３及びトランジスタ部２２１間には、Ｃｕ拡散防止膜２２７が設けられる。

上述した構成の固体撮像素子２００では、接合界面Ｓｊを挟んで接合される第１Ｃｕ接合部２１５及び第２Ｃｕ接合部２２５に対して、上記第１〜第３の実施形態のいずれかの第１Ｃｕ接合部及び第２Ｃｕ接合部の構成をそれぞれ適用する。この場合、より信頼性の高い接合界面Ｓｊを有する固体撮像素子２００が得られる。

＜５．各種変形例及び応用例＞
次に、上記第１〜第３の実施形態の半導体装置の変形例及び応用例（適用例）について説明する。

［変形例１］
上記第１〜第３の実施形態では、直線状に延在した接合電極（接合電極部）を用いる例を説明したが、本開示はこれに限定されない。第１Ｃｕ接合部の第１接合電極（第１接合電極部）の延在方向と、第２Ｃｕ接合部の第２接合電極（第２接合電極部）の延在方向とが互いに交差する構成であれば、各接合電極（接合電極部）の形状を任意に設定することができる。例えば、接合電極（接合電極部）の延在方向がその途中で曲がっていてもよい。その一例（変形例１）を、図１０に示す。

この例では、図１０に示すように、第１Ｃｕ接合部の第１接合電極１３１、及び、第２Ｃｕ接合部の第２接合電極１３２をそれぞれ、Ｌ字状に延在した棒状電極で構成する。そして、この例においても、第１接合電極１３１と第２接合電極１３２とが、０度＜α＜１８０度の範囲内の交差角度αで互いに交差するように接合する。ただし、この例では、各接合電極の延在形状がＬ字状であるので、図１０に示すように、１本の第１接合電極１３１と１本の第２接合電極１３２との間には、２つのＣｕ−Ｃｕ接合領域１３３が形成される。

この例の構成においても、第１接合電極１３１の延在方向と第２接合電極１３２の延在方向とが互いに交差するので、両者の接合時に接合アライメントずれが発生しても、両者間の接触面積（接触抵抗）の変動を十分に抑制することができる。それゆえ、この例の半導体装置においても、上記第１の実施形態と同様の効果が得られる。

なお、図１０には、第１接合電極１３１及び第２接合電極１３２の両方をＬ字状に延在した棒状電極で構成する例を示したが、本開示はこれに限定されない。例えば、第１接合電極１３１及び第２接合電極１３２の一方を、上記第１の実施形態と同様に、直線状に延在した棒状電極で構成してもよい。

［変形例２］
上記第１〜第３の実施形態では、第１接合電極（第１接合電極部）の延在方向以外の構成（例えば、形状、サイズ、ピッチ、本数等）は、第２接合電極（第２接合電極部）のそれと同様にする例を説明したが、本開示はこれに限定されない。第１接合電極（第１接合電極部）の延在方向と第２接合電極（第２接合電極部）の延在方向とが互いに交差する構成であれば、両者の延在方向以外の構成は互いに異なっていてもよい。

例えば、第１Ｃｕ接合部の第１接合電極（第１接合電極部）の形状、サイズ、ピッチ及び本数の少なくとも一つの構成が、第２Ｃｕ接合部の第２接合電極（第２接合電極部）のそれと異なっていてもよい。

また、上記第１〜第３の実施形態の各Ｃｕ接合部の構成を適宜組み合わせて、第１Ｃｕ接合部の構成と第２Ｃｕ接合部の構成とが互いに異なるようにしてもよい。例えば、第１Ｃｕ接合部及び第２Ｃｕ接合部の一方に第１の実施形態の構成（図３）を適用し、かつ、他方に第２の実施形態の構成（図６）を適用してもよい。また、例えば、第１Ｃｕ接合部及び第２Ｃｕ接合部の一方に第１の実施形態の構成（図３）を適用し、かつ、他方に第３の実施形態の構成（図７）を適用してもよい。さらに、例えば、第１Ｃｕ接合部及び第２Ｃｕ接合部の一方に第２の実施形態の構成（図６）を適用し、かつ、他方に第３の実施形態の構成（図７）を適用してもよい。

［変形例３］
上記第１〜第３の実施形態では、接合電極（接合電極部）の形成材料がＣｕである例を説明したが、本開示はこれに限定されない。例えば、Ａｌ、Ｗ、Ｔｉ、ＴｉＮ、Ｔａ、ＴａＮ、Ｒｕ等の材料で接合電極（接合電極部）を形成してもよい。

また、上記各種実施形態では、Ｃｕからなる接合電極（接合電極部）同士を接合する例を説明したが、本開示はこれに限定されない。一方の接合電極（接合電極部）の形成材料が、他方の接合電極（接合電極部）の形成材料と異なっていてもよい。

［変形例４］
上記第２及び第３の実施形態では、各Ｃｕ接合部を、一つのビアを介して外部のＣｕ配線に電気的に接続する例を説明した。しかしながら、この場合、何らかの要因でそのビアに不具合が生じた場合、Ｃｕ接合部とＣｕ配線との間に導通不良などが発生し、製品の歩留まりが低下する可能性がある。

この課題を解消するため、上記第１の実施形態と同様に、上記第２及び第３の実施形態の各Ｃｕ接合部に、複数のビアを接続してもよい（変形例４）。すなわち、上記第２及び第３の実施形態の半導体装置において、Ｃｕ接合部及び外部のＣｕ配線間を複数のビアを介して電気的に接続してもよい。なお、この場合、複数のビアの形成箇所は、任意に設定することができ、例えば、複数のビアを引き出し電極部上に形成することができる。

この例の構成では、複数のビアのうち一つのビアに不具合が生じても、他のビアでＣｕ接合部とＣｕ配線との間の電気接続を維持することができるので、上記課題を解決することができる。

［変形例５］
上記第１〜第３の実施形態では、Ｃｕ配線からビア（縦孔配線）を介して接続されたＣｕ接合部同士を接合する際に、本開示のＣｕ−Ｃｕ接合技術（接合電極又は接合電極部を交差させる構成）を適用した例を説明したが、本開示はこれに限定されない。例えば、第１配線部（第１半導体部）の第１Ｃｕ配線１２と、第２配線部（第２半導体部）の第２Ｃｕ配線２２とを、Ｃｕ接合部を介さずに直接接合する場合にも、本開示のＣｕ−Ｃｕ接合技術を適用することができる。

この場合、第１配線部（第１半導体部）の接合面に形成された第１Ｃｕ配線１２（第１電極）の延在方向と、第２配線部（第２半導体部）の接合面に形成された第２Ｃｕ配線２２（第２電極）の延在方向とが互いに交差するように、各Ｃｕ配線を形成すればよい。この例の構成は、特に、各配線部の接合面に形成されるＣｕ配線のパターンがシンプルである場合に有効である。

なお、この例の構成では、第１配線部及び第２配線部間の接合界面Ｓｊの全領域に渡ってＣｕ配線同士を直接接合してもよい。また、接合界面Ｓｊの配線パターンに応じて、接合界面Ｓｊの一部の領域では、Ｃｕ配線同士を直接接合し、かつ、その他の領域ではＣｕ接合部を介してＣｕ配線を接合するようにしてもよい。

［変形例６］
上記第１〜第３の実施形態では、本開示のＣｕ−Ｃｕ接合技術を半導体装置に適用する例を説明したが、本開示は、これに限定されない。例えば、半導体以外の材料で形成された２枚の基板上にそれぞれ設けられた２つの配線を接合する場合にも、上記第１〜第３の実施形態で説明したＣｕ−Ｃｕ接合技術を適用することができ、同様の効果が得られる。

［変形例７］
上記各種変形例では、上記第１〜第３の実施形態に対する変形例を説明したが、本開示はこれに限定されない。例えば半導体装置の用途等の条件に応じて、上述した上記第１〜第３の実施形態及び上記変形例１〜６の構成を適宜組み合わせてもよい。

［応用例］
上記各種実施形態及び各種変形例の半導体装置は、各種電子機器に適用可能である。例えば、上記第４の実施形態で説明した固体撮像素子２００は、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。ここでは、電子機器の一構成例として、カメラを例に挙げ説明する。

図１１に、応用例に係るカメラの概略構成を示す。なお、図１１には、静止画像又は動画を撮影することのできるビデオカメラの構成例を示す。

この例のカメラ３００は、固体撮像素子３０１と、固体撮像素子３０１の受光センサ（不図示）に入射光を導く光学系３０２と、固体撮像素子３０１及び光学系３０２間に設けられたシャッタ装置３０３と、固体撮像素子３０１を駆動する駆動回路３０４とを備える。さらに、カメラ３００は、固体撮像素子３０１の出力信号を処理する信号処理回路３０５を備える。

固体撮像素子３０１は、例えば、上記第４の実施形態で説明した固体撮像素子２００で構成することができる。その他の各部の構成及び機能は次の通りである。

光学系（光学レンズ）３０２は、被写体からの像光（入射光）を固体撮像素子３０１の撮像面（不図示）上に結像させる。これにより、固体撮像素子３０１内に、一定期間、信号電荷が蓄積される。なお、光学系３０２は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置３０３は、入射光の固体撮像素子３０１への光照射期間及び遮光期間を制御する。

駆動回路３０４は、固体撮像素子３０１及びシャッタ装置３０３に駆動信号を供給する。そして、駆動回路３０４は、供給した駆動信号により、固体撮像素子３０１の信号処理回路３０５への信号出力動作、及び、シャッタ装置３０３のシャッタ動作を制御する。すなわち、この例では、駆動回路３０４から供給される駆動信号（タイミング信号）により、固体撮像素子３０１から信号処理回路３０５への信号転送動作を行う。

信号処理回路３０５は、固体撮像素子３０１から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。

なお、本開示は、以下のような構成を取ることもできる。
（１）
接合界面側の表面に形成されかつ第１の方向に延在する第１電極を有する第１半導体部と、
前記接合界面で前記第１電極と接合されかつ前記第１の方向と交差する第２の方向に延在する第２電極を有し、前記接合界面で前記第１半導体部と貼り合わせて設けられた第２半導体部と
を備える半導体装置。
（２）
前記第１半導体部が、複数の前記第１電極を含む第１接合部と、該第１接合部と電気的に接続された第１配線とを有し、
前記第２半導体部が、複数の前記第２電極を含む第２接合部と、該第２接合部と電気的に接続された第２配線とを有する
（１）に記載の半導体装置。
（３）
前記複数の第１電極のそれぞれが、別個に前記第１配線に接続されている
（２）に記載の半導体装置。
（４）
前記複数の第２電極のそれぞれが、別個に前記第２配線に接続されている
（２）又は（３）に記載の半導体装置。
（５）
前記第１接合部が、前記複数の第１電極の一方の端部に接続された第１引き出し電極を有し、該第１引き出し電極が前記第１配線と電気的に接続されている
（２）に記載の半導体装置。
（６）
前記第２接合部が、前記複数の第２電極の一方の端部に接続された第２引き出し電極を有し、該第２引き出し電極が前記第２配線と電気的に接続されている
（２）又は（５）に記載の半導体装置。
（７）
前記第１接合部が、前記複数の第１電極の一方及び他方の端部にそれぞれ接続された２つの第１引き出し電極を有し、該２つの第１引き出し電極のうち少なくとも一方が前記第１配線と電気的に接続されている
（２）に記載の半導体装置。
（８）
前記第２接合部が、前記複数の第２電極の一方及び他方の端部にそれぞれ接続された２つの第２引き出し電極を有し、該２つの第２引き出し電極のうち少なくとも一方が前記第２配線と電気的に接続されている
（２）又は（７）に記載の半導体装置。
（９）
前記第１電極及び前記第２電極がともに、Ｃｕで形成されている
（１）〜（８）のいずれか一項に記載の半導体装置。

１０，３０，５０…第１Ｃｕ接合部、１１…第１ＳｉＯ_２層、１２…第１Ｃｕ配線、１３…第１Ｃｕバリア層、１４…第１Ｃｕ拡散防止層、１５…第１層間絶縁膜、１６…第１接合電極、１７…第１Ｃｕバリア層、１８…ビア、２０，４０，６０…第２Ｃｕ接合部、２１…第２ＳｉＯ_２層、２２…第２Ｃｕ配線、２３…第２Ｃｕバリア層、２４…第２Ｃｕ拡散防止層、２５…第２層間絶縁膜、２６…第２接合電極、２７…第２Ｃｕバリア層、２８…ビア、３１，５２…第１接合電極部、３２，５３…第１引き出し電極部、４１，６２…第２接合電極部、４２，６３…第２引き出し電極部、５１…第１スリット、６１…第２スリット、１００，１１０，１２０…半導体装置、１０１…第１配線部、１０２…第２配線部、１０３，１２１，１２２…Ｃｕ−Ｃｕ接合領域

Claims (9)

1. 接合界面側の表面に形成され、第１の方向に所定の間隔にて平行に延在する複数の第１電極を有する第１半導体部と、
   前記接合界面で前記第１電極と接合され、前記第１の方向と交差する第２の方向に所定の間隔にて平行に延在する複数の第２電極を有し、前記接合界面で前記第１半導体部と貼り合わせて設けられた第２半導体部と
   を備え、
   前記複数の第１電極及び前記複数の第２電極は、前記接合界面側に露出する面が、それぞれ延在する方向に対し直交する方向において均等な幅にて形成されている、
   半導体装置。
2. 前記第１半導体部が、複数の前記第１電極を含む第１接合部と、該第１接合部と電気的に接続された第１配線とを有し、
   前記第２半導体部が、複数の前記第２電極を含む第２接合部と、該第２接合部と電気的に接続された第２配線とを有する
   請求項１に記載の半導体装置。
3. 前記複数の第１電極のそれぞれが、別個に前記第１配線に接続されている
   請求項２に記載の半導体装置。
4. 前記複数の第２電極のそれぞれが、別個に前記第２配線に接続されている
   請求項３に記載の半導体装置。
5. 前記第１接合部が、前記複数の第１電極の一方の端部に接続された第１引き出し電極を有し、該第１引き出し電極が前記第１配線と電気的に接続されている
   請求項２に記載の半導体装置。
6. 前記第２接合部が、前記複数の第２電極の一方の端部に接続された第２引き出し電極を有し、該第２引き出し電極が前記第２配線と電気的に接続されている
   請求項５に記載の半導体装置。
7. 前記第１接合部が、前記複数の第１電極の一方及び他方の端部にそれぞれ接続された２つの第１引き出し電極を有し、該２つの第１引き出し電極のうち少なくとも一方が前記第１配線と電気的に接続されている
   請求項２に記載の半導体装置。
8. 前記第２接合部が、前記複数の第２電極の一方及び他方の端部にそれぞれ接続された２つの第２引き出し電極を有し、該２つの第２引き出し電極のうち少なくとも一方が前記第２配線と電気的に接続されている
   請求項７に記載の半導体装置。
9. 前記第１電極及び前記第２電極がともに、Ｃｕで形成されている
   請求項１に記載の半導体装置。