JPS62173752A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62173752A JPS62173752A JP1627986A JP1627986A JPS62173752A JP S62173752 A JPS62173752 A JP S62173752A JP 1627986 A JP1627986 A JP 1627986A JP 1627986 A JP1627986 A JP 1627986A JP S62173752 A JPS62173752 A JP S62173752A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- thin film
- film resistor
- wiring metal
- irregularity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 239000010409 thin film Substances 0.000 claims abstract description 28
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000002184 metal Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 5
- DYRBFMPPJATHRF-UHFFFAOYSA-N chromium silicon Chemical compound [Si].[Cr] DYRBFMPPJATHRF-UHFFFAOYSA-N 0.000 abstract description 4
- 238000006073 displacement reaction Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体及び半導体集積回路装置において、特
にその基板上に薄膜抵抗を有する構造の半導体及び半導
体集積回路装置に関する。
にその基板上に薄膜抵抗を有する構造の半導体及び半導
体集積回路装置に関する。
従来、高抵抗値を必要とする半導体及び半導体集積回路
装置においては、半導体基板絶縁膜上にシリコンクロム
(SiCr)等の薄膜抵抗を形成し。
装置においては、半導体基板絶縁膜上にシリコンクロム
(SiCr)等の薄膜抵抗を形成し。
両端を配線金属と接触させて高抵抗体として利用してい
た。
た。
上述した従来の薄膜抵抗を有する半導体及び半導体集積
回路装置においては、薄膜抵抗の製造時のはらつき即さ
、薄膜抵抗層に対する配線金属層の位置ずれを考慮に入
れていなかったため、半導体装置間で薄膜抵抗値がばら
つくという欠点があった。
回路装置においては、薄膜抵抗の製造時のはらつき即さ
、薄膜抵抗層に対する配線金属層の位置ずれを考慮に入
れていなかったため、半導体装置間で薄膜抵抗値がばら
つくという欠点があった。
本発明の薄膜抵抗を有する半導体及び半導体集積回路装
置は上述の薄膜抵抗値の装置間ばらつきを最小にするた
め、薄膜抵抗の電極取出部の相対的位置関係に対する考
慮と配線金属層の薄膜抵抗層に対する位置関係に対する
工夫が施されている。
置は上述の薄膜抵抗値の装置間ばらつきを最小にするた
め、薄膜抵抗の電極取出部の相対的位置関係に対する考
慮と配線金属層の薄膜抵抗層に対する位置関係に対する
工夫が施されている。
次に、本発明について、図面を参照して説明する。
第1図は本発明の一実施例の平面図である。
半導体基板上に例えば7リコンクロム(SiCr)層を
数百オングストロームの犀さスパッタ法等により付着さ
せた後写真食刻法によりシリコンクロム層の薄膜抵抗パ
ターン1を形成する。その後アルミニウム等の金属を付
着させ同様の方法で配線金属パターン2を形成する工程
において、パターンの重ね合わせ精度のばらつきによる
抵抗値のばらつきを最小にするだめ次の様な工夫を施す
。
数百オングストロームの犀さスパッタ法等により付着さ
せた後写真食刻法によりシリコンクロム層の薄膜抵抗パ
ターン1を形成する。その後アルミニウム等の金属を付
着させ同様の方法で配線金属パターン2を形成する工程
において、パターンの重ね合わせ精度のばらつきによる
抵抗値のばらつきを最小にするだめ次の様な工夫を施す
。
ます薄膜抵抗の電極取出部は第1図の様に逆向きの方向
とし、第2図(alの様に直交させたり第2図(b)の
様に同一方向としない。嬉2図(a)及び(b)では、
配線金机パターン2が上下左右にずれると抵抗値が変化
してしまうからである。
とし、第2図(alの様に直交させたり第2図(b)の
様に同一方向としない。嬉2図(a)及び(b)では、
配線金机パターン2が上下左右にずれると抵抗値が変化
してしまうからである。
第2に配線金属パターン2は、薄膜抵抗パターン1に直
交する方向から取出しかつ第1図の様に互いに2〜3μ
Inののりしろ部分を設ける様にする。
交する方向から取出しかつ第1図の様に互いに2〜3μ
Inののりしろ部分を設ける様にする。
この様に配置することにより例えば第3図(a)に示す
従来技術の様に右側に配線パターン2がずれた場合及び
第3図(b)の様に上側にずれた場合の接触部分の面積
変化によるコンタクト抵抗値のばらつきを抑えられる。
従来技術の様に右側に配線パターン2がずれた場合及び
第3図(b)の様に上側にずれた場合の接触部分の面積
変化によるコンタクト抵抗値のばらつきを抑えられる。
以上説明したように、本発明は、薄膜抵抗と配線金属と
の位置関係において、(1)薄膜抵抗の二つの電極取出
部を互いに逆向きの位置関係に配置すること (2)配
線金属パターンは、薄膜抵抗パターンに対し直角方向か
ら取出しかつ位置ずれが発生しても接触面積が一定にな
るようにのシしろ部分を設けることの工夫を施すことに
より、写真食刻時の位置ずれがあっても、薄膜抵抗パタ
ーンの抵抗体部分の長さを一定に保つことが出来かつ薄
膜抵抗と配線金属の接触面積も一定になるのでコンタク
ト抵抗値も一定に出来、従って、きわめて精度の良い抵
抗値を得ることが出来実用上その効果は非常に犬である
。
の位置関係において、(1)薄膜抵抗の二つの電極取出
部を互いに逆向きの位置関係に配置すること (2)配
線金属パターンは、薄膜抵抗パターンに対し直角方向か
ら取出しかつ位置ずれが発生しても接触面積が一定にな
るようにのシしろ部分を設けることの工夫を施すことに
より、写真食刻時の位置ずれがあっても、薄膜抵抗パタ
ーンの抵抗体部分の長さを一定に保つことが出来かつ薄
膜抵抗と配線金属の接触面積も一定になるのでコンタク
ト抵抗値も一定に出来、従って、きわめて精度の良い抵
抗値を得ることが出来実用上その効果は非常に犬である
。
第1図は本発明の一実施例の平面図であり、第2図(a
)、(b)及び第3図(a)% (b)は、従来の薄膜
抵抗の形成方法を説明する平面図である。 1、・・・・・・薄膜抵抗パターン、2・・・・・・配
線金属パターン 代理人 弁理士 内 原 晋 ゛丁・。 η岬72 図rtb YZ
D口(’j、、)63図(の 五、3図(F〕 手続補正書輸発)
)、(b)及び第3図(a)% (b)は、従来の薄膜
抵抗の形成方法を説明する平面図である。 1、・・・・・・薄膜抵抗パターン、2・・・・・・配
線金属パターン 代理人 弁理士 内 原 晋 ゛丁・。 η岬72 図rtb YZ
D口(’j、、)63図(の 五、3図(F〕 手続補正書輸発)
Claims (1)
- 半導体基板上に薄膜抵抗を有する半導体装置において、
薄膜抵抗の2つの電極取出部が逆向きの位置関係にあり
、配線金属が薄膜抵抗の電極取出部に対し直交位置関係
となっており、かつ前記配線金属と薄膜抵抗との接触面
積が常に一定になる様に配置されている事を特徴とする
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1627986A JPS62173752A (ja) | 1986-01-27 | 1986-01-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1627986A JPS62173752A (ja) | 1986-01-27 | 1986-01-27 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS62173752A true JPS62173752A (ja) | 1987-07-30 |
JPH0553070B2 JPH0553070B2 (ja) | 1993-08-09 |
Family
ID=11912105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1627986A Granted JPS62173752A (ja) | 1986-01-27 | 1986-01-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62173752A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012244101A (ja) * | 2011-05-24 | 2012-12-10 | Sony Corp | 半導体装置 |
US9799587B2 (en) | 2011-05-24 | 2017-10-24 | Sony Corporation | Semiconductor device |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5720163U (ja) * | 1980-07-08 | 1982-02-02 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5427104A (en) * | 1977-08-01 | 1979-03-01 | Yokohama Rubber Co Ltd:The | Run-flat tire for use in two-wheel car |
-
1986
- 1986-01-27 JP JP1627986A patent/JPS62173752A/ja active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5720163U (ja) * | 1980-07-08 | 1982-02-02 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012244101A (ja) * | 2011-05-24 | 2012-12-10 | Sony Corp | 半導体装置 |
US9799587B2 (en) | 2011-05-24 | 2017-10-24 | Sony Corporation | Semiconductor device |
US11587857B2 (en) | 2011-05-24 | 2023-02-21 | Sony Corporation | Semiconductor device |
US11626356B2 (en) | 2011-05-24 | 2023-04-11 | Sony Group Corporation | Semiconductor device |
US11923279B2 (en) | 2011-05-24 | 2024-03-05 | Sony Group Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JPH0553070B2 (ja) | 1993-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS61100956A (ja) | モノブリツド集積回路 | |
JPS62173752A (ja) | 半導体装置 | |
JP3190120B2 (ja) | 計測用抵抗器およびその製造方法 | |
US4194174A (en) | Method for fabricating ballasted finger electrode | |
TW571426B (en) | Manufacturing method of non-optical etched thin film resistor | |
JP2687469B2 (ja) | 半導体装置 | |
JP2613941B2 (ja) | 半導体容量素子 | |
JPH05175428A (ja) | 集積回路装置 | |
JPH0728060B2 (ja) | 磁気低抗素子 | |
JPH03179779A (ja) | 絶縁ゲート型半導体装置 | |
JPS63141362A (ja) | 半導体装置 | |
JPH04162562A (ja) | 半導体集積回路 | |
JPS63169058A (ja) | 薄膜集積回路 | |
JPS63227043A (ja) | 薄膜抵抗回路の製造方法 | |
JPS5830150A (ja) | 薄膜集積回路 | |
JPH0680740B2 (ja) | 半導体装置の多層配線形成方法 | |
JPS6393132A (ja) | 半導体装置 | |
JPS60227459A (ja) | 集積回路装置 | |
JPH0220862Y2 (ja) | ||
JPH01201964A (ja) | 半導体装置 | |
JPH02113566A (ja) | 半導体集積回路 | |
JPS63220562A (ja) | 半導体装置 | |
JPH0435907B2 (ja) | ||
JPS60154654A (ja) | 半導体装置 | |
JPH03224275A (ja) | 半導体圧力センサ |