JPS63227043A - 薄膜抵抗回路の製造方法 - Google Patents
薄膜抵抗回路の製造方法Info
- Publication number
- JPS63227043A JPS63227043A JP6161387A JP6161387A JPS63227043A JP S63227043 A JPS63227043 A JP S63227043A JP 6161387 A JP6161387 A JP 6161387A JP 6161387 A JP6161387 A JP 6161387A JP S63227043 A JPS63227043 A JP S63227043A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film resistor
- nichrome
- circuit
- resistance circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 229910001120 nichrome Inorganic materials 0.000 claims abstract description 21
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 18
- 238000010438 heat treatment Methods 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 4
- 230000000087 stabilizing effect Effects 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ディジタル・アナログ変換器（以下Ｄ／Ａ変
換器という。）などに用いる高精度な薄膜抵抗回路の製
造方法に関するものである。
換器という。）などに用いる高精度な薄膜抵抗回路の製
造方法に関するものである。
従来の技術
一般にこの種のＤ／Ａ変換器は第２図に示すようにシリ
コン基板１の内部に形成された半導体素子３と、シリコ
ン基板１の表面に形成されたシリコン酸化膜２上のニク
ロム薄膜抵抗４とにより構成される。ニクロム薄膜抵抗
４と半導体素子３とはアルミニウム配線５により相互接
続され、アルミニウムとシリコンおよびアルミニウムと
ニクロムとのオーミック接触を得るために、通常３５０
〜５００℃の温度範囲で、約３０分間程度の熱処理を施
している。またＤ／Ａ変換器としての高い精度を実現さ
せるために、レーザトリミングなどを用いて機能修正す
ることが一般には行なわれている。
コン基板１の内部に形成された半導体素子３と、シリコ
ン基板１の表面に形成されたシリコン酸化膜２上のニク
ロム薄膜抵抗４とにより構成される。ニクロム薄膜抵抗
４と半導体素子３とはアルミニウム配線５により相互接
続され、アルミニウムとシリコンおよびアルミニウムと
ニクロムとのオーミック接触を得るために、通常３５０
〜５００℃の温度範囲で、約３０分間程度の熱処理を施
している。またＤ／Ａ変換器としての高い精度を実現さ
せるために、レーザトリミングなどを用いて機能修正す
ることが一般には行なわれている。
発明が解決しようとする問題点
このような従来の製造方法では、高精度に機能修正され
た薄膜抵抗回路をパッケージングして、高温実動作試験
などの加速信頼性試験を行った場合、初期に得られた精
度が劣化してしまうという問題がある。第５図の例は、
レーザトリミングによって機能修正されたＤ／Ａ変換器
の重要な性能を表す微分直線性誤差が高温（８５℃）実
動作試験において、時間の経過とともに劣化していくこ
とを示している。この原因は、第２図に示すような薄膜
抵抗回路におけるアルミニウム配線５とニクロム薄膜抵
抗４との間の接触抵抗値が変化していることによる。
た薄膜抵抗回路をパッケージングして、高温実動作試験
などの加速信頼性試験を行った場合、初期に得られた精
度が劣化してしまうという問題がある。第５図の例は、
レーザトリミングによって機能修正されたＤ／Ａ変換器
の重要な性能を表す微分直線性誤差が高温（８５℃）実
動作試験において、時間の経過とともに劣化していくこ
とを示している。この原因は、第２図に示すような薄膜
抵抗回路におけるアルミニウム配線５とニクロム薄膜抵
抗４との間の接触抵抗値が変化していることによる。
本発明はこのような問題を解決するもので、アルミニウ
ム配線とニクロム薄膜抵抗との間のコンタクト抵抗を安
定化させ、機能修正によって得られた高い精度を長時間
にわたって維持させることを目的とするものである。
ム配線とニクロム薄膜抵抗との間のコンタクト抵抗を安
定化させ、機能修正によって得られた高い精度を長時間
にわたって維持させることを目的とするものである。
問題点を解決するための手段
この問題を解決するために、本発明は少なくとも一部分
が接触しているニクロム薄膜抵抗とアルミニウム配線を
含む薄膜抵抗回路に対し、３５０〜５００℃の温度範囲
で９０分間以上の熱処理を施すものである。
が接触しているニクロム薄膜抵抗とアルミニウム配線を
含む薄膜抵抗回路に対し、３５０〜５００℃の温度範囲
で９０分間以上の熱処理を施すものである。
作用
この処理によって、接触部分のコンタクト抵抗が安定化
するため、ニクロム薄膜抵抗回路を含むＤ／Ａ変換器チ
ップをパッケージングした後も、機能修正によって得ら
れた高い精度を維持することが可能となる。
するため、ニクロム薄膜抵抗回路を含むＤ／Ａ変換器チ
ップをパッケージングした後も、機能修正によって得ら
れた高い精度を維持することが可能となる。
実施例
以下、本発明の一実施例について第１図〜第４図にもと
づいて説明する。
づいて説明する。
第１図において、まず、周知の集積回路製造技術を用い
て、シリコン半導体基板１に半導体素子３が作り込む。
て、シリコン半導体基板１に半導体素子３が作り込む。
次に、基板１上に形成されたシリコン酸化膜２などの絶
縁膜上に、スパッタリング法などを用いてニクロム薄膜
にッケルの組成が１０〜５０重量％）を約２００〜５０
０Ａ形成し、フォトリソグラフィ技術によりパターン形
成してニクロム薄膜抵抗４を形成する。その後第２図に
示すようにニクロム薄膜抵抗４と半導体素子３とを相互
接続するために、アルミニウム薄膜をスパッタリング法
などを用いて約１〜１．５μｍ蒸着し、パターン形成し
てアルミニウム配ｆｉ５を形成する。引き続き、リンシ
リケートガラスなどの表面保護膜６を形成した後、半導
体素子３とアルミニウム配線５及びニクロム薄膜抵抗４
とアルミニウム配線５とのオーム性接触をとるため、窒
素などの不活性ガス中で、４５０℃の温度で９０分間以
上の熱処理を施す。
縁膜上に、スパッタリング法などを用いてニクロム薄膜
にッケルの組成が１０〜５０重量％）を約２００〜５０
０Ａ形成し、フォトリソグラフィ技術によりパターン形
成してニクロム薄膜抵抗４を形成する。その後第２図に
示すようにニクロム薄膜抵抗４と半導体素子３とを相互
接続するために、アルミニウム薄膜をスパッタリング法
などを用いて約１〜１．５μｍ蒸着し、パターン形成し
てアルミニウム配ｆｉ５を形成する。引き続き、リンシ
リケートガラスなどの表面保護膜６を形成した後、半導
体素子３とアルミニウム配線５及びニクロム薄膜抵抗４
とアルミニウム配線５とのオーム性接触をとるため、窒
素などの不活性ガス中で、４５０℃の温度で９０分間以
上の熱処理を施す。
第３図はアルミニウム配線５とニクロム薄膜抵抗４との
間の接触抵抗値が熱処理時間によって変化していく様子
を示している。第３図から、９０分以上の熱処理時間で
接触抵抗値が安定化することがわかる。
間の接触抵抗値が熱処理時間によって変化していく様子
を示している。第３図から、９０分以上の熱処理時間で
接触抵抗値が安定化することがわかる。
第４図は上記実施例にもとづいて作製した１６ビツトＤ
／Ａ変換器をレーザトリミングにより機能修正した後プ
ラスチックパッケージに組立たサンプルを８５℃で実動
作ライフ試験を行った結果である。第４図から、本実施
例によれば第５図に示した従来の製造方法で得たサンプ
ルに比べ、微分直線性誤差変動量が著しく小さくなるこ
とがわかる。
／Ａ変換器をレーザトリミングにより機能修正した後プ
ラスチックパッケージに組立たサンプルを８５℃で実動
作ライフ試験を行った結果である。第４図から、本実施
例によれば第５図に示した従来の製造方法で得たサンプ
ルに比べ、微分直線性誤差変動量が著しく小さくなるこ
とがわかる。
なお、上記実施例では熱処理温度４５０℃の場合につき
説明したが、温度範囲が３５０〜５００℃であればほぼ
同様の効果が得られることを確認した。
説明したが、温度範囲が３５０〜５００℃であればほぼ
同様の効果が得られることを確認した。
発明の効果
以上述べたように本発明によると、アルミニウム配線と
ニクロム薄膜抵抗との間の接触抵抗が３５０〜５００℃
の温度範囲で、９０分以上の熱処理により安定化される
ため、機能修正された薄膜抵抗の高い精度が長時間にわ
たり安定に維持される。
ニクロム薄膜抵抗との間の接触抵抗が３５０〜５００℃
の温度範囲で、９０分以上の熱処理により安定化される
ため、機能修正された薄膜抵抗の高い精度が長時間にわ
たり安定に維持される。
第１図は本発明の薄膜抵抗回路の製造方法の一実施例に
よる工程途中断面図、第２図は上記実施例による最終断
面図、第３図はアルミニウムとニクロムとの間の接触抵
抗値の熱処理時間依存性の実験データを示す図、第４図
は上記実施例により作製した１６ビツトＤ／Ａ変換器の
高温実動作試験における最上位ビット（ＭＳＢ）の微分
直線性誤差の通電時間依存性の実験データを示す図、第
５図は従来法によって作製した１６ビツトＤ／Ａ変換器
の高温実動作テストにおける最上位ビットの微分直線性
誤差の通電時間依存性の実験データを示す図である。 １・・・・・・シリコン基板、２・・・・・・シリコン
酸化膜、３・・・・・・半導体素子、４・・・・・・ニ
クロム薄膜抵抗、５・・・・・・アルミニウム配線、６
・・・・・・表面保護膜。 第３図 （シ）もＵ＾ムレノ 売足ＪｔａＮＭｔ分ノｆ
ｒＳ４ 図 遁Ｃ梼関（ｈハ） ＄’［Ｂｅｒａｌ（ｈｒ）
よる工程途中断面図、第２図は上記実施例による最終断
面図、第３図はアルミニウムとニクロムとの間の接触抵
抗値の熱処理時間依存性の実験データを示す図、第４図
は上記実施例により作製した１６ビツトＤ／Ａ変換器の
高温実動作試験における最上位ビット（ＭＳＢ）の微分
直線性誤差の通電時間依存性の実験データを示す図、第
５図は従来法によって作製した１６ビツトＤ／Ａ変換器
の高温実動作テストにおける最上位ビットの微分直線性
誤差の通電時間依存性の実験データを示す図である。 １・・・・・・シリコン基板、２・・・・・・シリコン
酸化膜、３・・・・・・半導体素子、４・・・・・・ニ
クロム薄膜抵抗、５・・・・・・アルミニウム配線、６
・・・・・・表面保護膜。 第３図 （シ）もＵ＾ムレノ 売足ＪｔａＮＭｔ分ノｆ
ｒＳ４ 図 遁Ｃ梼関（ｈハ） ＄’［Ｂｅｒａｌ（ｈｒ）
Claims (1)
- 基板上に形成したニクロム薄膜抵抗と、上記ニクロム薄
膜抵抗の少なくとも一部分に接触したアルミニウム配線
とにより薄膜抵抗回路を構成し、上記薄膜抵抗回路に３
５０〜５００℃の温度範囲で９０分間以上の熱処理を施
すことを特徴とする薄膜抵抗回路の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6161387A JPS63227043A (ja) | 1987-03-17 | 1987-03-17 | 薄膜抵抗回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6161387A JPS63227043A (ja) | 1987-03-17 | 1987-03-17 | 薄膜抵抗回路の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63227043A true JPS63227043A (ja) | 1988-09-21 |
Family
ID=13176190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6161387A Pending JPS63227043A (ja) | 1987-03-17 | 1987-03-17 | 薄膜抵抗回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63227043A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677410A (ja) * | 1991-09-23 | 1994-03-18 | Crystal Semiconductor Corp | 低ドリフト抵抗体の構造 |
| US6242792B1 (en) | 1996-07-02 | 2001-06-05 | Denso Corporation | Semiconductor device having oblique portion as reflection |
| US6274452B1 (en) | 1996-11-06 | 2001-08-14 | Denso Corporation | Semiconductor device having multilayer interconnection structure and method for manufacturing the same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57203321A (en) * | 1981-06-10 | 1982-12-13 | Matsushita Electric Ind Co Ltd | Digital-to-analog converter |
-
1987
- 1987-03-17 JP JP6161387A patent/JPS63227043A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57203321A (en) * | 1981-06-10 | 1982-12-13 | Matsushita Electric Ind Co Ltd | Digital-to-analog converter |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0677410A (ja) * | 1991-09-23 | 1994-03-18 | Crystal Semiconductor Corp | 低ドリフト抵抗体の構造 |
| US6242792B1 (en) | 1996-07-02 | 2001-06-05 | Denso Corporation | Semiconductor device having oblique portion as reflection |
| US6274452B1 (en) | 1996-11-06 | 2001-08-14 | Denso Corporation | Semiconductor device having multilayer interconnection structure and method for manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63227043A (ja) | 薄膜抵抗回路の製造方法 | |
| JPS61154146A (ja) | 半導体装置の製造方法 | |
| US6329262B1 (en) | Method for producing semiconductor integrated circuit | |
| JPS61100956A (ja) | モノブリツド集積回路 | |
| JPH06310580A (ja) | 半導体ウエーハの温度測定方法及び温度測定手段を備える半導体ウエーハ | |
| JPS6334414B2 (ja) | ||
| JPS63273347A (ja) | 抵抗器 | |
| JP2002151304A (ja) | 金属箔抵抗器およびその製造方法 | |
| JP3160782B2 (ja) | 半導体流体センサの製造方法 | |
| JP2001110602A (ja) | 薄膜抵抗体形成方法及びセンサ | |
| KR930005499B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPS6225977B2 (ja) | ||
| JPS63227044A (ja) | 薄膜抵抗回路の製造方法 | |
| JPH0521604A (ja) | 半導体装置のヒユーズ構造 | |
| JPS6116562A (ja) | 半導体装置 | |
| JPS61271834A (ja) | レジストパタ−ンの形成方法 | |
| JPH0132363Y2 (ja) | ||
| JPH02304905A (ja) | 抵抗器の製造法 | |
| JPH03208375A (ja) | 半導体圧力センサ | |
| JPS6050937A (ja) | 半導体装置の製造方法 | |
| JPH02103473A (ja) | 半導体加速度センサ | |
| JPS6130402B2 (ja) | ||
| JPH0234971A (ja) | 半導体圧力センサ | |
| JPH06151124A (ja) | 薄膜抵抗体の製造方法 | |
| JPS61265854A (ja) | 薄膜抵抗素子 |