JP3190120B2 - 計測用抵抗器およびその製造方法 - Google Patents

計測用抵抗器およびその製造方法

Info

Publication number
JP3190120B2
JP3190120B2 JP18778692A JP18778692A JP3190120B2 JP 3190120 B2 JP3190120 B2 JP 3190120B2 JP 18778692 A JP18778692 A JP 18778692A JP 18778692 A JP18778692 A JP 18778692A JP 3190120 B2 JP3190120 B2 JP 3190120B2
Authority
JP
Japan
Prior art keywords
resistor
terminal
electrode
resistance
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18778692A
Other languages
English (en)
Other versions
JPH0636901A (ja
Inventor
岩男 相良
正志 五味
昇三 川手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koa Corp
Original Assignee
Koa Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koa Corp filed Critical Koa Corp
Priority to JP18778692A priority Critical patent/JP3190120B2/ja
Publication of JPH0636901A publication Critical patent/JPH0636901A/ja
Application granted granted Critical
Publication of JP3190120B2 publication Critical patent/JP3190120B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は計測用抵抗器に関し、特
に、その構造およびその製造方法に関するものである。
【0002】
【従来の技術】一般に、面実装用の角チツプ抵抗器は、
図10に示すような2端子構造である。なお、図10
(a)は一般的な角チツプ抵抗器の上面で、基板110
上に抵抗体130が形成され、抵抗体130の両端部を
覆うように電極120と121が形成されている。図1
0(b)は該抵抗器の下面で、基板110の端面に形成
された導体によつて、電極120と端子122および電
極121と端子123は、それぞれ電気的に接続されて
いる。
【0003】また、計測用に用いられる低抵抗(10m
Ω〜0.5Ω)の角チツプ抵抗器も、従来は図10に示
す形状・構造であつた。
【0004】
【発明が解決しようとする課題】しかし、上記従来例に
は、次のような問題点があつた。すなわち、従来の計測
用低抵抗角チツプ抵抗器は、図10に示すように2端子
構造であつたため、製造時における抵抗値調整や抵抗値
検査において、抵抗値測定用の電流供給端子と、抵抗値
測定端子とが共通であつた。
【0005】このため、従来の計測用低抵抗角チツプ抵
抗器では、測定電流供給用プローブと抵抗端子の接触位
置と、電圧測定用プローブと抵抗端子の接触位置との位
置関係による測定抵抗値の不安定,変動などがあり、抵
抗測定装置や測定者の違いによつて、測定抵抗値が変動
し易かつた。これによつて、従来の計測用低抵抗角チツ
プ抵抗器では、測定された抵抗値が真の抵抗値かという
信頼性の問題や、検査時の歩留りの悪化などが発生して
いた。
【0006】従つて、従来の計測用低抵抗角チツプ抵抗
器において、上記の歩留りの悪化などを回避するために
は、抵抗値許容差を大きく設定せざるをえず、計測用の
抵抗器に要求される性能とは、相反する設定をせざるを
得なかつた。
【0007】
【課題を解決するための手段】本発明は、前記の課題を
解決することを目的としたもので、前記の課題を解決す
る一手段として、以下の構成を備える。すなわち、所定
サイズの絶縁基板に形成された計測用抵抗器であつて、
前記絶縁基板の一方の面に形成した所定サイズの抵抗体
層と、前記抵抗体層の両端部近傍にそれぞれ重畳するよ
うに形成した少なくとも2つの電極部と、前記絶縁基板
の他方の面に形成した少なくとも4つの端子部と、前記
絶縁基板の前記抵抗体層を形成した面と略直交する少な
くとも1つの端面に形成した前記端子部のそれぞれに対
応する少なくとも4つの導体部とを備え、前記導体部に
よつて所定の前記電極部と所定の前記端子部とを電気的
に接続する計測用抵抗器とする。
【0008】また、所定サイズの絶縁基板の一方の面に
所定サイズの抵抗体層を形成する抵抗体形成工程と、前
記抵抗体形成工程で形成された抵抗体層の両端部近傍に
それぞれ重畳するように少なくとも2つの電極部を形成
する電極形成工程と、前記絶縁基板の他方の面に少なく
とも4つの端子部を形成する端子形成工程と、前記絶縁
基板の前記抵抗体層を形成した面と略直交する少なくと
も1つの端面に前記端子部のそれぞれに対応する少なく
とも4つの導体部を形成する導体形成工程とからなり、
前記導体形成工程によつて形成された導体部によつて所
定の前記電極部と所定の前記端子部とを電気的に接続す
る計測用抵抗器製造方法とする。
【0009】
【作用】以上の構成によつて、製造時における抵抗値調
整や抵抗値検査において、抵抗値測定用の電流供給端子
と、抵抗値測定端子とを分離することができる4端子構
造の計測用抵抗器を提供できるので、例えば、測定電流
供給用プローブと抵抗端子の接触位置と、電圧測定用プ
ローブと抵抗端子の接触位置との位置関係を略固定で
き、測定抵抗値の不安定,変動などを改善して、測定さ
れた抵抗値が真の抵抗値かという信頼性の問題や、検査
時の歩留りの悪化などを防止することができる。
【0010】
【実施例】以下、本発明に係る一実施例の計測用低抵抗
角チツプ抵抗器を図面を参照して詳細に説明する。図1
〜図6は本発明に係る一実施例の計測用低抵抗角チツプ
抵抗器を説明するための図で、図1は該抵抗器の抵抗体
形成状態の一例を示す図、図2は該抵抗器の上部電極部
形成状態の一例を示す図、図3は該抵抗器の下部電極部
形成状態の一例を示す図、図4は該抵抗器の端部電極部
形成状態の一例を示す斜視図、図5は該抵抗器の完成状
態の一例を示す斜視図、図6は図5のA−A矢視断面図
である。
【0011】なお、各状態を示す図においては、各部の
形成状態が明確になるように、各部の形成状態が容易に
認識可能になるように、一部模式化して表現する。すな
わち、各状態を示す図においては、実際には不透明の部
分でも、下部状態を識別可能に表現する。図において、
10は基板で、略長方形の所定の厚さを有した電気絶縁
性のセラミツクス基板で、アルミナ96%の焼結体のア
ルミナ基板などを使用する。なお、本実施例において、
基板10は焼成済みのアルミナ基板に限定されるもので
はなく、例えば、アルミナなどのグリーンシートを使用
して、後述の厚膜抵抗体などとともに焼成してもよい。
【0012】30は抵抗体で、スクリーン印刷などによ
る厚膜抵抗体や、スパツタリング,真空蒸着,メツキな
どによる薄膜抵抗体などを、基板10上に略長方形で所
定の厚さに形成する。なお、厚膜抵抗体の材料として
は、酸化ルテニウム系の厚膜ペースト、または、ニツケ
ル/リン/タングステン系の無電解メツキなどを使用
し、ニツケル−クロムやニツケルなどの薄膜抵抗体材料
も使用される。
【0013】20,21は上部電極で、基板10の抵抗
体形成面(以下「上面」という)の両短辺近傍に配設す
る。なお、上部電極20,21は、基板10の短辺近傍
から抵抗体30の端部にかけて、抵抗体30の端部近傍
を所定の範囲で覆うように、基板10の端部を開口側と
して略コの字形に形成する。22,23は下部電極で、
基板10の抵抗体非形成面(以下「下面」という)の四
角近傍に略長方形に配設する。
【0014】24,25は端面電極で、基板10の上面
短辺に接する端面に略長方形に形成して、端面電極24
aによつて上部電極20と下部電極22aを、端面電極
24bによつて上部電極20と下部電極22bを、端面
電極25aによつて上部電極21と下部電極23aを、
端面電極25bによつて上部電極21と下部電極23b
を、それぞれ電気的に接続する。
【0015】なお、上記の各電極は、銀−パラジウム系
などの厚膜ペーストをスクリーン印刷などで形成した
り、クロム/ニツケル/銅などの金属材料をスパツタリ
ング,真空蒸着,メツキなどの方法によつて形成する。
40は絶縁膜で、抵抗体30と上部電極20,21とを
略覆うように、スクリーン印刷などによつて、電気絶縁
性のガラスペーストなどをオーバコートしたものであ
る。
【0016】この後、計測用低抵抗角チツプ抵抗器は、
後述する抵抗値トリミング,マーキング,電極メツキな
どの工程を経て、図5,図6に一例を示す完成状態にな
る。図7は計測用低抵抗角チツプ抵抗器の製造工程の一
例を示すフローチヤートである。なお、以下の説明は、
1つの計測用低抵抗角チツプ抵抗器を製造する場合に限
定されるものではなく、例えば、複数の計測用低抵抗角
チツプ抵抗器を同時に多数製造する場合にも適用でき、
最終工程で計測用低抵抗角チツプ抵抗器ひとつひとつに
分離すればよい。
【0017】まず、図7に示す工程P1で、基板10を
所定の大きさに形成する基板製造工程を実行して、所定
製造単位の大きさの略長方形の基板10を製作する。な
お、該単位は、任意の大きさであり、1つの計測用低抵
抗角チツプ抵抗器毎に作製しても、例えば、数十個同時
に作製してもよく、それぞれの場合に即して製作すれば
よい。また、以下に説明する各工程毎の状態図は、それ
ぞれ単独の1チツプだけを示すが、複数チツプを同時に
形成する場合においても略同様である。
【0018】続いて、工程P2で、スクリーン印刷やス
パツタリングなどの方法で、基板10の上面に、図1に
一例を示した抵抗体30を形成する。続いて、工程P3
で、スクリーン印刷やスパツタリングなどの方法で、基
板10の上面に、図2に一例を示した上部電極20,2
1を形成する。続いて、工程P4で、スクリーン印刷や
スパツタリングなどの方法で、基板10の下面に、図3
に一例を示した下部電極22,23を形成する。
【0019】続いて、工程P5で、スクリーン印刷やス
パツタリングなどの方法で、基板10の上面短辺に接す
る端部に、図4に一例を示した端部電極24,25を形
成する。続いて、工程P6で、スクリーン印刷などによ
つて、抵抗体30と上部電極20,21を略覆うよう
に、絶縁膜40をオーバコートする。
【0020】続いて、工程P7で、必要に応じて抵抗値
のトリミングを行う。なお、抵抗値トリミングは、レー
ザビームやサンドブラストなどで、抵抗体30のパター
ンに切込みを入れることによつて、抵抗値を調整する。
続いて、工程P8で、例えば絶縁膜40上に捺印するな
どによつて、定格抵抗値や製品番号などをマーキングす
る。
【0021】続いて、工程P9で、絶縁膜40で覆われ
ていない電極部、主に端部電極24,25と下部電極2
2,23に、ニツケルなどで下地メツキを施した後、は
んだメツキ処理を施す。そして最後に、工程P10で、
検査を実施して、計測用低抵抗角チツプ抵抗器が完成す
る。
【0022】また、工程P9または工程P10終了後
に、必要に応じてダイシングして、計測用低抵抗角チツ
プ抵抗器を1つのチツプ毎に分離成形する。例えば、こ
こで、同時に複数の計測用低抵抗角チツプ抵抗器を一括
製作した場合は、個々のチツプに分離成形し、また、1
つのチツプ毎に製作した場合は、周辺部の整形などを行
う。
【0023】なお、上記説明では省略したが、厚膜を形
成する工程には、厚膜ペーストを印刷後、例えば10分
間850℃で焼成する焼成工程または無電解メツキする
無電解メツキ工程などが含まれ、また、薄膜を形成する
工程では、メタルマスクによつて所定のパターンを形成
するか、あるいは、薄膜形成後レジスト膜を形成して、
形成した薄膜をエツチングする工程などが含まれる。
【0024】また、工程P2〜P6において、抵抗体3
0,各電極,絶縁膜40は、工程P2〜P6のそれぞれ
の形成工程で焼成しなくても、絶縁膜40を印刷後に一
括して焼成してもよいし、また、例えば抵抗体30と上
部電極20,21など、一部をまとめて焼成してもよ
い。また、前述の工程P7およびP10において、本実
施例の計測用低抵抗角チツプ抵抗器の抵抗値測定は、例
えば、図3に示した下部電極22aと下部電極23b
へ、電流供給用プローブを接触させて電流Iを供給し
て、下部電極22bと下部電極23aへ、電圧測定用プ
ローブを接触させて発生電圧Vを測定する。また、例え
ば、電流供給用プローブを接触させる電極は、端部電極
24aと端部電極25b、電圧測定用プローブを接触さ
せる電極は、端部電極24bと端部電極25aであつて
もよい。なお、測定抵抗値Rは、R=V/Iの関係から
算出する。
【0025】従つて、電流供給用プローブは、接触され
た下部電極の位置に関係無く、抵抗体30と電極20の
接合部と、抵抗体30と電極21の接合部との間に、安
定して電流Iを供給する。また、電圧測定用プローブ
は、接触された下部電極の位置に関係無く、抵抗体30
と電極20の接合部と、抵抗体30と電極21の接合部
との間に発生した電圧Vを、正確に導くことができる。
【0026】また、本実施例の計測用低抵抗角チツプ抵
抗器は、図5に示した形状・構造に限定されるものでは
なく、例えば、図8および図9に一例を示す形状・構造
でもよい。なお、図8および図9においては、図5と略
同様の構成には同一符号を付し、さらに、各部の形成状
態が明確になるように、各部の形成状態が容易に認識可
能になるように、一部模式化して表現し、絶縁膜40は
図示していない。また、図8および図9に示す形状・構
造の計測用低抵抗角チツプ抵抗器は、上部電極のパター
ンを変更することにより、前述および図7に一例を示し
た工程によつて、製造することができる。
【0027】以上説明したように、本実施例によれば、
4端子構造の計測用低抵抗角チツプ抵抗器を提供でき、
製造時における抵抗値調整や抵抗値検査において、抵抗
値測定用の電流供給端子と、抵抗値測定端子とを分離す
ることができる。このため、本実施例の計測用低抵抗角
チツプ抵抗器においては、測定電流供給用プローブと抵
抗端子の接触位置と、電圧測定用プローブと抵抗端子の
接触位置との位置関係を略固定でき、測定抵抗値の不安
定,変動などを改善して、測定された抵抗値が真の抵抗
値かという信頼性の問題や、検査時の歩留りの悪化など
を防止することができる。
【0028】従つて、本実施例の計測用低抵抗角チツプ
抵抗器においては、抵抗値許容差を小さく設定すること
ができ、計測用の抵抗器に要求される性能に相応の設定
をすることができる。また、本実施例の計測用低抵抗角
チツプ抵抗器は、4端子構造であるため、電流検出用の
シヤント抵抗器に応用することもできる。
【0029】
【発明の効果】以上、本発明によれば、製造時における
抵抗値調整や抵抗値検査において、抵抗値測定用の電流
供給端子と、抵抗値測定端子とを分離することができる
4端子構造の計測用抵抗器を提供できるので、例えば、
測定電流供給用プローブと抵抗端子の接触位置と、電圧
測定用プローブと抵抗端子の接触位置との位置関係を略
固定でき、測定抵抗値の不安定,変動などを改善して、
測定された抵抗値が真の抵抗値かという信頼性の問題
や、検査時の歩留りの悪化などを防止することができ
る。
【0030】従つて、本発明による計測用抵抗器におい
ては、抵抗測定装置や測定者の違いによる測定抵抗値の
変動を防止でき、さらに、抵抗値許容差を小さく設定す
ることができ、計測用の抵抗器に要求される性能に相応
の設定をすることができる。
【図面の簡単な説明】
【図1】本発明に係る一実施例の計測用低抵抗角チツプ
抵抗器の抵抗体形成状態の一例を示す図である。
【図2】本実施例の上部電極部形成状態の一例を示す図
である。
【図3】本実施例の下部電極部形成状態の一例を示す図
である。
【図4】本実施例の端部導体形成状態の一例を示す図で
ある。
【図5】本実施例の完成状態の一例を示す斜視図であ
る。
【図6】図5のA−A矢視断面図である。
【図7】本実施例の製造工程の一例を示すフローチヤー
トである。
【図8】本実施例の他の形状・構造の一例を示す図であ
る。
【図9】本実施例の他の形状・構造の一例を示す図であ
る。
【図10】従来の角チツプ抵抗器の構造を示す図であ
る。
【符号の説明】
10 基板 30 抵抗体 20,21 上部電極 22,23 下部電極 24,25 端面電極 40 絶縁膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−168702(JP,A) 特開 平3−80501(JP,A) 実開 昭63−55506(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01C 7/00 H01C 17/06

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 所定サイズの絶縁基板に形成された計測
    用抵抗器であつて、 前記絶縁基板の一方の面に形成した所定サイズの抵抗体
    層と、 前記抵抗体層の両端部近傍にそれぞれ重畳するように形
    成した少なくとも2つの電極部と、 前記絶縁基板の他方の面に形成した少なくとも4つの端
    子部と、 前記絶縁基板の前記抵抗体層を形成した面と略直交する
    少なくとも1つの端面に形成した前記端子部のそれぞれ
    に対応する少なくとも4つの導体部とを備え、 前記導体部によつて所定の前記電極部と所定の前記端子
    部とを電気的に接続することを特徴とする計測用抵抗
    器。
  2. 【請求項2】 前記絶縁基板はアルミナ基板であり、 前記抵抗体層は厚膜抵抗体であり、 前記電極部および前記端子部および前記導体部は厚膜導
    体であることを特徴とする請求項1記載の計測用抵抗
    器。
  3. 【請求項3】 前記絶縁基板はアルミナ基板であり、 前記抵抗体層は薄膜抵抗体であり、 前記電極部および前記端子部および前記導体部は薄膜導
    体であることを特徴とする請求項1記載の計測用抵抗
    器。
  4. 【請求項4】 所定サイズの絶縁基板の一方の面に所定
    サイズの抵抗体層を形成する抵抗体形成工程と、 前記抵抗体形成工程で形成された抵抗体層の両端部近傍
    にそれぞれ重畳するように少なくとも2つの電極部を形
    成する電極形成工程と、 前記絶縁基板の他方の面に少なくとも4つの端子部を形
    成する端子形成工程と、 前記絶縁基板の前記抵抗体層を形成した面と略直交する
    少なくとも1つの端面に前記端子部のそれぞれに対応す
    る少なくとも4つの導体部を形成する導体形成工程とか
    らなり、 前記導体形成工程によつて形成された導体部によつて所
    定の前記電極部と所定の前記端子部とを電気的に接続す
    ることを特徴とする計測用抵抗器製造方法。
JP18778692A 1992-07-15 1992-07-15 計測用抵抗器およびその製造方法 Expired - Fee Related JP3190120B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18778692A JP3190120B2 (ja) 1992-07-15 1992-07-15 計測用抵抗器およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18778692A JP3190120B2 (ja) 1992-07-15 1992-07-15 計測用抵抗器およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0636901A JPH0636901A (ja) 1994-02-10
JP3190120B2 true JP3190120B2 (ja) 2001-07-23

Family

ID=16212205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18778692A Expired - Fee Related JP3190120B2 (ja) 1992-07-15 1992-07-15 計測用抵抗器およびその製造方法

Country Status (1)

Country Link
JP (1) JP3190120B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2764517B2 (ja) * 1993-03-24 1998-06-11 ローム株式会社 チップ抵抗器、ならびに、これを用いる電流検出回路および電流検出方法
NZ281731A (en) * 1994-03-02 1997-01-29 Ind Res Ltd Four terminal resistance network; uses multiple resistance and combining network to provide range of resistance values
JP3760577B2 (ja) * 1997-07-03 2006-03-29 松下電器産業株式会社 抵抗器
JP3860515B2 (ja) 2002-07-24 2006-12-20 ローム株式会社 チップ抵抗器
JP4460442B2 (ja) * 2004-12-28 2010-05-12 太陽社電気株式会社 四端子構造の抵抗器
JP4875327B2 (ja) * 2005-09-07 2012-02-15 ローム株式会社 チップ抵抗器の製造方法
JP6114905B2 (ja) * 2012-08-28 2017-04-19 パナソニックIpマネジメント株式会社 チップ抵抗器の製造方法
JP6326639B2 (ja) * 2016-11-15 2018-05-23 パナソニックIpマネジメント株式会社 チップ抵抗器の製造方法

Also Published As

Publication number Publication date
JPH0636901A (ja) 1994-02-10

Similar Documents

Publication Publication Date Title
US5896081A (en) Resistance temperature detector (RTD) formed with a surface-mount-device (SMD) structure
EP0239386A2 (en) Load cell and temperature correction of the same
US4780702A (en) Chip resistor and method for the manufacture thereof
JPH10189318A (ja) ネットワーク抵抗器の製造方法
JP3358070B2 (ja) チップ抵抗器およびその抵抗値調整方法
JP3190120B2 (ja) 計測用抵抗器およびその製造方法
JPH10289803A (ja) 抵抗器およびその製造方法
JPH0927529A (ja) 位置合わせ検出用半導体装置
JP2764517B2 (ja) チップ抵抗器、ならびに、これを用いる電流検出回路および電流検出方法
JPH08102403A (ja) 抵抗器およびその製造方法
JP2707717B2 (ja) 混成集積回路
JP4295145B2 (ja) チップ抵抗器の製造方法
JPH11283802A (ja) チップ抵抗器
JP2767356B2 (ja) チップ抵抗器、並びに、これを用いる電流検出回路および電流検出方法
JP3760577B2 (ja) 抵抗器
JPH0963805A (ja) 角形チップ抵抗器
US11626219B2 (en) Chip resistor and method for manufacturing same
JP2003297670A (ja) チップ型複合部品
JP2000299203A (ja) 抵抗器およびその製造方法
JPH0636675A (ja) ヒユーズ抵抗器およびその製造方法
JPH05347202A (ja) 電子部品及び電子部品の抵抗値調整方法
JPH0751806Y2 (ja) 厚膜回路装置
JPH0748407B2 (ja) 薄膜抵抗体の製造方法
JPH07320915A (ja) チップ型ネットワーク抵抗器
JP3196759B2 (ja) チップ型ネットワーク抵抗器の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010413

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090518

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100518

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110518

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120518

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees