JPH0927529A - 位置合わせ検出用半導体装置 - Google Patents

位置合わせ検出用半導体装置

Info

Publication number
JPH0927529A
JPH0927529A JP7200506A JP20050695A JPH0927529A JP H0927529 A JPH0927529 A JP H0927529A JP 7200506 A JP7200506 A JP 7200506A JP 20050695 A JP20050695 A JP 20050695A JP H0927529 A JPH0927529 A JP H0927529A
Authority
JP
Japan
Prior art keywords
metal wiring
layer metal
lateral
vertical
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7200506A
Other languages
English (en)
Inventor
Masayuki Kamiya
雅之 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7200506A priority Critical patent/JPH0927529A/ja
Priority to US08/674,158 priority patent/US5770995A/en
Priority to KR1019960027863A priority patent/KR100381151B1/ko
Publication of JPH0927529A publication Critical patent/JPH0927529A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70653—Metrology techniques
    • G03F7/70658—Electrical testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Abstract

(57)【要約】 【目 的】 レジスト・パターンの位置合わせずれの測
定精度を安定して高精度に測定可能とする位置合わせ検
出用半導体装置を提供することを目的とする。 【構 成】 半導体ウェハ上に互に電気的に分離した下
層メタル配線２１ａ〜２１ｃ上に層間絶縁膜２２を形成
後、層間絶縁膜２２を窓開けして下層メタル配線２４ａ
と２４ｂ，２４ｃと２４ｄ、２４ｅと２４ｆを露出し、
層間絶縁膜２２上の両端近傍に縦方向ずれ測定出力端子
２５、２６を形成し、下層メタル配線２４ａ〜２４ｆと
縦方向ずれ量検出用上層メタル配線２７ａないし２７ｄ
を接触させた接触抵抗が縦方向ずれ測定出力端子２５と
２６間に直列に接続し、その合成抵抗値の変化から層間
絶縁膜２２と縦方向ずれ量検出用上層メタル配線２７ａ
ないし２７ｄとの縦方向のずれを測定し、横方向のずれ
測定も同様に構成して行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
過程において、たとえば、レジスト・パターニングのよ
うなパターニングの際の位置合わせの精度測定を、半導
体装置の製造プロセッスのばらつきに依存せずに高精度
に行えるようにした位置合わせ検出用半導体装置に関す
る。
【０００２】
【従来の技術】半導体装置の製造過程において、レジス
ト・パターニングの位置合わせ精度の検出は、半導体装
置の歩留まりの向上に不可欠な重要な技術である。従来
レジスト・パターニングの際の位置合わせ精度の測定手
段の校正として、図５の平面図及び図６の断面図に示す
ように、上層メタル配線１とＳi Ｏ2 をレジスト・パタ
ーニングとエッチング工程を経て層間絶縁膜２とを形成
し、上層メタル配線１は上面から見ると、正方形に形成
し、上層メタル配線１の周辺は、下層メタル配線３が露
出されるようになっており、このように形成することに
より、上層メタル配線１と層間絶縁膜２とは、それぞれ
内側ボックスと外側ボックスとに見分けられるようにな
っている。
【０００３】上層メタル配線１と層間絶縁膜２との合わ
せずれ量の測定方法として、前記二つのボックスのずれ
量をたとえば撮像装置におけるＣＣＤ（電荷結合素子）
によって撮像して画像データとして得て、この画像デー
タを処理することにより、算出するようにしている。こ
の場合、上層メタル配線１と層間絶縁膜２は、ともに正
方形に形成されることから、上層メタル配線１と層間絶
縁膜２との合わせずれは横方向と縦方向のずれ量のデー
タを含んでおり、したがって、横方向の合わせずれ量と
縦方向の合わせずれ量をそれぞれ分離して、ずれ量の結
果を算出するようにしている。ところが、この方法で
は、二つのボックスを形成するためのボックス・マスク
が荒れている場合等では、測定精度が著しく低下すると
いう問題がある。
【０００４】図７は、この状態を説明するための平面図
であり、たとえば、下層メタル配線３がスパッタリング
法によるＡl 蒸着の場合には、Ａl の粒子により、表面
に微小な凹凸形状が発生する。この凹凸形状が透明膜で
ある層間絶縁膜２の表面にレンズ効果により転写されて
しまう。この図７は、下層メタル配線３の表面が荒れた
状態で図５を上面から観察した場合の模式図であり、Ｃ
ＣＤによる上面からの画像処理では、外側のボックスの
エッジ、すなわち層間絶縁膜２の内周面側のエッジが荒
れてしまい、位置測定の精度が著しく低下してしまうと
いう欠点を有している。また、測定精度の限界は、光学
顕微鏡の光学的分解能で律するために、次世代以降の微
細化技術には、精度の点で対応できない。
【０００５】そこで、このような問題を改良するため
に、本発明と同一出願人が位置合わせ精度検出方法の発
明を先に特許出願している。図８、図９はこの位置合わ
せ精度検出方法を説明するための図であり、図８は、半
導体ウェハの平面図であり、図９は図８における円Ｚ１
の部分の拡大平面図であり、図８に示す半導体ウェハ４
上に形成された複数の半導体回路５の１ショット分（１
ショットは、図示しない露光装置により１回の露光でパ
ターニングされる領域）を拡大した図である。この１シ
ョット内には、図９に示すように、実回路パターン部６
と、この実回路パターン部６を分離するスクライブ・ラ
イン７と、合わせずれを評価するための合わせずれの評
価か回路の評価パターン８とで構成されている。合わせ
ずれ評価パターン８は、合わせずれをショット内の中心
と周辺とで測定するために、合わせずれ評価パターン８
は図９のようにショット中心と四隅に配置している。
【０００６】合わせずれ評価パターン８の拡大平面図が
図１０に示されており、図１１は図１０のＡ−Ａ１線に
沿って切断して示す断面図である。この図１０、図１１
からも明らかなように、合わせずれ評価パターン８は、
下層メタル配線３と、Ｓi Ｏ2 による層間絶縁膜２と、
上層メタル配線９とにより構成されている。上層メタル
配線９の下部には、密着層１０が形成されている。密着
層１０は下層メタル配線３と上層メタル配線９とを密着
させるためのものであり、Ｔｉ／ＴｉＯＮ／Ｔｉなど複
数層の金属または合金によって構成される。
【０００７】また、図１０の平面図からも明らかなよう
に、上層メタル配線９の出力端子１１と下層メタル配線
３の出力端子１２は、上層メタル配線１と層間絶縁膜２
との合わせずれ量の測定の際に、テスタの入力端子を接
触させる部分となるので、比較的大きく形成されてい
る。下層メタル配線３の出力端子１２は、層間絶縁膜２
の窓開き部（層間絶縁膜がない部分）であり、下層メタ
ル配線３がこの層間絶縁膜２の窓開き部を通して露出さ
れている。出力端子１１から延びる上層メタル配線９
は、層間絶縁膜窓開き部１３（これも層間絶縁膜２がな
い）で露出している下層メタル配線３と接触している。
これ以外の部分は、層間絶縁膜２によって下層配線メタ
ル３と上層メタル配線９とが分離され、電気的に絶縁さ
れている。
【０００８】図１２は、前記層間絶縁膜窓開き部１３に
おける上層メタル配線９が下層メタル配線３と接触する
部分の斜視図であり、図１０のＡ−Ａ１線間の一部のＢ
−Ａ１間の部分を示している。この図１２における上層
メタル配線９と層間絶縁膜窓開き部１３との交差部分、
膜厚Ｄ，比抵抗ρを有した密着層１０を介して上層メタ
ル配線９と下層メタル配線３が接触している。これによ
り、上層メタル配線９と下層メタル配線３間に電気抵抗
Ｒｎが生じる。このときの図１０の上から見た場合の等
価的な回路構成は、図１３に示すようになる。図１３に
おいて、出力端子１２と１１との間に電気抵抗Ｒｎが接
続されており、電気抵抗Ｒｎは可変抵抗の形態で表され
ており、上層メタル配線９が可変抵抗Ｒｎの摺動子とし
ての機能を呈し、層間絶縁膜窓開き部１３から露出して
いる下層メタル配線３上に接触して、上層メタル配線９
と層間絶縁膜２との合わせずれ量に応じて図１０の矢印
Ｙ１，Ｙ２で示す方向に移動し、電気抵抗Ｒｎの抵抗値
を出力端子１１と１２との間で変化させ、合わせずれ量
ｎに対応させている。
【０００９】次に、合わせずれ量の変化と電気抵抗Ｒｎ
の変化の相関関係について説明する。図１４は、合わせ
ずれ量がｎ＝１の場合の層間絶縁膜窓開き部１３の拡大
平面図であり、図１５は同じく合わせずれ量がｎ＝２の
場合の層間絶縁膜窓開き部１３の拡大平面図である。こ
の図１４、１５の両図に示すように、層間絶縁膜窓開き
部１３が三角形の場合を例示しており、層間絶縁膜窓開
き部１３がパターニングの際に上層メタル配線９と層間
絶縁膜２が図に対して左右方向にずれが生じると、上層
メタル配線９と層間絶縁膜２との接触面積が理想状態、
すなわち、合わせずれ量がゼロの場合と比較して、増減
する。
【００１０】図１４のｎ＝１の場合には、この理想状態
に対して上層メタル配線９が右方向にずれた場合を示し
ており、この場合の上層メタル配線９の下層メタル配線
２との接触面積をＳｎとすると、図１４の場合には、Ｓ
ｎ＝Ｓ1 となり、理想状態より接触面積が少なくなる。
これに対して、図１５のｎ＝２の場合には、理想状態に
対して、上層メタル配線９が図の左方向にずれれた場合
を示しており、上層メタル配線９と下層メタル配線２と
の接触面積をＳｎとすると、Ｓｎ＝Ｓ2 となり、理想状
態より接触面積が多くなる。すなわち、層間絶縁膜窓開
き部１３の形状を三角形としたことにより、合わせずれ
量と接触面積Ｓｎの相関関係が生じることになる。
【００１１】次に接触面積Ｓｎと電気抵抗Ｒｎとの関係
について説明する。Ｒｎは上層メタル配線９と層間絶縁
膜２との合わせずれ量ｎの場合の電気抵抗、Ｓｎは上層
メタル配線９と層間絶縁膜２との合わせずれ量ｎの場合
の密着層１０と上層メタル配線１との接触面積Ｄは密着
層１０の膜厚、ρは密着層１０の比抵抗、であるとする
と、 Ｒｎ＝（ｄ／Ｓｎ）ρ ［Ω・ｍ］・・・・・・・・・・・・（１） で表せる。
【００１２】このとき（１）式の密着層１０の膜厚Ｄ及
び比抵抗ρは合わせずれ量と無関係の定数であることか
ら、次の（２）式のように置き換えることができる。 Ｒｎ＝α／Ｓｎ ［Ω・ｍ］・・・・・・・・・・・・（２） この（２）式においてαは比例定数である。この（１）
式、（２）式から明らかなように、接触面積Ｓｎと電気
抵抗Ｒｎとは、逆比例関係にあることがわかる。以上の
ことから明らかなように、上層メタル配線９と層間絶縁
膜２との合わせずれ量ｎと電気抵抗Ｒｎとの間に相関関
係があることがわかる。図１６は、この相関関係を示す
グラフである。
【００１３】この図１６は、横軸に上層メタル配線９と
層間絶縁膜２との合わせずれ量をとり縦軸に電気抵抗Ｒ
ｎを取って示すもおであり、合わせずれ量がゼロの場合
に対して図１４で示したように右方向にずれている場合
には、そのずれ量に比例して電気抵抗Ｒｎが大きくな
り、逆に合わせずれ量が左にずれるにしたがって、電気
抵抗Ｒｎがほぼ逆比例的に減少していることを示してい
る。上記の上層メタル配線９と層間絶縁膜２との合わせ
ずれ量の測定に際して、図１６の特性を予め把握してお
く。
【００１４】次に、上層メタル配線９と層間絶縁膜２と
の横方向の合わせずれ量の測定について説明する。この
測定に際しては、図１０で示した下層メタル配線３の出
力端子１２と上層メタル配線９の出力端子１１にテスタ
の入力端子を接触させて電気抵抗を測定することによ
り、合わせずれ量を測定する。この出力端子１１、１２
はそれぞれ数１０ミクロン程度の大きさであり、出力の
際には、テスタの入力端子として、針状の金属をこの出
力端子１１、１２に接触させて、上層メタル配線９と層
間絶縁膜２との横方向の合わせずれ量の測定を行う。
【００１５】次に、縦方向の上層メタル配線と層間絶縁
膜２との縦方向の合わせずれ量の測定について説明す
る。この縦方向の上層メタル配線と層間絶縁膜２との合
わせずれ量の測定については、前記交差部、すなわち、
層間絶縁膜窓開き部１３を半導体ウェハ４の平面に対し
て９０度回転させた図１０で示すような回路を作成し、
前記上層メタル配線９と層間絶縁膜２との横方向の合わ
せずれ量の測定の場合と同様に測定することにより、縦
方向の上層メタル配線１６（図１７、図１８参照）と層
間絶縁膜２との縦方向の合わせずれ量の測定を行うこと
ができる。
【００１６】図１７は、縦方向の交差部である層間絶縁
膜窓開き部１５を示す図であり、図１４、１５で示した
横方向の層間絶縁膜窓開き部１３に対して９０度ずれて
いることがわかる。この横方向と縦方向の両方の層間絶
縁膜窓開き部１３、１５を一つにまとめて示した合わせ
ずれ評価パターンを平面図として示したのが図１８であ
り、この図１８において、図５ないし図１７と同一部分
には、同一符号が付されている。図１８中の１４は、縦
方向の上層メタル配線１６と層間絶縁膜２との合わせず
れ量測定のための上層メタル配線１６の出力端子であ
る。
【００１７】上層メタル配線１６は逆「Ｌ」字型に形成
されており、その水平部は、層間絶縁膜窓開き部１５か
ら三角形状に露出された下層メタル配線２と接触してい
る。この縦方向の層間絶縁膜窓開き部１５と層間絶縁膜
２との合わせずれ量の測定は、前記横方向の合わせずれ
量の測定の場合と同様であり、その重複説明を避ける。
【００１８】次に、上述のような図１０、図１８で示し
た横方向及び縦方向の合わせずれ評価パターンの製造法
法について、図１９の工程説明図に基づき、説明する。
この図１９は、図１０のＡ−Ａ１線に沿って切断した部
分を断面して示しており、まず、図１０（ａ）に示すよ
うに、下層メタル配線３となる金属（Ａl 等）をたとえ
ば、スパッタリング法により、蒸着する。この部分につ
いては、エッチングを行わない。
【００１９】次に、図１０（ｂ）に示すように、層間絶
縁膜２となる部分を形成するために、たとえば、Ｓi Ｏ
2 をＣＶＤ技法を用いて気相成長させて成膜させ層間絶
縁膜２を形成する。次に、図１０（ｃ）に示すように、
出力端子１１、１２（出力端子１４も同時に形成）を露
出させるため及び層間絶縁膜窓開き部１３（１５も同時
に形成）をフォトリソグラフィ技法によりパターニング
し、かつエッチングを行うことにより、層間絶縁膜２を
除去する。これにより、図１０で示した出力端子１２が
露出されると同時に、層間絶縁膜窓開き部１３が形成さ
れる。
【００２０】次に、図１０（ｄ）に示す工程に移行し、
上層メタル配線１となるＡl 等の金属をたとえば、スパ
ッタリング法により蒸着する。このとき、同時に密着層
１０が成膜されることにより形成される。上層メタル配
線１の形成後、図１０（ｅ）の工程に進み、上層メタル
配線１をフォトリソグラフィ技法により、パターニング
及びエッチングを行って、所望の配線形状に加工する。
この加工により、上層メタル配線９、１６が同時に形成
される。この図１０（ａ）ないし図１０（ｅ）に示す一
連の製造工程は、図９で示す実回路６の製造工程で同時
に形成される。また、図１０（ａ）に示す工程で下層メ
タル配線３となる金属については、半導体ウェハにイオ
ン・インプランティションを施したものでも代用が可能
であるので、半導体回路製造の初期工程においても、合
わせずれ評価パターンの作成及び評価が可能である。
【００２１】
【発明が解決しようとする課題】しかしながら、前記の
ような位置合わせ精度検出方法に適用される図１８に示
す評価パターンにおいては、層間絶縁膜窓開き部１３、
１５の開口面積及びその上の上層メタル配線９、１６の
線幅Ｌ（図２０に上層メタル配線９を代表して示してい
る）がフォトリソグラフィ工程において、製造上のばら
つきにより変動してまう。また密着層１０の比抵抗Ｐ及
び膜厚Ｄも変動する。この線幅Ｌ及び開口面積及び比抵
抗Ｐ及び膜厚Ｄがばらつくと、上層メタル配線９の下層
メタル配線２との接触面積Ｓｎもしくは比例定数αが変
化してしまい、結果として、上層メタル配線９と層間絶
縁膜２との合わせずれ測定結果の精度が低下してしま
い、半導体製造装置の歩留まりが低下することになる。
【００２２】本発明は、前記事情に鑑み、案出されたも
のであって、本発明の目的は、メタル配線の表面状態が
荒れている場合や、上層メタル配線の線幅がばらついて
いても、上層メタル配線と層間絶縁膜との合わせずれ測
定結果の精度の低下を防止できるとともに、測定誤差要
因のテスタの測定精度や外部からの電気的ノイズに対し
て効果的に悪影響を軽減でき、しかも大がかりな測定装
置を必要とせず、測定時間の短縮化と測定機器とランニ
ング・コストを大幅に削減でき、かつ次世代以降の微細
化技術の合わせずれ評価付法に対応が可能となる位置合
わせ検出用半導体装置を提供することにある。
【００２３】また、本発明の目的は、校正回路を利用す
ることにより、上層メタル配線の線幅のばらつき、膜種
変化、膜厚ばらつき等の製造ばらつき要因の影響を全く
受けず、安定した合わせずれ測定精度を得ることがで
き、測定信頼性が飛躍的に向上できる位置合わせ検出用
半導体装置を提供することにある。
【００２４】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、半導体ウェハ上に形成される実回路パタ
ーンを分離するスクライブ・ラインの所定位置に形成さ
れた下層メタル配線と、前記下層メタル配線上に形成さ
れた層間絶縁膜と、前記層間絶縁膜上に形成されて横方
向位置ずれの測定に供すための１対の横方向ずれ測定出
力端子と、前記１対の横方向ずれ測定出力端子間に所定
の間隔をもって前記層間絶縁膜から前記下層メタル配線
が露出するように形成された横方向ずれ量検出用窓と、
レジスト・パターンの横ずれ量に応じて前記１対の横方
向ずれ測定出力端子間の合成抵抗値の変化として測定で
きるように前記１対の横方向ずれ測定出力端子と前記横
方向ずれ量検出用窓から露出された前記下層メタル配線
上に接続して前記１対の横方向ずれ測定出力端子間に直
列抵抗回路を形成するための横方向ずれ量検出用上層メ
タル配線と、前記層間絶縁膜上に形成され前記レジスト
・パターンの縦方向位置ずれの測定に供するための１対
の縦方向ずれ測定出力端子と、前記１対の縦方向ずれ測
定出力端子との間に所定の間隔をもって前記層間絶縁膜
から前記下層メタル配線が露出するように形成された縦
方向ずれ量検出用窓と、前記１対の縦方向ずれ測定出力
端子と前記縦方向ずれ量検出用窓から露出された前記下
層メタル配線上に接続してこの１対の縦方向ずれ測定出
力端子間に直列抵抗回路を形成する縦方向ずれ量検出用
上層メタル配線とよりなるものである。
【００２５】また、本発明は、半導体ウェハ上に形成さ
れた実回路パターンを分離するスクライブ・ラインの所
定位置に形成された下層メタル配線と、前記下層メタル
配線上に形成された層間絶縁膜と、前記層間絶縁膜上に
窓開けして前記下層メタル配線を露出させた共通端子
と、前記層間絶縁膜上に形成され、前記共通端子ととも
にレジスト・ターンの横方向ずれ測定に供する横方向ず
れ測定出力端子と、前記層間絶縁膜から前記下層メタル
配線が露出するように形成された前記レジスト・パター
ンの横方向ずれ量検出用窓と、前記レジスト・パターン
の横ずれ量に応じて前記共通端子と前記横方向ずれ測定
出力端子間の抵抗値の変化として測定できるように前記
横方向ずれ量検出用窓から露出された前記層間メタル配
線上に電気的に接続された横方向ずれ量検出用上層メタ
ル配線と、前記層間絶縁膜上に形成され、前記共通端子
とともにレジスト・パターンの縦方向ずれ測定に供する
縦方向ずれ測定出力端子と、前記層間絶縁膜から前記下
層メタル配線が露出するように形成された前記レジスト
・パターンの縦方向ずれ量検出用窓と、前記レジスト・
パターンの縦方向ずれ量に応じて前記共通端子と前記縦
方向ずれ測定出力端子間の抵抗値の変化として測定でき
るように前記縦方向ずれ量検出用窓から露出された前記
層間メタル配線上に電気的に接続された縦方向ずれ量検
出用上層メタル配線と、前記層間絶縁膜上に形成された
校正用端子と、前記層間絶縁膜から校正窓により前記下
層メタル配線層を露出して形成された校正用下層メタル
配線層と、前記校正用端子と前記校正用下層メタル配線
とともに校正回路を形成し、かつ校正用下層メタル配線
との接触面積による抵抗が前記レジスト・パターンの横
方向及び縦方向のずれがともにゼロのときの前記下層メ
タル配線に対する前記横方向ずれ量検出用上層メタル及
び前記縦方向ずれ量検出用上層メタル配線との各接触に
よる抵抗に対する基準となる校正用下層メタル配線とよ
りなるものである。
【００２６】本発明によれば、上層メタル配線と層間絶
縁膜の横方向のずれ量の測定には、横方向ずれ量検出用
窓から露出された下層メタル配線層に横方向ずれ量検出
用上層メタル配線が電気的に接触して、電気抵抗が生じ
ることになり、この抵抗が１対の横方向ずれ量測定端子
に直列に接続されたことになり、テスタを１対の横方向
ずれ量測定端子に接続してこの直列合成抵抗値を測定
し、この合成抵抗値の変化は上層メタル配線と層間絶縁
膜との横方向のずれ量に対応し、上層メタル配線と層間
絶縁膜との横方向のずれ量を測定できる。また、上層メ
タル配線と層間絶縁の縦方向のずれ量の測定には、縦方
向ずれ量検出用窓から露出された下層メタル配線層に縦
方向ずれ量検出用上層メタル配線が電気的に接触して、
横方向ずれ検出の場合と同様に、１対の縦方向ずれ量測
定端子間の直列合成抵抗値をテスタで測定し、合成抵抗
値の変化から上層メタル配線と層間絶縁膜との縦方向の
ずれ量を測定する。
【００２７】したがって、メタル配線の表面状態が荒れ
ている場合や、上層メタル配線の線幅がばらついていて
も、上層メタル配線と層間絶縁膜との合わせずれ測定結
果の精度の低下を防止できるとともに、測定誤差要因の
テスタの測定精度や外部からの電気的ノイズに対して効
果的に悪影響を軽減でき、しかも大がかりな測定装置を
必要とせず、測定時間の短縮化と測定機器とランニング
・コストを大幅に削減でき、かつ次世代以降の微細化技
術の合わせずれ評価方法に対応が可能となる。
【００２８】また、本発明は、上層メタル配線と層間絶
縁の横方向のずれ量の測定には、横方向ずれ量検出用窓
から露出された下層メタル配線層に横方向ずれ量検出用
上層メタル配線が電気的に接触して、電気抵抗が生じ、
この抵抗を共通端子と横方向ずれ量測定端子に直列にテ
スタを接続して測定し、この抵抗値の変化は上層メタル
配線と層間絶縁との横方向のずれ量に対応し、上層メタ
ル配線と層間絶縁膜との横方向のずれ量を測定できる。
上層メタル配線と層間絶縁の縦方向のずれ量の測定に
は、縦方向ずれ量検出用窓から露出された下層メタル配
線層に縦方向ずれ量検出用上層メタル配線が電気的に接
触して、横方向ずれ検出の場合と同様に、共通端子と縦
方向ずれ量測定端子間の抵抗値をテスタで測定し、その
抵抗値の変化から上層メタル配線と層間絶縁膜との縦方
向のずれ量を測定する。さらに、校正窓の寸法が、層間
絶縁膜と上層メタル配線との縦と横の両方向のずれ量が
ゼロの場合の横方向ずれ量検出用上層メタル配線と縦方
向ずれ量検出用上層メタル配線とがそれぞれ下層メタル
配線に対する接触面積と、校正用上層メタル配線と校正
用下層メタル配線との接触面積とが等しくなるように設
定しており、このときの校正用上層メタル配線と校正用
下層メタル配線との接触抵抗を基準として横方向ずれ量
検出用メタル配線と縦方向ずれ量検出用メタル配線が下
層メタル配線との接触面での抵抗との差から上層メタル
配線と層間絶縁の縦と横方向のずれ量を測定する。
【００２９】したがって、校正回路を利用することによ
り、上層メタル配線の線幅のばらつき、層間絶縁膜の窓
の寸法ばらつき、膜種変化、膜厚ばらつき等の製造ばら
つき要因の影響を全く受けず、安定した合わせずれ測定
精度を得ることができ、測定信頼性が飛躍的に向上でき
る。
【００３０】
【発明の実施の形態】以下、本発明の実施例を図面に基
づき説明する。図１は、本発明の第１の実施例の構成を
示す平面図である。この図１の実施例の場合は、層間絶
縁膜と上層メタル配線の縦と横の両方向のずれ量を測定
する場合の実施例であるが、説明を簡略にする都合上、
縦方向のずれの検出を行う部分のみを示している。ま
た、図２は、図１の中央部の水平方向の断面図であり、
この図２では、簡略化のために密着層の図示は省略され
ている。図３は図１の構成の等価回路図である。
【００３１】この図１〜図３の第１の実施例では、接触
抵抗が複数段にわたって直列に接続されるように構成し
た場合を示すもので、具体的には、前記図１８で示した
ような構成を６個直列にした６段構成の場合を例示して
おり、前記「従来の技術」の欄で説明したように、下層
メタル配線をＡl 等の金属をスパッタリング等により半
導体ウェハ（図示せず）上に蒸着させて、パターン化さ
れて、図２に示すように、３つに分割されて、下層メタ
ル配線２１ａ、２１ｂ，２１ｃが形成されている。この
下層メタル配線２１ａ、２１ｂ，２１ｃ上に層間絶縁膜
となる部分を形成するためにＳi Ｏ2 のような酸化膜を
ＣＶＤ技法を用いて気相成長させ、層間絶縁膜２２を形
成している。この層間絶縁膜２２にフォトリソグラフィ
技法によりパターニング及びエッチングを行い、前記下
層メタル配線２１ａ、２１ｂ，２１ｃにそれぞれ対応す
る部分において、層間絶縁膜２２と上層メタル配線との
ずれ量を検出する場合に必要となる三角形状の縦方向ず
れ量検出用窓２３ａと２３ｂ，２３ｃと２３ｄ，２３ｅ
と２３ｆを形成している。
【００３２】これらの縦方向ずれ量検出用窓２３ａと２
３ｂ，２３ｃと２３ｄ，２３ｅと２３ｆを形成すること
により、層間絶縁膜２２から縦方向ずれ量検出用窓２３
ａと２３ｂ，２３ｃと２３ｄ，２３ｅと２３ｆを通して
下層メタル配線２４ａ〜２４ｆがそれぞれ露出されるこ
とになる。これらの縦方向ずれ量検出用窓２３ａと２３
ｂ，２３ｃと２３ｄ，２３ｅと２３ｆから露出している
下層メタル配線２４ａと２４ｂ，２４ｃと２４ｄ，２４
ｅと２４ｆは下層メタル配線２１ａ，２１ｂ，２１ｃと
同じであり、下層メタル配線２１ａ，２１ｂ，２１ｃに
おいて電気的に接続されていることになるが、層間絶縁
膜２２によりこの層間絶縁膜２２の平面上においては、
下層メタル配線２４ａと２４ｂ，２４ｃと２４ｄ，２４
ｅと２４ｆはそれぞれ電気的に絶縁されていることにな
る。
【００３３】このように、縦方向ずれ量検出用窓２３ａ
と２３ｂ，２３ｃと２３ｄ，２３ｅと２３ｆから下層メ
タル配線２４ａと２４ｂ，２４ｃと２４ｄ，２４ｅと２
４ｆを露出した状態で、上層メタル配線を形成するため
の金属を上面にスパッタリング等により蒸着させて、そ
の上に図示しないが、フォトレジスを塗布し、フォトリ
ソグラフィ技法とエッチングとにより１対の縦方向ずれ
測定出力端子２５、２６と、縦方向ずれ量検出用上層メ
タル配線２７ａ〜２７ｄを同時に形成する。
【００３４】前記１対の縦方向ずれ測定出力端子２５、
２６は、層間絶縁膜２２の上の両端近傍に位置するよう
に正方形状に形成され、層間絶縁膜２２と上層メタル配
線（縦方向ずれ量検出用上層メタル配線２７ａ〜２７
ｄ）との縦方向のずれ量測定時に図示しないテスタの入
力端子に接触されるものである。
【００３５】また、前記の縦方向ずれ量検出用上層メタ
ル配線２７ａ〜２７ｄのうちの縦方向ずれ量検出用上層
メタル配線２７ａは、縦方向ずれ量検出用窓２３ａから
露出している下層メタル配線２４ａと交差するようにし
て縦方向ずれ測定出力端子２５と下層メタル配線層２４
ａとの間に電気的に接続されている。縦方向ずれ量検出
用上層メタル配線２７ｂは縦方向ずれ量検出用窓２３ｂ
と２３ｃから露出している下層メタル配線２４ｂと２４
ｃと交叉するようにして電気的に接続されている。縦方
向ずれ量検出用上層メタル配線２７ｃは、縦方向ずれ量
検出用窓２３ｄと２３ｅから露出している下層メタル配
線２４ｄと２４ｅと交叉するようにして電気的に接続さ
れている。さらに、縦方向ずれ量検出用上層メタル配線
２７ｄは縦方向ずれ量検出用窓２３ｆから露出されてい
る下層メタル配線２４ｆと交叉するようにして、下層メ
タル配線層２４ｆと縦方向ずれ測定出力端子２６と電気
的に接続されている。
【００３６】このような構成とすることにより、縦方向
ずれ量検出用上層メタル配線２７ａと下層メタル配線２
４ａとの接触抵抗による抵抗Ｒ１が生じ、縦方向ずれ量
検出用上層メタル配線２７ｂと下層メタル配線２４ｂ，
２４ｃとの接触抵抗により、それぞれ抵抗Ｒ２，Ｒ３が
生じ、縦方向ずれ量検出用上層メタル配線２７ｃと下層
メタル配線２４ｄ，２４ｅとの接触抵抗により、それぞ
れ抵抗Ｒ４，Ｒ５が生じ、さらに縦方向ずれ量検出用上
層メタル配線２７ｄと下層メタル配線２４ｆととの接触
抵抗により抵抗Ｒ６が生じる。
【００３７】これらの抵抗Ｒ１〜Ｒ６は図３に示すよう
に縦方向ずれ測定出力端子２５と２６との間に６段構成
の直列抵抗回路を構成することになる。この直列抵抗回
路の両端、すなわち、縦方向ずれ測定出力端子２５と２
６にテスタの入力端子を電気的に接続することにより、
この６段の直列抵抗回路の合成抵抗値を測定することが
でき、この合成抵抗値の測定から層間絶縁膜２２と縦方
向ずれ量検出用上層メタル配線２７ａ〜２７ｄの縦方向
の合わせずれ量を知ることができる。
【００３８】上記縦方向ずれ測定出力端子２５と２６と
の間の直列抵抗回路の段数は勿論自由に設定できる。い
ま、この段数をｗとすると、縦方向ずれ測定出力端子２
５と２６より測定される合わせずれ量ｎのときの合成抵
抗値Ｒｎは、直列抵抗回路構成により、次の（３）式の
ようになる。
【００３９】 Ｒｎ＝Ｒ0 ・ｗ＋ΔＲｎ・Ｗ ・・・・・・・・・・・・・・・・（３） この（３）式におけるＲ0 は、合わせずれがないときの
個々の下層メタル配線２４ａ〜２４ｆと縦方向ずれ量検
出用上層メタル配線２７ａ〜２７ｄとの接触部の抵抗値
である。また、ΔＲｎは、合わせずれ量により発生した
個々の下層メタル配線２４ａ〜２４ｆと縦方向ずれ量検
出用上層メタル配線２７ａ〜２７ｄとの接触部の抵抗値
の変化量を表す。
【００４０】このように、複数段（段数＝ｗ）に亘って
直列抵抗回路を構成することにより、合わせずれ量によ
り発生した前記個々の接触部の抵抗値の変化量ΔＲｎが
段数ｗ倍に増幅されて検出されることが前記（３）式か
らわかる。換言すれば、合わせれ量に対して、より敏感
な検出精度を得ることができる。なお、前記の説明は、
縦方向のずれ量の測定の場合のみついて述べたが、再三
述べているように、横方向の場合も同様である。
【００４１】前記より明らかなように、第１の実施例で
は、画像処理による合わせずれ量測定法を採用せずに、
複数段の直列抵抗回路の合成抵抗値を測定することによ
り、合わせずれ量を測定するようにしているから、個々
の接触部の製造誤差を打ち消すように平均化する効果
と、微少抵抗値を増幅する効果とを得られることがで
き、合わせずれ測定結果の精度低下を回避することがで
きるとともに、測定誤差要因のテスタの測定精度や外部
の電気的ノイズに対して、効果的に悪影響を軽減でき、
測定の信頼性が飛躍的に向上する。また、測定時に必要
とする主な機器は電気抵抗測定用のテスタのみであり、
従来のような大がかりな測定装置を必要とせずに、簡単
な測定装置で済ませることができ、加えて、電気抵抗の
測定に要する時間は、短時間で済み、したがって、測定
機器のコスト及びランニング・コストが大幅に削減でき
る。さらに、電気抵抗測定精度を自由に調整できるの
で、合わせずれ量の測定精度を容易に向上き、次世代以
降の微細化技術の合わせずれ量評価方法として対応が可
能である。
【００４２】次に、本発明の第２の実施例について説明
する。第２の実施例では、三角形状の縦方向ずれ量検出
用窓２３ａ〜２３ｆ（図示しない横方向ずれ量検出用窓
も同じ）の頂角の角度θ（図２０参照）を大きくしたも
のである。この頂角の角度θを大きくすることにより、
単位ずれ量当たりの縦方向ずれ量検出用上層メタル配線
２７ａ〜２７ｄと下層メタル配線２４ａ〜２４ｆとの接
触面積の変化率が大きくなり、したがって、より高感度
に縦方向ずれ量検出用上層メタル配線２７ａ〜２７ｄと
下層メタル配線２４ａ〜２４ｆとの接触部分の電気抵抗
の変化が検出できる。なお、この頂角の角度θを大きく
すると、評価パターンの全体のサイズが大きくなり、配
置の際に障害とならない程度に止める。この頂角の角度
θの上限は１８０度未満である。
【００４３】ところで、前記の合わせずれ測定精度の低
下は、縦方向ずれ量検出用上層メタル配線（横方向ずれ
量検出用上層メタル配線も同じ）の線幅変動のみなら
ず、その他の種々の製造ばらつきによっても、生じる。
たとえば、前記第１の実施例における層間絶縁膜２２の
縦方向ずれ量検出用窓２３ａないし２３ｆのサイズの加
工ばらつきや、膜種変化による密着層の比抵抗ρのばら
つき、密着層の膜厚のばらつき等である。これらのばら
つき前記（２）式における比例定数αが変化してしまう
ものもあり、測定精度の低下を招来することになる。
【００４４】そこで、これらのばらつきを一挙に解決し
ようとするのが、以下に述べる本発明の第３の実施例で
あり、次に、この第３の実施例について説明する。第３
の実施例の場合には、校正回路を付加して、校正回路の
電気抵抗と縦方向ずれ測定出力端子間の抵抗値（横方向
ずれ測定出力端子間の抵抗値も同様）と比較計算し、縦
方向ずれ量検出用上層メタル配線（横方向ずれ量検出用
上層メタル配線も同様）と層間絶縁膜との合わせずれ量
を補正するものである。図４はこの第３の実施例を示す
ものであり、校正回路を付加した合わせずれ評価パター
ンの平面図である。
【００４５】この図４において、層間絶縁膜３１をエッ
チングすることにより、層間絶縁膜３１に第１の実施例
の場合と同様にして、三角形状の横方向ずれ量検出用窓
３２と、これに対して９０度回転させた方向に指向する
ように縦方向ずれ量検出用窓３３と、さらに長方形の校
正窓３４とが横方向に同一線上に配置するように窓開け
されている。また、横方向ずれ量検出用窓３２の左側に
共通端子用窓３５が窓開けされている。これらの横方向
ずれ量検出用窓３２と、三角形状の縦方向ずれ量検出用
窓３３と、校正窓３４と、共通端子用窓３５を形成する
ことにより、層間絶縁膜３１の下面側に形成されている
下層メタル配線３２ａ，３３ａ，３５ａ，校正用下層メ
タル配線３４ａがそれぞれ横方向ずれ量検出用窓３２
と、縦方向ずれ量検出用窓３３と、校正窓３４と、共通
端子用窓３５から露出されており、下層メタル配線３５
ａは合わせずれ量測定時には共通端子となるものであ
る。これらの下層メタル配線３２ａ，３３ａ，３５ａ，
校正用下層メタル配線３４ａは、層間絶縁膜３１の下面
側において、互いに電気的に導通している。
【００４６】また、層間絶縁膜３１上において、上層メ
タル配線となるＡl のような金属を蒸着させて、フォト
リソグラフィ及びエッチング技法を用いて、横方向ずれ
量検出用窓３２と平行して横方向ずれ測定出力端子３６
を形成しており、この横方向ずれ測定出力端子３６の形
成と同時に横方向ずれ量検出用メタル配線３７が形成さ
れている。横方向ずれ量検出用メタル配線３７は、横方
向ずれ測定出力端子３６と横方向ずれ量検出用窓３２か
ら露出した下層メタル配線３２ａと交叉して電気的に接
続されている。横方向の合わせずれ量の測定は、すなわ
ち、電気抵抗の測定は、下層メタル配線３５ａと横方向
ずれ測定出力端子３６とをテスタに接続することにより
行われる。
【００４７】同様にして、前記金属をフォトリソグラフ
ィ及びエッチング技法を用いて同時に縦方向ずれ量検出
用窓３３と平行して縦方向ずれ測定出力端子３８を形成
しており、この縦方向ずれ測定出力端子３８の形成と同
時に縦方向ずれ量検出用メタル配線３９が形成されてい
る。縦方向ずれ量検出用メタル配線３９は、縦方向ずれ
測定出力端子３８と縦方向ずれ量検出用窓３３から露出
した下層メタル配線３３ａと交叉して電気的に接続され
ている。縦方向の合わせずれ量の測定は、すなわち、電
気抵抗の測定は、下層メタル配線３５ａと縦方向ずれ測
定出力端子３８とをテスタに接続することにより行われ
る。
【００４８】さらに、層間絶縁膜３１上において、前記
金属をフォトリソグラフィ及びエッチング技法を用いて
同時に校正用端子４０と校正用上層メタル配線４１が形
成されている。この校正用上層メタル配線４１は、校正
用端子４０と校正窓３４から露出された校正用下層メタ
ル配線３４ａと交叉して電気的に接続されている。校正
窓３４から露出された校正用下層メタル配線３４ａと，
校正用端子４０と校正用上層メタル配線４１とにより、
校正回路を構成している。この校正回路の電気抵抗の測
定は、下層メタル配線３５ａと校正用端子４０とをテス
タで測定することにより行われる。
【００４９】このように構成された第３の実施例の動作
を説明する。下層メタル配線３５ａと横方向ずれ測定出
力端子３６とをテスタに接続することにより、横方向ず
れ量検出用メタル配線３７と横方向ずれ量検出用窓３２
から露出されている下層メタル配線３２ａとの電気抵抗
を測定することができる。そして、層間絶縁膜３１と横
方向ずれ量検出用メタル配線３７との合わせずれ量がゼ
ロの場合には理想状態である。同様に、縦方向ずれ量検
出用メタル配線３９と縦方向ずれ量検出用窓３３から露
出されている下層メタル配線３３ａとの電気抵抗を下層
メタル配線３５ａと縦方向ずれ測定出力端子をテスタに
接続することにより測定することができる。そして、層
間絶縁膜３１と縦方向ずれ量検出用メタル配線３９との
合わせずれ量がゼロの場合には、理想状態である。
【００５０】この理想状態の場合における横方向ずれ量
検出用メタル配線３７と下層メタル配線３２ａとの接触
面積と、縦方向ずれ量検出用メタル配線３９と下層メタ
ル配線３３ａとの接触面積をそれぞれＳ３とすると、校
正窓３４での校正用上層メタル配線４１と校正用下層メ
タル配線３４ａとの接触面積が常にこの接触面積Ｓ３と
なるように校正窓３４（ひいては、校正用下層メタル配
線３４ａ）の縦辺の幅寸法Ｍを設定しておく。これによ
り、校正窓３４が方形であることと相まって、校正用上
層メタル配線４１と校正用下層メタル配線３４ａとの接
触面積が、横方向ずれ量検出用メタル配線３７と下層メ
タル配線３２ａとの合わせずれ及び縦方向ずれ量検出用
メタル配線３９と下層メタル配線３３ａとの合わせずれ
に対して変化することがない。
【００５１】したがって、校正用上層メタル配線４１と
校正用下層メタル配線３４ａとの接触面積による電気抵
抗が縦方向及び横方向の合わせずれ量ゼロのときの電気
抵抗の指標となる。つまり、この校正回路で得られる電
気抵抗と横方向ずれ検出用窓３２での下層メタル配線３
２ａと横方向ずれ量検用メタル配線３７との接触による
電気抵抗、縦方向ずれ検出用窓３３での下層メタル配線
３３ａと縦方向ずれ量検出用メタル配線３９との接触に
よる電気抵抗のそれぞれの差を用いることにより、層間
絶縁膜３１と横方向ずれ量検用メタル配線３７との合わ
せずれ量と、層間絶縁膜３１と縦方向ずれ量検出用メタ
ル配線３９との合わせずれ量を検出する。このようにし
て検出された横及び縦方向の合わせずれ量に基づき、レ
ジスト・パターンの横及び縦方向の合わせずれ量の補正
制御に使用が可能となる。
【００５２】この第３の実施例のように、校正回路を設
けることにより、横方向ずれ量検出用メタル配線３７と
下層メタル配線３２ａとの合わせずれ及び縦方向ずれ量
検出用メタル配線３９と下層メタル配線３３ａとの合わ
せずれに応じた電気抵抗の変化が生じても、校正回路も
同量の電気抵抗の変化が発生するために、この電気抵抗
の差を用いて算出される結果には、このばらつきが相殺
される。したがって、最終的な合わせずれ計算結果に
は、ばらつきの影響を及ぼさないことになる。このよう
に、第３の実施例では、横方向ずれ量検用メタル配線３
７、縦方向ずれ量検出用メタル配線３９等の線幅のばら
つき、膜種変化、膜厚ばらつき等の製造ばらつき要因の
影響をまったく受けずに、安定した合わせずれ測定精度
が得られる。これに伴い、測定信頼性が飛躍的に向上す
る。
【００５３】なお、図４の第３の実施例においても、横
方向ずれ量検出用窓３２、縦方向ずれ量検出用窓３３の
三角形の頂角の角度を大きくすることにより、前記第２
の実施例の場合と同様に、単位ずれ量当たりの下層メタ
ル配線３２ａ，３３ａと横方向ずれ量検用メタル配線３
７、縦方向ずれ量検出用メタル配線３９との各接触面積
の変化率を大きくして、この各接触面での電気抵抗の変
化を高感度に検出できる。
【００５４】
【発明の効果】以上の説明で明らかなように本発明は、
層間絶縁膜上に横方向のずれ測定用の１対の出力端子を
形成し、この１対の出力端子間に複数個の横方向ずれ量
検出用窓から露出した下層メタル配線を横方向ずれ検出
用上層メタル配線で接続して直列抵抗回路を形成し、そ
の合成抵抗値を１対の出力端子間で測定し、同様に層間
絶縁膜上に縦方向のずれ測定用の１対の出力端子を形成
し、この１対の出力端子間に複数この縦方向ずれ量検出
用窓から露出した下層メタル配線を縦方向ずれ検出用上
層メタル配線で接続して直列抵抗回路を形成し、その合
成抵抗値を１対の出力端子間で測定し、横と縦の両方向
用の合成抵抗値の変化から、層間絶縁膜と横と縦の両方
向の上層メタル配線との合わせずれ量を測定するように
したので、上層メタル配線の表面状態が荒れている場合
や、上層メタル配線の線幅がばらついている場合であっ
ても、上層メタル配線と層間絶縁膜との合わせずれ量測
定結果の精度の低下を防止できるとともに、測定誤差要
因のテスタの精度や外部の電気的ノイズに対して効果的
に悪影響を軽減できる。しかも、大がかりな測定装置を
必要とせず、測定時間の短縮化と測定機器とランニング
・コストを大幅に削減でき、かつ次世代以降の微細化技
術の合わせずれ評価方法に対応が可能となる。
【００５５】また、本発明は、層間絶縁膜に方形の校正
窓を形成して校正用下層メタル配線を露出させ、この校
正用下層メタル配線と校正用上層メタル配線を接触させ
て、校正用下層メタル配線と校正用上層メタル配線との
接触面積が常に、層間絶縁膜に形成した横方向ずれ検出
用窓と縦方向ずれ検出用窓とからそれぞれ露出された下
層メタル配線とそれぞれ横方向ずれ検出用メタル配線、
縦方向ずれ検出用メタル配線とによる合わせずれ量ゼロ
の理想状態時の接触面積と等しくなるようにして、電気
抵抗の指標とし、この指標となる電気抵抗と下層メタル
配線とそれぞれ横方向ずれ検出用メタル配線、縦方向ず
れ検出用メタル配線とによるそれぞれの接触面積による
電気抵抗との差から横と縦の合わせずれ量を測定するよ
うにしたので、横方向ずれ量検出用メタル配線、縦方向
ずれ検出用メタル配線、膜種変化、膜厚のばらつき等の
製造ばらつき要因の影響をまったく受けずに安定した合
わせずれ測定精度得られ、測定信頼性を飛躍的に向上さ
せることが可能となる。
【図面の簡単な説明】
【図１】本発明の位置合わせ検出用半導体装置の第１の
実施例における縦方向の層間絶縁膜と上層メタル配線と
の合わせずれ測定の評価回路の平面図である。
【図２】図１の横方向の中心部の断面図である。
【図３】図１に評価回路の等価的電気回路図である。
【図４】本発明の位置合わせ検出用半導体装置の第３の
実施例の評価回路の平面図である。
【図５】従来の半導体装置の製造過程におけるレジスト
・パターニングの位置合わせの説明を行うための平面図
である。
【図６】図５の断面図である。
【図７】図５のレジスト・パターニングの位置合わせ時
における層間絶縁膜のエッジの認識不可能による位置合
わせの測定精度の低下現象を呈する状態を示す平面図で
ある。
【図８】半導体装置の製造過程における半導体ウェハの
平面図である。
【図９】図８における円Ｚ１の拡大平面図である。
【図１０】図９における評価回路のパターンの拡大平面
図である。
【図１１】図１０のＡ−Ａ１線に沿って切断して示す断
面図である。
【図１２】図１０及び図１１における上層メタル配線と
交叉する層間絶縁膜窓開き部の斜視図である。
【図１３】図１０の評価回路のパターンの等価的電気回
路図である。
【図１４】図１０の評価回路のパターンのにおける合わ
せずれ量がｎ＝１の場合の層間絶縁膜窓開き部の拡大平
面図である。
【図１５】図１０の評価回路のパターンのにおける合わ
せずれ量がｎ＝２の場合の層間絶縁膜窓開き部の拡大平
面図である。
【図１６】合わせずれ量と電気抵抗との相関関係を示す
特性図である。
【図１７】従来の評価回路の評価パターンにおける縦方
向の層間絶縁膜窓開き部での下層メタル配線と上層メタ
ル配線との交叉部の拡大平面図である。
【図１８】従来の評価回路の評価パターンにおける縦方
向と横方向の両方の層間絶縁膜窓開き部を設けた場合の
平面図である。
【図１９】従来の評価回路の製造工程説明図である。
【図２０】従来の評価回路の評価パターンにおける横方
向の三角形の層間絶縁膜開き窓部の頂角の角度θを大き
くした場合の平面図である。
【符号の説明】
２１ａ〜２１ｃ，２４ａ〜２４ｆ，３２ａ，３３ａ，３
５ａ 下層メタル配線 ２２，３１ 層間絶縁膜 ２３ａ〜２３ｆ 縦方向ずれ量検出用窓 ２５，２６，３８ 縦方向ずれ測定出力端子 ２７ａ〜２７ｄ 縦方向ずれ量検出用上層メタル配線 ３２ 横方向ずれ量検出用窓 ３３ 縦方向ずれ量検出用窓 ３４ 校正窓 ３４ａ 校正用下層メタル配線 ３５ 共通端子用窓 ３６ 横方向ずれ測定出力端子 ３７ 横方向ずれ量検出用メタル配線 ３９ 縦方向ずれ量検出用メタル配線 ４０ 校正用端子 ４１ 校正用上層メタル配線

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体ウェハ上に形成される実回路パタ
    ーンを分離するスクライブ・ラインの所定位置に形成さ
    れた下層メタル配線と、 前記下層メタル配線上に形成された層間絶縁膜と、 前記層間絶縁膜上に形成されて横方向位置ずれの測定に
    供すための１対の横方向ずれ測定出力端子と、 前記１対の横方向ずれ測定出力端子間に所定の間隔をも
    って前記層間絶縁膜から前記下層メタル配線が露出する
    ように形成された横方向ずれ量検出用窓と、 レジスト・パターンの横ずれ量に応じて前記１対の横方
    向ずれ測定出力端子間の合成抵抗値の変化として測定で
    きるように前記１対の横方向ずれ測定出力端子と前記横
    方向ずれ量検出用窓から露出された前記下層メタル配線
    上に接続して前記１対の横方向ずれ測定出力端子間に直
    列抵抗回路を形成するための横方向ずれ量検出用上層メ
    タル配線と、 前記層間絶縁膜上に形成され前記レジスト・パターンの
    縦方向位置ずれの測定に供するための１対の縦方向ずれ
    測定出力端子と、 前記１対の縦方向ずれ測定出力端子との間に所定の間隔
    をもって前記層間絶縁膜から前記下層メタル配線が露出
    するように形成された縦方向ずれ量検出用窓と、 前記１対の縦方向ずれ測定出力端子と前記縦方向ずれ量
    検出用窓から露出された前記下層メタル配線上に接続し
    て前記１対の縦方向ずれ測定出力端子間に直列抵抗回路
    を形成する縦方向ずれ量検出用上層メタル配線と、 よりなる位置合わせ検出用半導体装置。
  2. 【請求項２】 前記１対の横方向ずれ測定端子出力端子
    間の合成抵抗値の変化は、前記横方向ずれ量検出用窓か
    ら露出された前記下層メタル配線と前記横方向ずれ量検
    出用上層メタル配線との接触面の比抵抗の変化に置換
    し、かつ前記１対の縦方向ずれ測定端子出力端子間の合
    成抵抗値の変化は、前記各縦方向ずれ量検出用窓におけ
    る前記縦方向ずれ量検出用間窓から露出された前記下層
    メタル配線と前記縦方向ずれ量検出用上層メタル配線と
    の接触面の比抵抗の変化に置換することを特徴とする請
    求項１に記載の位置合わせ検出用半導体装置。
  3. 【請求項３】 半導体ウェハ上に形成された実回路パタ
    ーンを分離するスクライブ・ラインの所定位置に形成さ
    れた下層メタル配線と、 前記下層メタル配線上に形成された層間絶縁膜と、 前記層間絶縁膜上に窓開けして前記下層メタル配線を露
    出させた共通端子と、 前記層間絶縁膜上に形成され、前記共通端子とともにレ
    ジスト・ターンの横方向ずれ測定に供する横方向ずれ測
    定出力端子と、 前記層間絶縁膜から前記下層メタル配線が露出するよう
    に形成された前記レジスト・パターンの横方向ずれ量検
    出用窓と、 前記レジスト・パターンの横ずれ量に応じて前記共通端
    子と前記横方向ずれ測定出力端子間の抵抗値の変化とし
    て測定できるように前記横方向ずれ量検出用窓から露出
    された前記層間メタル配線上に電気的に接続された横方
    向ずれ量検出用上層メタル配線と、 前記層間絶縁膜上に形成され、前記共通端子とともにレ
    ジスト・パターンの縦方向ずれ測定に供する縦方向ずれ
    測定出力端子と、 前記層間絶縁膜から前記下層メタル配線が露出するよう
    に形成された前記レジスト・パターンの縦方向ずれ量検
    出用窓と、 前記レジスト・パターンの縦方向ずれ量に応じて前記共
    通端子と前記縦方向ずれ測定出力端子間の抵抗値の変化
    として測定できるように前記縦方向ずれ量検出用窓から
    露出された前記層間メタル配線上に電気的に接続された
    縦方向ずれ量検出用上層メタル配線と、 前記層間絶縁膜上に形成された校正用端子と、 前記層間絶縁膜から校正窓により前記下層メタル配線層
    を露出して形成された校正用下層メタル配線層と、 前記校正用端子と前記校正用下層メタル配線とともに校
    正回路を形成し、かつ校正用下層メタル配線との接触面
    積による抵抗が前記レジスト・パターンの横方向及び縦
    方向のずれがともにゼロのときの前記下層メタル配線に
    対する前記横方向ずれ量検出用上層メタル及び前記縦方
    向ずれ量検出用上層メタル配線との各接触による抵抗に
    対する基準となる校正用下層メタル配線と、 よりなる位置合わせ検出用半導体装置。
  4. 【請求項４】 前記横方向ずれ量検出用窓及び前記縦方
    向ずれ量検出用窓は、それぞれ前記下層メタル配線にお
    ける横方向及び縦方向に指向する頂角の角度が所定の角
    度を有する三角形であることを特徴とする請求項１また
    は３に記載の位置合わせ検出用半導体装置。
  5. 【請求項５】 前記三角形の前記下層メタル配線におけ
    る横方向及び縦方向に指向する頂角の角度は、最大角度
    であることを特徴とする請求項１または３に記載の位置
    合わせ検出用半導体装置。
  6. 【請求項６】 前記校正用上層メタル配線と前記下層メ
    タル配線との接触面積との間の抵抗値と前記横方向ずれ
    量検出用窓から露出された前記下層メタル配線と前記横
    方向ずれ量検出用上層メタル配線あるいは前記縦方向ず
    れ量検出用窓から露出された前記下層メタル配線と前記
    縦方向ずれ量検出用上層メタル配線との間の抵抗値との
    差を前記レジスト・パターンのずれの補正の制御に供す
    ることを特徴とする請求項１または３に記載の位置合わ
    せ検出用半導体装置。
JP7200506A 1995-07-12 1995-07-12 位置合わせ検出用半導体装置 Pending JPH0927529A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7200506A JPH0927529A (ja) 1995-07-12 1995-07-12 位置合わせ検出用半導体装置
US08/674,158 US5770995A (en) 1995-07-12 1996-07-01 Detector for mask alignment
KR1019960027863A KR100381151B1 (ko) 1995-07-12 1996-07-11 위치맞춤검출용 반도체장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7200506A JPH0927529A (ja) 1995-07-12 1995-07-12 位置合わせ検出用半導体装置

Publications (1)

Publication Number Publication Date
JPH0927529A true JPH0927529A (ja) 1997-01-28

Family

ID=16425453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7200506A Pending JPH0927529A (ja) 1995-07-12 1995-07-12 位置合わせ検出用半導体装置

Country Status (3)

Country Link
US (1) US5770995A (ja)
JP (1) JPH0927529A (ja)
KR (1) KR100381151B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008514024A (ja) * 2004-09-23 2008-05-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスの層間アライメントのアナログ測定

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2845847B2 (ja) * 1996-11-12 1999-01-13 九州日本電気株式会社 半導体集積回路
US5998226A (en) * 1998-04-02 1999-12-07 Lsi Logic Corporation Method and system for alignment of openings in semiconductor fabrication
KR100273317B1 (ko) * 1998-11-04 2000-12-15 김영환 반도체 소자 제조 공정에서 미스얼라이먼트 측정을 위한 테스트패턴의 구조와 그 측정방법
US6393714B1 (en) 2000-02-25 2002-05-28 Xilinx, Inc. Resistor arrays for mask-alignment detection
US6684520B1 (en) 2000-02-25 2004-02-03 Xilinx, Inc. Mask-alignment detection circuit in x and y directions
US6563320B1 (en) * 2000-02-25 2003-05-13 Xilinx, Inc. Mask alignment structure for IC layers
US6305095B1 (en) 2000-02-25 2001-10-23 Xilinx, Inc. Methods and circuits for mask-alignment detection
US6426534B1 (en) 2000-05-01 2002-07-30 Xilinx, Inc. Methods and circuits employing threshold voltages for mask-alignment detection
US6503765B1 (en) * 2001-07-31 2003-01-07 Xilinx, Inc. Testing vias and contacts in integrated circuit fabrication
US7084427B2 (en) 2003-06-10 2006-08-01 International Business Machines Corporation Systems and methods for overlay shift determination
TWI307406B (en) * 2006-07-06 2009-03-11 Au Optronics Corp Misalignment detection devices
DE102008014111A1 (de) 2008-03-13 2009-10-01 X-Fab Semiconductor Foundries Ag Teststrukturen zur Überprüfung der Positioniergenauigkeit bei Herstellungsprozessen von mikroelektronischen Schaltkreisen
US20230349729A1 (en) * 2022-04-28 2023-11-02 Texas Instruments Incorporated Resistive differential alignment monitor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1520925A (en) * 1975-10-06 1978-08-09 Mullard Ltd Semiconductor device manufacture
JPH02231708A (ja) * 1989-03-06 1990-09-13 Fujitsu Ltd 半導体装置の位置合わせマーク検出方法及び装置
US4992394A (en) * 1989-07-31 1991-02-12 At&T Bell Laboratories Self aligned registration marks for integrated circuit fabrication
JP3174786B2 (ja) * 1991-05-31 2001-06-11 富士通株式会社 半導体装置の製造方法
JP2729005B2 (ja) * 1992-04-01 1998-03-18 三菱電機株式会社 半導体圧力センサ及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008514024A (ja) * 2004-09-23 2008-05-01 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体デバイスの層間アライメントのアナログ測定

Also Published As

Publication number Publication date
KR100381151B1 (ko) 2003-08-02
US5770995A (en) 1998-06-23
KR970008368A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
US7687284B2 (en) Magnetic sensor and manufacturing method therefor
JPH0927529A (ja) 位置合わせ検出用半導体装置
US4437760A (en) Reusable electrical overlay measurement circuit and process
US7772590B2 (en) Metal comb structures, methods for their fabrication and failure analysis
JP2718380B2 (ja) 半導体装置の電気特性検査パターン及び検査方法
US5543633A (en) Process and structure for measuring the planarity degree of a dielectric layer in an integrated circuit and integrated circuit including means for performing said process
JP3190120B2 (ja) 計測用抵抗器およびその製造方法
CN108574042A (zh) 一种单芯片单轴或多轴磁阻传感器及其制造方法
WO2006098023A1 (ja) 半導体装置及びその製造方法
JP3716522B2 (ja) 位置合わせ精度検出装置
JP3036472B2 (ja) 半導体装置及びそのマスク位置合わせズレ寸法測定方法
US6218847B1 (en) Test pattern for use in measuring thickness of insulating layer and method for using the same
TW200411800A (en) Misalignment test structure and method thereof
JP2000357720A (ja) 半導体装置
JPH0541440A (ja) コンタクト・ホールの接触面積測定方法
JP3572788B2 (ja) 位置合わせ精度検出用半導体装置およびその製造方法並びに位置合わせ精度検出方法
JP3818903B2 (ja) 半導体装置のアライメント誤差の測定用素子
JP2000260842A (ja) 配線間ショート検出用テストエレメントグループ、その製造方法及び配線間ショート検出方法
JPH07106391A (ja) 半導体デバイス及びその検査方法
JPH10335229A (ja) マスクの合わせずれ評価用テストパターン
JP3641348B2 (ja) 半導体装置の製法
JPH07302824A (ja) パターン層の位置測定方法並びにテストパターン層及びその形成方法
JPH0435907B2 (ja)
KR100256067B1 (ko) 박막 자기헤드의 갭깊이 가공용 저항패턴 및 이를 이용한 갭깊이 가공방법
JPH0917789A (ja) 位置合わせ精度検出方法および半導体装置並びにその製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040406