JPH0917789A - 位置合わせ精度検出方法および半導体装置並びにその製造方法 - Google Patents

位置合わせ精度検出方法および半導体装置並びにその製造方法

Info

Publication number
JPH0917789A
JPH0917789A JP25728595A JP25728595A JPH0917789A JP H0917789 A JPH0917789 A JP H0917789A JP 25728595 A JP25728595 A JP 25728595A JP 25728595 A JP25728595 A JP 25728595A JP H0917789 A JPH0917789 A JP H0917789A
Authority
JP
Japan
Prior art keywords
evaluation
conductive layer
insulating film
interlayer insulating
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25728595A
Other languages
English (en)
Inventor
Masayuki Kamiya
雅之 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP25728595A priority Critical patent/JPH0917789A/ja
Publication of JPH0917789A publication Critical patent/JPH0917789A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 パターニングの際の位置ずれ量を、光学的手
法を用いることなく、電気的に検出することにより検出
精度を向上させることができるようにする。 【解決手段】 実回路と共に評価回路部100が設けら
れる。評価回路部100では、第1の評価用導電性層
(下層配線層)10上に、評価用層間絶縁膜20を介し
て第2の評価用導電性層(上層配線層)30が形成され
る。第2の評価用導電性層(上層配線層)30には検出
部31が設けられている。検出部31は、評価用層間絶
縁膜20に設けられた三角形状の評価用開口部21にお
いて第1の評価用導電性層10と接触している。実回路
部におけるパターンのずれ量に応じて、検出部31と第
1の評価用導電性層10との接触部位置および接触面積
n が変化し、それに応じて接触部の電気抵抗値Rn
変化する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は2層以上の配線構造
を有する半導体装置の製造過程において用いられるレジ
ストパターニングの際の、層間絶縁膜のパターンに対す
る上層配線層のパターンの合わせずれ量を検出するため
の位置合わせ精度検出方法、およびその方法を適用した
半導体装置、並びにその半導体装置の製造方法に関す
る。
【0002】
【従来の技術】半導体装置の製造過程において、レジス
トパターニングの際の位置合わせ精度の検出は製品の歩
留り向上のためには欠かせない重要な技術である。従
来、この位置合わせ精度の検出方法は、図15および図
16に示したような方法により行われていた。
【0003】すなわち、ウエハ状態で、半導体装置の実
回路部とは別の領域に評価回路部700を設け、この評
価回路部700において、下層配線層710上に形成さ
れた層間絶縁膜720に矩形状の開口部721を設ける
と共に、この開口部721の中心位置に上層配線層73
1を開口部721よりも小さい矩形状に形成する。そし
て、この上層配線層731の中心位置が開口部721の
中心位置からどの程度ずれているかにより、そのずれ量
を検出する。
【0004】また、上層配線層731と開口部721と
の中心位置のずれ量は、上方からCCD(Charge Coupl
ed Device :電荷結合装置 )によって撮像し、その画像
データを処理することにより検出している。
【0005】
【発明が解決しようとする課題】このように、従来で
は、上層配線層731および開口部721をCCDで撮
像しその画像データからずれ量を検出していたが、その
精度において次のような問題があった。
【0006】すなわち、下層配線層710の表面に微少
な凹凸が存在して荒れていると、その凹凸が透明膜であ
る層間絶縁膜720の表面にレンズ効果により転写され
てしまい、図17に示したようにCCDの画像が不鮮明
となってしまう。これは、下層配線層710をスパッタ
リングによるアルニミウム(Al)の蒸着法によって形
成した場合に特に顕著に現れる。そのため、CCDの画
像データでは開口部721の位置を明確に判断できず、
上層配線層731の中心と開口部721の中心との間の
ずれ量を精度良く検出することができないという問題が
あった。
【0007】また、従来の方法では、上層配線層731
および開口部721が微細であることから光学顕微鏡を
通してこれらを撮像していた。従って、ずれ量の検出精
度は光学顕微鏡の光学的分解能によって決定されること
となり、次世代以降の微細化技術には、検出精度の点で
対応できず不十分であるという問題もあった。
【0008】本発明はかかる問題点に鑑みてなされたも
ので、その課題は、パターニングの際の位置ずれ量を、
光学的手法を用いることなく、電気的に検出することに
より検出精度を向上させることのできる位置合わせ精度
検出方法を提供することにある。
【0009】また、本発明は、この位置合わせ精度検出
方法を利用した半導体装置およびその製造方法を提供す
ることも課題とする。
【0010】
【課題を解決するための手段】本発明の位置合わせ精度
検出方法は、第1の導電性層上に形成された層間絶縁膜
のパターンに対する前記層間絶縁膜上に形成された第2
の導電性層の一方向のパターンの合わせずれ量を検出す
るための位置合わせ精度検出方法であって、前記第1の
導電性層、層間絶縁膜および第2の導電性層と同一のレ
ジストパターンにより第1の評価用導電性層、評価用層
間絶縁膜および第2の評価用導電性層をそれぞれ形成す
ると共に、前記評価用層間絶縁膜に評価用開口部を形成
し、この評価用開口部を介して第2の評価用導電性層と
第1の評価用導電性層とを接触させ、この接触部の電気
抵抗値の変化を測定することにより、層間絶縁膜のパタ
ーンに対する第2の導電性層のパターンの合わせずれ量
を検出するものである。
【0011】また、本発明の位置合わせ精度検出装置
は、層間絶縁膜の下に形成された第1の導電性層と前記
層間絶縁膜の上に形成された第2の導電性層とが前記層
間絶縁膜に設けられたコンタクトホールを介して互いに
電気的に接続されてなる実回路部を有する半導体装置で
あって、前記層間絶縁膜と同一工程で形成され、合わせ
ずれ検出方向に沿って開口幅が徐々に変化する評価用開
口部を有する評価用層間絶縁膜と、この評価用層間絶縁
膜の下に前記第1の導電性層と同一工程により形成され
た第1の評価用導電性層と、前記第2の導電性層と同一
の工程により形成されると共に前記評価用開口部に対し
て部分的に交差しかつ第1の評価用導電性層と電気的に
接触する検出部を有する第2の評価用導電性層とからな
る評価回路部と、この評価回路部における第1の評価用
導電性層と第2の評価用導電性層の検出部との間の接触
部の電気抵抗値の変化を測定し、その測定値を予め求め
た基準値と比較することにより、前記層間絶縁膜のパタ
ーンに対する第2の導電性層のパターンの合わせずれ量
を検出するずれ量検出手段とを備えている。
【0012】更に、本発明の半導体装置の製造方法は、
層間絶縁膜の下に形成された第1の導電性層と前記層間
絶縁膜の上に形成された第2の導電性層とが前記層間絶
縁膜に設けられたコンタクトホールを介して互いに電気
的に接続されてなる実回路部、およびこの実回路領域か
ら離間した位置に評価回路部をそれぞれ有する半導体装
置の製造方法であって、前記実回路部および評価回路部
にわたって導電性層を形成し、この導電性層をパターニ
ングすることにより第1の導電性層および第1の評価用
導電性層を形成し、これら第1の導電性層および第1の
評価用導電性層上に層間絶縁膜および評価用層間絶縁膜
となる絶縁膜を形成した後、実回路部の層間絶縁膜にコ
ンタクトホールを形成すると同時に、評価回路部の評価
用層間絶縁膜に、ずれ検出方向に沿って開口幅が変化す
る評価用開口部を形成する工程と、前記層間絶縁膜およ
び評価用層間絶縁膜の上に導電材料を堆積させた後、こ
の堆積層を選択的に除去することにより、前記実回路部
に第2の導電性層のパターンを形成し前記コンタクトホ
ールを介して第2の導電性層と電気的に接続させると共
に、前記評価回路部の評価用層間絶縁膜の、前記評価用
開口部に対して交差しかつ下層の第1の評価用導電性層
と電気的に接続された第2の評価用導電性層を形成する
工程と、前記第1の評価用導電性層と第2の評価用導電
性層との間の接触部における電気抵抗値の変化を測定
し、その測定値を予め求めた基準値と比較することによ
り、実回路部における層間絶縁膜のパターンに対する第
2の導電性層のパターンの合わせずれ量を検出する位置
合わせ精度検出工程とを含んでいる。
【0013】本発明の位置合わせ精度検出方法および半
導体装置並びにその製造方法では、いずれも、第2の評
価用導電性層(検出部)が、評価用層間絶縁膜に設けら
れた評価用開口部を介して第1の評価用導電性層と接触
する。この接触部の電気抵抗値の変化を測定することに
より、実回路部における層間絶縁膜のパターンに対する
第2の導電性層のパターンの合わせずれ量が検出され
る。すなわち、パターニングの際の合わせずれ量は、光
学的手法ではなく、第2の評価用導電性層(検出部)と
第1の評価用導電性層との接触部における電気抵抗値の
変化を利用した電気的手段により検出される。
【0014】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
【0015】まず、本発明の第1の実施の形態の説明に
先立ち、図1により本発明による位置合わせ精度検出方
法の基本的原理を説明する。この方法は、半導体ウエハ
1000上に実回路部300と共に1または2以上の評
価回路部100を設け、この評価回路部100における
電気抵抗値Rn をずれ量検出器200によって測定する
ことにより、実回路部300のレジストパターニング精
度、すなわち層間絶縁膜のパターンに対する上層配線層
のパターンの位置合わせ精度を検出するものである。
【0016】図2は半導体ウエハ1000の全体構成を
表している。また、図3はこの半導体ウエハ1000の
うち1回の露光でパターニング可能な1ショット領域2
000を拡大して表すもので、評価回路部100の形成
位置を表している。
【0017】半導体ウエハ1000は、図2に示したよ
うに、複数の1ショット領域2000に区分されてい
る。また、この1ショット領域2000内は、図3に示
したように、スクライブライン400により複数の実回
路部300に分離される。評価回路部100は、このス
クライブライン400内であって、1ショット領域20
00内の例えば中心部と四隅とにそれぞれ形成されてい
る。
【0018】図4は図1に示した評価回路部100の具
体的な構造を表すものである。
【0019】評価回路部100は、第1の評価用導電性
層としての評価用導電性層(下層配線層)10上に、評
価用層間絶縁膜20を介して、第2の評価用導電性層と
しての評価用導電性層(上層配線層)30が形成された
もので、評価用層間絶縁膜20のパターンに対する評価
用導電性層30のパターンの一方向(図のX方向)の合
わせずれ量に応じた電気抵抗値Rn を検出するものであ
る。
【0020】一方、実回路部300では、図5に示した
ように、第1の導電性層としての導電性層310上に、
層間絶縁膜320を介して、第2の導電性層としての導
電性層330が形成されており、導電性層310と導電
性層330とが層間絶縁膜320に設けられたコンタク
トホール321を介して互いに電気的に接続されるよう
になっている。
【0021】なお、導電性層330の導電性層310と
の対向面には、図5に示したように、密着層340が形
成されている。また、評価回路部100においても、図
4に示したように、評価用導電性層30の評価用導電性
層10との対向面に評価用密着層40が形成されてい
る。
【0022】ここで、第1の評価用導電性層10は実回
路部300の導電性層310と同一工程、評価用層間絶
縁膜20は実回路部300の層間絶縁膜320と同一工
程、第2の評価用導電性層30は実回路部300の導電
性層330と同一工程でそれぞれ形成されたものであ
る。従って、評価用層間絶縁膜20のパターンに対する
評価用導電性層30のパターンのX方向の合わせずれ量
は、実回路部300の層間絶縁膜320のパターンに対
する導電性層330のパターンのX方向の合わせずれ量
(以下、合わせずれ量An という)と同じ量である。ち
なみに、この合わせずれ量An は、具体的には、図5に
おけるコンタクトホール321のX方向中心321aに
対する導電性層330のX方向中心330aのずれ量と
して表される。すなわち、本実施の形態では、評価用層
間絶縁膜20のパターンに対する評価用導電性層30の
パターンのX方向の合わせずれ量に応じた電気抵抗値R
n を検出することにより、実回路部300のX方向の合
わせずれ量An を検出できるようになっている。
【0023】なお、実回路部300および評価回路部1
00の各層はチップ分離前において一体的に形成しても
よく、あるいはチップ分離前において予め分離して形成
しておいてもよい。
【0024】図6は図4に示した評価回路部100を部
分的に取り出して表すものである。この図においては、
評価用導電性層10,評価用層間絶縁膜20,評価用導
電性層30それぞれの区別を容易とするよう、評価用導
電性層10が表面に露出している領域は右下がりの斜線
で示し、評価用層間絶縁膜20が表面に露出している領
域は左下がりの斜線で示す。なお、この表示に関して
は、後述の図7,図8,図11および図12においても
同様である。
【0025】評価用導電性層10は、実回路部300の
導電性層310と共に、アルミニウム(Al)などの金
属や多結晶シリコン(Si)などの導電性材料によって
形成されている。この評価用導電性層10は、評価回路
部100においては半導体ウエハ1000上の全面にわ
たって形成されている。
【0026】評価用層間絶縁膜20は、例えばシリコン
酸化膜(SiO2 )によって形成されている。評価用層
間絶縁膜20には評価用開口部21が形成されており、
この評価用開口部21を介して評価用導電性層10と評
価用導電性層30とを電気的に接触させることができる
ようになっている。評価用開口部21の開口形状は、頂
部がX方向に向いた三角形状(本実施の形態では二等辺
三角形)となっている。評価用層間絶縁膜20には、ま
た、出力用開口部22が形成されている。この出力用開
口部22により評価用導電性層10が露出され、そこを
第1の出力部11として評価用導電性層10から電気的
信号を取り出すことができるようになっている。出力用
開口部22は、ずれ量検出器200の測定端子を評価用
導電性層10に対して当接させるのに十分な大きさを有
している。
【0027】評価用導電性層30は、アルミニウムなど
の金属や多結晶シリコンなどの導電性材料によって形成
されている。評価用導電性層30の評価用導電性層10
との対向面には、図4に示したように、例えばチタン
(Ti)とチタンオキシナイトライド(TiON)との
積層構造を有する評価用密着層40が形成されている。
【0028】評価用導電性層30は、検出部31と第2
の出力部32とにより構成されている。検出部31は評
価用開口部21の底辺に対して平行に所定の幅Lで形成
されており、その一部が評価用開口部21の底辺と頂部
との間の中間位置で交差している。すなわち、評価用開
口部21において、検出部31が評価用密着層40を介
して評価用導電性層10と接触しており、これにより検
出部31と評価用導電性層10との間に図1に示した電
気抵抗Rn が生ずるようになっている。
【0029】検出部31の一端部は第2の第2の出力部
32に接続されており、評価用導電性層30から電気的
信号を取り出すことができるようになっている。第2の
出力部32もずれ量検出器200の測定端子を当接させ
るのに十分な大きさを有している。
【0030】すなわち、この評価回路部100では、第
1の出力部11および第2の出力部32にずれ量検出器
200の測定端子をそれぞれ当接させることにより、図
6中に網かけで示した評価用導電性層10と評価用導電
性層30との接触面積Sn に応じた電気抵抗値Rn を測
定できるようになっている。なお、図6ではずれのない
位置(基準位置)を表しており、このときの接触面積S
n をS0 ,電気抵抗値Rn をR0 とする。
【0031】ここで、本実施の形態では評価用開口部2
1が三角形状に形成されているので、評価用層間絶縁膜
20のパターンに対して評価用導電性層30のパターン
が評価用開口部21の底辺に垂直な方向(図4のX方
向)にずれて形成され、検出部31と評価用開口部21
の交差位置が図6に示した基準位置からずれると、その
ずれ量に応じて評価用導電性層30と評価用導電性層1
0との接触面積Sn が変化する。
【0032】具体的には、評価用導電性層30のパター
ンが評価用層間絶縁膜20のパターンに対して評価用開
口部21の頂部側(図6中では右側)へずれると、図7
に示したように、検出部31は評価用開口部21と頂部
に近い側で交差し、評価用導電性層30と評価用導電性
層10との接触面積Sn はずれのない状態の接触面積S
0 より狭い面積S1 となる。
【0033】これに対し、評価用導電性層30のパター
ンが評価用層間絶縁膜20のパターンに対して評価用開
口部21の頂部とは逆側(図6中では左側)へずれる
と、図8に示したように、検出部31は評価用開口部2
1と底辺側で交差し、評価用導電性層30と評価用導電
性層10との接触面積Sn はS0 に比べて広いS2 とな
る。
【0034】このような電気抵抗値Rn と接触面積Sn
との関係を次式に示す。 Rn =(d/Sn )・ρ…(1) Rn ;電気抵抗値 Sn ;評価用密着層40と評価用導電性層10との接触
面積 d ;評価用密着層40の膜厚 ρ ;評価用密着層40の比抵抗
【0035】d/ρをα(比例定数)に置き換えると、
式1は次式のように表すことができる。
【0036】Rn =α/Sn …(2) α ;d/ρ
【0037】上式からも明らかなように、電気抵抗値R
n と接触面積Sn とは逆比例の関係にある。これにより
合わせずれ量An を接触面積Sn の変化量に置換するこ
とができ、この接触面積Sn の変化量が電気抵抗値Rn
の変化量として検出される。すなわち、評価回路部10
0は、図1に示した回路構成を有することになり、電気
抵抗値Rn と合わせずれ量An との関係は図9に示した
ようになる。
【0038】なお、評価用層間絶縁膜20の評価用開口
部21の頂角θは、0度よりも大きく180度よりも小
さい範囲内で適宜に決定されるが、大きい方が好まし
く、具体的には60度以上が好ましい。その理由は、頂
角θを大きくすると単位ずれ量当たりの接触面積変化率
を大きくすることができるので、製造ばらつきにより評
価用開口部21の大きさまたは検出部31の幅Lが変動
し、接触面積Sn と基準値との間に誤差が生じても、そ
の影響を小さくすることができるからである。従って、
頂角θが大きい方が検出精度を高くすることができる。
一方、頂角θがあまり大きいと評価回路部100全体の
大きさが大きくなってしまうので、実回路部300の障
害とならない程度が好ましい。
【0039】ずれ量検出器200は、評価回路部100
の評価用導電性層10と評価用導電性層30との間の接
触部の電気抵抗値Rn を電気抵抗測定器210によって
測定し、その測定値と予め求めた基準値とを比較回路2
20によって比較することにより、合わせずれ量An
検出する。
【0040】このように本実施の形態では、層間絶縁膜
320と同一工程で形成された評価用層間絶縁膜20に
合わせずれ検出方向に沿って開口幅が変化する評価用開
口部21を形成し、この評価用開口部21を介して導電
性層310と同一工程で形成された評価用導電性層10
と導電性層330と同一工程で形成された評価用導電性
層30とを互いに電気的に接触させているので、ずれ量
検出器200によってその接触部の合わせずれ量An
応じた電気抵抗値Rn を測定し、その測定値と予め求め
た基準値とを比較することにより、実回路部300にお
ける層間絶縁膜320と導電性層330との位置合わせ
精度を容易に検出することができる。
【0041】すなわち、本実施の形態では、パターニン
グの際の位置ずれ量を光学的手法を用いることなく、電
気的に検出するようにしたので、例え評価用導電性層1
0の表面状態が荒れた状態であっても、高い検出精度を
得ることができる。
【0042】更に、本発明のずれ量検出手段としては、
電気抵抗値Rn を測定するためのずれ量検出器200の
みでよく、装置を簡易でかつ小型なものとすることがで
きる。加えて、電気抵抗値Rn は精度良く安定して測定
することができるので、半導体装置の微細化が進んでも
高い検出精度を保持できる。
【0043】次に、この半導体装置の製造方法(位置合
わせ精度の検出方法)を具体的に説明する。図10は上
述の評価回路部100の形成工程を実回路部300の形
成工程と共に表すもので、図6のI−I線に沿った断面
構造に対応している。
【0044】まず、図10(a)に示したように、半導
体ウエハ1000上にスパッタリングによりアルミニウ
ムなどの金属または多結晶シリコンなどの導電性材料を
蒸着させて導電性層1010を形成する。その後、この
導電性層1010上にレジスト膜を形成し、フォトリソ
グラフィー技術により、このレジスト膜を実回路部30
0の導電性層310および評価回路部100の評価用導
電性層10の形状に合わせてパターニングする。続い
て、パターニングされたレジスト膜をマスクとしてエッ
チングを行う。これにより導電性層1010が選択的に
除去され、実回路部300においては導電性層310が
形成され、評価回路部100においては評価用導電性層
10が形成される。
【0045】次に、これらの導電性層310および評価
用導電性層10上に、図10(b)に示したように、例
えばTEOS(テトラ・エチル・オルソ・シリケート)
とオゾン(O3 )とをCVD(Chemical Vapor Deposit
ion)法により反応させて、シリコン酸化膜からなる絶縁
膜1020を形成する。
【0046】次に、この絶縁膜1020を選択的に除去
し、図10(c)に示したように、実回路部300にお
いては層間絶縁膜320を形成し、評価回路部100に
おいては評価用層間絶縁膜20を形成する。
【0047】次いで、図10(d)に示したように、評
価用層間絶縁膜20上に例えばスパッタリングによりチ
タンとチタンオキシナイトライドからなる密着堆積層1
040を形成し、更にスパッタリングによりアルミニウ
ムなどの金属または多結晶シリコンなどの導電性材料よ
りなる堆積層1030を形成する。
【0048】その後、この堆積層1030および密着堆
積層1040を選択的に除去し、図10(e)に示した
ように、実回路部300においては導電性層330およ
び密着層340を形成し、評価回路部100においては
評価用導電性層30および評価用密着層40からなる検
出部31を形成する。これにより、実回路部300と共
に、評価用導電性層10と評価用導電性層30の検出部
31とが評価用開口部21において接触された評価回路
部100が形成される。
【0049】このようにして形成された評価回路部10
0は、その後に続く工程に先立ち、第1の出力部11お
よび第2の出力部32に対してずれ量検出器200の測
定端子がそれぞれ当接され、評価用導電性層30と評価
用導電性層10との間の接触部の電気抵抗値Rn が測定
される。なお、第1の出力部11および第2の出力部3
2は、実際には数十ミクロン程度の大きさであるので、
ずれ量検出器200の測定端子には針状の金属端子を用
いる。
【0050】その後、測定された電気抵抗値Rn に基づ
いて、予め求めておいた合わせずれ量An と電気抵抗値
n との関係(図9参照)から、その合わせずれ量An
が求められる。これにより、実回路部300における層
間絶縁膜320と導電性層330との位置合わせ精度を
検出することができる。
【0051】このように本実施の形態では、評価用導電
性層30と評価用導電性層10との間の接触部の電気抵
抗値Rn を測定することにより合わせずれ量An を検出
するようにしたので、簡単にかつ精度よく層間絶縁膜3
20と導電性層330との位置合わせ精度を検出するこ
とができる。特に、本実施の形態のように評価用導電性
層10がアルミニウムのスパッタリングによって形成さ
れ、表面状態が荒れた場合でも精度良く検出することが
できる。
【0052】また、本実施の形態によれば、層間絶縁膜
320にコンタクトホール321を形成すると同時に評
価用層間絶縁膜20に評価用開口部21を形成し、更
に、導電性層30を形成すると同時に評価用導電性層3
0に評価用開口部21と交差する検出部31を形成し
て、合わせずれ量An に応じた電気抵抗値Rn を測定す
るので、層間絶縁膜20と導電性層30との位置合わせ
精度を容易に精度よく検出でき、半導体装置の品質を向
上させることができる。
【0053】図11は本発明の第2の実施の形態に係る
半導体装置の評価回路部500の構成を表すものであ
る。
【0054】本実施の形態の半導体装置は、第1の実施
の形態において評価回路部100が評価回路部500に
置換されたことを除き、第1の実施の形態と同一の構成
を有している。
【0055】この評価回路部500では、第1の実施の
形態に示した評価回路部100の構成に加え、更に、評
価用層間絶縁膜20に他の評価用開口部23が形成され
ると共に、評価用導電性層30に他の検出部33および
第3の出力部34が形成されている。ここでは、第1の
実施の形態と同一の構成要素については同一の符号を付
し、その詳細な説明を省略する。
【0056】評価用開口部23は、評価用開口部21と
同様に、評価用導電性層10の一部を表面に露出させて
おり、評価用開口部23を介して評価用導電性層10と
評価用導電性層30とを電気的に接触させることができ
るようになっている。評価用開口部23は、評価用開口
部21と同一の大きさおよび同一形状(すなわち二等辺
三角形状)であって、評価用開口部21とは底辺が互い
に垂直の関係になっている。
【0057】なお、第1の出力部11は、評価用開口部
21によって露出された領域と共に評価用開口部23に
よって露出された評価用導電性層10の領域にも連続し
ており、評価用開口部23に関する出力部としての役割
も有している。
【0058】検出部33は評価用開口部23の底辺に対
して平行に所定の幅Lで形成され、、検出部31に対し
て直交している。検出部33は、また、検出部31と同
様に、その一部が評価用開口部23の底辺と頂部との間
の中間位置で交差し、評価用開口部23を介して評価用
導電性層10と接触しており、これにより検出部33と
評価用導電性層10との間に図1に示した電気抵抗値R
n の変化が生ずるようになっている。
【0059】検出部33は連絡部35を介して第3の出
力部34と接続されており、検出部33で検出された電
気的信号を取り出すようになっている。なお、本実施の
形態では、第3の出力部34を連絡部35を介して検出
部33と接続させているが、連絡部35を介することな
く検出部31を第2の出力部32に直接接続させるよう
にしてもよい。第3の出力部34は、ずれ量検出器20
0の測定端子を当接させるのに十分な大きさを有してい
る。
【0060】この構成により、本実施の形態の評価回路
部500では、検出部31と評価用導電性層10との接
触面積SXnに応じた電気抵抗値RXnに加えて、第1の出
力部11および第3の出力部34にずれ量検出器200
の測定端子をそれぞれ当接させることにより、評価用開
口部23における評価用導電性層10と評価用導電性層
30の検出部33との接触面積SYnに応じた電気抵抗値
Ynを測定することができる。
【0061】ここで、本実施の形態では評価用開口部2
1の底辺と評価用開口部23の底辺とが互いに垂直であ
り、かつ開口幅の変化する方向が互いに直交しているの
で、評価用層間絶縁膜20のパターンに対して評価用導
電性層30のパターンがずれて形成されると、一方向
(図11中ではX方向)の合わせずれは、検出部31と
評価用開口部21の交差位置の変化として表れ、評価用
導電性層30と評価用導電性層10との接触面積SXn
変化として表れる。これに対し、X方向に対して垂直方
向(図11中ではY方向)の合わせずれは、検出部33
と評価用開口部23の交差位置の変化として表れ、評価
用導電性層30と評価用導電性層10との接触面積SYn
の変化として表れる。
【0062】従って、Y方向の合わせずれ量AYnもX方
向の合わせずれ量AXnと同様に、評価用導電性層30と
評価用導電性層10との接触面積SYnの変化量に置換す
ることができ、この接触面積SYnの変化量は式2に示し
た関係より電気抵抗値RYnの変化量として検出される。
【0063】なお、評価用開口部21と評価用開口部2
3とは同一形状,同一の大きさであり、検出部31と検
出部33の幅も同一であるので、Y方向の合わせずれ量
Ynと接触面積SYnの関係は、X方向の合わせずれ量A
Xnと接触面積SXnの関係と同一である。よって、Y方向
の合わせずれ量AYnと電気抵抗値RYnとの関係は、X方
向の合わせずれ量AXnと電気抵抗値RXnとの関係と同一
であり、図9に示したようになる。
【0064】このように本実施の形態によれば、評価用
開口部21と変化する幅の方向が互いに直交した評価用
開口部23を形成すると共に、検出部31と互いに直交
した検出部33を設けるようにしたので、第1の実施の
形態の効果に加え、一方向の合わせずれ量AXnのみなら
ずそれと垂直な方向の合わせずれ量AYnをも同様に検出
することができる。
【0065】また、この評価回路部500は、第1の実
施の形態に示した評価回路部100と同様にして形成さ
れた後、その後に続く工程に先立ち、合わせずれ量
Xn,AYnの検出に用いられる。
【0066】合わせずれ量AXn,AYnの検出に際して
は、まず、第1の実施の形態と同様に、ずれ量検出器2
00によって電気抵抗値RXnが測定される。
【0067】次いで、第1の出力部11および第3の出
力部34に対してずれ量検出器200の測定端子がそれ
ぞれ当接された状態で、評価用導電性層30と評価用導
電性層10との間の電気抵抗値RYnが測定される。
【0068】測定されたこれらの電気抵抗値RXn,RYn
に基づいて、予め求めておいた合わせずれ量An と電気
抵抗値Rn との関係(図9参照)から、X方向の合わせ
ずれ量AXnとY方向の合わせずれ量AYnとがそれぞれ求
められる。これにより、実回路部300における層間絶
縁膜320と導電性層330との位置合わせ精度を検出
することができる。
【0069】このように本実施の形態によれば、互いに
直交する2つの方向の合わせずれ量AXn,AYnに応じて
それぞれ変化する電気抵抗値RXn,RYnを測定している
ので、互いに直交する2つの方向について簡単にかつ精
度よく位置合わせ精度を検出することができ、これによ
り製品の歩留りが向上する。
【0070】図12は本発明の第3の実施の形態に係る
半導体装置の評価回路部600の構成を表すものであ
る。
【0071】本実施の形態の半導体装置は、第2の実施
の形態において評価回路部500が評価回路部600に
置換されたことを除き、第2の実施の形態と同一の構成
を有している。
【0072】この評価回路部600では、第2の実施の
形態に示した評価回路部500の構成に加え、更に、評
価用層間絶縁膜20に校正用開口部24が形成されると
共に、評価用導電性層30に校正用検出部36および校
正用出力部37がそれぞれ形成されている。従って、こ
こでは、第2の実施の形態と同一の構成要素については
同一の符号を付し、その詳細な説明を省略する。
【0073】校正用開口部24は、評価用導電性層10
の一部を表面に露出させており、校正用開口部24を介
して評価用導電性層10と校正用検出部36とを電気的
に接触させることができるようになっている。校正用開
口部24は矩形状に形成され、一側辺が評価用開口部2
1の底辺と平行、一側辺と垂直な側辺が評価用開口部2
3の底辺と平行となっている。
【0074】なお、第1の出力部11は、評価用開口部
21によって露出された領域,評価用開口部23によっ
て露出された領域と共に、校正用開口部24によって露
出された評価用導電性層10の領域にも連続しており、
校正用開口部24に関する出力部としての役割も有して
いる。
【0075】校正用検出部36は、検出部31に対して
平行に所定の幅Lで形成されており、その一部が校正用
開口部24の中央部で交差している。すなわち、校正用
検出部36は校正用開口部24を介して評価用導電性層
10と接触しており、これにより校正用検出部36と評
価用導電性層10との間に校正電気抵抗値RS が生ずる
ようになっている。
【0076】校正用検出部36の一端部には校正用出力
部37が接続されており、校正用検出部36で検出した
電気信号を取り出すようになっている。校正用出力部3
7はずれ量検出器200の測定端子を当接させるのに十
分な大きさを有している。
【0077】すなわち、本実施の形態の評価回路部60
0では、前述の電気抵抗値RXn,RYnに加えて、校正用
開口部24における評価用導電性層10と評価用導電性
層30に設けられた校正用検出部36との接触面積SS
に応じた校正電気抵抗値RSを測定するものである。
【0078】ここで、本実施の形態では校正用開口部2
4が矩形状であるので、評価用層間絶縁膜20のパター
ンに対して評価用導電性層30のパターンがずれて形成
されても、接触面積SS が変化することはない。従っ
て、検出部31,33の幅Lや評価用開口部21,24
の大きさあるいは密着層30aの比抵抗ρや膜厚dが製
造ばらつきにより変動し、測定した電気抵抗値RXn,R
Ynと基準値との間に誤差が生じても、測定した電気抵抗
値RXn,RYnおよび基準値をそれぞれ校正電気抵抗値R
S に対する相対値に置換することによって、これらを校
正することができる。
【0079】なお、校正用開口部24の大きさは、接触
面積SS が、評価用層間絶縁膜20のパターンに対する
評価用導電性層30のパターンのずれがないときの接触
面積SX0,SY0と同一となるように形成することが好ま
しい。これにより、電気抵抗値RXn,RYnと校正電気抵
抗値RS との差分をとって補正することにより、簡単に
製造ばらつきにより生ずる誤差を校正することができ
る。
【0080】このように本実施の形態によれば、校正用
開口部24、およびこの校正用開口部24において評価
用導電性層10と接触する校正用検出部36とを形成す
るようにしたので、第1および第2の実施の形態の効果
に加え、合わせずれ量AXn,RYnを電気抵抗値RXn,R
Ynと校正電気抵抗値RS との差分から求めることがで
き、製造ばらつきにより生じる誤差を校正して検出精度
をより向上させることができる。
【0081】また、この評価回路部600は、第1の実
施の形態に示した評価回路部100と同様の工程により
形成された後、その後に続く工程に先立ち、合わせずれ
量AXn,AYnの検出に用いられる。
【0082】合わせずれ量AXn,AYnの検出に際して
は、まず、第2の実施の形態と同様に、ずれ量検出器2
00によって電気抵抗値RXn,RYnがそれぞれ測定され
る。次いで、第1の出力部11および第3の出力部34
に対してずれ量検出器200の測定端子をそれぞれ当接
させた状態で、校正電気抵抗値RS が測定される。
【0083】次いでこれらの電気抵抗値RXn,RYnおよ
び校正電気抵抗値RS から電気抵抗値RXn,RYnの校正
電気抵抗値RS に対する差分がそれぞれ求められる。そ
の差分に基づいて、予め求めておいた合わせずれ量An
と電気抵抗値Rn の校正電気抵抗値RS に対する差分と
の関係から、X方向の合わせずれ量AXnとY方向の合わ
せずれ量AYnとがそれぞれ求められる。これにより、実
回路部300における層間絶縁膜320のパターンに対
する導電性層330のパターンの位置合わせ精度を検出
することができる。
【0084】このように本実施の形態によれば、校正電
気抵抗値RS との差分に基づいて合わせずれ量AXn,A
Ynを検出するようにしたので、製造ばらつきにより生じ
る誤差を校正することができ、位置合わせ精度の検出精
度をより向上させることができる。
【0085】以上実施の形態を挙げて本発明を説明した
が、本発明は上記実施の形態に限定するものではなく、
種々変形可能である。
【0086】例えば、上記実施の形態では、評価用開口
部21,23の形状を二等辺三角形状とする場合につい
てのみ説明したが、要は、合わせずれ検出方向に沿って
開口幅が徐々に変化するものであればよい。例えば、二
等辺ではない三角形状でもよく、台形状でもよい。ま
た、三角形のうちの二辺が湾曲しているものや台形の側
辺が弯曲しているものであってもよい。更に、図13に
示したように、三角形の二辺がそれぞれ階段状になって
おり、合わせずれ検出方向に沿って開口幅が段階的に変
化するものであってもよい。
【0087】また、上記実施の形態では、導電性層31
0,導電性層330,評価用導電性層10および評価用
導電性層30をそれぞれ金属層または多結晶シリコン層
により形成すると共に、評価用導電性層30の評価用導
電性層との対向面に評価用密着層40を設け、この評価
用密着層40における電気抵抗値の変化を検出する場合
について説明したが、評価用密着層40が設けられない
場合であっても適用できる。例えば、図14に示したよ
うに、導電性層310および評価用導電性層10がそれ
ぞれ半導体基板内に形成された不純物層312,12で
あり、導電性層330および評価用導電性層30が半導
体基板上に形成された金属層または多結晶シリコン層で
ある場合に、密着層を設けることなく両者を直接に接触
させ、その接触抵抗の変化により位置合わせ精度を検出
するようにしてもよい。
【0088】更に、上記実施の形態では導電性層(配線
層)が2層構造の場合について説明したが、3層以上の
多層構造の場合についても同様に適用できることは言う
までもない。
【0089】
【発明の効果】以上説明したように本発明の位置合わせ
精度検出方法によれば、第1の評価用導電性層と第2の
評価用導電性層との間の接触部の電気抵抗値の変化を測
定することにより合わせずれ量を検出するようにしたの
で、実回路部におけるパターニングの際のずれ量を簡単
に、かつ精度よく検出することができる。
【0090】また、本発明の半導体装置では、層間絶縁
膜と同一工程で形成された評価用層間絶縁膜に合わせず
れ検出方向に沿って開口幅が変化する評価用開口部を形
成し、この評価用開口部を介して第1の導電性層と同一
工程で形成された第1の評価用導電性層と第2の導電性
層と同一工程で形成された第2の評価用導電性層とを互
いに電気的に接触させるようにしたので、ずれ量検出手
段によってその接触部の電気抵抗値の変化を測定し、そ
の測定値と予め求めた基準値とを比較することにより、
実回路部における層間絶縁膜のパターンに対する第2の
導電性層のパターンの位置合わせ精度を容易に検出する
ことができ、半導体装置の微細化が更に進んでも十分に
対応できるという効果を奏する。
【0091】更に、本発明の半導体装置の製造方法で
は、実回路部における層間絶縁膜にコンタクトホールを
形成すると同時に、評価用層間絶縁膜に合わせずれ検出
方向に沿って開口幅が変化する評価用開口部を形成し、
実回路部における第2の導電性層を形成すると同時に、
第2の評価用導電性層に評価用開口部と交差する検出部
を形成した後、第1の評価用導電性層と第2の評価用導
電性層の検出部との間の接触部の電気抵抗値の変化を測
定することにより合わせずれ量を測定するようにしたの
で、層間絶縁膜のパターンに対する第2の導電性層のパ
ターンの位置合わせ精度を容易に精度よく検出すること
ができ、製品の歩留りが向上するという効果を奏する。
【図面の簡単な説明】
【図1】本発明の基本的な原理を説明するためのブロッ
ク構成図である。
【図2】本発明の第1の実施の形態に係る評価回路部が
形成された半導体ウエハを表す平面図である。
【図3】図2に示した半導体ウエハの要部を拡大して表
す平面図である。
【図4】図1に示した評価回路部の具体的構造を表す部
分斜視図である。
【図5】図1に示した実回路部の合わせずれ量を説明す
るための縦断面図である。
【図6】図4に示した評価回路部を説明するための平面
図である。
【図7】図4に示した評価回路部を説明するための平面
図である。
【図8】図4に示した評価回路部を説明するための平面
図である。
【図9】合わせずれ量と電気抵抗値との関係を表す特性
図である。
【図10】評価回路部の形成工程を説明するための、図
6のI−I線に沿った縦断面図である。
【図11】本発明の第2の実施の形態に係る半導体装置
における評価回路部の具体的構造を表す平面図である。
【図12】本発明の第3の実施の形態に係る半導体装置
における評価回路部の具体的構造を表す平面図である。
【図13】本発明の他の評価用開口部の形状を表す平面
図である。
【図14】本発明の他の評価回路部の構造を表す縦断面
図である。
【図15】従来の位置合わせ精度検出方法を説明するた
めの部分斜視図である。
【図16】図15のII−II線に沿った縦断面図である。
【図17】図15に示した位置合わせ精度検出方法を説
明するための平面図である。
【符号の説明】
1000 半導体ウエハ 1010 導電性層 1020 酸化膜層 1030 堆積層 100 評価回路部 10 評価用導電性層(第1の評価用導電性層) 11 第1の出力部 20 評価用層間絶縁膜 21,23 評価用開口部 22 出力用開口部 24 校正用開口部 30 評価用導電性層(第2の評価用導電性層) 31,33 検出部 32 第2の出力部 34 第3の出力部 36 校正用検出部 37 校正用出力部 40 評価用密着層 200 ずれ量検出器 300 実回路部 310 導電性層(第1の導電性層) 320 層間絶縁膜 321 コンタクトホール 330 導電性層(第2の導電性層) 340 密着層

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 第1の導電性層上に形成された層間絶縁
    膜のパターンに対する前記層間絶縁膜上に形成された第
    2の導電性層の一方向のパターンの合わせずれ量を検出
    するための位置合わせ精度検出方法であって、 前記第1の導電性層、層間絶縁膜および第2の導電性層
    と同一のレジストパターンにより第1の評価用導電性
    層、評価用層間絶縁膜および第2の評価用導電性層をそ
    れぞれ形成すると共に、前記評価用層間絶縁膜に評価用
    開口部を形成し、この評価用開口部を介して第2の評価
    用導電性層と第1の評価用導電性層とを接触させ、この
    接触部の電気抵抗値の変化を測定することにより、層間
    絶縁膜のパターンに対する第2の導電性層のパターンの
    合わせずれ量を検出してなることを特徴とする位置合わ
    せ精度検出方法。
  2. 【請求項2】 電気抵抗値が評価用開口部と第2の評価
    用導電性層との交差位置に応じて変化し、その変化量か
    ら層間絶縁膜のパターンに対する第2の導電性層のパタ
    ーンの合わせずれ量を検出することを特徴とする請求項
    1記載の位置合わせ精度検出方法。
  3. 【請求項3】 前記評価用開口部と第2の評価用導電性
    層との交差位置に応じて第1の評価用導電性層と第2の
    評価用導電性層との接触面積が変化して電気抵抗値が変
    化することを特徴とする請求項2記載の位置合わせ精度
    検出方法。
  4. 【請求項4】 更に、層間絶縁膜のパターンに対する第
    2の導電性層の、前記一方向に直交する方向のパターン
    の合わせずれ量を、前記方法と同一の方法により検出す
    ることを特徴とする請求項1記載の位置合わせ精度検出
    方法。
  5. 【請求項5】 層間絶縁膜の下に形成された第1の導電
    性層と前記層間絶縁膜の上に形成された第2の導電性層
    とが前記層間絶縁膜に設けられたコンタクトホールを介
    して互いに電気的に接続されてなる実回路部を有する半
    導体装置であって、 前記層間絶縁膜と同一工程で形成され、合わせずれ検出
    方向に沿って開口幅が徐々に変化する評価用開口部を有
    する評価用層間絶縁膜と、この評価用層間絶縁膜の下に
    前記第1の導電性層と同一工程により形成された第1の
    評価用導電性層と、前記第2の導電性層と同一の工程に
    より形成されると共に前記評価用開口部に対して部分的
    に交差しかつ第1の評価用導電性層と電気的に接触する
    検出部を有する第2の評価用導電性層とからなる評価回
    路部と、 この評価回路部における第1の評価用導電性層と第2の
    評価用導電性層の検出部との間の接触部の電気抵抗値の
    変化を測定し、その測定値を予め求めた基準値と比較す
    ることにより、前記層間絶縁膜のパターンに対する第2
    の導電性層のパターンの合わせずれ量を検出するずれ量
    検出手段とを備えたことを特徴とする半導体装置。
  6. 【請求項6】 前記評価回路部は、更に、前記評価用層
    間絶縁膜の評価用開口部とは異なる位置に第1の評価用
    導電性層が露出するように設けられた出力用開口部から
    なる第1の出力部と、前記第2の評価用導電性層に検出
    部と連続して設けられた第2の出力部とを備え、前記ず
    れ量検出手段は前記第1の出力部と第2の出力部との間
    で、電気抵抗値の変化を検出することを特徴とする請求
    項5記載の半導体装置。
  7. 【請求項7】 前記評価用開口部の開口形状が三角形
    状、第2の評価用導電性層が長矩形状にそれぞれ形成さ
    れたことを特徴とする請求項5記載の半導体装置。
  8. 【請求項8】 前記三角形状の評価用開口部の頂角は6
    0度以上であることを特徴とする請求項7記載の半導体
    装置。
  9. 【請求項9】 前記第1の導電性層、第2の導電性層、
    第1の評価用導電性層および第2の評価用導電性層はそ
    れぞれ半導体基体上に形成された金属層または多結晶シ
    リコン層により形成されると共に、第2の評価用導電性
    層の第1の評価用導電性層との対向面には、金属または
    合金からなる密着層が設けられたことを特徴とする請求
    項5記載の半導体装置。
  10. 【請求項10】 前記第1の導電性層および第1の評価
    用導電性層はそれぞれ半導体基体の表面に形成された不
    純物層であり、第2の導電性層および第2の評価用導電
    性層は半導体基体上に形成された金属層または多結晶シ
    リコン層であることを特徴とする請求項5記載の半導体
    装置。
  11. 【請求項11】 更に、実回路部における層間絶縁膜の
    パターンに対する第2の導電性層の、前記合わせずれ検
    出方向に直交する方向のパターンの合わせずれ量を、前
    記評価回路部と同一構成の評価回路部および前記ずれ量
    検出手段と同一構成のずれ検出手段により検出し、互い
    に直交する2つの方向の合わせずれ量をそれぞれ検出す
    るよう構成したことを特徴とする請求項5記載の半導体
    装置。
  12. 【請求項12】 更に、前記ずれ量検出手段の検出結果
    を校正するための校正手段を備えたことを特徴とする請
    求項5記載の半導体装置。
  13. 【請求項13】 前記校正手段は、 前記評価用層間絶縁膜の評価用開口部および第1の出力
    部とは異なる位置に第1の評価用導電性層が露出するよ
    うに設けられると共に合わせずれ検出方向に向かって開
    口幅が変化しない校正用開口部と、 前記第2の評価用導電性層に設けられ前記評価用開口部
    に対して部分的に交差しかつ第1の評価用導電性層と電
    気的に接触する校正用検出部と、 この校正用出力部と前記第1の評価用導電性層との間の
    接触部の電気抵抗値を測定し、この電気抵抗値を基に前
    記ずれ量検出手段の検出結果を補正する補正手段とを含
    むことを特徴とする請求項12記載の半導体装置。
  14. 【請求項14】 層間絶縁膜の下に形成された第1の導
    電性層と前記層間絶縁膜の上に形成された第2の導電性
    層とが前記層間絶縁膜に設けられたコンタクトホールを
    介して互いに電気的に接続されてなる実回路部、および
    この実回路領域から離間した位置に評価回路部をそれぞ
    れ有する半導体装置の製造方法であって、 前記実回路部および評価回路部にわたって導電性層を形
    成し、この導電性層をパターニングすることにより第1
    の導電性層および第1の評価用導電性層を形成し、これ
    ら第1の導電性層および第1の評価用導電性層上に層間
    絶縁膜および評価用層間絶縁膜となる絶縁膜を形成した
    後、実回路部の層間絶縁膜にコンタクトホールを形成す
    ると同時に、評価回路部の評価用層間絶縁膜に、ずれ検
    出方向に沿って開口幅が変化する評価用開口部を形成す
    る工程と、 前記層間絶縁膜および評価用層間絶縁膜の上に導電材料
    を堆積させた後、この堆積層を選択的に除去することに
    より、前記実回路部に第2の導電性層のパターンを形成
    し前記コンタクトホールを介して第2の導電性層と電気
    的に接続させると共に、前記評価回路部の評価用層間絶
    縁膜に設けられた評価用開口部に対して交差しかつ下層
    の第1の評価用導電性層と電気的に接続された検出部を
    有する第2の評価用導電性層を形成する工程と、 前記第1の評価用導電性層と第2の評価用導電性層の検
    出部との間の接触部における電気抵抗値の変化を測定
    し、その測定値を予め求めた基準値と比較することによ
    り、実回路部における層間絶縁膜のパターンに対する第
    2の導電性層のパターンの合わせずれ量を検出する位置
    合わせ精度検出工程とを含むことを特徴とする半導体装
    置の製造方法。
JP25728595A 1995-04-25 1995-09-11 位置合わせ精度検出方法および半導体装置並びにその製造方法 Pending JPH0917789A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25728595A JPH0917789A (ja) 1995-04-25 1995-09-11 位置合わせ精度検出方法および半導体装置並びにその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-122937 1995-04-25
JP12293795 1995-04-25
JP25728595A JPH0917789A (ja) 1995-04-25 1995-09-11 位置合わせ精度検出方法および半導体装置並びにその製造方法

Publications (1)

Publication Number Publication Date
JPH0917789A true JPH0917789A (ja) 1997-01-17

Family

ID=26459974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25728595A Pending JPH0917789A (ja) 1995-04-25 1995-09-11 位置合わせ精度検出方法および半導体装置並びにその製造方法

Country Status (1)

Country Link
JP (1) JPH0917789A (ja)

Similar Documents

Publication Publication Date Title
US5525840A (en) Semiconductor device having an alignment mark
US7282422B2 (en) Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same
KR20070037522A (ko) 오버레이 키를 이용하는 오버레이 정밀도 측정 방법
US4437760A (en) Reusable electrical overlay measurement circuit and process
US6589385B2 (en) Resist mask for measuring the accuracy of overlaid layers
JPH0321901B2 (ja)
KR100381151B1 (ko) 위치맞춤검출용 반도체장치
JP3677426B2 (ja) 位置合わせ精度計測マーク
US8288242B2 (en) Overlay vernier key and method for fabricating the same
JPH07153673A (ja) 半導体装置の製造方法および測定マークパターン
KR100427501B1 (ko) 반도체 제조방법
WO2012003705A1 (zh) 三维集成电路结构以及检测芯片结构对齐的方法
US5510286A (en) Method for forming narrow contact holes of a semiconductor device
JPH0917789A (ja) 位置合わせ精度検出方法および半導体装置並びにその製造方法
KR20010029893A (ko) 포토 마스크, 반도체 장치, 및 포토 마스크를 이용한 노광방법
US20030044057A1 (en) Method of checking overlap accuracy of patterns on four stacked semiconductor layers
JP3036472B2 (ja) 半導体装置及びそのマスク位置合わせズレ寸法測定方法
JP3019839B2 (ja) 重ね合わせ測定用マークを有する半導体装置及びその製造方法
US6218847B1 (en) Test pattern for use in measuring thickness of insulating layer and method for using the same
JPH10189678A (ja) 位置合わせ精度検出方法および位置合わせ精度検出装置並びにその製造方法
JP3572788B2 (ja) 位置合わせ精度検出用半導体装置およびその製造方法並びに位置合わせ精度検出方法
JP3609896B2 (ja) 重ね合わせ測定誤差補正方法
JP2000021737A (ja) 位置合わせマークおよびその製造方法
JPH09162256A (ja) 半導体装置
US9123690B1 (en) Systems and methods for forming contact definitions