JP3677426B2 - 位置合わせ精度計測マーク - Google Patents

位置合わせ精度計測マーク Download PDF

Info

Publication number
JP3677426B2
JP3677426B2 JP2000042562A JP2000042562A JP3677426B2 JP 3677426 B2 JP3677426 B2 JP 3677426B2 JP 2000042562 A JP2000042562 A JP 2000042562A JP 2000042562 A JP2000042562 A JP 2000042562A JP 3677426 B2 JP3677426 B2 JP 3677426B2
Authority
JP
Japan
Prior art keywords
alignment accuracy
measurement mark
accuracy measurement
measurement
mark
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000042562A
Other languages
English (en)
Other versions
JP2001230195A (ja
Inventor
和樹 横田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2000042562A priority Critical patent/JP3677426B2/ja
Priority to US09/788,759 priority patent/US6498401B2/en
Priority to DE60144405T priority patent/DE60144405D1/de
Priority to TW090103998A priority patent/TW480586B/zh
Priority to KR10-2001-0008625A priority patent/KR100381881B1/ko
Priority to EP01103594A priority patent/EP1128215B1/en
Publication of JP2001230195A publication Critical patent/JP2001230195A/ja
Application granted granted Critical
Publication of JP3677426B2 publication Critical patent/JP3677426B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605Workpiece metrology
    • G03F7/70616Monitoring the printed patterns
    • G03F7/70633Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073Alignment marks and their environment
    • G03F9/7076Mark details, e.g. phase grating mark, temporary mark

Description

【0001】
【発明の属する技術分野】
本発明は、リソグラフィ工程における下地回路パタ−ンと上地回路パタ−ンとの重ね合せ精度を測定するための位置合わせ精度計測マ−クに関する。
【0002】
【従来の技術】
近年、半導体装置における回路及び素子の形成の微細化に伴って、機能素子を形成する層や配線を形成する層あるいはコンタクトを形成する層などの複数の層を層間絶縁膜を介して積み重ねて集積回路が形成された半導体装置を製造していた。
【0003】
これらの層に回路の機能素子や配線網を形成するには、リソグラフィ技術が用いられている。このリソグラフィ技術においては、如何に微細なパタ−ンを忠実に半導体ウェハに転写するかという課題の他に如何に下地のパタ−ンと上地のパタ−ンと正確に重ね合わせるかの課題があった。すなわち、リソグラフィ工程においては、下地回路パタ−ンにレジストで形成された上地回路パタ−ンを精度良く重ね合わせることが重要となっていた。
【0004】
図4は重ね合わせ精度計測マ−クの一例を説明するための図である。通常、重ね合わせするのには、回路パタ−ンとは別に重ね合わせ精度計測マ−クを形成している。例えば、図4に示すように、下地回路パタ−ンと同時に形成された計測マ−ク19と上層回路パタ−ンと上地回路パタ−ンと同時に形成されかつ計測マ−ク19の中心と中心を合わせて形成される上地の計測マ−ク18を有している。
【0005】
そして、これら計測マ−ク18および19の中心位置を測定し、d1とd2を求め、d1とd2が等しければ、上層パタ−ンと下層パタ−ンと一致したものとして、次工程に進み多層構造の半導体集積回路を形成していた。
【0006】
図5(a)および(b)は半導体ウェハの一露光領域と半導体ウェハの面とに形成された位置合わせ精度計測マ−クの位置を示す図である。また、位置合わせ精度用の計測マ−ク10,11,12,13は、図5(a)に示すように、ワンショット露光される露光領域7のX軸14上またはY軸15上にあって、隣合う露光領域境界線7aに寄せて形成されていた。
【0007】
一方、半導体ウェハ面においては、図5(b)に示すように、ワンショットで形成される露光領域7の計測マ−ク10,11,12,13が露光領域毎に同じ位置に形成されていた。
【0008】
【発明が解決しようとする課題】
図6は従来の精度計測マ−クの課題を説明するための一計測マ−クの断面図である。しかしながら、図6に示すように露光後の現像などにより計測マ−ク18の輪郭を形成するレジスト層20の角部が崩れて傾斜した状態になる。形成される計測マ−ク18の辺の面において、外郭を示す上地の計測マ−ク18の輪郭線は、正確に形成されず、下地の計測マ−ク19の輪郭線から上地の計測マ−ク18の輪郭線の距離d1´あるいはd2´として測定され、距離d1´と距離d2´とが等しくなく、(距離d1´−距離d2´)/2の位置ずれ誤差が生じる。
【0009】
また、下地の計測マ−ク19にもエッチングやマ−ク形成後の熱処理などにより計測マ−クの変形が起きることもある。例えば、図5(b)に示すように、境界線7aに接近し隣合う計測マ−ク16および17において、計測マ−ク10と12および11と13における隣接する辺が露光後の現像などにより崩れ測定基準となるマ−クの輪郭線が曖昧になる。従って、計測される精度が不正確になり、次工程に進むことができないという問題がある。
【0010】
従って、本発明の目的は、マ−クの辺の輪郭線を崩すこと無く複数の計測マ−クを有しこれら計測マ−クの位置を正確に測定できる位置合わせ精度計測マ−クを提供することにある。
【0011】
【課題を解決するための手段】
本発明の特徴は、半導体ウェハ上に縦横に並べ配置される複数の露光領域のそれぞれに下地回路パタ−ンと同時に形成され位置を計測すべく複数の下地の計測マ−クと、前記露光領域のそれぞれに重ねて露光し上記回路パタ−ンと同時に形成されるとともに前記下地の計測マ−クの中心と中心を合わせて形成されかつ前記下地の計測マ−クに相似でより小さい計測すべき複数の上地の計測パタ−ンとを有する位置合わせ精度計測マ−クにおいて、隣合う前記露光領域のそれぞれに有する前記位置合わせ精度計測マ−クが該マ−クの各辺の輪郭線が崩れる距離に位置しない位置合わせ精度計測マ−クである。
【0012】
また、一前記露光領域に前記位置合わせ精度計測マ−クは、四個あることが望ましい。さらに、前記四個の位置合わせ精度計測マ−クは、前記隣合う露光領域の境界線に沿って配置されるか、あるいは、前記露光領域の中心部に寄せて配置されることが望ましい。そして、前記一露光領域の中心部に寄せて配置する場合は、前記位置合わせ精度計測マ−クは互いに所定の距離に離れた位置にあることが望ましい。より好ましくは、前記位置合わせ精度計測マ−クの形状は正方形にすことである。
【0014】
【発明の実施の形態】
次に、本発明について図面を参照して説明する。
【0015】
図1(a)および(b)は本発明の一実施の形態における位置合わせ精度計測マ−クを説明するための図である。この位置合わせ精度計測マ−クは、図1(a)に示すように、一露光領域7に複数の計測マ−ク1,2,3および4を互いに離れた位置に配置したことである。
【0016】
例えば、計測マ−ク1および3を境界線7aに近くY軸6に沿って配置し、計測マ−ク2,4を境界線7aに近くX軸5に沿って配置すれば、図1(b)に示すように、半導体ウェハにワンショットで形成される各露光領域7における位置合わせ精度計測用の計測マ−ク2と4は隣合わない計測マ−ク8となる。また、各露光領域7における計測マ−ク1と3も、隣り合わない計測マ−ク9となる。このように全ての露光領域7において、計測マ−ク1,2,3および4は互いに離れた位置に配置される。
【0017】
このことにより、現像処理およびエッチング処理などによる計測マ−ク1.2,3,4の各辺の輪郭線の形崩れは無くなる。また、これら計測マ−ク1,2,3,4は、重ね合わせ精度測定器で測定し易いように、全て同一形状の正方形であることが望ましい。
【0018】
図2は図1の位置合わせ精度計測マ−クの一変形例を説明するための図である。この位置合わせ精度計測マ−クは、図2(a)に示すように、一露光領域7の中心部に寄せて複数の位置合わせ精度計測用の計測マ−ク1,2,3および4を配置したことである。
【0019】
また、この実施例では、例えば、図2(b)に示すように、計測マ−ク1,3をY軸6上にあって露光領域7の中心部に寄せ配置されるともに半導体ウェハの隣接する露光領域22においても所定の距離だけ互いに離れている。一方、これら計測マ−ク2,4は、X軸5上にあって露光領域7の中心部に寄せ配置されるともに半導体ウェハの隣接する露光領域21においても所定の距離だけ互いに離れている。ここで、必要なことは、一露光領域内および隣接する各露光領域の計測マ−ク1,2,3,4の互いに離れる所定の距離は、少なくとも100ミクロンメ−タあることが望ましい。
【0020】
図3(a)および(b)は本発明の他の実施の形態における位置合わせ精度計測マ−クを説明するための図である。通常、露光領域に形成されるパタ−ンは露光領域の中央部に集中する。従って、図3(a)に示すように、一露光領域7における計測マ−ク1,3はY軸6上にあって、かつ一露光領域7の境界線7aに近づけて配置されている。また、計測マ−ク2,4は、X軸5上にあって、境界線7aに近づけて配置される。
【0021】
この隣合う計測マ−ク17に配置された計測マ−ク1,3は、図3(b)に示すように、従来技術で述べたように互いに一辺が隣接しX軸に平行の辺の計測マ−ク1と計測マ−ク3の辺が崩れる恐れがあるから、Y軸6の方向の計測に使用しないことである。
【0022】
また、隣合う計測マ−ク16においては、互いに一辺が隣接しY軸に平行の辺の計測マ−ク2と計測マ−ク4の辺が崩れる恐れがあるから、X軸6方向の計測に使用しないことである。
【0023】
そこで、位置合わせするには、計測マ−ク1、2、3および4のそれぞれの辺が隣接しない辺を使用して計測すれば、正確な重ね合わせ精度を求めることができる。例えば、図3(b)に示す計測マ−ク1と3のY軸6に平行な辺をX軸5の方向の計測に、計測マ−ク2と4のX軸5に平行な辺をY軸6の方向の計測に適用すれば良い。
【0024】
【発明の効果】
以上説明したように本発明は、一露光領域内の複数の位置合わせ精度計測マ−クを隣合う露光領域おいて、隣接させない位置に配置することにより、現像およびエッチングなどによる計測マ−クの外郭辺の崩れが無くなり、正確に計測精度が得られ、重ね合わせの歩留まりが向上するという効果がある。
【0025】
また、隣接する計測マ−クが有っても、互いに隣接する辺の輪郭線が崩れる恐れがある辺があるので、計測の対象にしないで、計測マ−クが隣接しても離間した辺の輪郭線を計測の対象にすることによって、前述と同様の効果が得られる。
【図面の簡単な説明】
【図1】本発明の一実施の形態における位置合わせ精度計測マ−クを説明するための図である。
【図2】図1の位置合わせ精度計測マ−クの一変形例を説明するための図である。
【図3】本発明の他の実施の形態における位置合わせ精度計測マ−クを説明するための図である。
【図4】重ね合わせ精度計測マ−クの一例を説明するための図である。
【図5】半導体ウェハの一露光領域と半導体ウェハの面とに形成された位置合わせ精度計測マ−クの位置を示す図である。
【図6】従来の精度計測マ−クの課題を説明するための一計測マ−クの断面図である。
【符号の説明】
1,2,3,4,10,11,12,13、18、19 計測マ−ク
5,14 X軸
6,15 Y軸
7 露光領域
8,9 隣合わない計測マ−ク
16,17 隣合う計測マ−ク
20 レジスト層
21,22 隣接する露光領域

Claims (6)

  1. 半導体ウェハ上に縦横に並べ配置される複数の露光領域のそれぞれに下地回路パタ−ンと同時に形成され位置を計測すべく複数の下地の計測マ−クと、前記露光領域のそれぞれに重ねて露光し上記回路パタ−ンと同時に形成されるとともに前記下地の計測マ−クの中心と中心を合わせて形成されかつ前記下地の計測マ−クに相似でより小さい計測すべき複数の上地の計測パタ−ンとを有する位置合わせ精度計測マ−クにおいて、隣合う前記露光領域のそれぞれに有する前記位置合わせ精度計測マ−クが該マ−クの各辺の輪郭線が崩れる距離に位置しないことを特徴とする位置合わせ精度計測マ−ク。
  2. 一前記露光領域に前記位置合わせ精度計測マ−クは、四隅にあることを特徴とする請求項1記載の位置合わせ精度計測マ−ク。
  3. 前記四個の位置合わせ精度計測マ−クは、前記隣合う露光領域の境界線に沿って配置されることを特徴とする請求項2記載の位置合わせ精度計測マ−ク。
  4. 前記四個の位置合わせ精度計測マ−クは、前記露光領域の中心部に寄せて配置されることを特徴とする請求項2記載の位置合わせ精度計測マ−ク。
  5. 前記四個の位置合わせ精度計測マ−クは、互いに所定の距離に離れた位置にあることを特徴とする請求項4記載の位置合わせ精度計測マ−ク。
  6. 前記位置合わせ精度計測マ−クの形状は、正方形であることを特徴とする請求項1または請求項2記載の位置合わせ精度計測マ−ク。
JP2000042562A 2000-02-21 2000-02-21 位置合わせ精度計測マーク Expired - Fee Related JP3677426B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000042562A JP3677426B2 (ja) 2000-02-21 2000-02-21 位置合わせ精度計測マーク
US09/788,759 US6498401B2 (en) 2000-02-21 2001-02-20 Alignment mark set and method of measuring alignment accuracy
DE60144405T DE60144405D1 (de) 2000-02-21 2001-02-21 Halbleiterwafer mit Ausrichtmarkensätze und Verfahren zur Messung der Ausrichtgenauigkeit
TW090103998A TW480586B (en) 2000-02-21 2001-02-21 Alignment mark set and method of measuring alignment accuracy
KR10-2001-0008625A KR100381881B1 (ko) 2000-02-21 2001-02-21 얼라인먼트 마크 세트 및 얼라인먼트 정밀도 계측 방법
EP01103594A EP1128215B1 (en) 2000-02-21 2001-02-21 Semiconductor wafer with alignment mark sets and method of measuring alignment accuracy

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000042562A JP3677426B2 (ja) 2000-02-21 2000-02-21 位置合わせ精度計測マーク

Publications (2)

Publication Number Publication Date
JP2001230195A JP2001230195A (ja) 2001-08-24
JP3677426B2 true JP3677426B2 (ja) 2005-08-03

Family

ID=18565620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000042562A Expired - Fee Related JP3677426B2 (ja) 2000-02-21 2000-02-21 位置合わせ精度計測マーク

Country Status (6)

Country Link
US (1) US6498401B2 (ja)
EP (1) EP1128215B1 (ja)
JP (1) JP3677426B2 (ja)
KR (1) KR100381881B1 (ja)
DE (1) DE60144405D1 (ja)
TW (1) TW480586B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3348783B2 (ja) * 1999-07-28 2002-11-20 日本電気株式会社 重ね合わせ用マーク及び半導体装置
US6875624B2 (en) * 2002-05-08 2005-04-05 Taiwan Semiconductor Manufacturing Co. Ltd. Combined E-beam and optical exposure semiconductor lithography
KR100546698B1 (ko) * 2003-07-04 2006-01-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지의 서브스트레이트
JP3962713B2 (ja) * 2003-09-30 2007-08-22 キヤノン株式会社 アライメントマークの形成方法、およびデバイスが構成される基板
WO2006044728A2 (en) * 2004-10-18 2006-04-27 U.S.Genomics, Inc. Methods for isolation of nucleic acids from prokaryotic spores
JP4610447B2 (ja) * 2005-08-31 2011-01-12 Okiセミコンダクタ株式会社 半導体装置とその製造方法及び検査方法
CN102566255A (zh) * 2010-12-27 2012-07-11 北大方正集团有限公司 一种用于曝光机对准的光罩及光罩对准标记制作方法
CN102799062A (zh) * 2012-08-29 2012-11-28 上海宏力半导体制造有限公司 一种掩膜版、晶圆和测机方法
US8901756B2 (en) * 2012-12-21 2014-12-02 Spansion Llc Chip positioning in multi-chip package
US9442391B2 (en) * 2013-03-12 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay sampling methodology
US9595419B1 (en) * 2013-11-27 2017-03-14 Multibeam Corporation Alignment and registration targets for multiple-column charged particle beam lithography and inspection
JP2016092082A (ja) * 2014-10-30 2016-05-23 キヤノン株式会社 リソグラフィ装置、リソグラフィ方法、および物品の製造方法
CN111627952B (zh) * 2020-06-19 2022-04-08 武汉华星光电技术有限公司 显示面板及其制备方法、显示装置
CN114171500B (zh) * 2021-12-07 2024-04-09 成都海威华芯科技有限公司 一种版图定位标记绘制方法、基于其制备的芯片及晶圆

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262822A (en) * 1984-11-09 1993-11-16 Canon Kabushiki Kaisha Exposure method and apparatus
JPH0228918A (ja) * 1988-07-19 1990-01-31 Fujitsu Ltd レチクルの位置精度検出パターン形成方法
JPH0495956A (ja) * 1990-08-08 1992-03-27 Kawasaki Steel Corp リソグラフィマスク及びマスクパターン転写方法
US5654553A (en) * 1993-06-10 1997-08-05 Nikon Corporation Projection exposure apparatus having an alignment sensor for aligning a mask image with a substrate
US5446521A (en) * 1993-06-30 1995-08-29 Intel Corporation Phase-shifted opaquing ring
KR960014963B1 (ko) * 1993-10-15 1996-10-23 현대전자산업 주식회사 반도체 장치의 제조 방법
JP3372685B2 (ja) * 1994-12-15 2003-02-04 キヤノン株式会社 半導体露光装置
JPH08316122A (ja) * 1995-05-18 1996-11-29 Nikon Corp 露光方法
JP3624919B2 (ja) * 1995-08-04 2005-03-02 株式会社ニコン 露光方法
JP3292022B2 (ja) * 1996-01-17 2002-06-17 キヤノン株式会社 位置検出装置及びそれを用いた半導体素子の製造方法
JPH09232202A (ja) * 1996-02-20 1997-09-05 Mitsubishi Electric Corp 投影露光装置におけるアライメント方法
JPH09251945A (ja) * 1996-03-15 1997-09-22 Sony Corp 重ね合わせ精度管理用パターンおよびこれを用いた重ね合わせ精度管理方法
JP2904269B2 (ja) * 1996-07-23 1999-06-14 日本電気株式会社 アライメントマークおよびアライメント方法
JPH1050589A (ja) * 1996-08-01 1998-02-20 Nikon Corp アライメント方法
JP2988393B2 (ja) * 1996-08-29 1999-12-13 日本電気株式会社 露光方法
JPH10284396A (ja) * 1997-04-03 1998-10-23 Nikon Corp アライメント方法及び重ね合わせ精度計測方法
JPH11162810A (ja) * 1997-11-26 1999-06-18 Mitsubishi Electric Corp 電子ビーム露光用アラインメントマーク
JP4301584B2 (ja) * 1998-01-14 2009-07-22 株式会社ルネサステクノロジ レチクル、それを用いた露光装置、露光方法および半導体装置の製造方法
KR19990070018A (ko) * 1998-02-16 1999-09-06 구본준 반도체 소자의 오정렬 측정 패턴

Also Published As

Publication number Publication date
EP1128215B1 (en) 2011-04-13
TW480586B (en) 2002-03-21
JP2001230195A (ja) 2001-08-24
KR100381881B1 (ko) 2003-04-26
US6498401B2 (en) 2002-12-24
EP1128215A3 (en) 2003-07-16
KR20010083217A (ko) 2001-08-31
EP1128215A2 (en) 2001-08-29
DE60144405D1 (de) 2011-05-26
US20010021548A1 (en) 2001-09-13

Similar Documents

Publication Publication Date Title
US7190824B2 (en) Overlay vernier pattern for measuring multi-layer overlay alignment accuracy and method for measuring the same
JP3677426B2 (ja) 位置合わせ精度計測マーク
US6610448B2 (en) Alignment method, overlay deviation inspection method and photomask
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
JP6063602B1 (ja) オーバーレイマーク、これを用いたオーバーレイ計測方法及び半導体デバイスの製造方法
CN101789386B (zh) 晶片对准的方法
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
US6724096B2 (en) Die corner alignment structure
JP2000208403A (ja) アライメントパタ―ンの形成方法及びマスクとの合わせ精度測定方法
JP2001351843A (ja) フォトマスクの作成方法及びアライメント方法
CN108461479A (zh) 一种对准标记的制备方法
JP2970473B2 (ja) アライメント方法およびアライメント誤差検査方法
CN111948919A (zh) 光刻标记、对准标记及对准方法
JP2002134397A (ja) フォトマスク、半導体装置、半導体チップパターンの露光方法、チップアライメント精度検査装置
JPH0620909A (ja) 露光方法及び薄膜多層基板
JP4634929B2 (ja) フォトマスク、ショット重ね合わせ精度測定方法、及び半導体装置の製造方法
JPH11283915A (ja) 半導体装置の製造方法
KR102617622B1 (ko) 오버레이 마크 및 이를 이용한 오버레이 계측방법 및 반도체 디바이스 제조방법
KR100546336B1 (ko) 복수의 교점을 가지는 오버레이 키 및 이를 이용한오버레이 측정 방법
JP2000133572A (ja) 重ね合わせ精度測定用パターン
JP2513540Y2 (ja) アライメント測定装置
KR100685597B1 (ko) 반도체소자의 측정마크 및 그 형성방법
KR20060104830A (ko) 반도체 소자의 중첩정밀도 측정 마크
JP2004031542A (ja) 半導体装置の製造方法
JP2004140279A (ja) バーニアパターン及びそれを用いたマスク合わせ方法、パターン測長方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040430

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041026

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041216

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050509

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130513

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees