JP2904269B2 - アライメントマークおよびアライメント方法 - Google Patents

アライメントマークおよびアライメント方法

Info

Publication number
JP2904269B2
JP2904269B2 JP8193038A JP19303896A JP2904269B2 JP 2904269 B2 JP2904269 B2 JP 2904269B2 JP 8193038 A JP8193038 A JP 8193038A JP 19303896 A JP19303896 A JP 19303896A JP 2904269 B2 JP2904269 B2 JP 2904269B2
Authority
JP
Japan
Prior art keywords
alignment mark
alignment
chip
exposure
exposure apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8193038A
Other languages
English (en)
Other versions
JPH1041210A (ja
Inventor
武夫 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8193038A priority Critical patent/JP2904269B2/ja
Publication of JPH1041210A publication Critical patent/JPH1041210A/ja
Application granted granted Critical
Publication of JP2904269B2 publication Critical patent/JP2904269B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置の製造
工程でマスクと半導体基板との位置合わせを行なう際、
露光フィールドサイズの異なる露光装置に対して用いる
アライメントマークおよびこのアライメントマークによ
るアライメント方法に関し、特に、露光のフィールドサ
イズが異なる2種類以上の露光装置を用い切り替えて複
数層の各層で露光を行なう“ミックス・アンド・マッ
チ”露光を行なう際のアライメントマークおよびこのア
ライメント方法に関するものである。
【0002】
【従来の技術】従来、半導体装置製造過程のリソグラフ
ィ工程で使用される縮小投影露光装置としては、いわゆ
るステッパーが最も一般的である。
【0003】ステッパーでは、投影されるパターンの微
細化に伴い光源の波長λがg線の436nmからi線の
365nmへ短縮され、更にKrFエキシマレーザ光に
よる248nmへ短縮されるという短波長化が図られて
いる。しかし、投影原版のレチクルからウェハーステー
ジ上のウェーハへの投影倍率は1/5に固定されてお
り、露光フィールドサイズについても導入当時の15×
15mm平方から現行の22×22mm平方へ拡大した
程度であり、露光フィールドサイズの異なる複数種のス
テッパーを各工程に適用する場合でもレチクルに含まれ
るチップ数、通称“面付け”の数は一般的に変更してい
ない。従って、各層毎のチップ数は同一であり、面付け
数の変更に対応してアライメント方法を変更する必要は
ない。
【0004】近年、このステッパーに対して露光フィー
ルドサイズを大幅に拡大したスキャン型投影露光装置が
市場に出回り、“クォーターミクロンレベル”のリソグ
ラフィ工程に採用され始めている。この製品としては、
例えば、露光フィールドサイズは25×33mm平方に
達し、現行の22×22mm平方のステッパーと比較し
て、ほぼ1.7倍強の露光面積を有している。また、こ
のスキャン型投影露光装置の装置価格はステッパーの装
置価格と比較して極めて高額である。
【0005】このため、スキャン型投影露光装置とステ
ッパーとを混在して使用する“ミックス・アンド・マッ
チ”露光を行なう場合、ステッパーの露光フィールドサ
イズに合わせてスキャン型投影露光装置の露光フィール
ドを制限することはスループットの低下を引き起こして
投資効率上、極めて望ましくない。
【0006】従って、スキャン型投影露光装置の露光フ
ィールドを最大に生かした面付けでレチクルを作成して
露光を行なう一方、ステッパーで露光を行なう場合で
は、スキャン型投影露光装置の露光フィールドを分割し
たレチクルにより露光を行なうことが望まれる。
【0007】従来のこの種の最も一般的なアライメント
マークおよびアライメント方法について、図5および図
6を参照して次に説明する。
【0008】従来のアライメントマークは、図示される
ように、X方向アライメントマーク3およびY方向アラ
イメントマーク4の一組がチップ1に挿入され、またX
方向アライメントマーク5およびY方向アライメントマ
ーク6の一組がチップ2に挿入されている。
【0009】チップサイズ22×16.5mm平方の半
導体装置を製造する場合、露光面積は、スキャン型投影
露光装置では2面付けの22×33mm平方となり、ま
たステッパーでは1面付けの22×16.5mm平方と
なる。また、各チップには、X方向およびY方向それぞ
れで対向する2辺の一方の中央部近傍にX方向アライメ
ントマークおよびY方向アライメントマークの一組が挿
入されている。
【0010】すなわち、スキャン型投影露光装置におけ
る2面付けの場合、図5に示されるように一つの露光フ
ィールドに二つのチップ1,2が含まれ、チップ1には
X方向アライメントマーク3およびY方向アライメント
マーク4が挿入され、またチップ2にはX方向アライメ
ントマーク5およびY方向アライメントマーク6が挿入
されており、二つのチップ1,2が一緒に露光されるこ
とになる。一方、ステッパーにおける1面付けの場合、
二つの上記チップ1,2それぞれが別個に露光されるこ
とになる。
【0011】従って、図6に示されるように、半導体基
板7の表面に配置された(2×6=)12個のチップに
対する露光は、スキャン型投影露光装置における2面付
けの場合にはチップの2個ずつ6回行なわれて露光効率
を上げる一方、ステッパーのように1面付けの場合には
チップ1個ずつ12回行なわれる。
【0012】この際のアライメントについては、通常、
チップ毎に位置合わせを行なうダイ・バイ・ダイ(die
by die)アライメント、または統計的な位置合わせを行
なうEGA(Enchanced Global Alignment)もしくはA
GA(Advanced Global Alignment)と呼ばれる方法が用
いられる。上記ダイ・バイ・ダイ・アライメントでは全
てのアライメントマークが使用され、EGAまたはAG
Aでは図6に示されたアライメントマークの中から選択
されたアライメントマークが使用される。
【0013】
【発明が解決しようとする課題】上述した従来のアライ
メントマークおよびアライメント方法には、下記の問題
点がある。
【0014】その問題点は、前工程でスキャン型投影露
光装置を用いて2面付けで露光が行なわれたウェハーに
対してステッパーを用いて1面付けで露光を行なう場合
に重ね合わせの精度が悪く、このため、スループットを
悪化させることである。
【0015】その第一の理由は、スキャン型投影露光装
置における2面付けの投影原版のレチクルを製造する際
に2組のアライメントマーク相互間の相対的位置に誤差
が発生することは不可避であるにも拘らず、ステッパー
の場合もスキャン型投影露光装置により形成された相対
位置誤差を有する2組のアライメントマークのそれぞれ
に対して位置合わせを行なうからである。
【0016】また、第二の理由は、アライメントマーク
それぞれで投射光の歪みの影響のため2組のアライメン
トマーク間に不可避な位置誤差を生じるからである。
【0017】本発明の目的は、複数のチップに対する位
置の重ね合わせ精度の向上とリソグラフィ工程でのスル
ープットの向上とを図ることができるアライメントマー
クおよびそのアライメント方法を提供することである。
【0018】
【課題を解決するための手段】本発明によるアライメン
トマークは、露光フィールドサイズの異なる露光装置に
対して用いる場合、面付け数の最大をカバーする露光装
が有する一つの露光フィールド内にX方向およびY
方向それぞれに対する一組が存在するように設けられて
いる。
【0019】このことにより、一つの露光フィールドに
はアライメントマークが1組のみ存在することになる。
【0020】また、前記一組のX方向およびY方向のア
ライメントマークのそれぞれは前記露光装置の露光軸上
および露光軸近傍のいずれかに位置している。
【0021】このことにより、各アライメントマークの
光軸に対する歪みが最小になる。
【0022】また、上記アライメントマークを用いてチ
ップを位置合わせするアライメント方法において、前記
アライメントマークを一組のみ有する場合のチップを位
置合わせする際に前記露光装置は、前記アライメントマ
ークを含むチップの位置合わせの際にアライメントマー
クを含むチップの位置を計測し、計測した結果から前記
アライメントマークを含むチップ以外の残るチップの位
置座標を決定し、決定したこの位置座標に基づいてチッ
プを表面に配置されたウェハーステージを駆動し前記残
りチップを移動させて位置合わせする工程を有する。
【0023】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
【0024】図1は本発明のアライメントマークの実施
の一形態を示す平面図である。図1に示されるように、
スキャン型投影露光装置用の2面付けレチクル上のアラ
イメントマークについては、一つの露光フィールドに含
まれる二つのチップ1,2に対してチップ1のみにX方
向アライメントマーク3およびY方向アライメントマー
ク4の一組が配置され、チップ2にアライメントマーク
は配置されないものとする。
【0025】チップ1およびチップ2をY方向(図面上
で上下)に並べて位置した場合、X方向(図面上の横方
向)のX方向アライメントマーク3は上側端辺中央の近
傍、またY方向アライメントマーク4はチップ1の左端
辺中央の近傍、それぞれに位置するものとする。
【0026】次に、図2は、図1に示されるレチクルを
用いてリソグラフィ工程が実施された半導体基板7上の
チップ1,2の配置の一例を示す平面図である。すなわ
ち、図2では、図面上で上下に並べて位置したチップ
1,2の2組が左右に並び、かつ3組が上下に並んで、
12個のチップが配置されているものとする。
【0027】図2に示されるように、この例ではアライ
メントマークが全てのチップにはないので、リソグラフ
ィー工程で全てのチップのアライメントマークを順次使
用するステッパーによるダイ・バイ・ダイ・アライメン
トを行なうことはできない。同様に、選択したチップに
アライメントマークがない場合があり、任意のチップを
選択して統計処理的アライメントを行なうこともできな
い。
【0028】従って、このアライメントマークによるア
ライメント方法では、1面付けレチクルを用いるステッ
パーは、アライメントマークを含むチップ1に対しては
このアライメントマークを用いて位置併せを行ない、ア
ライメントマークを含まないチップ2に対してはアライ
メントマークを含むチップ1の位置を計測した結果から
アライメントマークを含まないチップ2の座標を決定
し、表面に半導体基板7が配置されるウェハーステージ
を駆動することによりチップを位置合わせしている。
【0029】ここで、アライメントマークの位置誤差に
ついて検討する。
【0030】レチクル製造上の位置誤差は、現在、0.
1μm程度に収められている。現状でのスキャン型投射
露光装置では、縮小倍率が1/4であるので、半導体基
板上での位置誤差はほぼ(0.1/4=)“0.025
μm”となる。従って、同一面上に2組のアライメント
マークがある場合の最大位置誤差は、1組の場合の2倍
の“0.050μm”であり、また統計的にも平方和で
求められる“0.035μm”である。
【0031】また、露光による歪み(ディストーショ
ン)については、スキャン型投射露光装置は、スキャン
による平均化効果により歪みを40〜50nmに抑える
ことができる。ただし、レチクルステージとウェハース
テージとの同期制御誤差によりレンズ性能によらない歪
み(ダイナミックディストーション)が発生するので、
スループット、すなわちスキャン速度との関係において
はこの限りではない。ここで、歪みによる位置誤差が5
0nmと見積もられた場合、2組のアライメントマーク
がある場合の最大位置誤差は1組の場合の2倍の100
nmに達する。
【0032】従って、1組のアライメントマークがある
場合の位置誤差の最大値α1 および統計値α2 それぞれ
は下記の通りとなる。
【0033】 α1 =0.025+0.050=0.075μm α2 = α 1/2 =0.056μmただし、 α=(0.025) 2 +(0.050) 2 また、2組のアライメントマークがある場合の位置誤差
の最大値β1 および統計値β2 それぞれは下記の通りと
なる。
【0034】 β1 =0.050+0.100=0.150μm β2 = β 1/2 =0.112μmただし、 β=(0.050) 2 +(0.100) 2 この結果、上記位置誤差の差の値は、下記のようにな
り、リニアモーター駆動のウェハーステージを有するス
テッパーの標準的なウェハーステージ精度0.030μ
mより悪い。
【0035】β1 −α1 =0.075μm β2 −α2 =0.056μm 従って、図1および図2に示されるように、一つの露光
フィールドに一組のアライメントマークを用いることに
より、複数組のアライメントマークを用いるより、重ね
合わせ精度が向上する。
【0036】しかし、上記形態によれば、図示されるよ
うに、一組のアライメントマークが一方のチップ内にあ
り、かつ露光フィールドの端辺近傍に在るので、露光の
光軸からの距離がある。このため、一組のアライメント
マークの上記位置は重ね合わせ精度の観点から必ずしも
望ましくない。
【0037】すなわち、一般に、レンズの設計にもよる
が球面収差を除く諸収差の影響は光軸からの距離が増加
するに従って増大する。
【0038】この問題点を解決する手段として、図3お
よび図4に、図1または図2とは別のアライメントマー
ク位置を説明する平面図を示す。
【0039】図示されるように、チップ1およびチップ
2をY方向(図面上で上下)に並べて位置した場合、X
方向(図面上の横方向)のX方向アライメントマーク1
3はチップ2の上側端辺中央の近傍、またY方向アライ
メントマーク14はチップ1およびチップ2の境界線左
端中央の近傍、それぞれに位置するものとする。
【0040】このX方向アライメントマーク13および
Y方向アライメントマーク14それぞれは、各チップの
端辺において露光の光軸に最短の位置の一つに配置され
ていることになる。従って、歪みまたは上記収差の影響
が低減され、アライメントマークによる重ね合わせ精度
は向上する。
【0041】従って、このアライメントマークによるア
ライメント方法は、アライメントマークを含むチップ2
の位置を計測した結果から残りのチップ1の座標を決定
し、チップ1,2を含むウェハーを表面に配置するウェ
ハーステージを駆動することによりチップ1を位置合わ
せすることである。
【0042】上記説明では、アライメントマークを図示
したが、アライメントマークの位置は上記機能を満たす
限り自由であり、本発明は上記説明に限定されるもので
はない。
【0043】
【発明の効果】本発明による第一の効果は、リソグラフ
ィー工程における重ね合わせ精度が向上できることであ
る。
【0044】その第一の理由は、一つの露光フィールド
に一組のアライメントマークのみがあるので、レチクル
製造および露光の際の歪みにおけるアライメント間の相
対位置誤差の影響を受けなくてすむからである。
【0045】その第二の理由は、アライメントマークの
位置が一つの露光フィールドの中央に位置する光軸に最
短の距離にあり、露光の際の歪みおよび収差の影響を低
減できるからである。
【0046】本発明による第二の効果は、リソグラフィ
ー工程におけるスループットを向上できることである。
【0047】その理由は、アライメントマークを含むチ
ップの位置を計測した結果からアライメントマークを含
まないチップの座標を決定するので、全てのチップそれ
ぞれで位置を計測して座標を決定する必要がないからで
ある。
【図面の簡単な説明】
【図1】本発明の実施の一形態を示す一つの露光フィー
ルドの平面説明図である。
【図2】図1を適用した場合の一形態を示す半導体基板
の平面説明図である。
【図3】本発明の図1とは別の一形態を示す露光フィー
ルドの平面説明図である。
【図4】図3を適用した場合の一形態を示す半導体基板
の平面説明図である。
【図5】従来の一例を示す露光フィールドの平面説明図
である。
【図6】図5を適用した場合の一例を示す半導体基板の
平面説明図である。
【符号の説明】
1、2 チップ 3、13 X方向アライメントマーク 4、14 Y方向アライメントマーク 7 半導体基板

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体装置の製造工程でマスクと半導体
    基板との位置合わせを行なう際に用いるアライメントマ
    ークにおいて、前記製造工程で露光フィールドサイズの
    異なる露光装置を用いる場合、面付け数の最大をカバー
    る露光装置が有する一つの露光フィールド内にX方
    向およびY方向それぞれに対する一組が存在するように
    設けられていることを特徴とするアライメントマーク。
  2. 【請求項2】 請求項1において、前記一組のX方向お
    よびY方向それぞれは前記露光装置の光軸上および光軸
    近傍のいずれかに位置することを特徴とするアライメン
    トマーク。
  3. 【請求項3】 請求項1または請求項2によるアライメ
    ントマークを用いてチップを位置合わせするアライメン
    ト方法において、前記露光装置は、前記アライメントマ
    ークを含むチップの位置合わせの際にアライメントマー
    クを含むチップの位置を計測し、計測した結果から前記
    アライメントマークを含むチップ以外の残りチップの位
    置座標を決定し、決定したこの位置座標に基づいて前記
    ウェハーステージを駆動し前記残りチップを移動させて
    位置合わせすることを特徴とするアライメント方法。
JP8193038A 1996-07-23 1996-07-23 アライメントマークおよびアライメント方法 Expired - Fee Related JP2904269B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8193038A JP2904269B2 (ja) 1996-07-23 1996-07-23 アライメントマークおよびアライメント方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8193038A JP2904269B2 (ja) 1996-07-23 1996-07-23 アライメントマークおよびアライメント方法

Publications (2)

Publication Number Publication Date
JPH1041210A JPH1041210A (ja) 1998-02-13
JP2904269B2 true JP2904269B2 (ja) 1999-06-14

Family

ID=16301138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8193038A Expired - Fee Related JP2904269B2 (ja) 1996-07-23 1996-07-23 アライメントマークおよびアライメント方法

Country Status (1)

Country Link
JP (1) JP2904269B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3677426B2 (ja) * 2000-02-21 2005-08-03 Necエレクトロニクス株式会社 位置合わせ精度計測マーク
KR100744768B1 (ko) * 2005-06-14 2007-08-01 삼성전자주식회사 전자렌지의 부하 테스트장치 및 방법
US8754538B2 (en) * 2008-06-24 2014-06-17 Infineon Technologies Ag Semiconductor chip including identifying marks
JP7034771B2 (ja) * 2018-03-02 2022-03-14 キオクシア株式会社 露光装置、露光方法、及び半導体装置の製造方法

Also Published As

Publication number Publication date
JPH1041210A (ja) 1998-02-13

Similar Documents

Publication Publication Date Title
US7847939B2 (en) Overlay measurement target
KR100682636B1 (ko) 겹침 오류들에 있어서 확대 오류들과 레티클 회전 오류들의 효과의 감소
JP2593440B2 (ja) 投影型露光装置
KR100517159B1 (ko) 노광장치 및 방법
JP4905617B2 (ja) 露光方法及びデバイス製造方法
US6238851B1 (en) Exposure method
JP3884098B2 (ja) 露光装置および露光方法
JP2682523B2 (ja) 露光方法及びモニタパターン
JP4280523B2 (ja) 露光装置及び方法、デバイス製造方法
JP2001274073A (ja) 重ね合わせ露光方法及び露光システム
JPH1154404A (ja) アライメント方法
JP2904269B2 (ja) アライメントマークおよびアライメント方法
JP2001345243A (ja) 評価方法、位置検出方法、露光方法及びデバイス製造方法
JP5084432B2 (ja) 露光方法、露光装置およびデバイス製造方法
JP4174324B2 (ja) 露光方法及び装置
TWI820371B (zh) 用於微影裝置製造程序之檢測工具及度量衡方法
JPH0547626A (ja) 像投影方法及びそれを用いた半導体デバイスの製造方法
JP2005175334A (ja) 露光方法及び装置
US6662145B1 (en) Method, equipment, and recording medium for controlling exposure accuracy
JPH0672766B2 (ja) 位置検出装置
JP3961707B2 (ja) 露光方法
JPH11251225A (ja) 結像系、該結像系を備えた露光装置、前記結像系の使用方法、及び前記露光装置を用いたデバイスの製造方法
KR100596270B1 (ko) 얼라인 마크 및 얼라인 방법
JPH10125589A (ja) 走査型露光装置及びそれを用いたデバイス製造方法
JP3441966B2 (ja) 走査型露光装置および方法、デバイス製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990224

LAPS Cancellation because of no payment of annual fees