JPH0495956A - リソグラフィマスク及びマスクパターン転写方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ＩＣ等の半導体装置の製造工程で用いられる
リソグラフィマスク（レチクルともいう）及びそのリソ
グラフィマスクに形成されている電子回路パターンを基
板上に転写するマスクパターン転写方法に関する。

〔従来の技術〕

ＩＣ等の半導体装置の製造工程で用いられるリソグラフ
ィ技術では、縮小投影露光装置を用いてリソグラフィマ
スク上のパターンをステップアントリピート方式により
、基板上に逐次転写する。

その際、良好なマスクパターンの重ね合わせが行えるよ
うに、基板上に予め形成されたアライメントマークの位
置を検出し、この基板上のアライメントマークとマスク
上のアライメントマークパターンとを整合させ、基板と
マスクの相対的な位置合せがなされる。

〔発明が解決しようとする課題〕

一般に、半導体装置の製造プロセスにおいては、複数の
マスクパターンを逐次基板上へ転写していくのが通常で
あり、１種類の半導体素子を作製するのに必要とされる
転写回数は、通常、士数回以上であり、その転写回数と
同数の高価なマスクが１種類の半導体素子を作製するだ
けで必要となる。

このことは、半導体装置の低コスト化の障害となり好ま
しくない。しかも、ＩＣ等の集積化された半導体装置は
、複数種類の半導体素子を組み合わせて構成されるのか
通常であり、１種類の素子だけで構成されることは希で
ある。このため、半導体装置の製造には、かなりの数の
マスクが必要となり、使用マスクの取り違え等のマスク
管理上のミスか生じ易く、またマスク交換の手間か掛か
る等、効率的なりソグラフィ作業を行うことが難しかっ
た。

そこで、上述の事情に鑑み、本発明は１枚のマスクを有
効に活用して、マスク枚数を削減することを目的として
いる。

〔課題を解決するための手段〕

上述の目的を達成するため、本発明によるリングラフィ
マスクにおいては、基板上に転写される電子回路パター
ンの他に、この電子回路パターンの位置合せに用いられ
る少なくとも２つのアライメントマークパターンと、ア
ライメントマークパターンに対して所定のローテーショ
ンオフセットおよび位置オフセットのうち少なくとも一
方を有する少なくとも１つのオフセットアライメントマ
ークパターンとか形成されていることを特徴としている
。

また、本発明によるマスクパターン転写方法においては
、上述の本発明によるリソグラフィマスクのアライメン
トマークパターンと整合する基板上のアライメントマー
クに対し、そのリング、ラフィマスクに形成されている
オフセットアライメントマークパターンの少なくとも１
つを整合させてそのリングラフィマスクに形成されてい
る電子回路パターンを基板上に転写することを特徴とし
ている。

〔作用〕

このようになっているので、１枚のリソグラフィマスク
で基板に対して互いに異なる位置や向きにマスクパター
ンを転写できるようになる。

〔実施例〕

以下、本発明の実施例について第１図〜第９図を参照し
つつ、説明する。

第１図は本発明によるリソグラフィマスクの一実施例を
示している。この図に示したリソグラフィマスク１にお
いては、紫外線等のエネルギー線が照射される露光領域
に電子回路パターン２及び一対のアライメントマークパ
ターン３ａ、３ｂが形成されている。これら電子回路パ
ターン２及びアライメントマークパターン３ａ、３ｂ自
体は、従来より知られているものである。そして、本発
明によるリソグラフィマスクの特徴は、次に説明するオ
フセットアライメントマークパターンが形成されている
ところにある。すなわち、図示したリソグラフィマスク
１には、電子回路パターン２及びアライメントマークパ
ターン３ａ、３ｂの他に、６個のオフセットアライメン
トマークパターン５８〜５ｆか露光領域に形成されてい
る。オフセットアライメントマークパターン５ａ〜５ｆ
は、アライメントマークパターン３ａ、３ｂをマスク中
心に対して４５度ずつ回転（ローテーションオフセット
）させた位置および向きに形成されている。したがって
、アライメントマークパターン３ａ、３ｂをこれらに対
応して予め半導体基板上に形成された一対のアライメン
トマークと整合させ、そのマスクパターンを基板上に転
写すれば、第２図（ａ）に示したように、電子回路パタ
ーン２、アライメントマークパターン３ａ、３ｂ及びオ
フセットアライメントマークパターン５ａ〜５ｆからな
るマスクパターンが基板上に転写される。

また、本発明によるマスクパターン転写方法を用いて、
アライメントマークパターン３ａ、３ｂの代わりに、オ
フセットアライメントマークパターン５ａ、５ｂを上述
した基板上のアライメントマークに対して整合させれば
、第２図（ｂ）に示したように、時計方向に４５度回転
した状態でマスクパターンを基板上に転写することがで
きるし、オフセットアライメントマークパターン５ｃ。

５ｅを整合させれば、第２図（Ｃ）に示したように、時
計方向に１８０８０度回転状態でマスクパターンを基板
上に転写することができる。したがって、第３図に示し
たように、１つのマスクパターンを１８０８０度回転た
状態で重ね合わせて転写することも可能である。

第４図に第１図に示した本発明によるリソグラフィマス
クの実施例と異なる実施例を示す。

このマスク６においては、電子回路パターン２および１
対のアライメントマークパターン７ａ。

７ｂの他に、８対のオフセットアライメントマークパタ
ーン８　ａ　％　８　ｂ　％　９　ａ　１９　ｂ　％　
１０　ａ　１１０　ｂ　−１１ａ　１１　ｌ　ｂ　％　
１２　ａ　ｓ　１２　ｂ　−１３ａ　１１３　ｂ　−１
４ａ　１１４　ｂ　％　１５　ａ　５１５ｂが形成され
ている。これらのオフセットアライメントマークパター
ンはアライメントマークパターン７ａ、７ｂをマスク中
心に対して４０度ずつ回転（ローテーションオフセット
）させた位置および向きに形成されている。したがって
、このマスク６に本発明によるマスクパターン転写方法
を適用し、基板上に形成されているアライメントマーク
に対してマスク６上の１対のアライメントマークパター
ン７　ａ　％　７　ｂ及び８対のオフセットアライメン
トマークパターン８ａ％　８ｂ〜１５ａ、１５ｂを逐次
整合させて電子回路パターン２の転写を行うことにより
、電子回路パターン２を正確に４０度ずつ回転させて転
写することができる。このようにして、第５図に示した
ように、電子回路パターン２を４０度ずつ回転させて展
開した転写パターンを基板上に得ることができる。

なお、第５図では、アライメントマークパターン７ａ、
７ｂおよびオフセットアライメントマークパターン８ａ
、８ｂ、９ａ、９ｂ、１０ａ。

１０ｂ、ｌｌａ、ｌｌｂ、１２ａ、１２ｂ。

１３ａ、１３ｂ、１４ａ、１４ｂ、１５ａ。

１５ｂか転写されたものは図示を省略している。

第６図に、より具体的な本発明によるリソグラフィマス
クの実施例を示す。

このマスク１６においては、電子回路パターン１７およ
び一対のアライメントマークパターン１８ａ、１８ｂの
他に、１つのオフセットアライメントマークパターン２
０が形成されている。このオフセットアライメントマー
クパターン２０はアライメントマークパターン１８ｂを
マスク中心に対して９０度回転（ローテーションオフセ
ット）させた位置および向きに形成されている。

次に、このマスク１６を本発明によるマスクパターン転
写方法に使用してｐｎｐ型バイポーラトランジスタを基
板上に形成する場合について、第７図を参照しつつ説明
する。

まず、基板２１上にｐ復活性層を形成し、基板２１上の
アライメントマークにマスク１６上のアライメントマー
クパターン１８ａ、１８ｂを整合させ、ｐ復活性層の上
にマスク１６の電子回路パターン１７をバターニングす
る（第７図（ａ）参照）。そして、このバターニング領
域のみにｎ型活性層２２を形成する。次いで、マスク１
６を基板２１に対して時計方向に９０度回転させて、基
板上のアライメントマークに対してマスク１６上のアラ
イメントマークパターン１８ｂ及びオフセットアライメ
ントマークパターン２ｏを整合させ、前回のパターニン
グ領域に対して電子回路パターン１７を９０度回転させ
た位置及び向きに一部重ね合わせた状態でバターニング
する。そして、今回のパターニング領域のみにｐ復活性
層２３を形成する。こうして、電子回路パターン１７が
重複してバターニングされた部分にｐｎｐ接合を容易に
得ることができる。すなわち、１枚のマスクを有効に活
用して基板上にｐｎｐ型バイポーラトランジスタを形成
することが可能である。

また、上述した実施例と異なる本発明によるリソグラフ
ィマスクの実施例を第８図に示す。

このマスク２４においては、第６図に示したマスクと異
なり、オフセットアライメントマークパターン２６は、
１対のアライメントマークパターン２５ａ及び２５ｂを
通る直線上において、アライメントマークパターン２５
ａからアライメントマークパターン２５ｂと反対側にア
ライメントマークパターン２５ｂと同じ距離だけ偏倚（
位置オフセット）した位置に形成されている。そして、
このマスク２４に本発明によるマスクパターン転写方法
を適用する場合には、基板上のアライメントマークに対
して、アライメントマークパターン２５ａ、２５ｂを整
合させてパターン転写を行い、更にマスク２４をアライ
メントマークパターンの配列方向にスライドさせて基板
上のアライメントマークに対してアライメントマークパ
ターン２５ａ及びオフセットアライメントマークパター
ン２６を整合させてパターン転写を行う。このようにす
れば、第９図に示したように、電子回路パターンを一部
重複させて基板上に転写することができ、第７図に示し
た場合と同様にｐｎｐ型バイポーラトランジスタ等の半
導体素子を基板上に形成することかできる。

なお、上述した実施例の説明においては、特に断らなか
ったか、本発明は共にフォトリソグラフィ、エキシマレ
ーサリソグラフィ、Ｘ線すソクラフィ、電子線リソグラ
フィ等、各種のりソグラフィに適用可能であり、また、
投影露光方式（縮小投影露光方式を含む）や反射型投影
露光方式の投影露光装置に適用可能であると共に、ステ
ッパーアライナ−の区別なく適用できる。

〔発明の効果〕

以上説明したように、本発明によるリソグラフィマスク
及びマスクパターン転写方法によれば、同一レイヤーで
あろうと異なるレイヤーであろうと、１枚のリソグラフ
ィマスクで基板に対して互いに異なる位置や向きにマス
クパターンを転写できるようになる。したがって、回路
設計を工夫することにより１枚のマスクを有効に活用し
て、半導体装置の製造に必要とされるマスク枚数を削減
することができる。これにより、半導体装置の製造コス
トを低減できると共に、使用マスクの取り違え等のマス
ク管理上のミスを減らすことかでき、またマスク交換の
手間等を省くことが可能となり、リソグラフィ作業の効
率が向上する。

また、Ｘ線リソグラフィ用のマスクのように、熱応力の
問題から粗密パターンの混成した加工を避けたい場合に
、パターン密度の揃った簡単なマスクを１枚作製し、そ
のマスクパターンの転写を繰り返し行うことによって、
粗密パターンの混成した所望の転写パターンを基板上に
得ることができるようになる。

その他、簡単なデバイスＴＥＧ、プロセスＴＥＧ作製の
際にも本発明を適用すれば、使用するマスク数を削減で
きると共に、マスク交換の手間を省略でき、有効である
。

【図面の簡単な説明】

第１図は本発明によるリソグラフィマスクの一実施例を
示した図、第２図及び第３図は第１図に示したマスクを
用いて基板上にバターニングされた転写例を示した図、
第４図は第１図に示した実施例と異なる本発明によるリ
ソグラフィマスクの実施例を示した図、第５図は第４図
に示したマスクを用いて基板上にバターニングされた転
写例を示した図、第６図は第１図及び第４図に示した実
施例と異なる本発明によるリソグラフィマスクの実施例
を示した図、第７図は第６図に示したマスクを用いて基
板上にバターニングされた転写例を示した図、第８図は
第１図、第４図及び第６図に示した実施例と異なる本発
明によるリソグラフィマスクの実施例を示した図、第９
図は第８図に示したマスクを用いて基板上にバターニン
グされた転写例を示した図である。 １・・・リングラフィマスク、２・・・電子回路バタン
、３ａ、３ｂ・・・アライメントマークパターン、５ａ
、５ｂ、５ｃ、５ｄｓ　５ｅ、５ｆ−・・オフセットア
ライメントマーク、６・・・リソグラフィマスク、７ａ
、７ｂ−・・アライメントマーク、８ａ、８ｂ。 ９ａ、　　９ｂ、　　１０ａ、　　１０ｂ、　　ｌｌａ
、　　ｌｌｂ。 １２ａ、１２ｂ、　１３ａ、　　１３ｂ、　　１４ａ。 １４ｂ、１５ａ、１５ｂ・・・オフセットアライメント
マークパターン、１６・・・リソグラフィマスク、１７
・・電子回路パターン、１８ａ、１８ｂ・・・アライメ
ントマークパターン、２０・・・オフセットアライメン
トマークパターン、２１・・・基板、２２・・・ｎ型活
性層、２３・・ｐ型活性層、２４・・・リソグラフィマ
スク、２５ａ、２５ｂ・・・アライメントマークパター
ン、２６・・オフセットアライメントマークパターン。

Claims (1)

1. 【特許請求の範囲】 １、半導体装置の製造工程で用いられるリソグラフィマ
   スクであって、 基板上に転写される電子回路パターンと、前記電子回路
   パターンの位置合せに用いられる少なくとも２つのアラ
   イメントマークパターンと、前記アライメントマークパ
   ターンに対して所定のローテーションオフセットおよび
   位置オフセットのうち少なくとも一方を有する少なくと
   も１つのオフセットアライメントマークパターンとが形
   成されていることを特徴とするリソグラフィマスク。 ２、請求項１記載のリソグラフィマスクに形成されてい
   る電子回路パターンを基板上に転写するマスクパターン
   転写方法であって、 請求項１記載のリソグラフィマスクのアライメントマー
   クパターンと整合する基板上のアライメントマークに対
   し、請求項１記載のリソグラフィマスクに形成されてい
   るオフセットアライメントマークパターンの少なくとも
   １つを整合させてそのリソグラフィマスクに形成されて
   いる電子回路パターンを基板上に転写することを特徴と
   するマスクパターン転写方法。