JPS6312133A - パタ−ン形成基板 - Google Patents

パタ−ン形成基板

Info

Publication number
JPS6312133A
JPS6312133A JP62123863A JP12386387A JPS6312133A JP S6312133 A JPS6312133 A JP S6312133A JP 62123863 A JP62123863 A JP 62123863A JP 12386387 A JP12386387 A JP 12386387A JP S6312133 A JPS6312133 A JP S6312133A
Authority
JP
Japan
Prior art keywords
pattern
area
substrate
alignment marks
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62123863A
Other languages
English (en)
Other versions
JPH0451967B2 (ja
Inventor
Hideki Ine
秀樹 稲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP62123863A priority Critical patent/JPS6312133A/ja
Publication of JPS6312133A publication Critical patent/JPS6312133A/ja
Publication of JPH0451967B2 publication Critical patent/JPH0451967B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は比較的大面積の連続的又はとぎれないパターン
が形成されたパターン形成基板に関し、特に液晶、集積
回路、CCO、ラインセンサ等の製造に使用する連続パ
ターンが形成される比較的大面積なパターン形成基板に
関する。
〔従来技術および発明が解決しようとする問題点〕近年
、上述した液晶、集積回路、 ccn 、  ラインセ
ンサ等の製造分野においては、大面積の連続或いは途切
れのないパターンを形成することが望まれている。
特にCCD、ラインセンサの分野においては、大面積で
且つ矩形の連続パターンを形成することが強く望まれて
いる。
パターンの連続性を保証するために、同一サイズの単一
のマスクで光学的リソグラフィー法等により大面積の基
板に集積パターンを形成するのが最も都合良い。
しかしながら、大面積の基板は特別困難なく作ることが
できるけれども大きなマスクの製造は実現が困難である
。これは主として技術的難易およびそれに伴なう製造コ
ストの上昇のためである。
本発明の目的は、比較的大面積の連続的パターンを形成
したパターン形成基板を提供することにある。
〔問題点を解決するための手段〕
本発明は前述の目的を達成するために、連続パターンが
形成される基板の領域を少なくとも2つの区域に分割し
、且つこれらの区域用のアライメントマークを前記領域
外に前記区域ごとに形成し、基板の各区域に転写される
パターンの構成部分を互いに整合させている。
前述の通り大面積マスクの製造は未だ実用段階ではない
。このため本発明では、現在製造可能なマスクのような
比較的小面積なマスクが、基板に連続的なパターンを形
成するために使用される。
連続パターンが転写される同一基板内の領域(以下パタ
ーン転写領域と称する)は、少なくとも2つの区域に分
割され、パターン転写は例えば異なるパターン構成部分
を有する少なくとも2つのマスクを介して区域に対して
続けて行なわれる。その結果一つの完全なパターンが基
板に転写される。
従来知られているように半導体回路デバイスの製造は、
異なる回路パターンを有する異なるマスクの使用により
ウェハのような基板の同一区域に対してパターン転写を
繰り返す必要がある。パターン転写を繰り返す際、これ
らの異なるパターンをお互いに高い重ね合わせ精度で重
ね合わせなければならない、しかしながらマスクを使用
した最初のパターン転写に関し本質的には位置合わせ精
度は必要とされない。なぜならば、最初のパターン転写
のときにいかなるパターンもウェハに形成されず、且つ
又転写されるマスクのパターンはそれ自体一体であり、
一つの完全なパターンの一構成部分ではない。
他方基板のパターン転写領域は複数の区域に分割され、
異なるパターン構成部分を有する異なるマスクの使用に
より複数の区域にパターン転写を連続的に行なうならば
、それぞれ基板内の区域にまず転写されるパターン構成
部分の間でアライメントを確立しなければならない、言
いかえねば基板内の複数の区域に関して第1のパターン
転写するとき、パターン構成部分のアライメントが、基
板に形成されるべきパターンの連続性を保証するために
望まれる。
これを達成するならば、継続的なパターン転写工程の間
基板内の区域に続けて転写されるパターン構成部分間の
7ライメントは、基板内の同一区域に転写されるパター
ン構成部分と既に転写されたパターン構成部分との間の
重ね合わせ精度を追求することによってのみ自動的に保
証される。
〔実施例の説明〕
第1図を参照するとガラス板、シリコンウェハ等のよう
な基板は、連続的なパターンが転写されるパターン転写
領域1を面上に有する。基板の外側境界は図面を簡略化
するために図示されていない。パターン転写領域lの中
心は記号Cで示されている。パターン転写領域lは中心
Cに関して上側半分区域および下側半分区域に分割され
ている。パターン転写領域1の長さの半分に略等しい長
さ又は幅を有するマスクが記号2で示されている。マス
ク2の面上には、アライメントマーク3〜6のみがお互
いに関して珪つマスク2の中心に関して予め定められた
位置関係に形成されている。回路パターンはマスク2に
形成されていない。アライメントマーク3および4はパ
ターン転写領域1の上半分区域用のものであり、アライ
メントマーク5および6は領域1の下半分区球用のもの
である。
パターン転写領域1に対してパターンを転写するに先立
って、マスク2の中心がパターン転写領域1の中心Cと
一致し、アライメントマーク3および5或いは4および
6を連結する方向がパターン転写領域lの長さ方向と実
質的に平行になるように、マスク2を基板の上又は上方
に芒〈。この配置によってアライメントマーク3および
4は、中心Cに関して基板の上半分区域の上又は上方で
且つパターン転写領域1より他の区域の上又は上方の位
置におかれ、一方アライメントマーク5および6は、パ
ターン転写領域1より他の基板の下半分区域の上又は上
方の位置におかれる。
次にマスク2は照射源によって照射され基板上に塗布さ
れたフォトレジストは、マスク2を通して伝達された光
ビームにさらされる。これによってアライメントマーク
3〜6はパターン転写領域1より他の基板の区域に転写
される。アライメントマーク3〜6の像は既知の現像法
によって可視化される。
上述の作業によって実素子パターンを有する実素子マス
クと基板の間のアライメントを可能にするためのアライ
メントマークが基板に設けられる。
第2〜4図を参照してパターン転写領域1に対するパタ
ーン転写を説明する。
本実施例において、一つの完全なパターンの相補的な半
分部を有する2つの実素子マスク7および8は、パター
ン転写領域1の区域の数に従って使用される。マスク7
および8はそれぞれ、回路パターンの構成部分に加えて
、基板のアライメントマーク3および4(又は5および
6)に対応するアライメントマーク11を備えている。
アライメントマーク3,4,5.6および11間の位置
関係は予め次のとおり決定される。マスク7および8を
並べて配置するとき確立されるマスク7および8のアラ
イメントマーク11間の位置関係は、マスクのパターン
構成部分が正確な連続パターンを画定するために正確に
接続されるようなものであり、アライメントマーク3〜
6の間の位置関係と正確に同−又は厳密に一致する。a
知のエレクトロンビームパターニング法等を使用するこ
とによって、アライメントマーク3〜6,11をそれぞ
れマスク2,7および8上に、上述の位置関係を正確に
維持して容易に形成することができる。
例えばパターン転写領域1の上半分区域へのパターン転
写を最初に望む場合、マスク7は基板の上半分区域の上
又は上方におかれ、しかる後アライメントマーク間の間
隔が第4図に示されるようにお互いに等しくなるまで特
開昭53−090872号に開示されているような既知
の方法で、基板に対するマスク7の位置合わせがアライ
メントマーク3.4および11を介して適宜性なわれる
。この位置合わせ作業が終わったら、マスク7と基板の
上半分区域との間に正確な位置関係が確立され、かくて
基板の上半分区域の露光が行なわれる。この露光中アラ
イメントマーク11の区域と同じく基板の下半分区域は
、適当な遮蔽部材によって露光ビームに対して保護され
る。
その後類似パターン転写法がパターン転写領域1の下半
分区域に対して行なわれる。このことは、領域1の上半
分区域に対してフォトレジスト材料の処理をするに先立
っであるいは処理した後のいずれかで行なうのが良い。
パターン転写領域1上へ転写されるパターン構成部分の
連続性の程度は、(もし現実に製造できるならば)領域
1を覆う大面積を備えた単一のマスクで達成される連続
性に対しわずかに劣るものである。しかしかかるわずか
な劣りは以下の理由から十分無視することができる。液
晶、成る種のIC,CCD 、 ラインセンサ等に必要
な製造精度はVLSIのような大面積ICに必要な精度
と比べてそれ程きびしくない、パターン構成部分間の十
分な程度のアライメントはアライメントマーク3〜6に
よって満足される。
パターン転写領域lの区域の各々に対してパターン転写
を繰り返すことを要求される場合に、基板に形成される
アライメントマーク3〜6およびアライメントマーク1
1と類似の方法で次のマスクに形成されたアライメント
マークによって、既に転写されたパターンとの7ライメ
ントを達成しながら、次のマスクを通してパターン転写
を繰り返す。
第5図は、アライメントマークの位置を決定するときな
される考慮を説明するための図面である。第5図の配置
において、アライメントマーク5および6は互いに距#
Dだけ箪れており、アライメントマーク3および6はそ
れぞれ距11i L 4およびL5だけ領域1の中心線
9から離れている。
L4とL5の和はL2である。同じくアライメントマー
ク3および6はそれぞれ距離LIおよびL3だけ領域1
の対応する縁から離れている。アライメントマーク3お
よび4により達成されるアライメントが誤差±Δを含む
ならば1回転方向の誤差即ちΔθはjan’ (2Δ/
D)で与えられる。このとき第5図で領域1の上縁は距
離り、だけアライメントマーク3から離れているので、
X方向にり、−5in(Δθ)およびY方向にLH[1
−cos(Δθ)]だけずれることとなる。
この場合アライメントマークの位置が不等式DSL、を
満足するように決定されるならば問題はないが、通常、
特に細長い形状のラインセンサの場合には領域1の寸法
限定により不等式りくLlが成り立つ、このためパター
ン転写領域の縁部において±Δ以下の位置ずれが発生す
る。特にL4=L5=O(2つのアライメントマークの
みが形成されることを意味する)が満足される場合縁部
での重ね合わせ精度は最も慈くなる。上記の観点から距
離りを大きくし、アライメントマークを区域の対応する
中心の近くの位置に即ち第5図においてり、=L4およ
びL3=L5を満足する位置に配置するのが好ましい。
〔発明の効果〕
以上の如く、本発明の基板によれば、比較的大面積で連
続的なパターンをその表面に有することができる。
【図面の簡単な説明】
第1図は、本発明に従って基板にアライメントマークを
形成するとき基板とマスクとの位置関係を概略的に示し
た平面図である。 第2図および第3図は本発明の基板に対するパターン転
写の方法を概略的に示した平面図である。 第4図はアライメントを達成するときアライメントマー
クを示す拡大図である。 第5図は、アライメントマークの位置を決定する際なさ
れる考慮を説明するための図である。 1・・・パターン転写領域

Claims (1)

    【特許請求の範囲】
  1. 第1並び第2アライメントマークが形成されているアラ
    イメントマーク領域と、実素子を構成するためのパター
    ンの第1部分が前記第1アライメントマークを用いて位
    置決めされ、所定の状態で焼付けられている第1実素子
    領域と、前記パターンの第2部分が前記第2アライメン
    トマークを用いて位置決めされ、前記第1部分に対して
    所定の状態で焼付けられている第2実素子領域を有し、
    前記第1並び第2実素子領域は前記アライメントマーク
    領域を挟まないように配置されていることを特徴とする
    パターン形成基板。
JP62123863A 1987-05-22 1987-05-22 パタ−ン形成基板 Granted JPS6312133A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62123863A JPS6312133A (ja) 1987-05-22 1987-05-22 パタ−ン形成基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62123863A JPS6312133A (ja) 1987-05-22 1987-05-22 パタ−ン形成基板

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP59035330A Division JPS60180119A (ja) 1984-02-28 1984-02-28 アライメントマ−ク作成方法

Publications (2)

Publication Number Publication Date
JPS6312133A true JPS6312133A (ja) 1988-01-19
JPH0451967B2 JPH0451967B2 (ja) 1992-08-20

Family

ID=14871247

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62123863A Granted JPS6312133A (ja) 1987-05-22 1987-05-22 パタ−ン形成基板

Country Status (1)

Country Link
JP (1) JPS6312133A (ja)

Also Published As

Publication number Publication date
JPH0451967B2 (ja) 1992-08-20

Similar Documents

Publication Publication Date Title
US4423127A (en) Method of manufacturing a semiconductor device
US4883359A (en) Alignment method and pattern forming method using the same
JPS6312133A (ja) パタ−ン形成基板
US5665645A (en) Method of manufacturing a semiconductor device using reticles
JP2003248329A (ja) 半導体装置及びその製造方法
JPH10213896A (ja) レチクル
JP3120345B2 (ja) 位相シフトマスク及び半導体装置
JPS63275115A (ja) 半導体装置のパタ−ン形成方法
JPH0362010B2 (ja)
JP2854921B2 (ja) 半導体装置の製造方法
JPS60180119A (ja) アライメントマ−ク作成方法
JPS5931852B2 (ja) フォトレジスト露光用マスク
JPS588132B2 (ja) 集積回路製造方法
US6733937B2 (en) Exposure method for liquid crystal display device
JPH0144009B2 (ja)
JPH0495956A (ja) リソグラフィマスク及びマスクパターン転写方法
JPH04148529A (ja) 半導体ウエハとフォトマスクとの位置合せ方法
JPH0766113A (ja) レチクル及び位置合わせ用バーニアの形成方法
JPH10154649A (ja) フォトマスクの位置合わせ方法
JPH06273947A (ja) 露光装置及び露光工程におけるアライメント方法
JPH0758682B2 (ja) 露光方法
JPS63309953A (ja) フオトマスク
JPS62177922A (ja) 半導体装置の製造方法
JPS6325920A (ja) 露光方法および装置
JPS59165420A (ja) フオトエツチングに使用される露光用マスクの位置合せ方法およびこれに用いられる露光用マスク

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term