JPS588132B2 - 集積回路製造方法 - Google Patents

集積回路製造方法

Info

Publication number
JPS588132B2
JPS588132B2 JP55071523A JP7152380A JPS588132B2 JP S588132 B2 JPS588132 B2 JP S588132B2 JP 55071523 A JP55071523 A JP 55071523A JP 7152380 A JP7152380 A JP 7152380A JP S588132 B2 JPS588132 B2 JP S588132B2
Authority
JP
Japan
Prior art keywords
pattern
mask
misalignment
patterns
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55071523A
Other languages
English (en)
Other versions
JPS56169329A (en
Inventor
松本良一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP55071523A priority Critical patent/JPS588132B2/ja
Publication of JPS56169329A publication Critical patent/JPS56169329A/ja
Publication of JPS588132B2 publication Critical patent/JPS588132B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】 この発明は集積回路製造方法に係り、特にフオトリソ工
程における現像後に、パターン合せ精度を判定するため
に、マスク相互の位置合せずれを検出する方法に関する
ものである。
集積回路を製造する際のフオトリソ工程においては、各
層とも、前回のフオトリソ工程で基板上に形成されたマ
スク合せ用パターンに次の層のガラスマスクの同形状の
マスク合せ用パターンを重ね合せ、前回のパターン内に
今回のパターンがおさまるようにマスクを移動し、許容
位置ずれ内となった所で露光し、ガラスマスクパターン
を基板上に転写している。
ところで、このようにしてパターンを転写した後、現像
後に、パターン合せ精度を判定するために、マスク相互
の位置合せずれを検出することが行われている。
従来、その検出方法としては、回路パターンとともに基
板上に転写された上記マスク合せ用パターンを用いて行
われている。
マスク合せ用パターンを2層転写した状態の例を第1図
に示す。
この図において、1は酸化膜4およびシリコン基板3の
段差による前回のフオトリソ工程における正方形のマス
ク合せ用パターン、2はフォトレジスト5に形成された
同形状の今回のフオトリソ工程によるマスク合せ用パタ
ーンであり、このパターン2は、パターン1より許容位
置ずれ分だけ小さく設計したマスク合せ用パターン(今
回のフオトリソ工程におけるマスク上のマスク合せパタ
ーン)により形成されている。
これら2つのパターン1,2を顕微鏡(倍率40〜40
0倍)で観察して、マスク相互の位置合せずれを検出す
る。
いま、パターン1,2が第1図aに示す状態にあれば、
位置合せずれなしと検出できる。
一方、パターン1,2が第1図cに示す状態にあれば、
左側に許容内でずれていることを検出できる。
また、パターン1,2が第1図dに示す状態であれば、
下方向に許容限度でずれていることを検出できる。
しかるに、このような方法では次のような欠点を有する
すなわち、フォトレジスト5の露光の際に、光の回折現
象や内部多重反射、さらにネガタイプフォトレジスト5
の場合はラジカルによる光重合反応が未露光部分まで進
行する現象などにより、ガラスマスクのパターンライン
より移動してマスク合せ用パターン2が形成される。
したがつて、このマスク合せ用パターン2は、転写前の
マスク上のパターンの寸法と比較して1μ程度、縮小ま
たは拡大されたものとなる。
また、この拡大あるいは縮小の程度は、露光および現象
などの条件、方法に左右され、一律に定められず再現性
に乏しい。
しかも、エッチングの際、エツテングされる酸化膜4の
膜厚の60〜150%横方向エッチングされ、パターン
ラインが再度拡大する。
この際の拡大量はエッチング時間やエッチング方法、さ
らには被エッチ材質などにより左右され、露光、現像時
の縮小または拡大を超える場合もある。
したがって、2つのマスク合せ用パターン1,2の隙間
により位置合せずれを検出する方法は、不正確である欠
点があった。
また、位置ずれ許容量、すなわちマスク合せ用パターン
1と2の隙間を1.5μ乃至5μから1.5μ以下に減
少させることが、マスク合せ装置の顕微鏡解像力により
むずかしいから、位置ずれ許容量の減少ができない欠点
があった。
この発明は上記の点に鑑みなされたもので、マスク相互
の位置合せずれを正確に検出することができるとともに
、位置ずれ許容量の減少を図ることができる集積回路製
造方法を提供することを目的とする。
以下この発明の実施例を図面を参照して説明する。
この発明では、マスク合せ用パターンとは別にマスク合
せずれ検出用のパターンをマスク上に設ける。
第1の実施例を第2図に示す。ただし、第2図において
は、X方向の一組のマスク合せずれ検出用パターンが示
されている。
マスク合せずれを検出する場合、X方向とY方向の両方
向でずれを検出する必要がある。
したがって、第2図に示すようなパターンを、Y方向に
もう1組設ける必要がある。
しかし、ここでは、便宜上、X方向の1組のパターンを
用いて以下説明する。
第2図において、11は第1のマスクに設けられたマス
ク合せずれ検出用の第1のパターンである。
この第1のパターン11は、X方向(位置ずれ検出方向
)に対して等角度の2本の斜線の交点を3個、等間隔で
しかもX方向の同一直線上にて有する。
12は第2のマスクに設けられたマスク合せずれ検出用
の第2のパターンである。
この第2のパターン12は、第1のパターン11と同様
にして交点を3個有する。
このような第2のパターン12は、交点が、第1のパタ
ーン11の交点と向い合うようにして第2のマスク上に
配置されている。
また、第2のパターン12の外側の交点間の距離は、第
1のパターン11の外側の交点間の距離より、位置ずれ
許容限度の2倍だけ長くしてある。
このような第1および第2のパターン11,12を各フ
ォトリソ工程において基板上に転写し現像する。
そして、基板上に形成された第1および第2のパターン
11,12(マスク上の第1および第2のパターンと同
一符号を付す)の交点のX方向相対位置関係を顕微鏡(
倍率40〜400倍)にて観察することにより、第1と
第2のマスク相互の位置合せずれを検出する。
いま、第1と第2のパターン11,12が第2図aに示
す状態にあれば、位置合せずれなしと検出できる。
一方、第1と第2のパターン11,12が第2図bに示
す状態にあれば、左側に許容内のずれが生じていること
を検出できる。
また、第1と第2のパターン11,12が第2図cの状
態にあれば、右側に許容限度のずれが生じていることを
検出できる。
さらに、第1と第2のパターン11,12が第2図dの
状態にあれば、右側に許容限度を超えたずれが生じてい
ることを検出できる。
以上のように、第1の実施例では、X方向に等角度の2
本の斜線で各々構成された、互いに向き合った、第1お
よび第2のパターン11,12の交点のX方向相対位置
関係により、マスク相互の位置合せずれを検出する。
この方法によれば、もし転写、現像時、パターンの縮小
または拡大が生じても、それが全方向に均一であって、
向い合っている交点に関しては、交点がY方向に移動す
るのみであり、交点のX方向位置は不変であるから、パ
ターンの縮小または拡大による誤差の影響を受けない利
点がある。
また、マスク合せ用のパターンとは別であって、マスク
合せの顕微鏡の解像度の制約を受けないから、1.5μ
以下の許容位置ずれも検出でき、結果として集積回路の
パターンのより正確なマスク合せができる。
さらに、位置ずれ許容量を従来の寸法と比較して小さく
できるため、集積度を向上させることができる。
第1の実施例では、X方向およびY方向に位置合せずれ
を検出する場合、2組パターンを設ける必要がある。
これに対して、第3図に示す第2の実施例では一組のパ
ターンでX方向およびY方向に関して位置合せずれを検
出できる。
第3図において、21は第1のマスクに設けられた第1
のパターン、22は第2のマスクに設けられた第2のパ
ターンである。
第2のパターン22は、X方向およびY方向に等角度の
4本の斜線により、正方形の各角部に位置するようにし
て、X方向およびY方向各々に2涸交点を有する。
一方、第1のパターン21は、X方向またはY方向に等
角度の各2本の斜線よりなる交点を4個、上記第2のパ
ターン22の周囲に配置して、かつ第2のパターン22
の交点と向い合うようにして有する。
また、第1のパターン21は、X方向上において対向す
る2つの交点を、位置ずれ許容限度の2倍だけY方向に
ずらしてあり、同様にY方向上において対向する2つの
交点を、位置ずれ許容限度の2倍だけX方向にずらして
ある。
このような第1および第2のパターン21,22を各フ
オトリソ工程において基板上に転写、現像し、それによ
り基板上に形成された第1および第2のパターン21,
22(マスク上の第1および第2のパターンと同一符号
を付す)の交点の相対位置関係を顕微鏡にて観察するこ
とにより第1と第2のマスク相互の位置合せずれを検出
することは第1の実施例と同様である。
いま、基板上に形成された第1と第2のパターン21,
22が第3図aに示す状態であれば、位置合せずれなし
と検出できる。
一方、第1と第2のパターン21,22が第3図bに示
す状態であれば、X方向およびY方向共に許容内の位置
合せずれが生じていることを検出できる。
また、第1と第2のパターン21,22が第3図cに示
す状態であれば、X方向については許容内の位置合せず
れ、Y方向については許容限度を超えた位置合せずれが
生じていることを検出できる。
このような第2の実施例においても、第1の実施例と同
一の効果を得られることは勿論である。
以上詳述したように、この発明の集積回路製造方法によ
れば、位置ずれ検出方向に対して等角度の2本の斜線で
各々構成された、互いに向き合った、マスク合せずれ検
出用第1および第2のパターンの交点の相対位置関係に
よりマスク合せずれを検出するようにしたので、マスク
相互の位置合せずれを正確に検出することができるとと
もに、位置ずれ許容量を減少させることができる。
【図面の簡単な説明】
第1図は従来のマスク相互位置合せずれ検出方法を説明
するための図、第2図はこの発明の集積回路製造方法の
第1の実施例を説明するための図、第3図はこの発明の
第2の実施例を説明するための図である。 11,21・・・・・・第1のパターン、12,22・
・・・・・第2のパターン。

Claims (1)

    【特許請求の範囲】
  1. 1 集積回路製造のフオトリソ工程において、位置ずれ
    検出方向に対して等角度からなる2本の斜線の交点を複
    数個有するマスク合せずれ検出用の第1のパターンを有
    する第1のマスクと、上記位置ずれ検出方向に対して等
    角度からなる2本の斜線の交点を上記第1のパターンの
    交点と同数個有し、かつ第1のパターンの上記交点に向
    い合うように配置されたマスク合せずれ検出用の第2の
    パターンを有する第2のマスクとを使用し、上記第1の
    パターンと第2のパターンの外側の交点間の位置ずれ検
    出方向の距離の差を位置ずれ許容限度の2倍とすること
    によりマスク相互の位置合せのずれを検出することを特
    徴とする集積回路製造方法。
JP55071523A 1980-05-30 1980-05-30 集積回路製造方法 Expired JPS588132B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55071523A JPS588132B2 (ja) 1980-05-30 1980-05-30 集積回路製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55071523A JPS588132B2 (ja) 1980-05-30 1980-05-30 集積回路製造方法

Publications (2)

Publication Number Publication Date
JPS56169329A JPS56169329A (en) 1981-12-26
JPS588132B2 true JPS588132B2 (ja) 1983-02-14

Family

ID=13463164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55071523A Expired JPS588132B2 (ja) 1980-05-30 1980-05-30 集積回路製造方法

Country Status (1)

Country Link
JP (1) JPS588132B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59189619A (ja) * 1983-04-12 1984-10-27 株式会社チノー 焦電素子

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59143159A (ja) * 1983-02-07 1984-08-16 Mitsubishi Electric Corp 写真製版技術におけるパタ−ン重ね合わせ方法
JPS60245224A (ja) * 1984-05-21 1985-12-05 Oki Electric Ind Co Ltd 半導体装置製造用マスク合せ方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59189619A (ja) * 1983-04-12 1984-10-27 株式会社チノー 焦電素子

Also Published As

Publication number Publication date
JPS56169329A (en) 1981-12-26

Similar Documents

Publication Publication Date Title
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
US7666559B2 (en) Structure and method for determining an overlay accuracy
US4568189A (en) Apparatus and method for aligning a mask and wafer in the fabrication of integrated circuits
US5982044A (en) Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates
JP2754609B2 (ja) 半導体装置の製造方法
KR0168772B1 (ko) 포토마스크 및 그를 이용한 반도체 장치 제조 방법
JPS5968928A (ja) 半導体装置の製造方法
JPS5846054B2 (ja) フオトマスク
US7136520B2 (en) Method of checking alignment accuracy of patterns on stacked semiconductor layers
EP0459737A2 (en) Reticle for a reduced projection exposure apparatus
JPS588132B2 (ja) 集積回路製造方法
JP2970473B2 (ja) アライメント方法およびアライメント誤差検査方法
JP2002134397A (ja) フォトマスク、半導体装置、半導体チップパターンの露光方法、チップアライメント精度検査装置
US5665645A (en) Method of manufacturing a semiconductor device using reticles
US5928820A (en) Method for measuring pattern line width during manufacture of a semiconductor device
JPH0620909A (ja) 露光方法及び薄膜多層基板
JPH06324475A (ja) レチクル
JP2975872B2 (ja) 合わせマークの位置ずれ検査方法
JPS63275115A (ja) 半導体装置のパタ−ン形成方法
JPH0547621A (ja) 半導体製造プロセスにおけるマスク合わせ方法
JPS6111461B2 (ja)
KR100376889B1 (ko) 오버레이버어니어구조및그형성방법
KR100685597B1 (ko) 반도체소자의 측정마크 및 그 형성방법
KR100192171B1 (ko) 반도체 소자의 오버레이 버어니어와 그것의 형성방법 및 검사방법
JP2513540Y2 (ja) アライメント測定装置