JPS5968928A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5968928A
JPS5968928A JP57179354A JP17935482A JPS5968928A JP S5968928 A JPS5968928 A JP S5968928A JP 57179354 A JP57179354 A JP 57179354A JP 17935482 A JP17935482 A JP 17935482A JP S5968928 A JPS5968928 A JP S5968928A
Authority
JP
Japan
Prior art keywords
exposure method
marks
electron beam
layer
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57179354A
Other languages
English (en)
Other versions
JPH0450730B2 (ja
Inventor
Hisashi Suemitsu
末光　尚志
Takashi Niriki
二里木　孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Corp
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Corp, Pioneer Electronic Corp filed Critical Pioneer Corp
Priority to JP57179354A priority Critical patent/JPS5968928A/ja
Priority to US06/541,317 priority patent/US4603473A/en
Priority to DE19833337300 priority patent/DE3337300A1/de
Publication of JPS5968928A publication Critical patent/JPS5968928A/ja
Publication of JPH0450730B2 publication Critical patent/JPH0450730B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0277—Electrolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/54466—Located in a dummy or reference die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54493—Peripheral marks on wafers, e.g. orientation flats, notches, lot number
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、特に半導体基板
上への所定パターン形成方法に関するものである。
１つの半導体基板上に集積回路を形成するには、当該基
板上に所定の回路パターンを順次形成して行われる。こ
の場合、フォトマスクを用いた光露光法と電子ビームに
よる直接露光法とがある。電子ビームによる直接露光法
は、フォトマスクが不要であって直接半導体基板へ所定
のマスタデータに基づき電子ビームを走査して露光する
ものであるカラ、１ミクロンないしサブミクロンの微細
なパターンの形成が可能となシ、特に研究開発用として
の少量の集積回路装置を製造する場合等においては製造
時間が短縮される利点がある。
当該電子ビームによる直接露光法においては、半導体基
板上に予めエツチング等によって位置決め用のレジスト
レーションマークを形成しておき、各層の回路パターン
の露光時に電子ビームで当該マークを走査して位置決め
を行っておシ、この電子ビームによる位置合せはフォト
マスクを用いた光露光法に比し高精度となり、位置合せ
によるズレは１ミクロン以下とすることができる。
フォトマスクを用いた光露光法では、フォトマスク内に
形成すべき回路パターンと共に多層合せ用の位置決めマ
ークすなわちターゲットマークが設けられており、この
マークを用いてフォトマスりのパターンを複数のマスク
に亘って半導体基板上で合せるようになされる。か＼る
フォトマスクを用いる光露光法では、マスク製作に長時
間を要しまた微細パターンの形成は困難であり少くとも
２ミクロン程度が限度となっている。
一方、電子ビーム直接露光法では、フォトマスク製作に
要する時間が不要である利点があるが、半導体基板上へ
の回路パターン露光に長時間を要する欠点がある。また
、電子ビーム直接露光法におけるレジストレーションマ
スクと、光露光法におけるターゲットマスクとの共用は
不可能であることから両露光法の併用が不可能である。
尚、両露光法の併用を可能とした提案が本願出願人によ
りなされておシ、特願昭５６−１３７４４５号明細書に
開示されている。
本発明の目的は電子ビームによる直接露光法の長所とフ
ォトマスクによる光露光法の長所とを夫々生かし得るよ
うにした半導体装置の製造方法を提供することである。
本発明による半導体装置の製造方法は、同一半導体基板
上に所定回路パターンを形成して集積回路を形成するに
際し、第１層の回路パターを電子ビームによる直接露光
法によって形成する時、同時にフォトマスク用のターゲ
ットマークをも形成１−１第２層目以降の回路パターン
の形成に際して電子ビームによる直接露光法と光露光法
との併用を可能としたことを特徴としている。
電子ビーム直接露光法により第１層目パターンを形成す
るので基本となる回路パターンが高精度にて形成され、
同時に精度の良いフォトマスク用ターゲットマークも形
成されるので、第２層目以降のパターン形成が電子ビー
ム直接露光法及び光露光法の両者の併用、選択が所望と
なって両露光法の長所が有効に生かされると共に、マス
ク合せ精度が向上しパターン精度も良好となる。
以下に図面を用いて本発明を説明する。
第１図は電子ビーム直接露光法に使用する場合のレジス
トレーションマークの例を示す図であシ、囚に示すよう
に半導体ウェハｌの所定の４個所に、［Ｆ］）で示す如
＠ｚ＋ｙ方向に延びて互いに直交する２本のラインによ
る［型を、複数個縦方向に整列して設けたものであり、
４組のレジストレーションマーク２α〜２ｄが示されて
いる。これらマーク２ａ〜２ｄは、電子ビーム直接露光
法にょシ、（Ｃ）で示す如き断面形状とされるもので、
例えばＶ溝状、凹溝状、凸形突起状、山形突起状の種々
の形状が用いられ得るが、上記例に限定されない。
か＼るレジストレーションマーク２ａ〜２ｄカ予め形成
されたウェハｌ上に第１層目の回路パターンを形成する
のであるが、この場合には微細加工可能な電子ビーム直
接露光法が当該レジストレーションマーク２ｃＬ〜２ｄ
を検出して位置合せが行われる。この時、同時にフォト
マスク用位置合せマークであるターゲットマークをも形
成しておく。
第２図にこの場合のウェハ１のパターニング状態が示さ
れており、４ａ＋４ｂがターゲットマークである。尚、
各チップ内の回路パターンについては省略して示しであ
る。
この第１層パターンの形成後の第２層以降のパターン形
成では、電子ビーム直接露光法及び光露光法の任意併用
が可能となり、電子ビーム直接露光法を用いる場合には
レジストレーションマーク２α〜２ｄをパターン合せに
使用し、光露光法を用いる場合にはターゲットマーク４
ａ＋４ｂをマスク位置合せに使用するとと＼なる。
第３図は光露光（紫外線や遠紫外線等を含む）の際に用
いるフォトマスク３を示しておシ、光露光の際の目合せ
に必要なアライメント用ターゲットマーク４α／、　４
ｂ／が、半導体基板１上に形成されているマーク４ａ、
４ｂと同位置同形にて形成されている。尚、回路パター
ンは省略している。
従って、第２層目以降の所望層のパターン形成に光露光
法を用いる場合には、第４図に示すようにフォトマスク
３上のマーク４ａ’、　４ｂ’を半導体ウェハｌ上のマ
ーク４ａ、４ｂに夫々位置合せすることによシ行われる
のである。
よって、この後に必要とされる層のパターン形成におい
て電子ビームによる直接露光を行う場合にハ、レジスト
レーションマーク２α〜２ｄヲ用いて露光すべきパター
ンデータをこのマークに合せて位置合せがなされ、正確
な微細パターンの形成が可能となる。光露光をなす場合
には、ターゲットマーク４ａ、　４６を用いてマスク合
せを行ってパターン形成が可能となることは勿論である
。
このようにすることで、従来全く独立した方式として存
在していた電子ビーム直接露光法と光露光法とを同一半
導体ウェハのパターン形成に用いることが可能となって
、両方法の各利点を有効に生かすことができる。例えば
、微細パターンが高精度で要求される層のパターン形成
の場合や、フォトマスク製作時間を省略して緊急度が要
求される場合には、電子ビーム直接露光を用いれば良い
。
マスタースライス方式の場合には、第１層目を除くアル
ミ配線前までのプロセスを光露光法にょシ行っておき、
パターン変更の多いアルミ配線層のみのパターンを電子
ビーム露光法を用いることによシ、時間短縮が大巾とな
る。第１層目パターンとフォトマスク用ターゲートマー
クとは微細加工可能な電子ビーム露光により形成するの
で、回路パターンの精度向上が可能となる。
尚、本発明の変形例として次の方法も考えられる。すな
わち、回路パターン形成前に先ず電子ビーム露光法によ
シウエハ上にフォトマスク用ターゲットマークを形成し
ておき、第１層パターンはこのマークを用いてフォトマ
スクの位置合せを行い光露光法によシ形成する。次に、
予め電子ビーム露光用のレジストレーションマークパタ
ーンをフォトマスク上に形成しておき、このマスクを用
いて先のターゲットマークにより位置合せを行ってウェ
ハ上にレジストレーションマークを光露光にて形成する
。こうすれば、ウェハ上にターゲットマークとレジスト
レーションマークとが形成され、以後両露光法が併用可
能となる。
叙上の如く、本発明によれば、従来全く独立して別個の
方式として存在していた電子ビーム露光法と光露光法と
を同一半導体ウェハのパターン形成プロセスに併用する
ことが可能となシ、両方法の各利点が有利に生かせる。
【図面の簡単な説明】
第１図はウェハ上におけるレジストレーションマークの
例を示す図、第２図乃至第４図は本発明の製造方法の実
施例を説明する図である。 主要部分の符号の説明 ｌ・・・半導体ウェハ ２・・・レジストレーションマーク ３・・・フォトマスク　　４・・・ターゲットマーク出
願人　パイオニア株式会社 代理人　　弁理士　藤　村　元　彦 第７図 （Ａン　　　　　　　　　　　　　　（Ｂ、　　　　　
　　　（Ｃ）？ｂ 応２図 ４ 第４図 ＝１３０−

Claims (1)

    【特許請求の範囲】
  1. 同一半導体基板上に所定回路パターンを形成して所定回
    路網を集積化するに際し、電子ビームによる直接露光法
    を用いて第１層目の回路パターンを形成すると同時にフ
    ォトマスク用のターゲットマークをも形成し、第２層目
    以降の回路パターンの形成に際して電子ビームによる直
    接露光法と光露光法との併用を可能としたことを特徴と
    する半導体装置の製造方法。
JP57179354A 1982-10-13 1982-10-13 半導体装置の製造方法 Granted JPS5968928A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP57179354A JPS5968928A (ja) 1982-10-13 1982-10-13 半導体装置の製造方法
US06/541,317 US4603473A (en) 1982-10-13 1983-10-12 Method of fabricating integrated semiconductor circuit
DE19833337300 DE3337300A1 (de) 1982-10-13 1983-10-13 Verfahren zum herstellen integrierter halbleiterschaltkreise

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57179354A JPS5968928A (ja) 1982-10-13 1982-10-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS5968928A true JPS5968928A (ja) 1984-04-19
JPH0450730B2 JPH0450730B2 (ja) 1992-08-17

Family

ID=16064372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57179354A Granted JPS5968928A (ja) 1982-10-13 1982-10-13 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US4603473A (ja)
JP (1) JPS5968928A (ja)
DE (1) DE3337300A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414416U (ja) * 1990-05-25 1992-02-05

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3534609A1 (de) * 1985-09-27 1987-04-02 Siemens Ag Verfahren zur automatisierten, unter verwendung von justiermarken erfolgender justierung mehrerer masken bei einem projektions-belichtungsverfahren
US4812661A (en) * 1986-08-20 1989-03-14 Hewlett-Packard Company Method and apparatus for hybrid I.C. lithography
US5422491A (en) * 1988-11-04 1995-06-06 Fujitsu Limited Mask and charged particle beam exposure method using the mask
JP2702183B2 (ja) * 1988-11-04 1998-01-21 富士通株式会社 半導体製造装置
US5459340A (en) * 1989-10-03 1995-10-17 Trw Inc. Adaptive configurable gate array
US5217916A (en) * 1989-10-03 1993-06-08 Trw Inc. Method of making an adaptive configurable gate array
US5698893A (en) * 1995-01-03 1997-12-16 Motorola, Inc. Static-random-access memory cell with trench transistor and enhanced stability
US5916733A (en) * 1995-12-11 1999-06-29 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device
US6008060A (en) * 1998-04-14 1999-12-28 Etec Systems, Inc. Detecting registration marks with a low energy electron beam
US7189777B2 (en) * 2003-06-09 2007-03-13 Eastman Chemical Company Compositions and method for improving reheat rate of PET using activated carbon
FR2966974A1 (fr) * 2010-10-28 2012-05-04 St Microelectronics Sa Procede de lithographie d'une plaquette semiconductrice

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49100972A (ja) * 1972-07-17 1974-09-24

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3742229A (en) * 1972-06-29 1973-06-26 Massachusetts Inst Technology Soft x-ray mask alignment system
FR39852E (fr) * 1972-06-30 1932-03-24 Ig Farbenindustrie Ag Procédé de production de colorants solides pour cuve
US3875414A (en) * 1973-08-20 1975-04-01 Secr Defence Brit Methods suitable for use in or in connection with the production of microelectronic devices
JPS51111076A (en) * 1975-03-26 1976-10-01 Hitachi Ltd Exposure device
JPS566438A (en) * 1979-06-27 1981-01-23 Fujitsu Ltd Electron beam exposure
JPS5621321A (en) * 1979-07-27 1981-02-27 Fujitsu Ltd Automatically setting method of focus and exposure coefficient of electron beam exposure apparatus
US4310743A (en) * 1979-09-24 1982-01-12 Hughes Aircraft Company Ion beam lithography process and apparatus using step-and-repeat exposure
DE2939044A1 (de) * 1979-09-27 1981-04-09 Ibm Deutschland Gmbh, 7000 Stuttgart Einrichtung fuer elektronenstrahllithographie
EP0037708B1 (en) * 1980-04-02 1986-07-30 Hitachi, Ltd. Method of forming patterns
JPS5839015A (ja) * 1981-09-01 1983-03-07 Pioneer Electronic Corp 半導体装置の製造方法
US4442361A (en) * 1982-09-30 1984-04-10 Storage Technology Partners (Through Stc Computer Research Corporation) System and method for calibrating electron beam systems

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49100972A (ja) * 1972-07-17 1974-09-24

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0414416U (ja) * 1990-05-25 1992-02-05

Also Published As

Publication number Publication date
US4603473A (en) 1986-08-05
JPH0450730B2 (ja) 1992-08-17
DE3337300A1 (de) 1984-04-19

Similar Documents

Publication Publication Date Title
EP0061536B1 (en) Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method
US7316935B1 (en) Reticle for layout modification of wafer test structure areas
KR0168772B1 (ko) 포토마스크 및 그를 이용한 반도체 장치 제조 방법
JPS5968928A (ja) 半導体装置の製造方法
JPS5839015A (ja) 半導体装置の製造方法
KR100261164B1 (ko) 오버레이 측정 타겟 및 이의 제조방법
JPS63275115A (ja) 半導体装置のパタ−ン形成方法
JPH01196822A (ja) 半導体集積回路装置
JP2647835B2 (ja) ウェハーの露光方法
JPH0766113A (ja) レチクル及び位置合わせ用バーニアの形成方法
JPS588132B2 (ja) 集積回路製造方法
KR0147641B1 (ko) 래티클 및 그를 이용한 얼라인 키 패턴 형성방법
JPH10213896A (ja) レチクル
JPS6215854B2 (ja)
JPH03180017A (ja) 半導体装置の製造方法
JPS6258139B2 (ja)
JPS58111037A (ja) ホトマスク基板
KR0174992B1 (ko) 반도체용 레티클 제작방법 및 버니어-키 제작방법
JPS6030136A (ja) パタ−ンの形成方法
JPS6146026A (ja) 半導体装置の製造方法
JPH0547621A (ja) 半導体製造プロセスにおけるマスク合わせ方法
JPS6239814B2 (ja)
JP2000133572A (ja) 重ね合わせ精度測定用パターン
JPS6235101B2 (ja)
JPS62229923A (ja) 半導体チツプにマ−クを形成する方法