JPS5839015A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5839015A JPS5839015A JP56137445A JP13744581A JPS5839015A JP S5839015 A JPS5839015 A JP S5839015A JP 56137445 A JP56137445 A JP 56137445A JP 13744581 A JP13744581 A JP 13744581A JP S5839015 A JPS5839015 A JP S5839015A
- Authority
- JP
- Japan
- Prior art keywords
- marks
- pattern
- wafer
- electron beam
- photomask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/7045—Hybrid exposures, i.e. multiple exposures of the same area using different types of exposure apparatus, e.g. combining projection, proximity, direct write, interferometric, UV, x-ray or particle beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
- H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
- H01J37/3174—Particle-beam lithography, e.g. electron beam lithography
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Analytical Chemistry (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、特に半導体基板
上への所定パターン形成方法に関するものである。
上への所定パターン形成方法に関するものである。
１つの半導体基板上に集積回路を形成するには、当該基
板上に所定の回路パターンを順次形成して行われる。こ
の場合、フォトマスクを用いた光露光法と電子ビームに
よる直接露光法とがあり、電子ビームによる直接露光法
は、フォトマスクが不要であって直接半導体ウニ＊へへ
所定のマスタデータに基づき電子ビームを走査して露光
するものｔであるから、１μｌ乃至サブミクロンの微細
なパターンの形成が可能となり、特に研究開発用として
の少量の集積回路装置を製造する場合等においては製造
時間が短縮される利点がある。しかし、多量のウェハを
全層に亘って処理する場合には、フォトマスクを用いた
光露光法に比較的長時間を要する欠点がある。
板上に所定の回路パターンを順次形成して行われる。こ
の場合、フォトマスクを用いた光露光法と電子ビームに
よる直接露光法とがあり、電子ビームによる直接露光法
は、フォトマスクが不要であって直接半導体ウニ＊へへ
所定のマスタデータに基づき電子ビームを走査して露光
するものｔであるから、１μｌ乃至サブミクロンの微細
なパターンの形成が可能となり、特に研究開発用として
の少量の集積回路装置を製造する場合等においては製造
時間が短縮される利点がある。しかし、多量のウェハを
全層に亘って処理する場合には、フォトマスクを用いた
光露光法に比較的長時間を要する欠点がある。
従って、本発明の目的は電子ビームによる直接露光法の
長所とフォトマスクによる光露光法の長所とを夫々生か
し得るようにした半導体装置の製造方法を提供すること
である。
長所とフォトマスクによる光露光法の長所とを夫々生か
し得るようにした半導体装置の製造方法を提供すること
である。
本発明による半導体装置の製造方法は、同一半導体基板
上に所定回路パターンを形成して集積回路を形成するに
際し、−の回路パターン形成にはフォトマスクを用いた
光露光法を使用し、他の回路パターンの形成には電子ビ
ームによる直接露光法を使用して両者を併用するように
したことを特徴としている。
上に所定回路パターンを形成して集積回路を形成するに
際し、−の回路パターン形成にはフォトマスクを用いた
光露光法を使用し、他の回路パターンの形成には電子ビ
ームによる直接露光法を使用して両者を併用するように
したことを特徴としている。
すなわち、電子ビーム直接露光法を全層のパターン形成
に用いるのではなく、フォトマスクによる光露光法を併
用するもので、パターン精度やマスク製作時間がなく緊
急度を要する層のパターンについてのみ電子ビーム直接
露光を行うことを特徴とするものである。
に用いるのではなく、フォトマスクによる光露光法を併
用するもので、パターン精度やマスク製作時間がなく緊
急度を要する層のパターンについてのみ電子ビーム直接
露光を行うことを特徴とするものである。
例えば、マスタースライス方式の場合、フォトマスクを
用いた光露光法にてアルミ配線前工程までのウェハプロ
セスを完了したウェハをストックしておき、当該半導体
装置の用途に応じて電子ビーム直接露光法を用い、アル
ミ配線等のためのパターン形成を行うものである。
用いた光露光法にてアルミ配線前工程までのウェハプロ
セスを完了したウェハをストックしておき、当該半導体
装置の用途に応じて電子ビーム直接露光法を用い、アル
ミ配線等のためのパターン形成を行うものである。
こうすることにより、マスタースライス方式本来の利点
である半導体集積回路装置製作時間の短縮を計ることが
可能となるものである。
である半導体集積回路装置製作時間の短縮を計ることが
可能となるものである。
以下に、図面を用いて本発明を説明する。
第１図は電子ビーム直接露光法に使用する場合のレジス
トレーションマークの例を示す図であり、（Ａ＞に示す
ように半導体ウェハ１の所定の４個所に、（Ｂ）で示す
如きｘ、ｙ方向に延びて互い方向に整列して設けたもの
であり、４組のレジストレーションマーク２８〜２ｄが
示されている。
トレーションマークの例を示す図であり、（Ａ＞に示す
ように半導体ウェハ１の所定の４個所に、（Ｂ）で示す
如きｘ、ｙ方向に延びて互い方向に整列して設けたもの
であり、４組のレジストレーションマーク２８〜２ｄが
示されている。
これらマーク２８〜２ｄは、電子ビーム直接露光法によ
り、（Ｃ）で示す如き断面形状とされるもので、例えば
■溝状、凹溝状、凸形突起状、山形突起状の種々の形状
が用いられ得るが、上記例に限定されない。
り、（Ｃ）で示す如き断面形状とされるもので、例えば
■溝状、凹溝状、凸形突起状、山形突起状の種々の形状
が用いられ得るが、上記例に限定されない。
第２図は、光露光（紫外線や遠紫外線等を含む）の際に
用いるフォトマスク３を示しており、光露光の際の目合
せに必要なアライメント用ターゲットマーク４ａ、４ｂ
の他に、第１図に示したウェハ１上にパターンニングさ
れたレジストレーションマークパターン２８〜２ｄと同
位置同形のマークパターン２８′〜２ｄ−が設けられて
いる。尚、回路パターンは省略して示されている。
用いるフォトマスク３を示しており、光露光の際の目合
せに必要なアライメント用ターゲットマーク４ａ、４ｂ
の他に、第１図に示したウェハ１上にパターンニングさ
れたレジストレーションマークパターン２８〜２ｄと同
位置同形のマークパターン２８′〜２ｄ−が設けられて
いる。尚、回路パターンは省略して示されている。
第１図（Ａ＞のように予めレジストレーションマーク２
８〜２ｄが形成された半導体ウェハ１上に例えば第１層
パターンをフォトマスク３を光露光により形成する場合
、第３図に示す如く、ウェハ１の当該マーク２８〜２ｄ
とフォトマスク３上のマーク２８′〜２ｄ−とを合せて
、図示せぬ第１層目回路網パターンとターゲットマーク
４ａ。
８〜２ｄが形成された半導体ウェハ１上に例えば第１層
パターンをフォトマスク３を光露光により形成する場合
、第３図に示す如く、ウェハ１の当該マーク２８〜２ｄ
とフォトマスク３上のマーク２８′〜２ｄ−とを合せて
、図示せぬ第１層目回路網パターンとターゲットマーク
４ａ。
４ｂのウェハへの露光を行う。これにより、フォトマス
クの目合せに用いられるターゲットマーク４ａ、４ｂが
、ウェハ上の電子ビーム直接露光用レジストレーション
マーク２８〜２ｄに対して設計された位置関係をもって
、当該ウェハ１上にパターンニングされる。
クの目合せに用いられるターゲットマーク４ａ、４ｂが
、ウェハ上の電子ビーム直接露光用レジストレーション
マーク２８〜２ｄに対して設計された位置関係をもって
、当該ウェハ１上にパターンニングされる。
よって、この後に必要とされる層のパターン形成におい
て電子ビームによる直接露光を行う場合には、レジスト
レーションマーク２８〜２ｄを合せて位置合せがなされ
、正確な微細パターンの形成が可能となる。光露光をな
す場合には、ターゲットマーク４ａ 、４ｂを用いてマ
スク合せを行ってパターン形成が可能となることは勿論
である。
て電子ビームによる直接露光を行う場合には、レジスト
レーションマーク２８〜２ｄを合せて位置合せがなされ
、正確な微細パターンの形成が可能となる。光露光をな
す場合には、ターゲットマーク４ａ 、４ｂを用いてマ
スク合せを行ってパターン形成が可能となることは勿論
である。
このようにすることで、従来全く独立した方式として存
在していた電子ビーム直接露光法と光露光法とを同一半
導体ウェハのパターン形成に用いることにより、両方法
の各利点を有効に生かすことができる。例えば、微細パ
ターンが高精度で要求される層のパターン形成の場合や
、フォトマスク製作時間を省略して緊急度が要求される
場合には、電子ビーム直接露光を用いれば良い。
在していた電子ビーム直接露光法と光露光法とを同一半
導体ウェハのパターン形成に用いることにより、両方法
の各利点を有効に生かすことができる。例えば、微細パ
ターンが高精度で要求される層のパターン形成の場合や
、フォトマスク製作時間を省略して緊急度が要求される
場合には、電子ビーム直接露光を用いれば良い。
マスタースライス方式の場合には、アルミ配線前までの
プロセスを光露光法により行っておき、パターン変更の
多いアルミ配線層のみのパターンを電子ビーム露光法を
用いることにより、時間短縮が大幅となる。
プロセスを光露光法により行っておき、パターン変更の
多いアルミ配線層のみのパターンを電子ビーム露光法を
用いることにより、時間短縮が大幅となる。
第１図はウェハ上におけるレジストレーションマークの
例を示す図、第２図はフォトマスクの概略を示す図、第
３図は本発明の詳細な説明する図である。 主要部分の符号の説明 １・・・・・・半導体ウェハ ２・・・・・・レジストレーションマーク３・・・・・
・フォトマスク ４・・・・・・ターゲットマーク
例を示す図、第２図はフォトマスクの概略を示す図、第
３図は本発明の詳細な説明する図である。 主要部分の符号の説明 １・・・・・・半導体ウェハ ２・・・・・・レジストレーションマーク３・・・・・
・フォトマスク ４・・・・・・ターゲットマーク
Claims (1)
- 同一半導体基板上に所定回路パターンを形成して所定回
路網を集積化するに際し、−の回路パターンの形成時に
はフォトマスクを用いた光露光法を使用し、他の回路パ
ターンの形成時には電子ビームによる直接露光法を使用
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56137445A JPS5839015A (ja) | 1981-09-01 | 1981-09-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56137445A JPS5839015A (ja) | 1981-09-01 | 1981-09-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5839015A true JPS5839015A (ja) | 1983-03-07 |
Family
ID=15198780
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56137445A Pending JPS5839015A (ja) | 1981-09-01 | 1981-09-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5839015A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4547446A (en) * | 1983-06-20 | 1985-10-15 | The Perkin-Elmer Corporation | Motion measurement and alignment method and apparatus |
| US4603473A (en) * | 1982-10-13 | 1986-08-05 | Pioneer Electronic Corporation | Method of fabricating integrated semiconductor circuit |
| WO1997008588A1 (en) * | 1995-08-23 | 1997-03-06 | Micrel, Inc. | Mask structure having offset patterns for alignment |
| US7398658B2 (en) * | 2000-07-20 | 2008-07-15 | David Benderly | Gemstone marking system and method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5512703A (en) * | 1978-07-12 | 1980-01-29 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacturing method of semiconductor device |
| JPS5556629A (en) * | 1978-10-21 | 1980-04-25 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Pattern forming method |
| JPS55140229A (en) * | 1979-04-20 | 1980-11-01 | Hitachi Ltd | Method for formation of fine pattern |
| JPS5640243A (en) * | 1979-09-11 | 1981-04-16 | Matsushita Electric Ind Co Ltd | Mask alignment |
| JPS5676530A (en) * | 1979-11-27 | 1981-06-24 | Fujitsu Ltd | Exposure of resist |
-
1981
- 1981-09-01 JP JP56137445A patent/JPS5839015A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5512703A (en) * | 1978-07-12 | 1980-01-29 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacturing method of semiconductor device |
| JPS5556629A (en) * | 1978-10-21 | 1980-04-25 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Pattern forming method |
| JPS55140229A (en) * | 1979-04-20 | 1980-11-01 | Hitachi Ltd | Method for formation of fine pattern |
| JPS5640243A (en) * | 1979-09-11 | 1981-04-16 | Matsushita Electric Ind Co Ltd | Mask alignment |
| JPS5676530A (en) * | 1979-11-27 | 1981-06-24 | Fujitsu Ltd | Exposure of resist |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4603473A (en) * | 1982-10-13 | 1986-08-05 | Pioneer Electronic Corporation | Method of fabricating integrated semiconductor circuit |
| US4547446A (en) * | 1983-06-20 | 1985-10-15 | The Perkin-Elmer Corporation | Motion measurement and alignment method and apparatus |
| WO1997008588A1 (en) * | 1995-08-23 | 1997-03-06 | Micrel, Inc. | Mask structure having offset patterns for alignment |
| US5747200A (en) * | 1995-08-23 | 1998-05-05 | Micrel, Incorporated | Mask structure having offset patterns for alignment |
| US7398658B2 (en) * | 2000-07-20 | 2008-07-15 | David Benderly | Gemstone marking system and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1839088B1 (en) | Imprint reference template for multilayer or multipattern registration and method therefor | |
| JP2000066366A (ja) | フォトマスク及びその製造方法 | |
| JPH0450730B2 (ja) | ||
| US3245794A (en) | Sequential registration scheme | |
| JPH031522A (ja) | レジストパターン形成法 | |
| JPS5839015A (ja) | 半導体装置の製造方法 | |
| US5990540A (en) | Semiconductor device and method for manufacturing the same | |
| JPH0664337B2 (ja) | 半導体集積回路用ホトマスク | |
| JPS6215854B2 (ja) | ||
| JP2647835B2 (ja) | ウェハーの露光方法 | |
| JPH0467613A (ja) | 微細コンタクトホールの形成方法 | |
| JPS63275115A (ja) | 半導体装置のパタ−ン形成方法 | |
| JPH0355815B2 (ja) | ||
| JPH03180017A (ja) | 半導体装置の製造方法 | |
| JPS59161033A (ja) | フオトマスク | |
| US8472005B2 (en) | Methodology for implementing enhanced optical lithography for hole patterning in semiconductor fabrication | |
| JPH04267537A (ja) | 露光方法及び半導体素子の製造方法 | |
| KR100349106B1 (ko) | 반도체 미세 패턴 변위 측정 방법 | |
| JPS5842233A (ja) | パタ−ンマスクの作製方法 | |
| JPS62271427A (ja) | マスク位置合わせ方法 | |
| JPH03269534A (ja) | チップ位置情報パターンの形成方法 | |
| JPS62229944A (ja) | 位置合わせマ−クの形成方法 | |
| JPH02139912A (ja) | 半導体装置の製造方法 | |
| JP2000133572A (ja) | 重ね合わせ精度測定用パターン | |
| JPS62105423A (ja) | ネガ型レジストパタ−ンの形成方法 |